JP2004015583A

JP2004015583A - スイッチ装置

Info

Publication number: JP2004015583A
Application number: JP2002168115A
Authority: JP
Inventors: Koichi Mizuno; 水野　紘一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-10
Filing date: 2002-06-10
Publication date: 2004-01-15

Abstract

【課題】周波信号の通過時の伝送損失がなく、かつ、遮断時の反射を抑制することが可能なスイッチ装置を提供する。
【解決手段】スイッチ装置１０は、伝送線路１６上の接地点Ｐ１を接地可能なスイッチ１１と、終端点Ｐ２を終端可能なスイッチ１２とを備えている。接地点Ｐ１と終端点Ｐ２との間隔は、伝送線路上で伝送される周波信号の１／４波長の奇数倍とする。スイッチ１１によって接地点Ｐ１が接地されたとき、終端点Ｐ２は周波信号の周波数で開放状態にある。この終端点Ｐ２を終端することによって、伝送線路１６端を終端したときと同様の効果を得ることができる。これにより、周波信号の遮断時の反射を抑制することができる。また、スイッチ１１，１２は、いずれも伝送線路１６に挿入されるものではないため、周波信号の通過時の伝送損失が生じない。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチ装置に関するものであり、特に、伝送線路上で伝送される周波信号のスイッチングを行うのに好適なスイッチ装置の技術に属する。
【０００２】
【従来の技術】
近年、情報通信分野における技術の進展は著しく、通信機器が扱う周波数帯域もマイクロ波帯域からミリ波帯域へと、より高い周波数帯域への展開が図られている。このようなマイクロ波帯からミリ波帯までの高周波帯を扱う通信用回路などでは、伝送線路上において、周波信号を通過させる（オン）、または遮断する（オフ）というオン・オフ型のスイッチが多く用いられている。一般に、オン・オフ型スイッチは、機械的に接続を開閉する機械式スイッチや、半導体のＰ／Ｉ／Ｎ接合を用いたＰＩＮダイオードスイッチや、ＦＥＴ（電界効果トランジスタ）のスイッチング機能を用いたＦＥＴスイッチなどで構成される。
【０００３】
ＦＥＴスイッチは、ゲート電極に制御電圧を印加してチャネルの導電率を変化させ、これによるソース・ドレイン間の導電率変化に応じて、ソース・ドレイン間の周波信号の伝達量を変化させる。つまり、ＦＥＴスイッチは、チャネル層が電気的に導通状態のとき、オンであり、周波信号はドレインまたはソース端子より入力され、チャネルを伝達し、他のソースまたはドレイン端子から出力される。一方、チャネル層がピンチオフ状態のとき、オフであり、ソース・ドレイン間は電気的に開放状態となる。
【０００４】
一方、高周波回路に対する小型化の要求は、他の電子回路にも増して強くなりつつある。一般に、高周波回路は、高周波トランジスタなどの半導体素子と整合回路やバイアス回路などをひとつの半導体基板上に集積化したＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　ＩＣ）として構成されることが多い。ＭＭＩＣの場合、スイッチ回路自体も半導体素子で構成されることが好ましい。このため、通常、ＭＭＩＣでは、ＰＩＮダイオードや、ＦＥＴスイッチなどが利用されている。
【０００５】
【発明が解決しようとする課題】
ＦＥＴスイッチはチャネル抵抗を有している。このため、ＦＥＴスイッチを伝送線路に挿入すると、チャネル抵抗による伝送損失が生じてしまう。また、ＦＥＴスイッチによって周波信号が遮断されたとき、この遮断された箇所でインピーダンスの不整合が生じてしまう。このため、反射が生じて回路特性が悪化し、回路動作が不安定になる。この問題は、周波信号の周波数が高くなればなるほど顕著に現れる。
【０００６】
さらに、よく用いられるデプリーション型のｎチャネルＦＥＴでは、チャネルをピンチオフするために、ソース電位に対してゲート電極に負の電圧を与える必要がある。しかし、通常、ソース電極は接地電位にされる場合が多いため、このようなデプリーション型のｎチャネルＦＥＴをスイッチ素子として用いた場合、正電源のドレインバイアス電源とは別個に、ゲート電極用の負電源を設けなければならない。
【０００７】
一方、ＰＩＮ接合を作るプロセスは、ＦＥＴを形成するプロセスとは別の工程を含んでいる。このため、ＭＭＩＣにＰＩＮダイオードスイッチを集積化する場合には、製造方法がＦＥＴプロセスに比べて複雑になる。
【０００８】
上記諸問題に鑑み、本発明は、周波信号の通過時の伝送損失がなく、かつ、遮断時の反射を抑制することが可能なスイッチ装置を提供することを課題とする。さらに、ＭＭＩＣプロセスに好適であり、また、正電源のみで動作可能なスイッチ装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１の発明が講じた手段は、伝送線路上で伝送される周波信号のスイッチングを行うスイッチ装置として、前記伝送線路上の第１の点とグランドとの間に設けられ、前記第１の点を接地可能な第１のスイッチと、前記伝送線路において、前記第１の点から、前記周波信号の１／４波長の奇数倍に相当する長さだけ、前記周波信号の入力側に離れた第２の点とグランドとの間に設けられ、前記第２の点を終端可能な第２のスイッチとを備え、前記周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第２のスイッチによって前記第２の点を終端することを特徴とする。
【００１０】
請求項１の発明によると、第１のスイッチによって第１の点が接地され、伝送線路上の周波信号が出力側に出力されないようにするとともに、第２のスイッチによって第２の点が終端され、周波信号が入力側に反射しないようにして、周波信号が遮断される。第１の点と第２の点との間隔は、周波信号の１／４波長の奇数倍に相当する長さであり、第１の点が接地されているとき、第２の点では、周波信号の周波数で伝送線路が開放されている状態と等しくなる。つまり、第２のスイッチによって第２の点を終端することは、開放状態の伝送線路端を終端することに等しい。また、第１および第２のスイッチは、いずれも伝送線路に挿入されるものでない。これにより、周波信号通過時の伝送損失をなくし、かつ、遮断時の反射を抑制することができる。
【００１１】
請求項２の発明では、請求項１のスイッチ装置において、前記第１および第２のスイッチは、それぞれ、電界効果トランジスタによって構成され、接地電位以上の制御電圧に応じて、スイッチング動作をすることを特徴とする。
【００１２】
請求項２の発明によると、電界効果トランジスタによってそれぞれ構成された第１および第２のスイッチのスイッチング動作が、接地電位以上の制御電圧によって制御される。これにより、スイッチ装置が正電源のみでスイッチング動作可能になる。
【００１３】
請求項３の発明では、請求項２のスイッチ装置において、前記電界効果トランジスタは、ゲートに、第１の電圧として、接地電位以上かつゲートの閾値電圧以上のバイアス電圧および前記制御電圧のいずれか一方が与えられるとともに、ソースおよびドレインに、第２の電圧として、他方が与えられるものであり、かつ、前記第１の電圧が前記第２の電圧以上のとき、ソース・ドレイン間を閉じる一方、前記第１の電圧が前記第２の電圧よりも小さいとき、ソース・ドレイン間を開くことを特徴とする。
【００１４】
請求項４の発明では、請求項３のスイッチ装置において、前記制御電圧は、２値であり、その一方は接地電位であり、他方は前記バイアス電圧であることを特徴とする。
【００１５】
請求項４の発明によると、制御電圧が取りうる値を接地電位およびバイアス電圧電位の２値にすることによって、スイッチ装置の制御が容易になり、また、構成を簡略化することができる。
【００１６】
請求項５の発明では、請求項３のスイッチ装置において、前記第１および第２のスイッチは、互いに共通の前記第１の電圧と、互いに共通の前記第２の電圧とが与えられることを特徴とする。
【００１７】
請求項５の発明によると、第１および第２のスイッチに、互いに共通の第１および第２の電圧が与えられるようにすることによって、一の制御電圧および一のバイアス電圧で、第１および第２のスイッチの双方のスイッチング動作を制御することができる。これにより、スイッチ装置の制御が容易になり、また、装置の構成を簡略化することができる。
【００１８】
請求項６の発明では、請求項２のスイッチ装置において、前記電界効果トランジスタは、Ｇａ，Ｉｎ，Ａｓ，Ｐ，Ｎ，Ａｌのうち少なくとも１つの元素を含む化合物半導体で構成されていることを特徴とする。
【００１９】
請求項６の発明によると、電界効果トランジスタを化合物半導体で構成することによって、より高周波の周波信号のスイッチングが可能となる。
【００２０】
請求項７の発明では、請求項１のスイッチ装置において、前記伝送線路上において、前記第１の点から、前記周波信号の１／４波長の奇数倍に相当する長さだけ、前記周波信号の出力側に離れた第３の点とグランドとの間に設けられ、前記第３の点を終端可能な第３のスイッチを備え、出力側から入力側へ伝送される周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第３のスイッチによって前記第３の点を終端することを特徴とする。
【００２１】
請求項７の発明によると、スイッチ装置の出力側から入力側へ伝送される周波信号に対しても、通過時の伝送損失をなくし、かつ、遮断時の反射を抑制することができる。これにより、伝送線路上で双方向に伝送される周波信号に対応可能なスイッチ装置となる。
【００２２】
請求項８の発明では、伝送線路上で伝送される周波信号のスイッチングを行うスイッチ装置として、前記伝送線路上の第１の点とグランドとの間に設けられ、前記第１の点を接地可能な第１のスイッチと、前記伝送線路において、前記第１の点が接地されたとき、前記伝送線路が前記周波信号の周波数で開放状態になるところに位置する第２の点とグランドとの間に設けられ、前記第２の点を終端可能な第２のスイッチとを備え、前記周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第２のスイッチによって前記第２の点を終端することを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２４】
図１は、本発明の実施形態であるスイッチ装置の構成を示す。スイッチ装置１０は、スイッチ１１、スイッチ１２、スイッチ１３、抵抗素子１４、および抵抗素子１５から構成される。
【００２５】
スイッチ１１は、伝送線路１６上の接地点Ｐ１とグランドとの間に設けられ、接地点Ｐ１を接地可能である。なお、スイッチ１１は、本発明の第１のスイッチに相当し、接地点Ｐ１は、本発明の第１の点に相当する。
【００２６】
スイッチ１２は、伝送線路１６上の、接地点Ｐ１よりも周波信号の入力側に位置する終端点Ｐ２とグランドとの間に設けられ、終端点Ｐ２を終端可能である。なお、スイッチ１２および抵抗素子１４は、本発明の第２のスイッチに相当し、終端点Ｐ２は、本発明の第２の点に相当する。
【００２７】
スイッチ１３は、伝送線路１６上の、接地点Ｐ１よりも周波信号の出力側に位置する終端点Ｐ３とグランドとの間に設けられ、終端点Ｐ３を終端可能である。なお、スイッチ１３および抵抗素子１５は、本発明の第３のスイッチに相当し、終端点Ｐ３は、本発明の第３の点に相当する。
【００２８】
接地点Ｐ１と終端点Ｐ２との間隔、および接地点Ｐ１と終端点Ｐ３との間隔は、いずれも周波信号の波長λの１／４の奇数倍に相当する長さである。終端点Ｐ２，Ｐ３、つまり、接地点Ｐ１からλ／４の奇数倍だけ離れた点は、接地点Ｐ１が接地されたとき、周波信号の周波数で伝送線路１６が開放されているときと等しい状態にある。したがって、終端点Ｐ２，Ｐ３を終端することによって、伝送線路１６の端部を終端したときと同様の効果を得ることができる。これにより、終端点Ｐ２，Ｐ３を終端することによって、周波信号の反射を抑制することができる。
【００２９】
本実施形態では、裏面に接地電極を設けた１００μｍの厚さのＧａＡｓ基板上に、幅２０μｍ、厚さ５μｍのＡｕパターンの伝送線路１６を形成している。周波信号の周波数として５ＧＨｚを想定し、接地点Ｐ１および終端点Ｐ２間、ならびに接地点Ｐ１およびＰ３間の伝送線路１６の長さを、５ＧＨｚの約１／４波長にしている。また、抵抗素子１４，１５の抵抗値については、ＦＥＴ２１のソース・ドレイン間の導通時におけるチャネル抵抗値との合計が、それぞれ伝送線路１６の特性インピーダンス値になるように調整している。
【００３０】
スイッチ装置１０は、伝送線路１６上で双方向に伝送される周波信号を通過させ、また、遮断するものである。なお、伝送線路１６は、本来、一本の連続したものであるが、説明の便宜上、分離して表示している。また、同図において、スイッチ１１〜１３の直流阻止用容量性素子（キャパシタ）などの表示は省略している。
【００３１】
図２（ａ）（ｂ）は、スイッチ１１〜１３の回路図である。スイッチ１１〜１３は、ＦＥＴ（電界効果トランジスタ）で構成されている。なお、本実施形態のスイッチ装置１０は、高周波信号の処理が可能なように、Ｇａ，Ｉｎ，Ａｓ，Ｐ，Ｎ，Ａｌのうち少なくとも１つの元素を含む化合物半導体である高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）またはＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ　ＦＥＴ）を用いるものとする。もちろん、これ以外の元素を含むものであってもよい。
【００３２】
ＦＥＴ２１のゲートには、本発明の第１の電圧に相当するバイアス電圧Ｖｂまたは制御電圧Ｖｃが与えられる。一方、ソースおよびドレインには、それぞれ抵抗素子２２，２３を介して、本発明の第２の電圧に相当する制御電圧Ｖｃまたはバイアス電圧Ｖｂが与えられる。図２（ａ）は、ゲートにバイアス電圧Ｖｂ、ソースおよびドレインに制御電圧Ｖｃがそれぞれ与えられたときの構成例であり、図２（ｂ）は、ゲートに制御電圧Ｖｃ、ソースおよびドレインにバイアス電圧Ｖｂがそれぞれ与えられたときの構成例である。
【００３３】
制御電圧Ｖｃおよびバイアス電圧Ｖｂは、ともに接地電位（０Ｖ）以上とし、さらに、バイアス電圧Ｖｂについては、ＦＥＴ２１の閾値電圧以上とする。これにより、スイッチ１１〜１３を正電源のみでスイッチング動作させることができる。また、抵抗素子２２，２３は、伝送線路１６上の周波信号のリークがほとんどないように、伝送線路１６の特性インピーダンスに比べて十分大きな値のものとする。本実施形態では、制御電圧Ｖｃを０Ｖ〜５Ｖ程度までの範囲とし、バイアス電圧Ｖｂを０Ｖ〜３Ｖ程度までの範囲としている。また、抵抗素子２２，２３の抵抗値は５ｋΩである。
【００３４】
図３（ａ）（ｂ）は、バイアス電圧Ｖｂを１．０Ｖとし、制御電圧Ｖｃを接地電位である０．０Ｖ、およびバイアス電圧Ｖｂに相当する１．０Ｖの２値としたときの、ＦＥＴ２１のスイッチング特性を示すグラフである。縦軸は、ポート１からポート２へ周波信号が伝達されたときの信号レベルを示し、単位はｄＢである。また、横軸は、周波信号の周波数を示し、単位はＧＨｚである。
【００３５】
同図（ａ）は、図２（ａ）の構成によるスイッチのスイッチング特性を示す。同図（ａ）では、制御電圧Ｖｃが０．０Ｖのとき、ソース・ドレイン間は閉じる一方、制御電圧Ｖｃが１．０Ｖのとき、ソース・ドレイン間は開いている。一方、同図（ｂ）は、図２（ｂ）の構成によるスイッチのスイッチング特性を示す。同図（ｂ）では、制御電圧Ｖｃが０．０Ｖのとき、ソース・ドレイン間は開く一方、制御電圧Ｖｃが１．０Ｖのとき、ソース・ドレイン間は閉じている。
【００３６】
図３（ａ）（ｂ）に示したスイッチング特性は、抵抗素子２２，２３の抵抗値を５ｋΩとしたときのものであるが、抵抗値が５００Ω程度であってもスイッチング特性に大きな変化はない。また、ＦＥＴ２１の仕様によっては、１００Ω程度にすることも可能である。
【００３７】
以上のとおりに構成されたスイッチ装置１０の動作について、以下、詳細に説明する。
【００３８】
本実施形態のスイッチ装置１０は、ポート１からポート２への方向に、およびその逆方向に伝送される周波信号を通過させるとき、スイッチ１１〜１３をすべて開く。一方、周波信号を遮断するとき、スイッチ１１〜１３がすべて閉じる。
【００３９】
図４（ａ）（ｂ）は、スイッチ１１〜１３をすべて図２（ａ）に示した構成で実現したときの、スイッチ装置１０のスイッチング特性を示すグラフである。スイッチ１１〜１３は、共通の制御電圧Ｖｃによって制御される。グラフの縦軸は、周波信号のレベルを示し、単位はｄＢである。また、横軸は、周波信号の周波数を示し、単位はＧＨｚである。なお、Ｓ１１は、ポート１に周波信号を入力したときの入力側への反射特性であり、Ｓ２１は、ポート１からポート２へ周波信号が伝達された時の信号レベルである。
【００４０】
同図（ａ）は、制御電圧Ｖｃが０．０Ｖのときの、スイッチ装置１０による周波信号の遮断特性を示す。同図（ｂ）は、制御電圧Ｖｃが１．０Ｖのときの、スイッチ装置１０による周波信号の通過特性を示す。同図（ａ）において、５ＧＨｚにおけるＳ２１のレベルは−１９ｄＢであり、周波信号は十分に遮断されている。また、Ｓ１１のレベルは−２５ｄＢであり、周波信号の入力側への反射も十分に抑制されている。一方、同図（ｂ）において、５ＧＨｚにおけるＳ２１のレベルは約０ｄｂであり、周波信号の通過時に伝送損失が生じていない。なお、Ｓ１２およびＳ２２特性については、図示していないが、スイッチ装置１０の回路の対称性から、Ｓ２１およびＳ１１特性と同様なものとなる。
【００４１】
図５（ａ）（ｂ）は、スイッチ１１〜１３をすべて図２（ｂ）に示した構成で実現したときの、スイッチ装置１０のスイッチング特性を示すグラフである。縦軸および横軸は、図４と同様である。同図（ａ）は、制御電圧Ｖｃが０．０Ｖのときの、スイッチ装置１０による周波信号の通過特性を示す。一方、同図（ｂ）は、制御電圧Ｖｃが１．０Ｖのときの、スイッチ装置１０による周波信号の遮断特性を示す。同図に示されたスイッチ装置１０のスイッチング特性は、図４に示された特性と同様なものとなっている。このことから、スイッチ１１〜１３の構成を変えても、本発明が奏する効果に影響がないことがわかる。
【００４２】
上記説明において、接地点Ｐ１と終端点Ｐ２との間隔、および接地点Ｐ１と終端点Ｐ３との間隔は、周波信号のλ／４の奇数倍であるとしているが、多少の誤差は許容される。たとえば、反射レベルとして−１０ｄＢ以下が要求されている場合、本実施形態のスイッチ装置１０は、図４（ａ）のＳ１１特性から判断するに、約３ＧＨｚ〜６．５ＧＨｚの周波信号に対して使用可能である。換言すると、３ＧＨｚの周波信号を扱うスイッチ装置を実現する場合、接地点Ｐ１と終端点Ｐ２との間隔が２５ｍｍ（３ＧＨｚのλ／４）であるべきところが、１５ｍｍ（５ＧＨｚのλ／４）になってしまっても、Ｓ１１特性として−１０ｄＢ以下を達成することができる。
【００４３】
接地点Ｐ１と終端点Ｐ２との間隔、および接地点Ｐ１と終端点Ｐ３との間隔に対する許容誤差は、スイッチ装置１０への要求に応じて変化する。要求が厳しいときは、わずかな誤差しか許容されないが、要求が比較的緩やかなときは、λ／８程度まで誤差が許容される。
【００４４】
また、図４および図５において、周波信号が１０ＧＨｚまでのスイッチング特性しか示していないが、本実施形態のスイッチ装置１０は、それ以上の６０Ｇ〜７５ＧＨｚのミリ波帯までについても同様の効果を奏する。さらには、ミリ波帯以上の高周波域にまで拡張して適用することが可能である。
【００４５】
以上、本実施形態によると、伝送線路１６上で伝送される周波信号を通過させるときには、周波信号に対して伝送損失が生じないようにし、遮断するときには、伝送線路１６を正しく終端して、反射を十分に抑制することができる。また、ＦＥＴを用いた構成であるため、ＭＭＩＣプロセスに好適である。さらに、このＦＥＴスイッチは、接地電圧以上の制御電圧Ｖｃで制御されるため、スイッチ装置１０は正電源のみで動作可能である。
【００４６】
なお、周波信号が、ポート１からポート２への一方向のものである場合、スイッチ１３および終端抵抗１５を省略することができる。さらに、スイッチ１２の導通時のチャネル抵抗値を、伝送線路１６の特性インピーダンスと同じになるようにすることにより、終端抵抗１４を省略することができる。
【００４７】
また、スイッチ１１〜１３は、必ずしも同じ特性のＦＥＴを用いる必要はない。スイッチごとにさまざまな制御電圧Ｖｃやバイアス電圧Ｖｂを適用しても、本発明が奏する効果に影響はない。しかし、制御の容易化、および構成の簡易化の観点から、本実施形態のように、スイッチ１１〜１３として同じ回路構成のスイッチを用い、制御電圧Ｖｃおよびバイアス電圧Ｖｂを共通にすることが好ましい。さらに、制御電圧Ｖｃの取り得る値は、接地電位およびバイアス電圧Ｖｂの２値にすることが好ましい。
【００４８】
また、スイッチ１１〜１３は、ＨＥＭＴまたはＨＦＥＴのＦＥＴ２１による構成に限定されるものではなく、ＰチャネルＦＥＴなど他の構造のＦＥＴで構成してもよい。さらには、スイッチ動作をするものであれば、ＦＥＴ以外のもので構成することも可能である。しかし、高周波信号を扱うことができるようにするために、本実施形態のように、ＨＥＭＴやＨＦＥＴを用いることが好ましい。
【００４９】
【発明の効果】
以上、本発明によると、伝送線路上の周波信号の通過時には、周波信号のレベルを減衰させないようにし、また、遮断時には、周波信号が反射しないようにすることができる。これにより、回路特性が向上し、回路の動作を安定化することができる。
【００５０】
また、本発明によるスイッチ装置は、正電源のみでスイッチング制御が可能である。これにより、負電源を用意する必要がなくなり、電源回路を簡略化し、回路面積を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施形態のスイッチ装置の構成図である。
【図２】図１のスイッチ装置におけるスイッチの回路図である。
【図３】図２のスイッチのスイッチング特性を示すグラフである。
【図４】図１のスイッチ装置のスイッチング特性を示すグラフである。
【図５】図１のスイッチ装置のスイッチング特性を示すグラフである。
【符号の説明】
１０　スイッチ装置
１１　スイッチ（第１のスイッチ）
１２　スイッチ（第２のスイッチ）
１３　スイッチ（第３のスイッチ）
１６　伝送線路
２１　ＦＥＴ（電界効果トランジスタ）
Ｐ１　接地点（第１の点）
Ｐ２　終端点（第２の点）
Ｐ３　終端点（第３の点）
Ｖｂ　バイアス電圧（第１の電圧、第２の電圧）
Ｖｃ　制御電圧（第２の電圧、第１の電圧）

Claims

伝送線路上で伝送される周波信号のスイッチングを行うスイッチ装置であって、
前記伝送線路上の第１の点と、グランドとの間に設けられ、前記第１の点を接地可能な第１のスイッチと、
前記伝送線路において、前記第１の点から、前記周波信号の１／４波長の奇数倍に相当する長さだけ、前記周波信号の入力側に離れた第２の点と、グランドとの間に設けられ、前記第２の点を終端可能な第２のスイッチとを備え、
前記周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第２のスイッチによって前記第２の点を終端する
ことを特徴とするスイッチ装置。
請求項１記載のスイッチ装置において、
前記第１および第２のスイッチは、それぞれ、電界効果トランジスタによって構成され、接地電位以上の制御電圧に応じて、スイッチング動作をする
ことを特徴とするスイッチ装置。
請求項２記載のスイッチ装置において、
前記電界効果トランジスタは、
ゲートに、第１の電圧として、接地電位以上かつゲートの閾値電圧以上のバイアス電圧および前記制御電圧のいずれか一方が与えられるとともに、ソースおよびドレインに、第２の電圧として、他方が与えられるものであり、かつ、
前記第１の電圧が前記第２の電圧以上のとき、ソース・ドレイン間を閉じる一方、前記第１の電圧が前記第２の電圧よりも小さいとき、ソース・ドレイン間を開く
ことを特徴とするスイッチ装置。
請求項３記載のスイッチ装置において、
前記制御電圧は、２値であり、
その一方は接地電位であり、他方は前記バイアス電圧である
ことを特徴とするスイッチ装置。
請求項３記載のスイッチ装置において、
前記第１および第２のスイッチは、
互いに共通の前記第１の電圧と、互いに共通の前記第２の電圧とが、与えられる
ことを特徴とするスイッチ装置。
請求項２記載のスイッチ装置において、
前記電界効果トランジスタは、Ｇａ，Ｉｎ，Ａｓ，Ｐ，Ｎ，Ａｌのうち少なくとも１つの元素を含む化合物半導体で構成されている
ことを特徴とするスイッチ装置。
請求項１記載のスイッチ装置において、
前記伝送線路上において、前記第１の点から、前記周波信号の１／４波長の奇数倍に相当する長さだけ、前記周波信号の出力側に離れた第３の点と、グランドとの間に設けられ、前記第３の点を終端可能な第３のスイッチを備え、
出力側から入力側へ伝送される周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第３のスイッチによって前記第３の点を終端する
ことを特徴とするスイッチ装置。
伝送線路上で伝送される周波信号のスイッチングを行うスイッチ装置であって、
前記伝送線路上の第１の点と、グランドとの間に設けられ、前記第１の点を接地可能な第１のスイッチと、
前記伝送線路において、前記第１の点が接地されたとき、前記伝送線路が前記周波信号の周波数で開放状態になるところに位置する第２の点と、グランドとの間に設けられ、前記第２の点を終端可能な第２のスイッチとを備え、
前記周波信号を遮断するとき、前記第１のスイッチによって前記第１の点を接地するとともに、前記第２のスイッチによって前記第２の点を終端する
ことを特徴とするスイッチ装置。