DE10141877B4 - Halbleiterbauteil und Konvertereinrichtung - Google Patents

Halbleiterbauteil und Konvertereinrichtung Download PDF

Info

Publication number
DE10141877B4
DE10141877B4 DE10141877A DE10141877A DE10141877B4 DE 10141877 B4 DE10141877 B4 DE 10141877B4 DE 10141877 A DE10141877 A DE 10141877A DE 10141877 A DE10141877 A DE 10141877A DE 10141877 B4 DE10141877 B4 DE 10141877B4
Authority
DE
Germany
Prior art keywords
semiconductor component
component according
region
insulator
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10141877A
Other languages
English (en)
Other versions
DE10141877A1 (de
Inventor
Ilia Dr. Zverev
Marco Pürschel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10141877A priority Critical patent/DE10141877B4/de
Priority to US10/230,008 priority patent/US6781233B2/en
Publication of DE10141877A1 publication Critical patent/DE10141877A1/de
Application granted granted Critical
Publication of DE10141877B4 publication Critical patent/DE10141877B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauteil
– mit einem Halbleiterbauelement (10), welches eine Mehrzahl Anschlussbereiche (D, G, S) aufweist, und
– mit einem Gehäuseelement (30), in welchem das Halbleiterbauelement (10) aufgenommen ist,
– wobei im Gehäuseelement (30) oder im Bereich davon integriert mindestens ein kapazitives Element vorgesehen ist,
– wobei das kapazitive Element jeweils einen ersten Elektrodenbereich (41), einen zweiten Elektrodenbereich (42) und einen dazwischen vorgesehenen Dielektrikumsbereich (45) aufweist,
– wobei mindestens ein Elektrodenbereich (41, 42) des kapazitiven Elements mit einem Anschlussbereich (D, G, S) des Halbleiterbauelements (10) elektrisch kontaktiert ist und
– wobei dadurch das jeweilige kapazitive Element hochfrequente elektrische Störsignale zwischen Anschlussbereichen (D, G, S) unterdrückbar sind,
dadurch gekennzeichnet,
– dass als kapazitives Element ein erstes Isolatorelement vorgesehen ist, welches einen Isolationsbereich (52) als Dielektrikumsbereich (45) und darauf einen elektrisch leitfähigen Oberflächenbereich (51) als ersten Elektrodenbereich (41) aufweist, und
– dass das Halbleiterbauelement...

Description

  • Die Erfindung betrifft ein Halbleiterbauteil gemäß dem Oberbegriff von Anspruch 1 sowie eine Konvertereinrichtung.
  • Beim Einsatz von Halbleiterbauteilen werden neben der gewünschten Funktion unter Umständen auch Störsignale durch den Betrieb der Halbleiterbauteile erzeugt. Um die im Betrieb der Halbleiterbauteile erzeugten Störsignale und deren ungewünschten Einfluss auf den Betrieb und die Funktion einer Schaltungsanordnung zu reduzieren, werden üblicherweise bestimmte Abschirmeinrichtungen und/oder Filtereinrichtungen in expliziter Form im Bereich der Schaltungsanordnung vorgesehen.
  • Zum Beispiel ist es bekannt, bei Halbleiterbauteilen zwischen verschiedenen Anschlusselementen des Halbleiterbauteils Filterelemente auszubilden, im einfachsten Fall zum Beispiel einen zwischen zwei Anschlusselementen vorgesehenen Kondensator, durch welche dann im Betrieb auftretende Störsignale zumindest zum Teil unterdrückt werden können.
  • Das Vorsehen derartiger expliziter Filterelemente bedeutet im Hinblick auf die Montage einen nicht zu vernachlässigenden Mehraufwand.
  • Die DE 198 57 043 C1 beschreibt eine Schaltungsanordnung zum Entstören von integrierten Schaltkreisen. Diese Schaltungsanordnung weist ein Halbleiterbauelement in Form eines Mikroschaltbausteins auf, welches eine Mehrzahl Anschlussbereiche in Form einer Versorgungsbondstelle und einer Massebondstelle besitzt. Der Mikroschaltbaustein ist in einem Gehäuse aufgenommen. Des Weiteren ist im Gehäuse ein kapazitives Element in Form eines Niedriginduktivitätskondensators ausgebildet. Über Bonddrähte ist das kapazitive Element mit mindestens einem der Anschlussbereiche des Halbleiterbauelements verbunden und elektrisch kontaktiert. Durch die Anordnung des kapazitiven Elements in Bezug auf das Halbleiterbauelement ist dieses dazu geeignet, hochfrequente elektrische Störsignale zwischen den Anschlussbereichen zu unterdrücken.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauteil bereitzustellen, bei welchem entstehende hochfrequente Störsignale auf besonders einfache Art und Weise unterdrückt werden können. Des Weiteren soll eine Konvertereinrichtung angegeben werden, bei der auf besonders einfache Art und Weise hochfrequente Störsignale unterdrückt sind.
  • Gelöst wird die Aufgabe bei einem gattungsgemäßen Halbleiterbauteil mit den kennzeichnenden Merkmalen des Anspruchs 1. Ferner wird die Aufgabe durch eine Konvertereinrichtung gemäß Anspruch 25 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauteils sind Gegenstand der abhängigen Unteransprüche.
  • Bei bekannten Halbleiterbauteilen, insbesondere bei Transistorbauteilen oder dergleichen, ist ein Halbleiterbauelement vorgesehen, insbesondere ein Transistor, welches eine Mehrzahl Anschlussbereiche aufweist. Des Weiteren ist bei dem bekannten Halbleiterbauteil ein Gehäuseelement ausgebildet, in welches zumindest das Halbleiterbauelement aufgenommen ist.
  • Es ist ferner vorgesehen, dass im Gehäuseelement oder im Bereich davon integriert mindestens ein kapazitives Element bzw. Kondensatorelement vorgesehen ist. Das kapazitive Element weist jeweils einen ersten Elektrodenbereich, einen zweiten Elektrodenbereich und einen dazwischen vorgesehenen Dielektrikumsbereich auf. Mindestens ein Elektrodenbereich des kapazitiven Elements ist derart mit einem Anschlussbereich des Halbleiterbauelements elektrisch kontaktiert, dass durch das jeweilige kapazitive Element hochfrequente elektrische Störsignale zwischen Anschlussbereichen unterdrückbar sind, insbesondere durch Kurzschließen.
  • Es ist somit ein Aspekt, im Gehäuseelement des Halbleiterbauteils integriert – oder im Bereich davon integriert – einen Kondensator auszubilden, der so mit den Anschlussbereichen des zugrunde liegenden Halbleiterbauelements verschaltet ist, dass Störsignale, insbesondere hochfrequente Störsignale, welche durch den Betrieb des Halbleiterbauelements erzeugt werden, unterdrückt werden können, wobei insbesondere im hochfrequenten Bereich im Wesentlichen ein Kurzschließen in Frage kommt.
  • Erfindungsgemäß ist es vorgesehen, dass im Gehäuseelement ein erstes Isolatorelement ausgebildet ist. Das erste Isolatorelement weist dabei einen Isolationsbereich und darauf einen elektrisch leitfähigen Oberflächenbereich, insbesondere eine Metallschicht oder dergleichen, auf. Es wird der elektrisch leitfähige Oberflächenbereich des ersten Isolatorelements als erster Elektrodenbereich des kapazitiven Elements vorgesehen. Das Halbleiterbauelement und das erste Isolatorelement sind sandwichartig direkt übereinander gestapelt angeordnet.
  • Vorteilhafterweise wird jeder der Elektrodenbereiche des kapazitiven Elements mit jeweils einem Anschlussbereich des Halbleiterbauelements elektrisch kontaktiert. Dadurch wird erreicht, dass eben gerade zwei Anschlussbereiche des Halbleiterbauelements mit dem entsprechenden kapazitiven Element parallel verschaltet sind, so dass gerade hochfrequente Störungen aufgrund der für hohe Frequenzen niedrigen Impedanz des parallelgeschalteten kapazitiven Elements durch Kurzschluss unterdrückt werden. Dies ist insbesondere wichtig bei sogenannten Common-Mode- oder Gleichtaktstörungen, z.B. in Schaltnetzteilen.
  • Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauteils ist das Halbleiterbauelement ein Transistor, insbesondere ein Feldeffekttransistor, mit jeweils einem Sourceanschluss, einem Drainanschluss und einem Gateanschluss als Anschlussbereiche.
  • Dabei bietet es sich insbesondere an, dass der erste Elektrodenbereich, also die erste Elektrode des kapazitiven Elements, also des Kondensators mit dem Drainanschluss des Transistors verbunden ist.
  • Zusätzlich kann dazu der zweite Elektrodenbereich, das heißt die zweite Elektrode des kapazitiven Elements mit dem Sourceanschluss des Transistors verbunden sein.
  • Durch die zuletzt genannten Maßnahmen ergeben sich somit in vorteilhafter Weise Entstörungen im Hinblick auf die so genannten Hochspannungsanschlüsse entsprechender Transistorbauteile.
  • Der zweite Elektrodenanschluss kann – gegebenenfalls anstelle einer Kontaktierung mit einem Sourcebereich oder Sourceanschluss – auch mit einem Abschirmbereich, mit einem Masseanschluss oder dergleichen, insbesondere extern verbindbar ausgebildet sein, oder verbunden sein.
  • Zur konkreten Ausbildung des kapazitiven Elements können ganz unterschiedliche Maßnahmen im Bereich des Gehäuseelements ergriffen werden.
  • Ferner ist es vorgesehen, dass der Isolationsbereich des ersten Isolatorelements als Dielektrikumsbereich des kapazitiven Elements verwendet wird.
  • Es ist ferner vorteilhaft, wenn zur weiteren Ausbildung des kapazitiven Elements als zweiter Elektrodenbereich ein zweiter, im Wesentlichen elektrisch leitfähiger Oberflächenbereich, insbesondere eine zweite Metallschicht oder dergleichen, auf dem Isolationsbereich des ersten Isolatorelements vorgesehen ist, welcher insbesondere dem ersten im Wesentlichen elektrisch leitfähigen Oberflächenbereich im Wesentlichen gegenüberliegt oder gegenübersteht.
  • Andererseits ist auch denkbar, dass im Gehäuseelement oder im Bereich davon ein zweites Isolatorelement vorgesehen ist. Dieses zweite Isolatorelement weist einen Isolationsbereich und darauf einen im Wesentlichen elektrisch leitfähigen Oberflächenbereich, insbesondere eine zweite Metallschicht oder dergleichen, auf, wobei der elektrisch leitfähige Oberflächenbereich des zweiten Isolatorelements als zweiter Elektrodenbereich des kapazitiven Elements verwendet wird.
  • Gemäß einer weiter bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauteils ist es vorgesehen, dass das erste und das zweite Isolatorelement derart in unmittelbarer Nachbarschaft, insbesondere in Kontakt miteinander, angeordnet sind, dass die im Wesentlichen elektrisch leitfähigen Oberflächenbereiche davon sich im Wesentlichen einander gegenüberstehen oder einander gegenüberliegen.
  • Eine besonders platzsparende und im Hinblick auf die Montage einfache Anordnung für das erfindungsgemäße Halbleiterbauteil ergibt sich, wenn das erste Isolatorelement mit seinem Isolationsbereich oder mit einem Teil davon auf dem zweiten Isolatorelement aufliegt, insbesondere auf dem im Wesentlichen elektrisch leitfähigen Oberflächenbereich des zweiten Isolatorelements oder einem Teil davon.
  • Zusätzlich zur Isolationsfunktion und der Funktion des Ausbildens der zweiten Elektrode des kapazitiven Elements im Gehäuseelement kann das zweite Isolatorelement zusätzlich als Trägerelement vorgesehen sein, durch welches das erste Isolatorelement und/oder das Halbleiterbauelement im und/oder mit dem Gehäuseelement gehaltert werden.
  • Dabei wird in bevorzugter Weise das zweite Isolatorelement als Leadframe (Leiterrahmen) oder dergleichen ausgebildet. Andererseits kann auch explizit ein Trägerelement vorgesehen sein, durch welches das erste Isolatorelement, das zweite Isolatorelement und/oder das Halbleiterbauelement im und/oder mit dem Gehäuseelement gehaltert werden.
  • Auch hier ist in vorteilhafter Weise das explizit vorgesehene Trägerelement ein Leadframe oder dergleichen.
  • Ferner ergibt sich eine besonders platzsparende und geometrisch einfache Anordnung, wenn das Halbleiterbauelement, das erste Isolatorelement, das zweite Isolatorelement und/oder das Trägerelement als Plattenelemente mit im Wesentlichen planaren Oberflächenbereichen ausgebildet sind.
  • Dann, aber auch sonst, ist es ggf. vorgesehen, dass das Halbleiterbauelement, das erste Isolatorelement, das zweite Isolatorelement und/oder das Trägerelement stapelartig und/oder sandwichartig direkt übereinandergestapelt angeordnet sind, insbesondere in dieser Reihenfolge.
  • Ferner ist es gegebenenfalls vorgesehen, dass der Transistor auf seiner Oberfläche den Sourceanschluss und den Gateanschluss aufweist und auf seiner Unterseite den Drainanschluss.
  • Des Weiteren ist es vorgesehen, dass der Transistor mit seiner Unterseite, insbesondere im Wesentlichen flächig, auf dem ersten Elektrodenbereich des kapazitiven Elements aufliegt.
  • Zur externen Kontaktierung ist es vorgesehen, dass im Gehäuseelement eine Mehrzahl von Anschlusselementen ausgebildet sind.
  • Dabei ist es von Vorteil, dass jeder der Anschlussbereiche und insbesondere der Gateanschluss, der Sourceanschluss und der Drainanschluss mit je einem Anschlusselement elektrisch verbunden ist.
  • Um die Abschirmeigenschaften der erfindungsgemäß vorgesehenen Kondensatoreinrichtung weiter zu verbessern, ist es vorgesehen, dass der zweite Elektrodenbereich, die zweite Elektrode des kapazitiven Elements mit einem eigenen Anschluss, insbesondere nach extern, elektrisch verbunden ist, Dabei ergibt sich insbesondere die Möglichkeit der Unterdrückung von Gegentaktstörungen oder Differential-Mode-Störungen.
  • In vorteilhafter Weise ist das Gehäuseelement aus Vergussmasse oder dergleichen ausgebildet, in welche das Halbleiterbauelement und das kapazitive Element eingebettet sind.
  • Ein weiterer Aspekt der vorliegenden Erfindung besteht darin, dass bei einer Konvertereinrichtung, insbesondere für eine Stromversorgungseinrichtung, für ein Schaltnetzteil und/oder dergleichen, ein Halbleiterbauteil und insbesondere ein Transistorbauteil gemäß der vorliegenden Erfindung vorgesehen ist.
  • Nachfolgend wird die Erfindung anhand einiger weiterer Bemerkungen näher erläutert:
    Moderne Stromversorgungen für unterschiedlichste Anwendungen, z.B. für Ladegeräte, Steckernetzteile oder PCs, werden realisiert durch getaktete Schaltnetzteile. Durch heutige Leistungshalbleiter werden Schaltfrequenzen im hohen kHz-Bereich, z.B. bei 60 kHz und mehr, ermöglicht. Dies führt zum einen zu einer deutlichen Verkleinerung des Bauvolumens des Systems, aber andererseits zu erhöhten Hochfrequenzstörungen. Um die geforderten elektromagnetischen Verträglichkeitsnormen (EMV-Normen) zu erfüllen, müssen diese Störungen ggf. unter bisher großem Aufwand gefiltert werden.
  • In dieser Erfindung wird beschrieben, dass dieser Entstöraufwand durch ein neuartiges Gehäusekonzept reduziert werden kann. Dieses basiert auf der Möglichkeit, den Ausbreitungsweg der Störung über die kapazitive Kopplung eines Trägers oder Leadframes eines Transistors und des Kühlblechs, kurzzuschließen.
  • Bisher wurde dieses Problem durch zusätzlichen Filteraufwand, z.B. einen EMI-Filter, und zusätzlich durch Verwendung eines Shielding Pads (Abschirmkissen) gelöst, welche außerhalb des jeweiligen Bauteil vorzusehen und zu montieren sind.
  • Dieses Shielding Pad ist eine Kupferfolie, die beidseitig mit Polyamid- oder Polyimidfolie isoliert und mit Wärmeleitwachs beschichtet ist. Montiert wird diese Folie z.B. zwischen der Rückseite des Transistors und dem Kühlkörper. Vereint werden in diesem Pad die Funktion der Isolation des Transistors gegen das Kühlblech und des Filters zwischen Drain und Source.
  • Die eingearbeitete Kupferfolie kann mit dem Sourceanschluss des Transistors verbunden werden, um so über den Hochpassfilter (Drainanschluss Transistor – Kühlblech – Dielektrikum Isolationsfolie) den Ausbreitungsweg in die Netzleitung hochfrequente Störströme kurzzuschließen.
  • Im Ersatzschaltbild für den Ausbreitungsweg der Störströme sind weitere Kondensatoren möglich, die einen Kurzschluss innerhalb der Störquelle für hochfrequente Ströme darstellen. Eine Ausbreitung dieser Ströme hin zur Störsenke wird so vermieden.
  • Die Erfindung ermöglicht den Verzicht auf das Shielding Pad durch ein neuartiges Gehäusekonzept mit integrierten Isolatoren, wie zum Beispiel auf einer Oberseite metallisierte Silizium- oder auch Keramikscheiben.
  • Dieses Konzept eröffnet die Möglichkeit, mit zusätzlich im Gehäuse integrierten Isolatoren den Unterseiten-Drainanschluss des Transistors gegen das Leadframe des Gehäuses zu isolieren.
  • Integriert man zwei solcher Isolatoren übereinander, so kann die mittlere Metallkontaktierung mit dem Sourceanschluss des Transistors verbunden werden und somit die gleiche Funktionalität wie bei Verwendung eines Shielding Pads sichergestellt werden.
  • Durch dieses Vorgehen entfällt das Shielding Pad in der Anwendung. Man spart somit die Kosten eines solchen Pads und zusätzlichen Montageaufwand ein.
  • Als zusätzliche Kosten würden zwei Isolatoren in der Gehäusemontage mit einem zusätzlichen Bonddraht und ein eventuell aufwändigeres Gehäuse (5 Anschlussbeine anstatt von 3) auftreten. Diese Kosten sind allerdings vernachlässigbar klein im Gegensatz zu den Einsparungen des Gesamtsystems.
  • Die erfinderische Idee liegt somit in einem neuen isolierten Gehäusekonzept mit integriertem EMV-Filter. Die Erfindung nutzt die Möglichkeit, intern im Gehäuse des Leistungstran sistors Ausbreitungswege hochfrequenter Störströme kurzzuschließen.
  • Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsformen des erfindungsgemäßen Halbleiterbauteils näher erläutert.
  • 1–3 sind schematische und geschnittene Seitenansichten von drei unterschiedlichen Ausführungsbeispielen des erfindungsgemäßen Halbleiterbauteils.
  • 4–7 sind teilweise geschnittene Draufsichten auf vier andere Ausführungsformen des erfindungsgemäßen Halbleiterbauteils.
    •
  • Nachfolgend bezeichnen dieselben Bezugszeichen immer auch gleiche oder gleich wirkende Strukturelemente, ohne dass eine Detailbeschreibung in jedem Fall wiederholt wird.
  • 1 zeigt in schematischer und geschnittener Seitenansicht eine erste Ausführungsform des erfindungsgemäßen Halbleiterbauteils 1.
  • In einem Gehäuse oder Gehäuseelement 30 in Form einer Vergussmasse ist ein Halbleiterbauelement 10 in Form eines Halbleiterchips in Plättchenform vorgesehen.
  • Das Halbleiterbauelement 10 der 1 ist ein Transistor, wobei am Oberflächenbereich 10a des Transistors T der Gateanschluss G und der Sourceanschluss S vorgesehen sind. Auf der Unterseite l0b des Halbleiterbauelements 10 oder des Transistors T ist der Drainanschluss D ausgebildet. Das Halbleiterbauelement 10 oder der Transistor T liegt mit seiner Unterseite 10b, nämlich dem Drainanschluss D auf einem ersten Isolatorelement auf, und zwar direkt auf einem ersten im We sentlichen elektrisch leitenden Oberflächenbereich 51 davon, welcher in Form einer Metallschicht als erster Elektrodenbereich 41 oder als erste Elektrode 41 des erfindungsgemäß vorgesehenen integrierten kapazitiven Elements dient.
  • Unterhalb des im Wesentlichen elektrisch leitfähigen Oberflächenbereichs 51 ist der eigentliche Isolationsbereich 52 ausgebildet, an welchen sich ein zweiter oder unterer im Wesentlichen elektrisch leitfähiger Oberflächenbereich 53 als zweiter Elektrodenbereich 42 oder als zweite Elektrode 42 des im Gehäuseelement integrierten kapazitiven Elements dient.
  • Über Leitungen 81, 82 und 83 sind der Gateanschluss G, der Drainanschluss D sowie der Sourceanschluss S nach extern mit Anschlusselementen 71, 72 bzw. 73 im Gehäuse 30 kontaktiert. Zusätzlich ist der Sourceanschluss 5 des Transistors T mit dem zweiten Elektrodenbereich 42 des kapazitiven Elements kontaktiert, und zwar über die Leitung 86.
  • Gemäß der in 1 gezeigten Anordnung ist somit zwischen den Elektrodenbereichen 41 und 42 mit dem dazwischen vorgesehenen Dielektrikumsbereich 45 eine Kapazität ausgebildet, welche zwischen dem Drainanschluss D und dem Sourceanschluss S parallel geschaltet ist und dort hochfrequente Störsignale, welche vom Transistor T initiiert werden, durch Kurzschluss unterdrückt.
  • Bei der Ausführungsform der 2 ist in Abweichung von der Ausführungsform der 1 ein zweites Isolatorelement 60 ausgebildet, und zwar mit einem Isolationsbereich 62, auf dem ein im Wesentlichen elektrisch leitfähiger Oberflächenbereich 61 als zweiter Elektrodenbereich 42 des kapazitiven Elements ausgebildet ist.
  • Auf dem im Wesentlichen elektrisch leitfähigen Oberflächenbereich 61, also der zweiten Elektrode 42 des kapazitiven Ele ments ist im Wesentlichen die in 1 gezeigte Anordnung flächig aufgebracht, wobei das erste Isolatorelement 50 aber nur einen ersten oder oberen im Wesentlichen elektrisch leitfähigen Oberflächenbereich 51 als ersten Elektrodenbereich 41 des kapazitiven Elements besitzt.
  • Das zweite Isolatorelement 60 und insbesondere der Isolationsbereich 62 davon dient als Träger 20 für das erste Isolatorelement und das darauf vorgesehene Halbleiterbauelement 10.
  • Ansonsten sind die Verhältnisse mit denen der Ausführungsformen von 1 identisch.
  • Bei der Ausführungsform der 3 ist ein expliziter Träger 20 in Form eines metallischen Leadframes vorgesehen, auf dessen Oberfläche 20a die in 2 gezeigte Anordnung im Innern des Gehäuseelements 30 aufgebracht ist.
  • Ansonsten sind die Verhältnisse zu denen der Ausführungsformen aus 1 und 2 identisch.
  • In den 4 bis 7 ist in schematischer Draufsicht eine Abfolge von erfindungsgemäßen Anordnungen dargestellt. Dabei entsprechen die Details im Wesentlichen denen der Ausführungsformen der 2 oder 3, wobei im Folgenden ausschließlich auf die Abweichungen dazu eingegangen wird.
  • Bei der Ausführungsform der 4 sind zwei Isolatorelemente auf dem als Träger 20 dienenden Leadframe angeordnet. Im Gehäuse 30 sind drei externe Kontakte 71, 72 und 73 vorgesehen, die mit dem Gateanschluss G, dem Drainanschluss D bzw. dem Sourceanschluss zur externen Kontaktierung verbunden sind. Der Sourceanschluss S des Transistors T ist über den Bonddraht 86 mit der zweiten Elektrode 42 des kapazitiven Ele ments als elektrisch leitendem Oberflächenbereich 61 des zweiten Isolatorelements verbunden.
  • Die Ausführungsform der 6 entspricht der Ausführungsform der 4, wobei aber nunmehr das zweite Isolatorelement unter Fortlassung des Leadframes auch als Trägerelement 20 für das erste Isolatorelement und für das Halbleiterbauelement 10 dient.
  • Die Ausführungsform der 5 zeigt ein erfindungsgemäßes Halbleiterbauteil in Form eines so genannten Fünfbeiners. Die Anordnung entspricht im Wesentlichen der Anordnung der 4, wobei aber die Kapazität des kapazitiven Elements gegenüber dem Drainanschluss über die vorgesehene Leitung 85 unter Fortlassung der Sourceanschlussleitung 86 aus 4 nach außen zum Abschirmanschluss 75 geführt wird.
  • Die Ausführungsform der 7 entspricht im Wesentlichen der Ausführungsform der 5, wobei aber das Leadframeelement als Träger fortgelassen wurde, so dass das zweite Isolatorelement als Trägerelement 20 und/oder als Leadframe dient.
    • 1
    Halbleiterbauteil
    10
    Halbleiterbauelement
    20
    Trägerelement
    20a
    Oberflächenbereich
    30
    Gehäuseelement, Vergussmasse
    40
    kapazitives Element
    41
    erster Elektrodenbereich, erste Elektrode
    42
    zweiter Elektrodenbereich, zweite Elektrode
    43
    Dielektrikumsbereich
    50
    erstes Isolatorelement
    51
    erster leitfähiger Oberflächenbereich
    52
    Isolationsbereich
    53
    zweiter leitfähiger Oberflächenbereich
    60
    zweites Isolatorelement
    61
    erster leitfähiger Oberflächenbereich
    62
    Isolationsbereich
    63
    zweiter leitfähiger Oberflächenbereich
    71–75
    Anschlusselemente
    81–87
    Leitungen
    D
    Drainanschluss
    G
    Gateanschluss
    S
    Sourceanschluss
    T
    Transistor

Claims (25)

  1. Halbleiterbauteil – mit einem Halbleiterbauelement (10), welches eine Mehrzahl Anschlussbereiche (D, G, S) aufweist, und – mit einem Gehäuseelement (30), in welchem das Halbleiterbauelement (10) aufgenommen ist, – wobei im Gehäuseelement (30) oder im Bereich davon integriert mindestens ein kapazitives Element vorgesehen ist, – wobei das kapazitive Element jeweils einen ersten Elektrodenbereich (41), einen zweiten Elektrodenbereich (42) und einen dazwischen vorgesehenen Dielektrikumsbereich (45) aufweist, – wobei mindestens ein Elektrodenbereich (41, 42) des kapazitiven Elements mit einem Anschlussbereich (D, G, S) des Halbleiterbauelements (10) elektrisch kontaktiert ist und – wobei dadurch das jeweilige kapazitive Element hochfrequente elektrische Störsignale zwischen Anschlussbereichen (D, G, S) unterdrückbar sind, dadurch gekennzeichnet, – dass als kapazitives Element ein erstes Isolatorelement vorgesehen ist, welches einen Isolationsbereich (52) als Dielektrikumsbereich (45) und darauf einen elektrisch leitfähigen Oberflächenbereich (51) als ersten Elektrodenbereich (41) aufweist, und – dass das Halbleiterbauelement (10) und das erste Isolatorelement sandwichartig direkt übereinander gestapelt angeordnet sind.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass jeder Elektrodenbereich (41, 42) des kapazitiven Elements mit einem Anschlussbereich (D, G, S) des Halbleiterbauelements (10) elektrisch kontaktiert ist.
  3. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Halbleiterbauelement (10) ein Transistor (T) oder ein Feldeffekttransistor vorgesehen ist mit jeweils einem Source- (S), Drain- (D) und einem Gateanschluss (G) als Anschlussbereiche (D, G, S).
  4. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass der erste Elektrodenbereich (41) des kapazitiven Elements mit dem Drainanschluss (D) des Transistors (T) verbunden ist.
  5. Halbleiterbauteil nach Anspruch 4, dadurch gekennzeichnet, dass der zweite Elektrodenbereich (42) des kapazitiven Elements mit dem Sourceanschluss (S) des Transistors (T) verbunden ist.
  6. Halbleiterbauteil nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Transistor (T) auf seiner Oberseite (10a) den Sourceanschluss (S) und den Gateanschluss (G) und auf seiner Unterseite (10b) den Drainanschluss (D) aufweist.
  7. Halbleiterbauteil nach Anspruch 4, dadurch gekennzeichnet, dass der zweite Elektrodenbereich (42) mit einem Abschirmbereich oder mit einem Masseanschluss verbunden ist.
  8. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, dass der zweite Elektrodenbereich (42) des kapazitiven Elements mit einem eigenen Anschlusselement (74) elektrisch verbunden ist.
  9. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste elektrisch leitfähige Oberflächenbereich (51) eine metallische Schicht ist.
  10. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als zweiter Elektrodenbereich (42) des kapazitiven Elements ein zweiter elektrisch leitfähiger Oberflächenbereich (53) auf dem Isolationsbereich (52) vorgesehen ist, welcher dem ersten elektrisch leitfähigen Oberflächenbereich (51) gegenüberliegt.
  11. Halbleiterbauteil nach Anspruch 10, dadurch gekennzeichnet, dass der zweite elektrisch leitfähige Oberflächenbereich (52) eine metallische Schicht ist.
  12. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass im Gehäuseelement (30) oder im Bereich davon ein zweites Isolatorelement vorgesehen ist, – dass das zweite Isolatorelement einen zweiten Isolationsbereich (62) und darauf einen leitfähigen Oberflächenbereich (61) aufweisst und – dass der elektrisch leitfähige Oberflächenbereich (61) als zweiter Elektrodenbereich (42) des kapazitiven Elements vorgesehen ist.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, – dass das erste und das zweite Isolatorelement derart in unmittelbarer Nachbarschaft zueinander oder in Kontakt miteinander angeordnet sind, – dass sich die elektrisch leitfähigen Oberflächenbereiche (51, 61) des ersten und des zweiten Isolatorelements einan der durch den Isolationsbereich (52) des ersten Isolatorelements beabstandet gegenüberstehen.
  14. Halbleiterbauteil nach Anspruch 13, dadurch gekennzeichnet, dass das erste Isolatorelement mit seinem Isolationsbereich (52) oder mit einem Teil davon auf dem zweiten Isolatorelement aufliegt, und zwar auf dem elektrisch leitfähigen Oberflächenbereich (61) des zweiten Isolatorelementes oder einem Teil davon.
  15. Halbleiterbauteil nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass das zweite Isolatorelement als Trägerelement (20) vorgesehen ist, durch welches das erste Isolatorelement und das Halbleiterbauelement (10) im oder mit dem Gehäuseelement (30) gehaltert werden.
  16. Halbleiterbauteil nach Anspruch 15, dadurch gekennzeichnet, dass das zweite Isolatorelement als Leiterrahmen ausgebildet ist.
  17. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Trägerelement (20) vorgesehen ist, durch welches das erste Isolatorelement, das zweite Isolatorelement und das Halbleiterbauelement (10) im oder mit dem Gehäuseelement (30) gehaltert werden.
  18. Halbleiterbauteil nach Anspruch 17, dadurch gekennzeichnet, dass das Trägerelement (20) als Leiterrahmen ausgebildet ist.
  19. Halbleiterbauteil nach einem der Ansprüche 9 bis 18, dadurch gekennzeichnet, dass das Halbleiterbauteil (10), das erste Isolatorelement, das zweite Isolatorelement und/oder das Trägerelement (20) als Plattenelemente mit planaren Oberflächenbereichen ausgebildet sind.
  20. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement (10), das erste Isolatorelement, das zweite Isolatorelement und/oder das Trägerelement (20) stapelartig oder sandwichartig direkt übereinander gestapelt in dieser Reihenfolge angeordnet sind.
  21. Halbleiterbauteil nach einem der vorangehenden Ansprüche 6 bis 20, dadurch gekennzeichnet, dass der Transistor (T) auf seiner Unterseite (10b) flächig auf dem ersten Elektrodenbereich (41) des kapazitiven Elements aufliegt.
  22. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass im Gehäuseelement (30) eine Mehrzahl Anschlusselemente (71–75) vorgesehen ist, welche zum externen Kontaktieren ausgebildet sind.
  23. Halbleiterbauteil nach Anspruch 22, dadurch gekennzeichnet, dass jeder der Anschlussbereiche (D, G, S) und insbesondere der Gateanschluss (G), der Drainanschluss (D) sowie der Sourceanschluss (S) mit je einem Anschlusselement (71, 72, 73) elektrisch verbunden sind.
  24. Halbleiterbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuseelement als Vergussmasse ausgebildet ist, in welche das Halbleiterbauelement (10) und das kapazitive Element eingebettet sind.
  25. Konvertereinrichtung für eine Stromversorgungseinrichtung für ein Schaltnetzteil, welches ein Halbleiterbauteil oder ein Transistorbauteil nach einem der Ansprüche 1 bis 24 aufweist.
DE10141877A 2001-08-28 2001-08-28 Halbleiterbauteil und Konvertereinrichtung Expired - Fee Related DE10141877B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10141877A DE10141877B4 (de) 2001-08-28 2001-08-28 Halbleiterbauteil und Konvertereinrichtung
US10/230,008 US6781233B2 (en) 2001-08-28 2002-08-28 Semiconductor device and converter device with an integrated capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10141877A DE10141877B4 (de) 2001-08-28 2001-08-28 Halbleiterbauteil und Konvertereinrichtung

Publications (2)

Publication Number Publication Date
DE10141877A1 DE10141877A1 (de) 2003-03-27
DE10141877B4 true DE10141877B4 (de) 2007-02-08

Family

ID=7696718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10141877A Expired - Fee Related DE10141877B4 (de) 2001-08-28 2001-08-28 Halbleiterbauteil und Konvertereinrichtung

Country Status (2)

Country Link
US (1) US6781233B2 (de)
DE (1) DE10141877B4 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US9823090B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a target object
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10215550B2 (en) 2012-05-01 2019-02-26 Allegro Microsystems, Llc Methods and apparatus for magnetic sensors having highly uniform magnetic fields
US9817078B2 (en) 2012-05-10 2017-11-14 Allegro Microsystems Llc Methods and apparatus for magnetic sensor having integrated coil
US10725100B2 (en) 2013-03-15 2020-07-28 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an externally accessible coil
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10145908B2 (en) 2013-07-19 2018-12-04 Allegro Microsystems, Llc Method and apparatus for magnetic sensor producing a changing magnetic field
US10495699B2 (en) 2013-07-19 2019-12-03 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having an integrated coil or magnet to detect a non-ferromagnetic target
US9810519B2 (en) 2013-07-19 2017-11-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as tooth detectors
US10712403B2 (en) 2014-10-31 2020-07-14 Allegro Microsystems, Llc Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element
US9719806B2 (en) 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor for sensing a movement of a ferromagnetic target object
US9720054B2 (en) 2014-10-31 2017-08-01 Allegro Microsystems, Llc Magnetic field sensor and electronic circuit that pass amplifier current through a magnetoresistance element
US9823092B2 (en) 2014-10-31 2017-11-21 Allegro Microsystems, Llc Magnetic field sensor providing a movement detector
DE102016106284A1 (de) 2016-04-06 2017-10-12 Epcos Ag Modul
US10041810B2 (en) 2016-06-08 2018-08-07 Allegro Microsystems, Llc Arrangements for magnetic field sensors that act as movement detectors
US10012518B2 (en) 2016-06-08 2018-07-03 Allegro Microsystems, Llc Magnetic field sensor for sensing a proximity of an object
US10260905B2 (en) 2016-06-08 2019-04-16 Allegro Microsystems, Llc Arrangements for magnetic field sensors to cancel offset variations
US10996289B2 (en) 2017-05-26 2021-05-04 Allegro Microsystems, Llc Coil actuated position sensor with reflected magnetic field
US10324141B2 (en) 2017-05-26 2019-06-18 Allegro Microsystems, Llc Packages for coil actuated position sensors
US10641842B2 (en) 2017-05-26 2020-05-05 Allegro Microsystems, Llc Targets for coil actuated position sensors
US10837943B2 (en) 2017-05-26 2020-11-17 Allegro Microsystems, Llc Magnetic field sensor with error calculation
US11428755B2 (en) 2017-05-26 2022-08-30 Allegro Microsystems, Llc Coil actuated sensor with sensitivity detection
US10310028B2 (en) 2017-05-26 2019-06-04 Allegro Microsystems, Llc Coil actuated pressure sensor
US10866117B2 (en) 2018-03-01 2020-12-15 Allegro Microsystems, Llc Magnetic field influence during rotation movement of magnetic target
US11255700B2 (en) 2018-08-06 2022-02-22 Allegro Microsystems, Llc Magnetic field sensor
US10823586B2 (en) 2018-12-26 2020-11-03 Allegro Microsystems, Llc Magnetic field sensor having unequally spaced magnetic field sensing elements
US11061084B2 (en) 2019-03-07 2021-07-13 Allegro Microsystems, Llc Coil actuated pressure sensor and deflectable substrate
US10955306B2 (en) 2019-04-22 2021-03-23 Allegro Microsystems, Llc Coil actuated pressure sensor and deformable substrate
US11237020B2 (en) 2019-11-14 2022-02-01 Allegro Microsystems, Llc Magnetic field sensor having two rows of magnetic field sensing elements for measuring an angle of rotation of a magnet
US11280637B2 (en) 2019-11-14 2022-03-22 Allegro Microsystems, Llc High performance magnetic angle sensor
US11262422B2 (en) 2020-05-08 2022-03-01 Allegro Microsystems, Llc Stray-field-immune coil-activated position sensor
US11493361B2 (en) 2021-02-26 2022-11-08 Allegro Microsystems, Llc Stray field immune coil-activated sensor
US11578997B1 (en) 2021-08-24 2023-02-14 Allegro Microsystems, Llc Angle sensor using eddy currents

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857043C1 (de) * 1998-12-10 2000-03-02 Siemens Ag Schaltungsanordnung zum Entstören von integrierten Schaltkreisen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994936A (en) * 1990-02-12 1991-02-19 Rogers Corporation Molded integrated circuit package incorporating decoupling capacitor
US5475262A (en) * 1992-08-07 1995-12-12 Fujitsu Limited Functional substrates for packaging semiconductor chips
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857043C1 (de) * 1998-12-10 2000-03-02 Siemens Ag Schaltungsanordnung zum Entstören von integrierten Schaltkreisen

Also Published As

Publication number Publication date
US20030042592A1 (en) 2003-03-06
US6781233B2 (en) 2004-08-24
DE10141877A1 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
DE10141877B4 (de) Halbleiterbauteil und Konvertereinrichtung
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE112013006313B4 (de) Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102013103119B4 (de) PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
DE102017104382B4 (de) LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz
DE102005009163B4 (de) Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102012213407A1 (de) Halbleiteranordnung
DE102010001668B4 (de) Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung
DE102011123093B4 (de) Integrierte schaltkreisbaugruppen mit reduzierter parasitärer schleifeninduktivität sowie verfahren zu deren herstellung und deren betrieb
EP2997801A1 (de) Vorrichtung und elektrische baugruppe zum wandeln einer gleichspannung in eine wechselspannung
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE102007012049B4 (de) Elektrisches Bauelement
DE102017131216A1 (de) Kompensationsvorrichtung für Transistoren
DE1812942C3 (de) Halbleiteranordnung und Schaltungsanordnung mit einer solchen Halbleiteranordnung
DE10122191A1 (de) Halbleiterbauelement mit einem Halbleiterkörper und einem Gehäuse
DE10103337A1 (de) Leistungs-Halbleiterelement mit einer Diode zur Temperaturerfassung und einer Diode zum Absorbieren von statischer Elektrizität sowie damit ausgebildete Leistungs-Halbleitervorrichtung
EP1480500B1 (de) Leistungsversorgungsschaltung mit dreidimensional angeordneten Schaltungsträgern sowie Herstellungsverfahren
EP2520019B1 (de) Verstärkerbaustein mit einem kompensationselement
DE102014104013A1 (de) Leistungshalbleiterbauteil
DE112010006074T5 (de) HF-Vorrichtung und Verfahren zum Abstimmen einer HF-Vorrichtung
DE10255475A1 (de) Entkopplungsmodul zum Auskoppeln hochfrequenter Signale aus einer mit einer Induktivität behafteten Spannungsversorgungsleitung
DE10259035B4 (de) ESD-Schutzbauelement und Schaltungsanordnung mit einem ESD-Schutzbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee