DE102010001668B4 - Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung - Google Patents

Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010001668B4
DE102010001668B4 DE102010001668.3A DE102010001668A DE102010001668B4 DE 102010001668 B4 DE102010001668 B4 DE 102010001668B4 DE 102010001668 A DE102010001668 A DE 102010001668A DE 102010001668 B4 DE102010001668 B4 DE 102010001668B4
Authority
DE
Germany
Prior art keywords
power transistor
flange
busbar
drain
transistor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010001668.3A
Other languages
English (en)
Other versions
DE102010001668A1 (de
Inventor
Cynthia Blair
Donald Fowlkes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010001668A1 publication Critical patent/DE102010001668A1/de
Application granted granted Critical
Publication of DE102010001668B4 publication Critical patent/DE102010001668B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

Leistungstransistormodul, das folgende Merkmale aufweist: ein Leistungstransistorbauelement (200; 402–406), das eine Source, einen Drain (D) und ein Gate (G) aufweist; und eine Baugruppe (100; 400), die folgende Merkmale aufweist: einen mit der Source verbundenen elektrisch leitfähigen Flansch (102); einen ersten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Gate elektrisch verbunden ist; einen zweiten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Drain elektrisch verbunden ist; und eine Sammelschiene (114), die mechanisch an dem Flansch befestigt ist und sich zwischen zumindest zwei verschiedenen Gleichstromvorspannungsanschlüssen (110, 112), die an dem Flansch mechanisch befestigt sind, erstreckt und dieselben verbindet, wobei die Sammelschiene über eine oder mehrere HF-geerdete Verbindungen elektrisch mit dem Drain verbunden ist, wobei sich die Sammelschiene (114) über die gesamte Länge des Leistungstransistorbauelements (200; 402–406) hinweg zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet.

Description

  • Leistungstransistorbaugruppen umfassen üblicherweise einen leitfähigen Flansch, auf dem ein isolierendes Fenster angeordnet ist. Ein Leistungstransistor ist an dem Flansch in dem Fenster so angebracht, dass die Quelle des Leistungstransistors direkt mit dem Flansch verbunden und geerdet werden kann. Eingangs- und Ausgangsanschlüsse sind an dem isolierenden Fenster befestigt, so dass Eingangs-(Gate-) bzw. Ausgangs-(Drain-)Verbindungen zu dem Leistungstransistor hergestellt werden können. Der Drain des Leistungstransistors muss ausreichend gleichstromvorgespannt sein, um einen ordnungsgemäßen Betrieb zu gewährleisten. Ein Gleichstrom-Zuführpfad ist üblicherweise in Form eines oder mehrerer Gleichstrom-Zuführanschlüsse vorgesehen, von denen jeder an dem isolierenden Fenster befestigt ist, so dass der Drain des Leistungstransistors vorgespannt werden kann. Beispielsweise kann ein Gleichstrom-Zuführanschluss von dem Ausgangsanschluss beabstandet sein und sich entlang einer Seite desselben erstrecken, während ein anderer Gleichstrom-Zuführanschluss von dem Ausgangsanschluss beabstandet ist und sich entlang der anderen Seite desselben erstreckt, wie in der US 6 734 728 B1 offenbart ist.
  • Die US 2007/0 024 358 A1 bezieht sich auf ein Halbleiterleistungsbauelement und einen HF-Signalverstärker.
  • Das Ende jedes Gleichstrom-Zuführanschlusses ist üblicherweise mittels Drahtbonden mit einem Ausgangsanpassungssperrkondensator verbunden, der über eine Anpassungsinduktivität mit dem Drain des Leistungstransistors gekoppelt ist. Der Ausgangsanpassungsinduktivität wird durch diesen Kondensator eine HF-Masse bereitgestellt. Das Zusammentreffen dieser Induktivität und Kapazität erzeugt einen „kalten” HF-Punkt, der dazu verwendet werden kann, einen Gleichstrom anzulegen und/oder niedere Frequenzen zu entkoppeln und zu beenden. Das Ende des Gleichstrom-Zuführanschlusses, das neben dem Ausgangskondensator endet, weist eine begrenzte Fläche zum Verbinden des Gleichstrom-Zuführanschlusses mit dem Anpassungskondensator auf. Dadurch wird die Anzahl von Drahtbondverbindungen, die zwischen dem Ende des Gleichstrom-Zuführanschlusses und dem Ausgangskondensator hergestellt werden können, beschränkt. Demgemäß stehen lediglich einige wenige Banddrähte zum Führen des gesamten DC-Vorspannungsstroms zu dem Drain des Leistungstransistors zur Verfügung. Leistungstransistoren, die hohe Betriebsströme aufweisen, können herkömmliche Gleichstrom-Zuführstrukturen nicht zuverlässig verwenden, da lediglich einige wenige Drahtbondverbindungen den Gleichstrom-Zuführanschluss mit dem Ausgangskondensator verbinden, wodurch die Fähigkeit der Baugruppe, niederfrequenten Strom zu führen, beschränkt wird.
  • Außerdem erstrecken sich die Drahtbondverbindungen üblicherweise von dem Ende jedes Gleichstrom-Zuführanschlusses zu jeweiligen Enden des Ausgangskondensators. Dieser Knoten des Kondensators ist auch mit dem Drain des Leistungstransistors mittels Drahtbonden verbunden, und der andere Kondensatorknoten ist geerdet. Jedoch bewirkt ein Zuführen von Gleichstromleistung lediglich zu den Enden des Ausgangskondensators einen Abfall des Isolationswiderstandes zwischen den Enden und der Mittenregion des Kondensatorknotens. Demgemäß liegt die Mitte des Kondensatorknotens während des Betriebs des Leistungstransistors nicht bei demselben niedrigen Frequenzpotential wie die Enden des Knotens. Dieser Abfall des Isolationswiderstandes setzt sich bis zu dem Drain des Leistungstransistors fort und erzeugt über den Drain hinweg unsymmetrische niederfrequente Endpunkte. Dies bewirkt, dass manche Regionen des Drains (z. B. die Endregionen) anders vorgespannt werden als andere Regionen des Drains (z. B. die Mittenregion), was zu einem unbeabsichtigten LC-Filtern führt, das die Leistungsfähigkeit des Leistungstransistors verringert. Der Abfall des Isolationswiderstandes über den Kondensatorknoten hinweg verschlimmert sich in Abhängigkeit von der Kondensatorlänge, wobei die Länge des Kondensators und somit die Anzahl von Leistungstransistoren, die in der Baugruppe enthalten sein können, beschränkt wird.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Leistungstransistormodule, Verfahren sowie eine Leistungstransistorbaugruppe mit verbesserten Charakteristika zu liefern.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
  • Gemäß einem Ausführungsbeispiel umfasst eine Leistungstransistorbaugruppe einen elektrisch leitfähigen Flansch, der dahin gehend konfiguriert ist, mit einer Quelle eines Leistungstransistorbauelements verbunden zu werden. Die Baugruppe umfasst ferner einen ersten Anschluss, der mechanisch an dem Flansch befestigt ist und dahin gehend konfiguriert ist, mit einem Gate des Leistungstransistorbauelements elektrisch verbunden zu werden, und einen zweiten Anschluss, der mechanisch an dem Flansch befestigt ist und dahin gehend konfiguriert ist, mit einem Drain des Leistungstransistorbauelements elektrisch verbunden zu werden. Die Baugruppe umfasst ferner eine Sammelschiene, die mechanisch an dem Flansch befestigt ist und sich zwischen zumindest zwei verschiedenen Gleichstrom-Vorspannungsanschlüssen, die mechanisch an dem Flansch befestigt sind, erstreckt und diese miteinander verbindet. Die Sammelschiene ist dahin gehend konfiguriert, über eine oder mehrere HF-geerdete Verbindungen mit dem Drain elektrisch verbunden zu werden.
  • Fachleuten werden bei Lektüre der folgenden ausführlichen Beschreibung und bei Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile einleuchten.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine dreidimensionale Ansicht eines Ausführungsbeispiels einer Leistungstransistorbaugruppe;
  • 2 eine Draufsicht auf die Leistungstransistorbaugruppe der 1;
  • 3 ein Ersatzschaltbild der Leistungstransistorbaugruppe der 1; und
  • 4 eine dreidimensionale Ansicht eines weiteren Ausführungsbeispiels einer Leistungstransistorbaugruppe.
  • 1 veranschaulicht eine dreidimensionale Ansicht eines Ausführungsbeispiels einer Leistungstransistorbaugruppe 100. Die Baugruppe 100 umfasst einen elektrisch leitfähigen Flansch 102, der einen Eingangs- und einen Ausgangsanschluss 104, 106 aufweist, die mechanisch an dem Flansch 102 befestigt sind. Bei einem Ausführungsbeispiel ist ein isolierendes Bauglied 108 auf dem Flansch 102 angeordnet, und der Eingangs- und der Ausgangsanschluss 104, 106 sind an dem isolierenden Bauglied 108 befestigt, wodurch die Anschlüsse 104, 106 von dem Flansch 102 elektrisch isoliert werden. Zumindest zwei verschiedene Gleichstromvorspannungsanschlüsse 110, 112 sind ebenfalls an dem Flansch 102 mechanisch befestigt, z. B. an dem isolierenden Fenster 108. Bei einem Ausführungsbeispiel sind die Gleichstromvorspannungsanschlüsse 110, 112 von dem Ausgangsanschluss 106 beabstandet, und sie erstrecken sich entlang der Seiten desselben. Die Baugruppe 100 umfasst ferner eine Sammelschiene 114, die mechanisch an dem Flansch 102 befestigt ist, z. B. an dem isolierenden Fenster 108.
  • Die Sammelschiene 114 erstreckt sich zwischen den Gleichstromvorspannungsanschlüssen 110, 112 und verbindet dieselben. Bei einem Ausführungsbeispiel kann die Sammelschiene eine beliebige Art von Metallisierung sein, die als allgemein flacher Streifen angeordnet ist. Die Sammelschiene 114 liefert einen Niederfrequenz- und Gleichstromverbindungsbus, der sich über die gesamte Länge eines Leistungstransistorbauelements (nicht in 1 gezeigt), das an der Baugruppe 100 befestigt ist, erstreckt. Somit weist die Sammelschiene 114 über die gesamte Länge der Sammelschiene 114 hinweg einen minimalen Abfall des Isolationswiderstandes auf. Außerdem ermöglicht die Sammelschiene 114 gleichmäßigere Abschlüsse, eine Handhabung von höherem Strom, erhöhte Zuverlässigkeit und zusätzliche Flexibilität. Die Sammelschiene 114 verbessert auch die Hochfrequenzcharakteristika des an der Baugruppe 100 befestigten Leistungstransistorbauelements, indem sie die Abschlüsse über alle Abschnitte des Transistordrains hinweg symmetrisch macht, wie hierin nachstehend ausführlicher beschrieben wird. Ein Leistungstransistor, der symmetrische Drainabschlüsse aufweist, kann eine verbesserte Videobandbreite liefern, da der Pfad zu den Modulationsabschlüssen eine sehr niedrige Induktivität aufweist.
  • 2 zeigt eine Draufsicht auf die Baugruppe 100, bei der ein Leistungstransistorbauelement 200 und Kondensatoren 202, 204 an der Baugruppe 100 angebracht sind. Der Leistungstransistor 200 weist einen an der Unterseite des Transistors 200 angeordneten Source-Anschluss, einen Drain (D) und ein Gate (G) auf. Der Flansch 102 ist bei einem Ausführungsbeispiel mit der Source verbunden und geerdet. Jedoch können der Flansch 102 und die Source an einen beliebigen wünschenswerten Spannungspegel gebunden sein. Der Eingangsanschluss 104 ist mit dem Gate des Transistors 200 elektrisch verbunden, und der Ausgangsanschluss 106 ist mit dem Drain elektrisch verbunden, z. B. über jeweilige Gruppen von Bonddrähten 206–214. Die Sammelschiene 114 ist über eine oder mehrere HF-geerdete Verbindungen mit dem Drain elektrisch verbunden.
  • Gemäß einem Ausführungsbeispiel umfassen die HF-geerdeten Verbindungen eine erste Gruppe von Bonddrähten 212, die die Sammelschiene 114 mit einem ersten Leiter eines Ausgangsanpassungskondensators 202 verbinden, und eine zweite Gruppe von Bonddrähten 214, die den ersten Leiter des Ausgangskondensators 202 mit dem Drain des Leistungstransistors 200 verbinden. Der Kondensator 202 weist auf seiner Unterseite einen zweiten Leiter auf, die z. B. über den Flansch 102 mit HF-Masse verbunden ist. Die Gruppe von Bonddrähten 214, die den ersten Leiter des Ausgangskondensators 202 mit dem Drain verbinden, können entsprechend bemessen sein, um als Abstimmdrähte zu fungieren, so dass die Drain-zu-Source-Kapazität des Leistungstransistorbauelements 200 etwas unterhalb eines gewünschten Betriebsbandes schwingt.
  • Außerdem bilden die erste und die zweite Gruppe von Bonddrähten 212, 214 zusammen mit der Sammelschiene 114 einen integrierten Gleichstrom- und Modulationsfrequenz-Zuführpfad, der symmetrische Abschlusspunkte über im Wesentlichen den gesamten Transistor-Drain hinweg liefert. Auch steht die gesamte Länge der Sammelschiene 114 zum Herstellen von Bonddrahtverbindungen mit dem Ausgangsanpassungskondensator 202 und dem Drain zur Verfügung. Dadurch wird die Stromführungsfähigkeit der Baugruppe 100 beträchtlich erhöht. Bei manchen Ausführungsbeispielen werden eine ausreichende Anzahl von Bonddrahtverbindungen von der Sammelschiene 114 zu dem Ausgangsanpassungskondensator 202 und von dem Ausgangskondensator 202 zu dem Drain hergestellt, so dass die Baugruppe 100 zuverlässig Leistungspegel von zumindest 300 W unterbringen kann. Bei einem Ausführungsbeispiel erstreckt sich die Sammelschiene 114 über zumindest eine Länge des Leistungstransistorbauelements 200 hinweg zwischen den Gleichstromvorspannungsanschlüssen 110, 112 und verbindet diese, wie in 2 gezeigt ist. Demgemäß wird die Anzahl von Bonddrähten, die verfügbar sind, um die Gleichstromvorspannungsanschlüsse 110, 112 mit dem Drain zu verbinden, durch die Länge des Leistungstransistorbauelements 200, die Oberflächengröße der Sammelschiene 114 und die Verdrahtungsmasseregeln, die mit der zum Herstellen der Baugruppe 100 eingesetzten Bonddrahttechnologie zusammenhängen, beschränkt.
  • Die erste und die zweite Gruppe von Bonddrähten 212, 214 bilden auch einen induktivitätsarmen Zuführpfad zwischen der Sammelschiene 114 und dem Drain des Leistungstransistors 200. Der induktivitätsarme Zuführpfad kann einen niederfrequenten Abschluss bei Frequenzen zwischen etwa 0 und 100 MHz liefern. Ein Niederfrequenzabschluss dieser Art ist für Videoanwendungen wie z. B. COFDM (coded orthogonal frequency-division, codiertes Orthogonal-Frequenzmultiplex) nützlich, bei denen Signalleistungspegel rasch ansteigen und abfallen. Unter derartigen Bedingungen eines raschen Signalschaltens kann eine induktivitätsintensive Zufuhr bewirken, dass bei dem Leistungstransistor 200 Bedingungen eines repetitiven L di/dt-Lawinendurchbruchs auftreten. Jedoch liefert der durch die erste und die zweite Gruppe von Bonddrähten 212, 214 gelieferte induktivitätsarme Zuführpfad einen relativ induktivitätsarmen Pfad zwischen den Gleichstromvorspannungsanschlüssen 110, 112 und dem Drain des Leistungstransistors 200. Dies wiederum verringert durch L di/dt-Lawinendurchbruch verursachte Spannungsspitzen, die tendenziell bei bestimmten Anwendungen wie z. B. COFDM-Video auftreten. Der induktivitätsarme Zuführpfad, der durch die erste und die zweite Gruppe von Bonddrähten 212, 214 gebildet ist, erhöht auch die Betriebssignalbandbreite des Leistungstransistors 200, was für bestimmte Anwendungen wie beispielsweise Video oder drahtlose Infrastruktur vorteilhaft ist.
  • 3 ist ein Ersatzschaltbild der in 2 veranschaulichten Leistungstransistorbaugruppe 100. Auf der Eingangsseite ist das Gate (G) des Leistungstransistors 200 über eine Gruppe von Bonddrähten 208 mit einem Knoten eines Eingangsanpassungskondensators 204 gekoppelt. Dieser Knoten des Eingangskondensators 204 ist über eine andere Gruppe von Bonddrähten 206 auch mit dem Eingangsanschluss 104 gekoppelt. Der untere Knoten (nicht zu sehen) des Kondensators 204 ist mit HF-Masse verbunden. Die Länge der eingangsseitigen Bonddrähte 206, 208 und der Wert des Eingangsanpassungskondensators 204 können so gewählt sein, dass ein gewünschtes Eingangsanpassungsnetzwerk verwirklicht wird. Der Eingangsanschluss 104 kann auch einen Gleichstrom-Sperrkondensator (nicht gezeigt) zum Sperren bzw. Blockieren von niederfrequenten Signalen von dem HF-Eingang des Leistungstransistors 200 aufweisen. Auf der Ausgangsseite wird über die Gleichstromvorspannungsanschlüsse 110, 112 und die Sammelschiene 114 eine niederfrequente Vorspannung an den Drain (D) des Leistungstransistors 200 angelegt, wie oben erläutert wurde. Der Ausgangsanschluss 106 kann auch einen (nicht gezeigten) Gleichstrom-Sperrkondensator zum Sperren von niederfrequenten Signalen von dem HF-Ausgang des Leistungstransistors 200 aufweisen. Die Länge der ausgangsseitigen Bonddrähte 210–214 und der Wert des Ausgangsanpassungskondensators 202 können so gewählt sein, dass ein gewünschtes Ausgangsanpassungsnetzwerk verwirklicht wird. Außerdem können an der Baugruppe 100 mehr als ein Leistungstransistor 200 befestigt sein, da die Sammelschiene 114 über die gesamte Länge der Sammelschiene 114 hinweg relativ symmetrische Drainabschlusspunkte liefern kann, wie oben erläutert wurde.
  • 4 veranschaulicht eine Draufsicht auf eine Baugruppe 400, wobei drei verschiedene Leistungstransistorbauelemente 402–406 an der Baugruppe 400 befestigt sind, um Anwendungen eines noch höheren Stroms zu handhaben. Jeder Leistungstransistor 402–406 weist eine Source (S), einen Drain (D) und ein Gate (G) auf. Ein Flansch 408 der Baugruppe 400 ist mit der Source jedes Transistors 402–406 verbunden. Ein Eingangsanschluss 410 ist an dem Flansch 408 mechanisch befestigt und mit dem Gate jedes Transistors 402–406 elektrisch verbunden, z. B. über Bonddrähte 414, 416. Ein Ausgangsanschluss 412 ist ebenfalls an dem Flansch 408 mechanisch befestigt und mit dem Drain jedes Transistors 402–406 elektrisch verbunden, z. B. über Bonddrähte 418–422. Eine Sammelschiene 424 erstreckt sich zwischen zumindest zwei verschiedenen Gleichstromvorspannungsanschlüssen 426, 428, die an dem Flansch 408 mechanisch befestigt sind, und verbindet dieselben. Bei einem Ausführungsbeispiel sind der Eingangs- und der Ausgangsanschluss 410, 412, die Gleichstromvorspannungsanschlüsse 426, 428 und die Sammelschiene 424 an einem isolierenden Bauglied 430, das auf dem Flansch 408 angeordnet ist, mechanisch befestigt.
  • Die Sammelschiene 424 ist über eine oder mehrere HF-geerdete Verbindungen mit dem Drain jedes Leistungstransistors 402–406 elektrisch verbunden. Jede HF-geerdete Verbindung umfasst eine erste Gruppe von Bonddrähten 420, die die Sammelschiene 424 mit einem jeweiligen HF-geerdeten Ausgangsanpassungskondensator 432 verbinden, und eine zweite Gruppe von Bonddrähten 418, die den Kondensator 432 mit dem entsprechenden Leistungstransistor-Drain verbinden, wie oben erläutert wurde.
  • Außerdem bilden die erste und die zweite Gruppe von Bonddrähten 418, 420, die mit jedem Transistor-Drain gekoppelt sind, zusammen mit der Sammelschiene 424 einen integrierten Gleichstrom-Zuführpfad, der über im Wesentlichen den gesamten Drain hinweg symmetrische Abschlusspunkte liefert, wie oben erläutert wurde. Bei einem Ausführungsbeispiel erstreckt sich die Sammelschiene 424 über zumindest eine kombinierte Länge aller Leistungstransistorbauelemente 402–406 zwischen den Gleichstromvorspannungsanschlüssen 426, 428 und verbindet dieselben, wie in 4 gezeigt ist. Die erste und die zweite Gruppe von Bonddrähten 418, 420, die mit jedem Leistungstransistor-Drain gekoppelt sind, bilden ferner einen induktivitätsarmen Zuführpfad zwischen der Sammelschiene 424 und dem entsprechenden Drain. Der induktivitätsarme Zuführpfad kann bei Frequenzen zwischen etwa 0 und 100 MHz einen Niederfrequenzabschluss liefern, wie oben beschrieben wurde. Eingangsanpassungskondensatoren 434 können ebenfalls vorgesehen werden, zusammen mit (nicht gezeigten) Eingangs- und Ausgangs-Gleichstrom-Sperrkondensatoren, wie oben beschrieben wurde. An den hierin beschriebenen Baugruppen 100, 400 können eine beliebige Anzahl von Leistungstransistorbauelementen befestigt sein, da die Sammelschienen 114, 424 dahin gehend entworfen sein können, sich über die gesamte Länge aller Bauelemente hinweg zu erstrecken und dabei allen Bauelementen mit einem vernachlässigbaren Abfall an Isolationswiderstand hinreichend symmetrische Niederfrequenzabschlusspunkte zu liefern.
  • Räumlich relative Begriffe wie z. B. „unter”, „unterhalb”, „untere(s,r)”, „über”, „obere(s,r)” und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen zusätzlich zu anderen Orientierungen als den in den Figuren gezeigten andere Orientierungen des Bauelements umfassen. Ferner werden Begriffe wie z. B. „erste(s,r)”, „zweite(s,r)” und dergleichen auch dazu verwendet, verschiedene Elemente, Regionen, Abschnitte usw. zu beschreiben, und sie sollen ebenfalls keine Einschränkung darstellen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Gemäß der Verwendung hierin sind die Begriffe „aufweisen”, „enthalten”, „umfassen” und dergleichen offene Begriffe, die auf das Vorliegen angegebener Elemente oder Merkmale hinweisen, jedoch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine/einer” sowie „der”, „die” und „das” sollen den Plural sowie den Singular umfassen, es sei denn, der Kontext gibt eindeutig etwas anderes vor.

Claims (24)

  1. Leistungstransistormodul, das folgende Merkmale aufweist: ein Leistungstransistorbauelement (200; 402–406), das eine Source, einen Drain (D) und ein Gate (G) aufweist; und eine Baugruppe (100; 400), die folgende Merkmale aufweist: einen mit der Source verbundenen elektrisch leitfähigen Flansch (102); einen ersten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Gate elektrisch verbunden ist; einen zweiten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Drain elektrisch verbunden ist; und eine Sammelschiene (114), die mechanisch an dem Flansch befestigt ist und sich zwischen zumindest zwei verschiedenen Gleichstromvorspannungsanschlüssen (110, 112), die an dem Flansch mechanisch befestigt sind, erstreckt und dieselben verbindet, wobei die Sammelschiene über eine oder mehrere HF-geerdete Verbindungen elektrisch mit dem Drain verbunden ist, wobei sich die Sammelschiene (114) über die gesamte Länge des Leistungstransistorbauelements (200; 402–406) hinweg zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet.
  2. Leistungstransistormodul gemäß Anspruch 1, bei dem die Sammelschiene (114) einen allgemein flachen Metallisierungsstreifen umfasst.
  3. Leistungstransistormodul gemäß Anspruch 1 oder 2, bei dem die eine oder mehreren HF-geerdeten Verbindungen eine erste Mehrzahl von Bonddrähten (212), die die Sammelschiene (114) mit einem Kondensator verbinden, und eine zweite Mehrzahl von Bonddrähten (214), die den Kondensator mit dem Drain verbinden, umfassen.
  4. Leistungstransistormodul gemäß Anspruch 3, bei dem die zweite Mehrzahl von Bonddrähten (214) eine Mehrzahl von Abstimmdrähten umfassen, die so bemessen sind, dass eine Drain-zu-Source-Kapazität des Leistungstransistorbauelements (200; 402–406) bei einer Frequenz unterhalb eines gewünschten Betriebsbands schwingt.
  5. Leistungstransistormodul gemäß Anspruch 3 oder 4, bei dem die erste und die zweite Mehrzahl von Bonddrähten (212, 214) zwischen der Sammelschiene (114) und dem Drain einen induktivitätsarmen Zuführpfad bilden, der dahin gehend wirksam ist, bei Frequenzen zwischen etwa 0 und 100 MHz einen Niederfrequenzabschluss zu liefern.
  6. Leistungstransistormodul gemäß einem der Ansprüche 3 bis 5, bei dem die Sammelschiene (114) und die erste und die zweite Mehrzahl von Bonddrähten einen integrierten Gleichstrom-Zuführpfad bilden, der über im Wesentlichen den gesamten Drain hinweg symmetrische Abschlusspunkte liefert.
  7. Leistungstransistormodul gemäß einem der Ansprüche 1 bis 6, bei dem das Leistungstransistorbauelement (200; 402–406) dahin gehend konfiguriert ist, bei einem Leistungspegel von 300 W oder mehr zu arbeiten.
  8. Ein Verfahren zum Herstellen eines Leistungstransistormoduls, das folgende Schritte umfasst: mechanisches Befestigen eines ersten Anschlusses, eines zweiten Anschlusses und zumindest zweier verschiedener Gleichstromvorspannungsanschlüsse (110, 112) an einem elektrisch leitfähigen Flansch; Verbinden des Flansches mit einer Source eines Leistungstransistorbauelements (200; 402–406); elektrisches Verbinden des ersten Anschlusses mit einem Gate des Leistungstransistorbauelements (200; 402–406); elektrisches Verbinden des zweiten Anschlusses mit einem Drain des Leistungstransistorbauelements (200; 402–406); mechanisches Befestigen einer Sammelschiene (114) an dem Flansch, die sich über die gesamte Länge des Leistungstransistorbauelements (200; 402–406) hinweg zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet; und elektrisches Verbinden der Sammelschiene mit dem Drain über eine oder mehrere HF-geerdete Verbindungen.
  9. Verfahren gemäß Anspruch 8, das ein mechanisches Befestigen des ersten und des zweiten Anschlusses, der Sammelschiene (114) und der Gleichstromvorspannungsanschlüsse (110, 112) an einem auf dem Flansch angeordneten isolierenden Bauglied umfasst.
  10. Verfahren gemäß Anspruch 8 oder 9, das folgende Schritte umfasst: Verbinden der Sammelschiene (114) mit einem Kondensator über eine erste Mehrzahl von Bonddrähten; und Verbinden des Kondensators mit dem Drain über eine zweite Mehrzahl von Bonddrähten.
  11. Verfahren gemäß Anspruch 10, das ein Bemessen der zweiten Mehrzahl von Bonddrähten derart, dass eine Drain-zu-Source-Kapazität des Leistungstransistorbauelements (200; 402–406) bei einer Frequenz unterhalb eines Betriebsbands schwingt, umfasst.
  12. Verfahren gemäß einem der Ansprüche 8 bis 11, bei dem man die Sammelschiene (114) sich über zumindest eine Länge des Leistungstransistorbauelements (200; 402–406) zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstrecken lässt.
  13. Leistungstransistorbaugruppe (100; 400), die folgende Merkmale aufweist: einen elektrisch leitfähigen Flansch, der dahin gehend konfiguriert ist, mit einer Source eines Leistungstransistorbauelements (200; 402–406) verbunden zu werden; einen ersten Anschluss, der mechanisch an dem Flansch befestigt und dahin gehend konfiguriert ist, mit einem Gate des Leistungstransistorbauelements elektrisch verbunden zu werden; einen zweiten Anschluss, der mechanisch an dem Flansch befestigt und dahin gehend konfiguriert ist, mit einem Drain des Leistungstransistorbauelements elektrisch verbunden zu werden; und eine Sammelschiene (114), die mechanisch an dem Flansch befestigt ist und sich über die gesamte Länge des Leistungstransistorbauelements (200; 402–406) hinweg zwischen zumindest zwei verschiedenen Gleichstromvorspannungsanschlüssen (110, 112), die an dem Flansch mechanisch befestigt sind, erstreckt und dieselben verbindet, wobei die Sammelschiene dahin gehend konfiguriert ist, über eine oder mehrere HF-geerdete Verbindungen elektrisch mit dem Drain verbunden zu werden.
  14. Leistungstransistorbaugruppe (100; 400) gemäß Anspruch 13, bei der der erste und der zweite Anschluss, die Sammelschiene (114) und die Gleichstromvorspannungsanschlüsse (110, 112) mechanisch an einem auf dem Flansch angeordneten isolierenden Bauglied befestigt sind.
  15. Leistungstransistorbaugruppe (100; 400) gemäß Anspruch 13 oder 14, bei der die Sammelschiene (114) einen allgemein flachen Metallisierungsstreifen umfasst.
  16. Verfahren zum Herstellen einer Leistungstransistorbaugruppe (100; 400), das folgende Schritte umfasst: mechanisches Befestigen eines ersten Anschlusses an einem elektrisch leitfähigen Flansch; mechanisches Befestigen eines zweiten Anschlusses an dem Flansch; mechanisches Befestigen zumindest zweier verschiedener Gleichstromvorspannungsanschlüsse (110, 112) an dem Flansch; mechanisches Befestigen einer Sammelschiene (114) an dem Flansch, die sich über die gesamte Länge des Leistungstransistorbauelements (200; 402–406) hinweg zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet; und HF-Erden der Sammelschiene.
  17. Verfahren gemäß Anspruch 16, das ein mechanisches Befestigen des ersten und des zweiten Anschlusses, der Sammelschiene (114) und der Gleichstromvorspannungsanschlüsse (110, 112) an einem auf dem Flansch angeordneten isolierenden Bauglied umfasst.
  18. Verfahren gemäß Anspruch 16 oder 17, bei dem das mechanische Befestigen einer Sammelschiene (114) an dem Flansch, die sich zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet, ein Verbinden der Gleichstromvorspannungsanschlüsse mit einem allgemein flachen Metallisierungsstreifen, der mechanisch an dem Flansch befestigt ist, umfasst.
  19. Leistungstransistormodul, das folgende Merkmale aufweist: zumindest zwei verschiedene Leistungstransistorbauelemente (200; 402–406), von denen jedes eine Source, einen Drain und ein Gate aufweist; und eine Baugruppe (100; 400), die folgende Merkmale aufweist: einen mit der Source jedes Leistungstransistorbauelements (200; 402–406) verbundenen elektrisch leitfähigen Flansch (102); einen ersten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Gate jedes Leistungstransistorbauelements (200; 402–406) elektrisch verbunden ist; einen zweiten Anschluss, der an dem Flansch mechanisch befestigt und mit dem Drain jedes Leistungstransistorbauelements (200; 402–406) elektrisch verbunden ist; und eine Sammelschiene (114), die mechanisch an dem Flansch befestigt ist und sich zwischen zumindest zwei verschiedenen Gleichstromvorspannungsanschlüssen (110, 112), die an dem Flansch mechanisch befestigt sind, erstreckt und dieselben verbindet, wobei die Sammelschiene über eine oder mehrere HF-geerdete Verbindungen elektrisch mit dem Drain jedes Leistungstransistorbauelements (200; 402–406) verbunden ist, wobei sich die Sammelschiene (424) über die gesamte Länge aller Leistungstransistorbauelemente (200; 402–406) hinweg zwischen den zwei verschiedenen Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet.
  20. Leistungstransistormodul gemäß Anspruch 19, bei dem die eine oder mehreren HF-geerdeten Verbindungen eine erste Mehrzahl von Bonddrähten (212), die die Sammelschiene (114) mit zumindest einem Kondensator verbinden, und eine zweite Mehrzahl von Bonddrähten (214), die den zumindest einen Kondensator mit dem Drain jedes Leistungstransistorbauelements (200; 402–406) verbinden, umfassen.
  21. Leistungstransistormodul gemäß Anspruch 20, bei dem die zweite Mehrzahl von Bonddrähten (214) eine Mehrzahl von Abstimmdrähten umfassen, die so bemessen sind, dass eine Drain-zu-Source-Kapazität jedes Leistungstransistorbauelements (200; 402–406) bei einer Frequenz unterhalb eines Betriebsbands schwingt.
  22. Leistungstransistormodul gemäß Anspruch 20 oder 21, bei dem die erste und die zweite Mehrzahl von Bonddrähten (212, 214) zwischen der Sammelschiene (114) und dem Drain jedes Leistungstransistorbauelements (200; 402–406) einen induktivitätsarmen Zuführpfad bilden, wobei der induktivitätsarme Zuführpfad dahin gehend wirksam ist, bei Frequenzen zwischen etwa 0 und 100 MHz einen Niederfrequenzabschluss zu liefern.
  23. Leistungstransistormodul gemäß einem der Ansprüche 20 bis 22, bei dem die Sammelschiene (114) und die erste und die zweite Mehrzahl von Bonddrähten einen integrierten Gleichstrom-Zuführpfad bilden, der über im Wesentlichen den gesamten Drain hinweg symmetrische Abschlusspunkte liefert.
  24. Leistungstransistormodul gemäß einem der Ansprüche 19 bis 23, bei dem sich die Sammelschiene (114) über zumindest eine kombinierte Länge aller Leistungstransistorbauelemente (200; 402–406) hinweg zwischen den Gleichstromvorspannungsanschlüssen (110, 112) erstreckt und dieselben verbindet.
DE102010001668.3A 2009-02-09 2010-02-08 Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung Active DE102010001668B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/367,719 2009-02-09
US12/367,719 US7994630B2 (en) 2009-02-09 2009-02-09 Power transistor package with integrated bus bar

Publications (2)

Publication Number Publication Date
DE102010001668A1 DE102010001668A1 (de) 2010-11-25
DE102010001668B4 true DE102010001668B4 (de) 2015-10-22

Family

ID=42539742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010001668.3A Active DE102010001668B4 (de) 2009-02-09 2010-02-08 Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (2) US7994630B2 (de)
DE (1) DE102010001668B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8897023B2 (en) * 2009-05-15 2014-11-25 Hamilton Sundstrand Corporation Motor controller assembly with capacitor thermal isolation
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
EP2463905B1 (de) 2010-12-10 2014-10-01 Nxp B.V. Gekapselter HF Transistor mit speziellen Spannungsversorgungsanschlüssen
EP2475007A1 (de) * 2011-01-05 2012-07-11 Nxp B.V. HF-Leistungsbauelement
US9373577B2 (en) 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
EP2819304B1 (de) * 2013-06-26 2018-12-19 Ampleon Netherlands B.V. Dohertyverstärker
JP6478253B2 (ja) * 2014-03-21 2019-03-06 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 電力増幅回路およびトランスミッタ
DE102015103667A1 (de) * 2015-03-12 2016-09-15 Infineon Technologies Bipolar Gmbh & Co. Kg Leistungshalbleitermodul mit verbesserter Bondverbindungstruktur
DE102016119485A1 (de) 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024358A1 (en) * 2005-07-26 2007-02-01 Infineon Technologies North America Corp. Semiconductor power device and RF signal amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414389B1 (en) * 2000-01-28 2002-07-02 Ericsson Inc. Alignment pedestals in an LDMOS power package
US6466094B2 (en) * 2001-01-10 2002-10-15 Ericsson Inc. Gain and bandwidth enhancement for RF power amplifier package
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024358A1 (en) * 2005-07-26 2007-02-01 Infineon Technologies North America Corp. Semiconductor power device and RF signal amplifier

Also Published As

Publication number Publication date
US20110258844A1 (en) 2011-10-27
US20100200979A1 (en) 2010-08-12
DE102010001668A1 (de) 2010-11-25
US8258014B2 (en) 2012-09-04
US7994630B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
DE102010001668B4 (de) Leistungstransistormodul mit integrierter Sammelschiene und Verfahren zu dessen Herstellung
DE112013006313B4 (de) Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente
DE102004011719B4 (de) Halbleitervorrichtung
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102019220010A1 (de) Halbbrückenmodul eines Traktionsinverters einer Leistungselektronik eines Elektrofahrzeugs oder Hybridfahrzeugs
DE10141877B4 (de) Halbleiterbauteil und Konvertereinrichtung
DE69935182T2 (de) Halbleiteranordnung
DE60025865T2 (de) Halbleitervorrichtung und elektrische Stromwandlungsvorrichtung
DE69934717T2 (de) Leistungstransistoranordnung höher frequenz
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE102008014930A1 (de) Ausgangsschaltung und Leistungsbauteil
DE102005055761A1 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102017104382B4 (de) LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
EP2525397B2 (de) Leistungshalbleiter
DE102013104742A1 (de) Verdrahtungselement und Halbleitermodul mit demselben
DE112016000839T5 (de) Substrateinheit
EP1696487A1 (de) Hochfrequenzanordnung
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE60101089T2 (de) Multifunktionelle integrierte schaltungsanordnung hoher frequenz
DE102014111438B4 (de) Leistungsbaustein und Verfahren zu dessen Herstellung
DE60019021T2 (de) Gegentaktverstärker mit dualer koplanarer Übertragungsleitung
DE19927285A1 (de) Niederinduktives Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative