JP6478253B2 - 電力増幅回路およびトランスミッタ - Google Patents

電力増幅回路およびトランスミッタ Download PDF

Info

Publication number
JP6478253B2
JP6478253B2 JP2017500109A JP2017500109A JP6478253B2 JP 6478253 B2 JP6478253 B2 JP 6478253B2 JP 2017500109 A JP2017500109 A JP 2017500109A JP 2017500109 A JP2017500109 A JP 2017500109A JP 6478253 B2 JP6478253 B2 JP 6478253B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
metal oxide
power amplification
capacitor
matching network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017500109A
Other languages
English (en)
Other versions
JP2017513428A (ja
Inventor
小敏 ▲張▼
小敏 ▲張▼
安 黄
安 黄
留彦 焦
留彦 焦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2017513428A publication Critical patent/JP2017513428A/ja
Application granted granted Critical
Publication of JP6478253B2 publication Critical patent/JP6478253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は通信技術の分野、特に、電力増幅回路およびトランスミッタに関する。
電力増幅回路は、通信システムにおけるトランスミッタの重要な一部である。図1に示すように、電力増幅回路は、入力マッチングネットワーク、電力増幅トランジスタ、出力マッチングネットワークの3つの部分を主に含む。既存の電力増幅トランジスタが図2に示される。入力マッチングネットワークおよび出力マッチングネットワークは、パッケージ内のピンを使用して電力増幅トランジスタ内で接続される。ともにパッケージ化される、(通常アクティブなコンポーネントであり、かつ電力増幅のためのコア部分である)電力増幅トランジスタダイ(die)および金属酸化物半導体キャパシタMoscapを含む、電力増幅トランジスタの具体的な内部構造が図3に示される。図3において、LB0、LB1、およびLB2は、独立したコンポーネントを接続するために使用される、ボンディングワイヤ(bonding wire、2つの独立したコンポーネントを接続し、かつ、通常は金のボンディングワイヤまたはアルミニウムのボンディングワイヤである、メタルボンディングワイヤと称される。ボンディングワイヤはしばしばデバイス内で使用され、かつ10GHz未満の周波数でインダクタンス特性を実証する)。ボンディングワイヤLB0は、電力増幅トランジスタダイ(die)のゲートと電力増幅トランジスタの入力ピンとを接続するために特に使用される。ボンディングワイヤLB1は、電力増幅トランジスタダイ(die)のドレインと金属酸化物半導体キャパシタMoscapとを接続するために特に使用される。ボンディングワイヤLB2は、電力増幅トランジスタダイ(die)のドレインと電力増幅トランジスタの出力ピンとを接続するために特に使用される。
図4は、図3に示す電力増幅トランジスタを使用する電力増幅回路の出力端の等価回路であり、ここでRoptは電力増幅トランジスタダイが動作しているときの電力増幅トランジスタダイの出力抵抗であり、Cdsは電力増幅トランジスタダイ(die)のドレインとソースとの間の寄生容量である。出力端の低周波数共振回路は、電力増幅トランジスタ、出力マッチングネットワーク、および出力マッチングネットワークの出力端に接続された、接地されたバックエンドネットワークを含む。低周波数共振周波数は、出力端の低周波数共振回路におけるインダクタンスおよびキャパシタンスによって決定され、インダクタンスが比較的大きい場合、低周波数共振周波数は比較的低い。
しかしながら、トランスミッタにおける電力増幅回路の比較的低い低周波数共振周波数は、現在の多くの通信ネットワークでは望まれていない。たとえば、3G(3rd generation、第3世代モバイル通信技術)ネットワークおよび4G(4th generation、第4世代モバイル通信技術モバイル通信技術)ネットワークにおいて、変調された信号は、すべて高帯域信号であり、無線周波数信号へ変換された後、変調信号はトランスミッタにおける電力増幅回路を使用することによって送信される。ネットワークにおける隣接チャネル干渉(adjacent channel interference)がプロトコル要求を満たすことを保証するため、DPD(Digital Pre-Distortion、デジタルプレディストーション)補正が無線周波数電力増幅回路上で実行される必要がある。電力増幅回路の低周波数共振周波数が比較的低い場合、無線周波数信号の包絡信号のインピーダンスは電力増幅回路の出力端において大きく変化し、これは異なる時刻において電力増幅回路の特性における比較的大きな変化をさらに引き起こす。DPD補正の原理に基づくと、異なる時刻における電力増幅回路の特性における比較的大きな変化は、比較的低いDPD補正の効果をもたらし、それにより電力増幅回路によってサポート可能な信号帯域幅に影響を及ぼす。
したがって、どのように電力増幅回路の低周波数共振周波数を増加するかが、ますます現代の技術研究におけるホットな話題となっている。
本発明の実施形態は、電力増幅回路の低周波数共振周波数を増加するための電力増幅回路およびトランスミッタを提供する。
第1の態様によれば、電力増幅トランジスタダイと、第1の金属酸化物半導体キャパシタと、直流デカップリングキャパシタと、出力マッチングネットワークとを含む電力増幅回路が提供され、ここで、
電力増幅トランジスタダイのドレインは、ボンディングワイヤを使用することによって第1の金属酸化物半導体キャパシタの第1の端部に接続され、第1の金属酸化物半導体キャパシタの第2の端部は接地され、
電力増幅トランジスタダイのドレインは、ボンディングワイヤを使用することによって出力マッチングネットワークに直接的に接続され、電力増幅トランジスタダイのソースは接地され、
第1の金属酸化物半導体キャパシタの第1の端部は、ボンディングワイヤを使用することによって直流デカップリングキャパシタの一端に接続され、
直流デカップリングキャパシタの他端は接地される。
第1の可能な実装方法における第1の態様を参照すれば、第1の金属酸化物半導体キャパシタの第1の端部は、ボンディングワイヤを使用することによって電力増幅回路が位置するプリント回路基板上のマイクロストリップに特に接続され、マイクロストリップは、直流デカップリングキャパシタの一端に接続される。
第1の態様または第1の態様の第1の可能な実装方法を参照すれば、第2の可能な実装方法において、第1の金属酸化物半導体キャパシタの第1の端部は、ボンディングワイヤを使用することによって、電力増幅回路が位置するプリント回路基板上であり、かつ第1の金属酸化物半導体キャパシタと出力マッチングネットワークとの間にある、マイクロストリップに特に接続される。
第1の態様または第1の態様の第1の可能な実装方法を参照すれば、第3の可能な実装方法において、第1の金属酸化物半導体キャパシタの第1の端部は、ボンディングワイヤを使用することによって、電力増幅回路が位置するプリント回路基板上であり、かつ第1の金属酸化物半導体キャパシタの側にある、マイクロストリップに特に接続される。
第1の態様または第1の態様の第1の可能な実装方法を参照すれば、第4の可能な実装方法において、第1の金属酸化物半導体キャパシタの第1の端部は、ボンディングワイヤを使用することによって、電力増幅回路が位置するプリント回路基板上であり、かつ出力マッチングネットワークの側にある、マイクロストリップに特に接続される。
第1の態様、第1の態様の第1の可能な実装方法、第1の態様の第2の可能な実装方法、第1の態様の第3の可能な実装方法、または第1の態様の第4の可能な実装方法を参照すれば、第5の可能な実装方法において、入力マッチングネットワークがさらに含まれ、ここで電力増幅トランジスタダイのゲートは、ボンディングワイヤを使用することによって入力マッチングネットワークに直接的に接続される。
第1の態様、第1の態様の第1の可能な実装方法、第1の態様の第2の可能な実装方法、第1の態様の第3の可能な実装方法、第1の態様の第4の可能な実装方法、または第1の態様の第5の可能な実装方法を参照すれば、第6の可能な実装方法において、少なくとも1つの第2の金属酸化物半導体キャパシタがさらに含まれ、ここで電力増幅トランジスタダイのドレインは、2つのボンディングワイヤを使用することによって出力マッチングネットワークに直接的に特に接続され、2つのボンディングワイヤの間の接続された端部は、第2の金属酸化物半導体キャパシタの第1の端部に接続され、第2の金属酸化物半導体キャパシタの第2の端部は接地される。
第1の態様、第1の態様の第1の可能な実装方法、第1の態様の第2の可能な実装方法、第1の態様の第3の可能な実装方法、第1の態様の第4の可能な実装方法、第1の態様の第5の可能な実装方法、または第1の態様の第6の可能な実装方法を参照すれば、第7の可能な実装方法において、直流デカップリングキャパシタは、特にナノファラッドレベルのキャパシタまたはマイクロファラッドレベルのキャパシタである。
第2の態様によれば、上述の電力増幅回路のいずれかを含むトランスミッタが提供される。
第1の態様において提供される電力増幅回路、または第2の態様において提供されるトランスミッタによれば、電力増幅回路の出力端の低周波数共振回路におけるインダクタンスは、直流デカップリングキャパシタを追加することによって減少する。したがって、電力増幅回路の低周波数共振周波数は、本発明の実施形態において提供される解決策を使用することによって増加することが可能である。さらに、先行技術と比較して、電力増幅トランジスタダイおよび第1の金属酸化物半導体キャパシタはパッケージ化されず、これはより柔軟な回路設計を実装することが可能である。
図面は、本発明のさらなる理解を容易にし、かつ本明細書の一部を構成するために使用され、また図面は、本発明の実施形態とともに、本発明を説明するために使用され、本発明に何らの限定を課すものではない。
先行技術における電力増幅回路の概要図である。 先行技術における電力増幅トランジスタの外観の概要図である。 先行技術における電力増幅トランジスタの内部構造の概要図である。 先行技術における電力増幅回路の出力端の等価回路の概要図である。 本発明の実施形態1による電力増幅回路の概要図である。 本発明の実施形態1による電力増幅回路の出力端の等価回路の概要図である。 本発明の実施形態1による電力増幅回路が位置するプリント回路基板の第1の概要図である。 本発明の実施形態1による電力増幅回路が位置するプリント回路基板の第2の概要図である。 本発明の実施形態1による電力増幅回路が位置するプリント回路基板の第3の概要図である。 本発明の実施形態1による電力増幅回路が位置するプリント回路基板の第4の概要図である。 本発明の実施形態2による電力増幅回路の概要図である。 本発明の実施形態3による電力増幅回路の概要図である。
低周波数共振周波数を増加することが可能なより柔軟に設計された電力増幅回路の実装の解決策を提供するため、本発明の実施形態は、電力増幅回路およびトランスミッタを提供する。以下に、図面を参照して本発明の例示的な実施形態が記述される。ここで記述される例示的な実施形態は、本発明を記述および説明するために単に使用され、かつ本発明を限定する意図を有さないことを理解されたい。さらに、本願における実施形態および本実施形態における特徴は、矛盾なく互いに組み合わせて提供されてもよい。
実施形態１
本発明の実施形態1は、電力増幅回路を提供する。図5に示すように、電力増幅回路は、電力増幅トランジスタダイ(die)と、第1の金属酸化物半導体キャパシタ(Moscap1)と、直流デカップリングキャパシタ(CLF)と、出力マッチングネットワークとを含み、ここで、
電力増幅トランジスタダイ(die)のドレインは、ボンディングワイヤLB1を使用することによって第1の金属酸化物半導体キャパシタ(Moscap1)の第1の端部に接続され、第1の金属酸化物半導体キャパシタ(Moscap1)の第2の端部は接地され、
電力増幅トランジスタダイ(die)のドレインは、ボンディングワイヤLB2を使用することによって出力マッチングネットワークに直接的に接続され、電力増幅トランジスタダイ(die)のソースは接地され、
第1の金属酸化物半導体キャパシタ(Moscap1)の第1の端部は、ボンディングワイヤLB3を使用することによって直流デカップリングキャパシタ(CLF)の一端に接続され、
直流デカップリングキャパシタ(CLF)の他端は接地される。
上述の直流デカップリングキャパシタ(CLF)は、ナノファラッドレベルのキャパシタであってもよく、または好ましくはマイクロファラッドレベルのキャパシタであってもよい。実際の適用において、直流デカップリングキャパシタ(CLF)のより大きなキャパシタンス値が推奨され、特定のキャパシタンス値は、無線周波数信号の包絡信号のより低い帯域幅制限値に従って選択されることが可能である。無線周波数信号の包絡信号のより低い帯域幅制限値が減少するにつれて直流デカップリングキャパシタ(CLF)のより大きなキャパシタンス値が要求される。
さらに、電力増幅回路は入力マッチングネットワークをさらに含んでよく、ここで電力増幅トランジスタダイ(die)のゲートは、ボンディングワイヤLB4を使用することによって入力マッチングネットワークに直接的に接続されてもよい。
図6は、図5に示す電力増幅回路の出力端の等価回路であり、ここでRoptは電力増幅トランジスタダイ(die)が動作しているときの電力増幅トランジスタダイの出力インピーダンスであり、Cdsは電力増幅トランジスタダイ(die)のドレインと電力増幅トランジスタダイのソースとの間の寄生キャパシタである。
先行技術と比較して、出力端の低周波数共振回路におけるインダクタンスは直流デカップリングキャパシタ(CLF)を追加することによって削減可能であり、したがって電力増幅回路の低周波数共振周波数を増加することが可能であることが理解可能である。さらに、電力増幅トランジスタダイ(die)は、ボンディングワイヤを使用することによって出力マッチングネットワークに直接的に接続され、すなわち、本発明の実施形態1において提供される電力増幅回路において、デバイスがパッケージ化されず、デバイスは実際の適用シナリオにおける現場の要求に従って具体的に選択されてよく、柔軟な回路設計を実装し、かつ回路コストを削減する。
本発明の実施形態1において提供される電力増幅回路は、3Gネットワークおよび4Gネットワークに適用される。低周波数共振周波数を増加させることによって、包絡信号のインピーダンスにおける変化が減少し、すなわち、メモリ効果(memory effect)は比較的小さくなる。このように、DPD補正効果が改善され、電力増幅回路の信号帯域幅が増加する。
特定の実装において、本発明の実施形態1において提供される電力増幅回路における第1の金属酸化物半導体キャパシタ(Moscap1)の第1の端部は、ボンディングワイヤLB3を使用することによって電力増幅回路が位置するプリント回路基板上のマイクロストリップに特に接続されてもよく、マイクロストリップは直流デカップリングキャパシタ(CLF)の一端に接続される。したがって、第1の金属酸化物半導体キャパシタ(Moscap1)と直流キャパシタ(CLF)との間の接続が形成される。
具体的には、図7に示すように、701は電力増幅トランジスタダイ(die)であり、702は第1の金属酸化物半導体キャパシタ(Moscap1)であり、703はボンディングワイヤ(ここでは、第1のボンディングワイヤ、第2のボンディングワイヤ、および第3のボンディングワイヤは区別されず、これらはすべてボンディングワイヤと称される)であり、704は直流デカップリングキャパシタ(CLF)であり、705は出力マッチングネットワークである。第1の金属酸化物半導体キャパシタ(Moscap1)702の第1の端部は、ボンディングワイヤを使用することによって電力増幅回路が位置するプリント回路基板上であり、かつ第1の金属酸化物半導体キャパシタ(Moscap1)702と出力マッチングネットワーク705との間にあるマイクロストリップ700に特に接続され、第1の金属酸化物半導体キャパシタ(Moscap1)702と出力マッチングネットワーク705との間にあるマイクロストリップ700は、直流デカップリングキャパシタ(CLF)704の一端に接続される。
具体的には、図8に示すように、第1の金属酸化物半導体キャパシタ(Moscap1)702の第1の端部は、ボンディングワイヤを使用することによって電力増幅回路が位置するプリント回路基板上であり、かつ第1の金属酸化物半導体キャパシタ(Moscap1)702の側にあるマイクロストリップ800に特に接続され、ここで第1の金属酸化物半導体キャパシタ(Moscap1)702の側のマイクロストリップ800は、直流デカップリングキャパシタ(CLF)704の一端に接続される。図8において、ボンディングワイヤを使用することによって第1の金属酸化物半導体キャパシタ(Moscap1)702に接続されるマイクロストリップは、第1の金属酸化物半導体キャパシタ(Moscap1)702の上に位置する。別の例では、ボンディングワイヤを使用することによって第1の金属酸化物半導体キャパシタ(Moscap1)702に接続されるマイクロストリップはまた、第1の金属酸化物半導体キャパシタ(Moscap1)702の下、または別の側に位置してもよい。
具体的には、図9または図10にも示されるように、第1の金属酸化物半導体キャパシタ(Moscap1)702の第1の端部は、ボンディングワイヤを使用することによって電力増幅回路が位置するプリント回路基板上であり、かつ出力マッチングネットワーク705の側にあるマイクロストリップ(すなわち、図9におけるマイクロストリップ900または図10におけるマイクロストリップ1000)に特に接続され、出力マッチングネットワーク705の側のマイクロストリップは、直流デカップリングキャパシタ(CLF)704の一端に接続される。図9または図10において、ボンディングワイヤを使用することによって第1の金属酸化物半導体キャパシタ(Moscap1)702に接続されるマイクロストリップは、出力マッチングネットワーク705の上に位置する。別の例では、ボンディングワイヤを使用することによって第1の金属酸化物半導体キャパシタ(Moscap1)702に接続されるマイクロストリップはまた、出力マッチングネットワーク705の下、または別の側に位置してもよい。
図7から図10に記載の解決策は、単なる例であり、本発明を限定することを意図していない。第1の金属酸化物半導体キャパシタ(Moscap1)702の第1の端部はまた、ボンディングワイヤを使用することによって電力増幅回路が位置するプリント回路基板上の別の位置のマイクロストリップに特に接続されてもよく、直流デカップリングキャパシタ(CLF)704への接続は、別の位置のマイクロストリップを使用することによって形成される。すなわち、実装におけるレイアウトの側面から考慮が行われてもよく、最適なレイアウトの解決策が、第1の金属酸化物半導体キャパシタ(Moscap1)702と直流デカップリングキャパシタ(CLF)704とを接続するための具体的な方式を決定するために実際の状況に応じて選択されてもよい。一般的には、過度に長い配線は、レイアウトにおいて好まれない。
本発明の別の実施形態、たとえば、以下の実施形態2において、上述の実施形態1において提供される電力増幅回路に対して変形がさらに行われてもよく、これは本発明の保護範囲内に入るべきである。
実施形態2
本発明の実施形態2は図11に示される電力増幅回路をさらに提供し、これは上述の実施形態1において提供される電力増幅回路と比較して、第2の金属酸化物半導体キャパシタ(Moscap2)をさらに含む。電力増幅トランジスタダイ(die)のドレインは、2つのボンディングワイヤLB2およびLB5を使用することによって出力マッチングネットワークに直接的に特に接続される。2つのボンディングワイヤLB2とLB5との間に接続される端部は、第2の金属酸化物半導体キャパシタ(Moscap2)の第1の端部に接続され、第2の金属酸化物半導体キャパシタ(Moscap2)の第2の端部は接地される。
すなわち、電力増幅トランジスタダイ(die)のドレインは、ボンディングワイヤLB2を使用することによって第2の金属酸化物半導体キャパシタ(Moscap2)の第1の端部に接続され、そして第2の金属酸化物半導体キャパシタ(Moscap2)の第1の端部は、ボンディングワイヤLB5を使用することによって出力マッチングネットワークに接続される。
他の具体的な内容については、上述の実施形態1に対して参照が行われてもよく、詳細は再度ここでは記載しない。
上述の実施形態1において提供される電力増幅回路と比較して、金属酸化物半導体キャパシタのステージが、出力端において整合されたインピーダンスを変更するために本発明の実施形態2において提供される電力増幅回路に追加されることが理解可能である。本発明の別の実施形態において、金属酸化物半導体キャパシタの複数のステージがさらに追加されてもよい。
実施形態３
本発明の実施形態3は、電力増幅回路をさらに提供する。上述の実施形態1または実施形態2に基づいて、電力増幅回路は、出力マッチングネットワークに接続されるドレインバイアス回路をさらに含んでもよい。出力マッチングネットワークがドレインバイアス回路に接続されない場合、低周波数共振回路は、電力増幅トランジスタダイと、金属酸化物半導体キャパシタと、直流デカップリングキャパシタと、出力マッチングネットワークと、出力マッチングネットワークの出力端に接続される、接地されたバックエンドネットワークとを含み、これは、低周波数共振回路の比較的長い配線をもたらす。出力マッチングネットワークがドレインバイアス回路に接続される場合、低周波数共振回路は、電力増幅トランジスタダイと、金属酸化物半導体キャパシタと、直流デカップリングキャパシタと、出力マッチングネットワークと、ドレインバイアス回路とを含む。すなわち、低周波数共振回路の配線長は、ドレインバイアス回路を使用することによって短くなり、すなわち、低周波数共振回路におけるインダクタンスはさらに低減され、低周波数共振周波数は増加し、これは電力増幅回路の出力端の性能を向上することが可能である。
本発明の実施形態3において提供される電力増幅回路は、入力マッチングネットワークに接続されるゲートバイアス回路をさらに含んでもよく、これは電力増幅回路の入力端の性能指標を向上することが可能である。
図12に示される電力増幅回路は、本発明の実施形態3において提供される電力増幅回路の具体的な例である。2つのバイアス回路において、CLFは直流デカップリングキャパシタであり、CRFは無線周波数バイパスキャパシタである。
実施形態４
本発明の実施形態4は、上述の実施形態のいずれか1つに示される電力増幅回路を含む、トランスミッタを提供する。
要約すると、本発明の実施形態において提供される解決策を使用することは、電力増幅回路の低周波数共振周波数を増加し、柔軟な回路設計を実装し、かつ比較的低いコストを達成することが可能である。
いくつかの好ましい本発明の実施形態が記述されてきたが、当業者は、いったん基本的な進歩性のある概念を学べば、これらの実施形態を変更したり、修正を加えることが可能であることを理解すべきである。したがって、以下の特許請求の範囲は、好ましい実施形態をカバーするものと解釈され、かつすべての変更および修正が本発明の範囲に入るように意図されている。
明らかに、当業者は、本発明の実施形態の精神および範囲から逸脱することなく、本発明の実施形態にさまざまな修正および変形を加えることが可能である。本発明は、以下の特許請求の範囲およびこれらの等価な技術によって規定される保護の範囲内に入る、提供されるこれらの修正及び変形をカバーするように意図されている。
LB0 ボンディングワイヤ
LB1 ボンディングワイヤ
LB2 ボンディングワイヤ
LB3 ボンディングワイヤ
LB4 ボンディングワイヤ
LB5 ボンディングワイヤ
Moscap 金属酸化物半導体キャパシタ
Moscap1 金属酸化物半導体キャパシタ
Moscap2 金属酸化物半導体キャパシタ
Ropt 出力抵抗
Cds 寄生容量
CLF 直流デカップリングキャパシタ
CLF 直流デカップリングキャパシタ
CRF 無線周波数バイパスキャパシタ
die ダイ
700 マイクロストリップ
701 電力増幅トランジスタダイ(die)
702 第1の金属酸化物半導体キャパシタ(Moscap1)
703 ボンディングワイヤ
704 直流デカップリングキャパシタ(CLF)
705 出力マッチングネットワーク
800 マイクロストリップ
900 マイクロストリップ
1000 マイクロストリップ

Claims (8)

  1. 電力増幅トランジスタダイと、第1の金属酸化物半導体キャパシタと、直流デカップリングキャパシタと、出力マッチングネットワークとを備える電力増幅回路であって、
    前記電力増幅トランジスタダイのドレインは、第1のボンディングワイヤを使用することによって前記第1の金属酸化物半導体キャパシタの第1の端部に接続され、前記第1の金属酸化物半導体キャパシタの第2の端部は接地され、
    前記電力増幅トランジスタダイの前記ドレインは、第2のボンディングワイヤを使用することによって前記出力マッチングネットワークに直接的に接続され、前記電力増幅トランジスタダイのソースは接地され、
    前記第1の金属酸化物半導体キャパシタの前記第1の端部は、第3のボンディングワイヤを使用することによって前記直流デカップリングキャパシタの一端に接続され、
    前記直流デカップリングキャパシタの他端は接地され、前記直流デカップリングキャパシタのキャパシタンス値は、無線周波数信号の包絡信号の帯域幅制限値が減少するにつれて、より大きくなるように選択され、
    前記第1の金属酸化物半導体キャパシタの前記第1の端部は、前記第3のボンディングワイヤを使用することによって、前記電力増幅回路が位置するプリント回路基板上にあり、かつ前記第1の金属酸化物半導体キャパシタと前記出力マッチングネットワークとの間にある、マイクロストリップに接続され、前記マイクロストリップは、前記直流デカップリングキャパシタの前記一端に接続される、電力増幅回路。
  2. 第2の金属酸化物半導体キャパシタをさらに備え、前記電力増幅トランジスタダイの前記ドレインは、2つのボンディングワイヤを使用することによって前記出力マッチングネットワークに直接的に特に接続され、前記2つのボンディングワイヤの間の接続端は、前記第2の金属酸化物半導体キャパシタの第1の端部に接続され、前記第2の金属酸化物半導体キャパシタの第2の端部は接地される、請求項1に記載の電力増幅回路。
  3. 前記第1の金属酸化物半導体キャパシタの前記第1の端部は、前記第3のボンディングワイヤを使用することによって、前記電力増幅回路が位置する前記プリント回路基板上にあり、かつ前記第1の金属酸化物半導体キャパシタの側にある、マイクロストリップに特に接続される、請求項1に記載の電力増幅回路。
  4. 前記第1の金属酸化物半導体キャパシタの前記第1の端部は、前記第3のボンディングワイヤを使用することによって、前記電力増幅回路が位置する前記プリント回路基板上にあり、かつ前記出力マッチングネットワークの側にある、マイクロストリップに特に接続される、請求項1に記載の電力増幅回路。
  5. 入力マッチングネットワークをさらに備え、前記電力増幅トランジスタダイのゲートは、第4のボンディングワイヤを使用することによって前記入力マッチングネットワークに直接的に接続される、請求項1〜4のいずれか一項に記載の電力増幅回路。
  6. 前記出力マッチングネットワークに接続されるドレインバイアス回路をさらに備える、請求項1〜5のいずれか一項に記載の電力増幅回路。
  7. 前記直流デカップリングキャパシタは、特にナノファラッドレベルのキャパシタまたはマイクロファラッドレベルのキャパシタである、請求項1〜6のいずれか一項に記載の電力増幅回路。
  8. 請求項1〜7のいずれか一項に記載の前記電力増幅回路を備える、トランスミッタ。
JP2017500109A 2014-03-21 2014-03-21 電力増幅回路およびトランスミッタ Active JP6478253B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/073883 WO2015139311A1 (zh) 2014-03-21 2014-03-21 一种功率放大电路及发射机

Publications (2)

Publication Number Publication Date
JP2017513428A JP2017513428A (ja) 2017-05-25
JP6478253B2 true JP6478253B2 (ja) 2019-03-06

Family

ID=54143723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500109A Active JP6478253B2 (ja) 2014-03-21 2014-03-21 電力増幅回路およびトランスミッタ

Country Status (5)

Country Link
US (1) US9866181B2 (ja)
EP (1) EP3113360A4 (ja)
JP (1) JP6478253B2 (ja)
CN (1) CN105308858B (ja)
WO (1) WO2015139311A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10292278B2 (en) * 2017-08-21 2019-05-14 Seagate Technology Llc Compact printed circuit board assembly with insulating endcap via
CN107547054B (zh) * 2017-09-07 2020-03-27 苏州远创达科技有限公司 分离式补偿电感内匹配功率放大器
CN108090267B (zh) * 2017-12-11 2022-02-11 广州全界通讯科技有限公司 一种pcb版图结构
CN109257021A (zh) * 2018-10-30 2019-01-22 天津津航计算技术研究所 一种改善数据链通信qpsk调制下射频前端记忆效应的电路及方法
US11601152B1 (en) 2021-09-13 2023-03-07 Apple Inc. Radio-frequency power amplifier with amplitude modulation to phase modulation (AMPM) compensation
US12028098B2 (en) 2021-09-13 2024-07-02 Apple Inc. Radio-frequency power amplifier with amplitude modulation to phase modulation (AMPM) compensation

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164266A (ja) * 1992-11-27 1994-06-10 Toshiba Corp マイクロ波増幅器
JP3060981B2 (ja) * 1997-02-21 2000-07-10 日本電気株式会社 マイクロ波増幅器
JP3123484B2 (ja) * 1997-10-29 2001-01-09 日本電気株式会社 マイクロ波増幅器
JP2001332935A (ja) * 2000-05-19 2001-11-30 Fujitsu Ltd マイクロ波増幅器
JP2002171138A (ja) * 2000-12-01 2002-06-14 Nec Corp マイクロ波電力増幅器
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
EP1472734A2 (en) * 2002-01-24 2004-11-03 Koninklijke Philips Electronics N.V. Rf amplifier
EP1474864A2 (en) * 2002-02-01 2004-11-10 Koninklijke Philips Electronics N.V. Output circuit for a semiconductor amplifier element
GB0220800D0 (en) * 2002-09-06 2002-10-16 Nokia Corp Power amplifier system
US6822321B2 (en) * 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
WO2006016299A1 (en) * 2004-08-09 2006-02-16 Koninklijke Philips Electronics N.V. Integrated f-class amplifier with output parasitic capacitance compensation
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
US7378920B2 (en) * 2006-02-14 2008-05-27 Freescale Semiconductor, Inc. Methods and apparatus for a high-frequency output match circuit
JP4485487B2 (ja) * 2006-05-11 2010-06-23 シャープ株式会社 電力増幅器
CN200976570Y (zh) * 2006-11-24 2007-11-14 华中科技大学 高频功率放大电路
US20080231373A1 (en) * 2007-03-20 2008-09-25 Hafizur Rahman Output Circuit
US7816985B2 (en) 2007-11-15 2010-10-19 Intersil Americas Inc. Switching amplifiers
US9041470B2 (en) * 2008-04-22 2015-05-26 Freescale Semiconductor, Inc. Wireless communication unit and semiconductor device having a power amplifier therefor
CN102113207A (zh) * 2008-07-09 2011-06-29 意法爱立信有限公司 具有最佳适用于mmic的输入网络的多赫蒂放大器
US7994630B2 (en) * 2009-02-09 2011-08-09 Infineon Technologies Ag Power transistor package with integrated bus bar
CN101699767B (zh) * 2009-10-21 2011-09-14 上海华为技术有限公司 一种射频功率放大器馈电电路
US8659359B2 (en) * 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US20110308972A1 (en) 2010-06-16 2011-12-22 Matthew Eric Streem Business card wallet
US20110309872A1 (en) * 2010-06-17 2011-12-22 Cynthia Blair Voltage Spike Protection for Power DMOS Devices
CN103326678A (zh) * 2010-09-14 2013-09-25 华为技术有限公司 一种功率放大器、不对称达赫笛功率放大设备和基站
JP5545176B2 (ja) * 2010-11-01 2014-07-09 富士通株式会社 増幅器の位相補償回路及び増幅回路
US8299856B2 (en) 2010-12-20 2012-10-30 Infineon Technologies Ag Power transistor output match network with high Q RF path and low Q low frequency path
JP5571047B2 (ja) * 2011-09-15 2014-08-13 株式会社東芝 電力増幅装置
US9281283B2 (en) * 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
CN102969986B (zh) * 2012-11-19 2015-07-08 苏州远创达科技有限公司 一种射频功率放大器的输出电路结构

Also Published As

Publication number Publication date
US9866181B2 (en) 2018-01-09
WO2015139311A1 (zh) 2015-09-24
EP3113360A1 (en) 2017-01-04
US20170012587A1 (en) 2017-01-12
CN105308858A (zh) 2016-02-03
CN105308858B (zh) 2019-04-05
EP3113360A4 (en) 2017-03-08
JP2017513428A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP6478253B2 (ja) 電力増幅回路およびトランスミッタ
CN105874706B (zh) 陶赫蒂Doherty功率放大器、通信设备及系统
CN107332518B (zh) 一种宽带多赫蒂功率放大器
CN104601117A (zh) 多赫蒂放大器结构
EP2698918A1 (en) Amplifier circuit
US20170338775A1 (en) Power amplifier module
WO2009060264A1 (en) Integrated circuit having harmonic termination circuitry
CN110808716A (zh) 一种Doherty射频功率放大器及其输出匹配网络结构
Yishay et al. A 17.8 dBm 110–130 GHz power amplifier and doubler chain in SiGe BiCMOS technology
TW201631747A (zh) 高頻半導體積體電路
CN113556091A (zh) 输出匹配模块、多尔蒂功率放大器
KR101661151B1 (ko) 테이퍼링된 캐패시터를 갖는 비균일 분산 전력 증폭기
JP6515493B2 (ja) 増幅回路の帯域幅を改善するための方法及び回路
JP2015170957A (ja) 増幅回路
JP5862653B2 (ja) スイッチング回路および高周波モジュール
KR101910896B1 (ko) 피킹 증폭기의 출력 정합회로에 공진회로를 사용하는 광대역 도허티 전력증폭기
JP7312840B2 (ja) 広いビデオ帯域幅のｒｆパワーアンプ
CN110417355B (zh) 一种集成高阻线多赫蒂放大器
WO2019127412A1 (en) Harmonic control circuit apparatus and method for manufacturing the same
EP3462608A1 (en) Amplifier
US9257946B2 (en) Amplifier circuits
JP2015195449A (ja) マルチバンド高周波電力増幅器
KR101537870B1 (ko) 고주파대역의 광대역 전력증폭모듈 정합회로
EP3142252B1 (en) Video bandwidth in rf amplifiers
JP5960622B2 (ja) 高周波ｒｆ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190130

R150 Certificate of patent or registration of utility model

Ref document number: 6478253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250