TW201631747A - 高頻半導體積體電路 - Google Patents

高頻半導體積體電路 Download PDF

Info

Publication number
TW201631747A
TW201631747A TW104128903A TW104128903A TW201631747A TW 201631747 A TW201631747 A TW 201631747A TW 104128903 A TW104128903 A TW 104128903A TW 104128903 A TW104128903 A TW 104128903A TW 201631747 A TW201631747 A TW 201631747A
Authority
TW
Taiwan
Prior art keywords
terminal
line
high frequency
signal
frequency signal
Prior art date
Application number
TW104128903A
Other languages
English (en)
Inventor
Koji Uejima
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201631747A publication Critical patent/TW201631747A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Amplifiers (AREA)

Abstract

根據本發明之一實施形態，第1線路之一端連接於第1端子。第1共振電路之一端連接於第1線路之另一端。第2線路之一端連接於第1線路之另一端。第1電晶體之一端連接於第2線路之另一端，且另一端連接於第2端子，對控制端子輸入第1控制信號。第2電晶體之一端連接於第2端子，對控制端子輸入第2控制信號。第3線路之一端連接於第2電晶體之另一端。第2共振電路之一端連接於第3線路之另一端。第4線路之一端連接於第3線路之另一端，且另一端連接於第3端子。

Description

高頻半導體積體電路 [交叉申請項]
本申請案係基於且主張2015年2月26日提出申請之先前之日本專利申請案2015-036619號之優先權之權益，其全部內容以引用之方式併入本文中。
本發明之實施形態係關於一種高頻半導體積體電路。
高頻功率放大器(high-frequency power amplifier)或高頻開關電路等高頻半導體積體電路係行動通信或LAN(Local Area Network，區域網路)領域等之無線通信系統之重要構成零件，被大量地使用於行動電話、無線基礎設備、衛星通信設備、或有線TV(television，電視)設備等中。
於高頻功率放大器中，若高頻信號之二次諧波或三次諧波等之洩漏信號增大，則會導致半導體積體電路或機器之誤動作。於高頻開關電路中，若高頻信號之二次諧波或三次諧波等之洩漏信號增大，則有通過特性或隔離特性等變差之問題。
因此，於高頻半導體積體電路中，要求大幅抑制洩漏信號。
本發明所欲解決之課題係提供一種可減少洩漏信號之高頻半導體積體電路。
根據一實施形態，高頻半導體積體電路包含第1線路、第1共振電路、第2線路、第1電晶體、第2電晶體、第3線路、第2共振電路及第4線路。第1線路之一端連接於第1端子，於傳送第1高頻信號之情形時，線路長成為第1高頻信號之波長之{n+(1/12)}(其中，n為零或1以上之整數)。第1共振電路之一端連接於第1線路之另一端，且另一端連接於接地電位。第2線路之一端連接於第1線路之另一端，於傳送第1高頻信號之情形時，線路長成為第1高頻信號之波長之{n+(1/6)}。第1電晶體之一端連接於第2線路之另一端，且另一端連接於第2端子，對控制端子輸入第1控制信號。第2電晶體之一端連接於第2端子，對控制端子輸入第2控制信號。第3線路之一端連接於第2電晶體之另一端，於傳送第2高頻信號之情形時，線路長成為第2高頻信號之波長之{n+(1/6)}。第2共振電路之一端連接於第3線路之另一端，且另一端連接於接地電位。第4線路之一端連接於第3線路之另一端，且另一端連接於第3端子，於傳送第2高頻信號之情形時，線路長成為第2高頻信號之波長之{n+(1/12)}。
本發明可減少高頻半導體積體電路之洩漏信號。
1‧‧‧共振電路
2‧‧‧共振電路
3‧‧‧電源
11‧‧‧共振電路
12‧‧‧匹配電路
31‧‧‧開路殘段
32‧‧‧開路殘段
70‧‧‧高頻開關電路
70a‧‧‧高頻開關電路
71‧‧‧高頻開關電路
80‧‧‧高頻功率放大電路
81‧‧‧高頻功率放大電路
100‧‧‧高頻開關電路
C1‧‧‧電容器
C2‧‧‧電容器
C3‧‧‧電容器
C11‧‧‧電容器
C21‧‧‧電容器
Coff1‧‧‧斷開電容
Coff2‧‧‧斷開電容
Coff3‧‧‧斷開電容
Coff4‧‧‧斷開電容
L1‧‧‧電感器
L2‧‧‧電感器
L11‧‧‧電感器
L21‧‧‧電感器
NT1‧‧‧NPN電晶體
Pant‧‧‧端子
Prx1‧‧‧端子
Ptx1‧‧‧端子
PVc1‧‧‧端子
PVc2‧‧‧端子
Ron1‧‧‧接通電阻
Ron2‧‧‧接通電阻
Ron3‧‧‧接通電阻
S1‧‧‧分流電晶體
S1a‧‧‧分流電晶體
S2‧‧‧分流電晶體
S2a‧‧‧分流電晶體
Sout‧‧‧輸出信號
Ssg1‧‧‧控制信號
Ssg2‧‧‧控制信號
T1‧‧‧穿透電晶體
T1a‧‧‧穿透電晶體
T2‧‧‧穿透電晶體
T2a‧‧‧穿透電晶體
TL1‧‧‧傳送線路
TL2‧‧‧傳送線路
TL3‧‧‧傳送線路
TL4‧‧‧傳送線路
TL11‧‧‧傳送線路
TL12‧‧‧傳送線路
Vcc‧‧‧電源電壓
Vss‧‧‧接地電位
Zs1‧‧‧終端阻抗
Zs2‧‧‧終端阻抗
Zs3‧‧‧終端阻抗
圖1係表示第1實施形態之作為高頻半導體積體電路之高頻開關電路之電路圖。
圖2係表示第1實施形態之比較例之高頻開關電路之電路圖。
圖3係第1實施形態之經由發送端子對天線端子輸出高頻信號之情形時之高頻開關電路之等效電路圖。
圖4係第1實施形態之經由發送端子對天線端子輸出高頻信號之情形時之比較例之高頻開關電路之等效電路圖。
圖5係第1實施形態之經由天線端子對接收端子輸出高頻信號之情形時之高頻開關電路之等效電路圖。
圖6係第1實施形態之經由天線端子對接收端子輸出高頻信號之情形時之比較例之高頻開關電路之等效電路圖。
圖7係第1實施形態之高頻開關電路之史密斯圖(Smith chart)。
圖8係表示第1實施形態之高頻開關電路之洩漏功率之圖，圖8A係表示二次諧波之洩漏功率之圖，圖8B係表示三次諧波之洩漏功率之圖。
圖9係表示第2實施形態之高頻開關電路之電路圖。
圖10係表示第3實施形態之高頻功率放大電路之電路圖。
圖11係第3實施形態之高頻功率放大電路之等效電路圖。
圖12係表示第3實施形態之比較例之高頻功率放大電路之電路圖。
圖13係第3實施形態之高頻功率放大電路之史密斯圖。
圖14係表示第3實施形態之高頻功率放大電路之洩漏功率之圖，圖14A係表示二次諧波之洩漏功率之圖，圖14B係表示三次諧波之洩漏功率之圖。
圖15係表示第4實施形態之作為高頻半導體積體電路之高頻開關電路之電路圖。
以下，一面參照圖式，一面進一步對複數個實施例進行說明。於圖式中，相同之符號表示相同或類似部分。
參照圖式對第1實施形態之作為高頻半導體積體電路之高頻開關電路進行說明。圖1係表示高頻開關電路之電路圖。圖2係表示比較例之高頻開關電路之電路圖。
於本實施形態中，於發送端子與第1穿透電晶體之間設置第1傳 送線路及第2傳送線路，於第2穿透電晶體與接收端子之間設置第3傳送線路及第4傳送線路，於第1傳送線路與第2傳送線路之間和接地電位之間設置第1共振電路，於第3傳送線路與第4傳送線路之間和接地電位之間設置第2共振電路，藉此大幅減少洩漏信號。
如圖1所示，作為高頻半導體積體電路之高頻開關電路70包含共振電路1、共振電路2、分流電晶體S1、分流電晶體S2、穿透電晶體T1、穿透電晶體T2、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
高頻開關電路70為SPDT(Single Pole Double Throw，單刀雙擲)開關。高頻開關電路70多用於行動電話、無線基礎設備、衛星通信設備、或有線TV設備等。
控制信號Ssg1(第1控制信號)經由端子PVc1輸入，控制信號Ssg2(第2控制信號)經由端子PVc2輸入。
傳送線路TL1(第1線路)之一端連接於端子Ptx1(第1端子)。傳送線路TL1(第1線路)係以如下方式設定：於被輸入所傳送之第1高頻信號(自端子Ptx1傳送至端子Pant之信號)之情形時，線路長成為第1高頻信號之波長(λ)之1/12。
傳送線路TL2(第2線路)之一端連接於傳送線路TL1之另一端。傳送線路TL2(第2線路)係以如下方式設定：於被輸入所傳送之第1高頻信號之情形時，線路長成為第1高頻信號之波長(λ)之1/6。
分流電晶體S1(第3電晶體)之一端連接於端子Ptx1，且另一端連接於接地電位Vss，對閘極(控制端子)輸入控制信號Ssg2。穿透電晶體T1(第1電晶體)之一端連接於傳送線路TL2之另一端，且另一端連接於端子Pant(第2端子)，對閘極(控制端子)輸入控制信號Ssg1(第1控制信號)。
共振電路1(第1共振電路)之一端連接於傳送線路TL1之另一端，且另一端連接於接地電位Vss。共振電路1包含串聯連接之電感器L1與電容器C1。共振電路1係於第1高頻信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於第1高頻信號之三次諧波之頻率時特性阻抗被設定為大致零。
此處，將電感器L1設置於傳送線路TL1之另一端側，將電容器C1設置於接地電位Vss側，但亦可將電容器C1設置於傳送線路TL1之另一端側，且將電感器L1設置於接地電位Vss側。
穿透電晶體T2(第2電晶體)之一端連接於端子Pant，對閘極(控制端子)輸入控制信號Ssg2(第2控制信號)。
傳送線路TL3(第3線路)之一端連接於穿透電晶體T2之另一端。傳送線路TL3(第3線路)係以如下方式設定：於被輸入所傳送之第2高頻信號(自端子Pant傳送至端子Prx1之信號)之情形時，線路長成為第2高頻信號之波長(λ)之1/6。
傳送線路TL4(第4線路)之一端連接於傳送線路TL3之另一端。傳送線路TL4(第4線路)係以如下方式設定：於被輸入所傳送之第2高頻信號之情形時，線路長成為第2高頻信號之波長(λ)之1/12。
分流電晶體S2(第4電晶體)之一端連接於傳送線路TL4之另一端及端子Prx1，另一端連接於接地電位Vss，對閘極(控制端子)輸入控制信號Ssg1。
共振電路2(第2共振電路)之一端連接於傳送線路TL3之另一端，且另一端連接於接地電位Vss。共振電路2包含串聯連接之電感器L2與電容器C2。共振電路2係於第2高頻信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於第1高頻信號之三次諧波之頻率時特性阻抗被設定為大致零。
此處，將電感器L2設置於傳送線路TL3之另一端側，且將電容器 C2設置於接地電位Vss側，但亦可將電容器C2設置於傳送線路TL3之另一端側，且將電感器L2設置於接地電位Vss側。
於控制信號Ssg1為賦能狀態(例如High(高)位準)且控制信號Ssg2為去能狀態(例如Low(低)位準)時，高頻開關電路70將第1高頻信號經由作為發送端子之端子Ptx1輸出至作為天線端子之端子Pant。
於控制信號Ssg1為去能狀態(例如Low位準)且控制信號Ssg2為賦能狀態(例如High位準)時，高頻開關電路70將第2高頻信號經由作為天線端子之端子Pant輸出至作為接收端子之端子Prx1。於SPDT開關中，第1高頻信號與第2高頻信號使用相同之頻率。
於高頻開關電路70之外部，於端子Ptx1與接地電位Vss之間(於端子Ptx1側)設置終端阻抗Zs1，且於端子Pant與接地電位Vss之間(於端子Pant側)設置終端阻抗Zs3，於端子Prx1與接地電位Vss之間(於端子Prx1側)設置終端阻抗Zs2。
此處，終端阻抗係以高頻開關電路70動作之高頻信號之頻率設定之阻抗，設定為例如50Ω(有設定為25Ω或75Ω等之情形)。
分流電晶體S1、分流電晶體S2、穿透電晶體T1及穿透電晶體T2使用SOI(Silicon On Insulator，矽絕緣體)型Nch MOSFET(Metal Oxide semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)。傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4使用微帶傳輸線路或共平面帶狀線路等。
傳送線路TL1及傳送線路TL2係以特性阻抗與終端阻抗Zs1成為相同值之方式設定。傳送線路TL3及傳送線路TL4係以特性阻抗與終端阻抗Zs2成為相同值之方式設定。
此處，特性阻抗係以高頻開關電路70動作之高頻信號之頻率設定之傳送線路之阻抗。
如圖2所示，比較例之高頻開關電路100設置有分流電晶體S1、 分流電晶體S2、穿透電晶體T1、穿透電晶體T2、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
比較例之高頻開關電路100係自本實施形態之高頻開關電路70省略傳送線路TL1至TL4、共振電路1、共振電路2而成者。因此，省略高頻開關電路100之構成之說明。
繼而，參照圖3至6對高頻開關電路之動作進行說明。圖3係經由發送端子對天線端子輸出第1高頻信號之情形時之高頻開關電路之等效電路圖。圖4係經由發送端子對天線端子輸出第1高頻信號之情形時之比較例之高頻開關電路之等效電路圖。圖5係經由天線端子對接收端子輸出第2高頻信號之情形時之本實施形態之高頻開關電路之等效電路圖。圖6係經由天線端子對接收端子輸出第2高頻信號之情形時之比較例之高頻開關電路之等效電路圖。
如圖3所示，於本實施形態之高頻開關電路70中，控制信號Ssg1被設定為賦能狀態，控制信號Ssg2被設定為去能狀態。此時，自端子Ptx1對端子Pant側傳送高頻信號Shf1(第1高頻信號)，穿透電晶體T1接通而表現為接通電阻Ron1，分流電晶體S2接通而表現為接通電阻Ron2。另一方面，穿透電晶體T2斷開而表現為斷開電容Coff1，分流電晶體S1斷開而表現為斷開電容Coff2。
此處，觀察負載側時之阻抗Z表示為：Z=Zs×({Zr+(jZs×Tan(βI))}/{Zs+(jZr×Tan(βI))}) 式(1)。
此處，Zs為終端阻抗，Zr為負載阻抗，I為傳送線路長(自端子Ptx1至穿透電晶體T1之線路長、或自穿透電晶體T2至端子Prx1之線路長)。β為2π/λ(此處，λ為第1及第2高頻信號之波長)。
於本實施形態之高頻開關電路70中，在自端子Ptx1至端子Pant之路徑上，傳送線路TL1及傳送線路TL2之特性阻抗與終端阻抗Zs1設定為相同值。因此，根據式(1)，阻抗Z成為負載阻抗Zr，傳送線路之特 性阻抗不依存於線路長度。因此，高頻信號Shf1自端子Ptx1向端子Pant側之傳遞量不會受到傳送線路TL1及傳送線路TL2之配置之影響而維持良好的值，從而不會變差。
另一方面，於自端子Pant至端子Prx1之路徑上，經由分流電晶體S2而連接於接地電位Vss。
因此，負載阻抗Zr表現為大致0(零)Ω。若將Zr=0代入式(1)，則阻抗Z表現為：Z≒(jZs×Tan(βI)) 式(2)。
於與高頻信號Shf1(第1高頻信號)相同頻率之高頻信號Shf2(第2高頻信號)，傳送線路TL3(λ/6)與傳送線路TL4(λ/12)串聯連接。因此，傳送線路TL3與傳送線路TL4之2條線路表現為具有(λ/4)之傳送線路。
若將I=(λ/4)代入式(2)，則阻抗Z成為Z≒∞(無限大)。共振電路2之特性阻抗亦被設定為Z≒∞。
因此，可大幅減少作為高頻信號Shf1(第1高頻信號)之高頻信號(fo)自端子Pant向端子Prx1之流入。即，可減少高頻信號(fo)之洩漏。因此，於高頻開關電路70中，可大幅改善插入損耗。
於與高頻信號Shf1(第1高頻信號)相同頻率之高頻信號Shf2(第2高頻信號)之二次諧波(2fo)，共振電路2之特性阻抗設定為大致無限大。於二次諧波(2fo)表現為具有(λ/2)之傳送線路，因此若將I=(λ/2)代入式(2)，則阻抗Z成為大致零。
因此，可大幅降低二次諧波(2fo)下之洩漏功率。
於與高頻信號Shf1(第1高頻信號)相同頻率之高頻信號Shf2(第2高頻信號)之三次諧波(3fo)，共振電路2之特性阻抗設定為大致零。於三次諧波(3fo)表現為具有(λ/2)之傳送線路，因此若將I=(λ/2)代入式(2)，則阻抗Z成為大致零。
因此，可大幅降低三次諧波(3fo)下之洩漏功率。
如圖4所示，於比較例之高頻開關電路100中，於控制信號Ssg1為賦能狀態、且控制信號Ssg2為去能狀態下自端子Ptx1對端子Pant側傳送高頻信號Shf1(第1高頻信號)時，穿透電晶體T1、穿透電晶體T2、分流電晶體S1及分流電晶體S2表現為與圖3相同。
於比較例之高頻開關電路100中，未在穿透電晶體T2與端子Prx1之間設置傳送線路TL3與傳送線路TL4，未在傳送線路TL3與接地電位Vss之間設置共振電路2，因此高頻信號Shf1(第1高頻信號)之一部分經由串聯連接之斷開電容Coff1向端子Prx側洩漏。又，產生高頻信號Shf1(第1高頻信號)之二次諧波、三次諧波之洩漏。
如圖5所示，於本實施形態之高頻開關電路70中，控制信號Ssg1被設定為去能狀態，控制信號Ssg2被設定為賦能狀態。此時，自端子Pant向端子Prx1側傳送高頻信號Shf2(第2高頻信號)，穿透電晶體T2接通而表現為接通電阻Ron3，分流電晶體S1接通而表現為接通電阻R4。
另一方面，穿透電晶體T1斷開而表現為斷開電容Coff3，分流電晶體S2斷開而表現為斷開電容Coff4。
此處，觀察負載側時之阻抗Z以式(1)表示。於本實施形態之高頻開關電路70中，在自端子Pant至端子Prx1之路徑上，傳送線路TL3及傳送線路TL4之特性阻抗與終端阻抗Zs2設定為相同值。因此，根據式(1)，阻抗Z成為負載阻抗Zr，傳送線路之特性阻抗不依存於線路長度。因此，高頻信號Shf2自端子Pant向端子Prx1側之傳遞量不會受到傳送線路TL3及傳送線路TL4之配置之影響而維持良好的值，從而不會變差。
另一方面，於自端子Pant至端子Ptx1之路徑上，經由分流電晶體S1而連接於低電位側電源(接地電位)Vss。因此，負載阻抗Zr表現為大致0(零)Ω。
於與高頻信號Shf1(第1高頻信號)相同頻率之高頻信號Shf2(第2高頻信號)，傳送線路TL1(λ/12)與傳送線路TL2(λ/6)串聯連接。因此，傳送線路TL1與傳送線路TL2之2條線路表現為具有(λ/4)之傳送線路。
若將I=(λ/4)代入式(2)，則阻抗Z成為Z≒∞(無限大)。共振電路1之特性阻抗亦被設定為Z≒∞。
因此，可大幅減少高頻信號自端子Pant向端子Ptx1側之洩漏。因此，於高頻開關電路70中，可大幅改善插入損耗。
於與高頻信號Shf2(第2高頻信號)相同頻率之高頻信號Shf1(第1高頻信號)之二次諧波(2fo)，共振電路1之特性阻抗設定為大致無限大。於二次諧波(2fo)表現為具有(λ/2)之傳送線路，因此若將I=(λ/2)代入式(2)，則阻抗Z成為大致零(Z≒0)。
因此，可大幅降低二次諧波(2fo)下之洩漏功率。
於與高頻信號Shf2(第2高頻信號)相同頻率之高頻信號Shf1(第1高頻信號)之三次諧波(3fo)，共振電路1之特性阻抗設定為大致零。於三次諧波(3fo)表現為具有(λ/2)之傳送線路，因此若將I=(λ/2)代入式(2)，則阻抗Z成為大致零(Z≒0)。
因此，可大幅降低三次諧波(3fo)下之洩漏功率。
如圖6所示，於比較例之高頻開關電路100中，未在穿透電晶體T1與端子Ptx1之間設置傳送線路TL1及傳送線路TL2，且未在傳送線路TL1之另一端與接地電位Vss之間設置共振電路1，因此高頻信號Shf2(第2高頻信號)之一部分經由串聯連接之斷開電容Coff3向端子Ptx1側洩漏。產生高頻信號Shf2(第2高頻信號)之二次諧波、三次諧波之洩漏。
此處，傳送線路TL1與傳送線路TL4於第1及第2高頻信號之頻率下將線路長設定為(λ/12)，傳送線路TL2與傳送線路TL3於第1及第2高頻信號之頻率下將線路長設定為(λ/6)，但亦可存在特定值之誤差。
繼而，參照圖7及圖8對高頻開關電路之特性進行說明。圖7係本實施形態之高頻開關電路之史密斯圖。圖8A係表示第1及第2高頻信號之二次諧波之洩漏功率之圖，圖8B係表示第1及第2高頻信號之三次諧波之洩漏功率之圖。
此處，係將第1及第2高頻信號(fo)設為2GHz、將第1及第2高頻信號之二次諧波(2fo)設為4GHz、且將第1及第2高頻信號之三次諧波(3fo)設為6GHz之情形時之特性圖。
如圖7所示，於本實施形態之高頻開關電路70中，第1及第2高頻信號(fo)之阻抗Z成為大致無限大(Z≒∞)。第1及第2高頻信號之二次諧波(2fo)與第1及第2高頻信號之三次諧波(3fo)之阻抗Z成為大致零(Z≒0)。
於本實施形態之高頻開關電路70中，由於可使二次諧波(2fo)與三次諧波(3fo)之阻抗Z為大致零(Z≒0)，因此可使二次諧波(2fo)與三次諧波(3fo)下之洩漏功率降低至測定極限附近。
另一方面，於比較例之高頻開關電路100中，產生二次諧波、三次諧波之洩漏。
如圖8A所示，於本實施形態之高頻開關電路70中，可將二次諧波(2fo)下之洩漏功率較比較例之高頻開關電路100大幅地降低65dBm。如圖8B所示，於本實施形態之高頻開關電路70中，可將三次諧波(3fo)下之洩漏功率較比較例之高頻開關電路100大幅地降低60dBm。
如上所述，於本實施形態之高頻開關電路中，設置共振電路1、共振電路2、分流電晶體S1、分流電晶體S2、穿透電晶體T1、穿透電晶體T2、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
於第1高頻信號及第2高頻信號(fo)時，傳送線路表現為具有(λ/4) 之傳送線路。於第1高頻信號及第2高頻信號之二次諧波(2fo)時，傳送線路表現為具有(λ/2)之傳送線路。於第1高頻信號及第2高頻信號之三次諧波(3fo)時，傳送線路表現為具有(λ/2)之傳送線路。
因此，於高頻開關電路70中，可大幅改善插入損耗，於二次諧波(2fo)及三次諧波(3fo)時，可大幅降低洩漏功率。
再者，於本實施形態中，將傳送線路TL1之線路長設為(λ/12)，將傳送線路TL2之線路長設為(λ/6)，將傳送線路TL3之線路長設為(λ/6)，將傳送線路TL4之線路長設為(λ/12)，但未必限定於此。亦可將傳送線路TL1之線路長設為{λ(n+(1/12)}，將傳送線路TL2之線路長設為{λ(n+(1/6)}，將傳送線路TL3之線路長設為{λ(n+(1/6)}，將傳送線路TL4之線路長設為{λ(n+(1/12)}。此處，n為零或1以上之整數。
又，於本實施形態中，為了降低二次諧波(2fo)與三次諧波(3fo)之洩漏功率，而將傳送線路TL1至TL4之線路長設定為上述值，並且設置共振電路1及共振電路2。於僅降低二次諧波(2fo)之洩漏功率之情形時，無需共振電路1及共振電路2。只要將傳送線路TL1+傳送線路TL2之線路長設為第1高頻信號之波長(λ)×(m/4)，且將傳送線路TL3+傳送線路TL4之線路長設為第2高頻信號之波長(λ)×(m/4)即可。此處，m為1以上之整數。
參照圖式對第2實施形態之高頻開關電路進行說明。圖9係表示高頻開關電路之電路圖。於本實施形態中，變更電晶體。
以下，對與第1實施形態相同之構成部分標註相同符號並省略該部分之說明，僅說明不同之部分。
如圖9所示，高頻開關電路70a包含共振電路1、共振電路2、分流電晶體S1a、分流電晶體S2a、穿透電晶體T1a、穿透電晶體T2a、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
分流電晶體S1a之一端連接於端子Ptx1，對控制端子輸入控制信號Ssg2，且另一端連接於接地電位Vss。
穿透電晶體T1a之一端連接於傳送線路TL2之另一端，對控制端子輸入控制信號Ssg1，且另一端連接於端子Pant。
穿透電晶體T2a之一端連接於端子Pant，對控制端子輸入控制信號Ssg2，且另一端連接於傳送線路TL3之一端。
分流電晶體S2a之一端連接於傳送線路TL4之另一端及端子Prx1，對控制端子輸入控制信號Ssg1，且另一端連接於接地電位Vss。
此處，分流電晶體S1a、分流電晶體S2a、穿透電晶體T1a、穿透電晶體T2a使用PHEMT(Pseudomorphic High Electron Mobility Transistor，假晶高電子遷移率電晶體)(R)。PHEMT係將由半導體異質接面感應之高遷移率之二維電子氣(2DEG)作為通道，將構成通道之材料變更為進行偽晶格匹配之其他材料之場效電晶體。PHEMT較SOI型MOSFET或HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)可實現例如高頻化、低雜訊化。
如上所述，於本實施形態之高頻開關電路中，設置共振電路1、共振電路2、分流電晶體S1a、分流電晶體S2a、穿透電晶體T1a、穿透電晶體T2a、傳送線路TL1、傳送線路TL2、傳送線路TL3、傳送線路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
因此，具有與第1實施形態相同之效果。
參照圖式對第3實施形態之作為高頻半導體積體電路之高頻功率放大電路進行說明。圖10係表示作為高頻半導體積體電路之高頻功率放大電路之電路圖。圖11係本實施形態之高頻功率放大電路之等效電路圖。圖12係表示比較例之高頻功率放大電路之電路圖。
於本實施形態中，藉由在NPN電晶體之一端與電源之間設置第1 傳送線路及第2傳送線路，且在第1傳送線路與第2傳送線路之間和接地電位之間設置第1共振電路，而大幅減少洩漏信號。
如圖10所示，作為高頻半導體積體電路之高頻功率放大電路80包含電源3、共振電路11、匹配電路12、電容器C3、NPN電晶體NT1、傳送線路TL11、傳送線路TL12、輸入端子Pin及輸出端子Pout。高頻功率放大電路80多用於行動電話、無線基礎設備、衛星通信設備或有線TV設備等。高頻功率放大電路80亦被稱為高頻功率放大器。
NPN電晶體NT1係經由輸入端子Pin對基極(控制端子)輸入輸入信號Sin(第1高頻信號)，自集極(一端)輸出將輸入信號Sin放大之放大信號，且發射極(另一端)連接於接地電位Vss。NPN電晶體NT1例如使用HBT(Heterojunction Bipolar transistor，異質接面雙極性電晶體)。再者，亦可代替NPN電晶體NT1而使用功率HEMT(High Electron Mobility Transistor))等。
匹配電路12設置於NPN電晶體NT1之一端與輸出端子Pout之間，對放大信號進行阻抗匹配，並將經阻抗匹配之輸出信號Sout輸出至輸出端子Pout。於輸出信號Sout之頻率下阻抗匹配為例如50Ω。
匹配電路12包含電感器L21及電容器C21。電感器L21之一端連接於NPN電晶體NT1之一端，且另一端連接於輸出端子Pout。電容器C21之一端連接於電感器L21之另一端，且另一端連接於接地電位Vss。
傳送線路TL12(第1線路)之一端連接於NPN電晶體NT1之一端。傳送線路TL12(第1線路)係以如下方式設定：於被輸入所傳送之第1高頻信號(自NPN電晶體NT1之一端輸出之放大信號)之情形時，線路長成為第1高頻信號之波長(λ)之1/6。
傳送線路TL11(第2線路)之一端連接於傳送線路TL12之另一端， 且另一端連接於電源3之高電位側。傳送線路TL11(第2線路)係以如下方式設定：於被輸入所傳送之第1高頻信號(自NPN電晶體NT1之一端輸出之放大信號)之情形時，線路長成為第1高頻信號之波長(λ)之1/12。
共振電路11(第1共振電路)之一端連接於傳送線路TL12之另一端，且另一端連接於接地電位Vss。共振電路11包含串聯連接之電感器L11及電容器C11。共振電路1係於第1高頻信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於第1高頻信號之三次諧波之頻率時特性阻抗被設定為大致零。
此處，將電感器L11設置於傳送線路TL12之另一端側，且將電容器C11設置於接地電位Vss側，但亦可將電容器C11設置於傳送線路TL12之另一端側，且將電感器L11設置於接地電位Vss側。
電容器C3之一端連接於傳送線路TL11之另一端及電源3之高電位側，且另一端連接於接地電位Vss。電容器C3具有相對較大之電容以於第1高頻信號(fo)以上時成為短路。例如，於第1高頻信號(fo)為2Hz之情形時，電容器C3設定為100pF以上。
電源3之高電位側連接於傳送線路TL11之另一端，且低電位側連接於接地電位Vss。電源3經由傳送線路TL12及傳送線路TL11而將電源電壓Vcc供給至NPN電晶體NT1之一端。
如圖11所示，高頻功率放大電路80之NPN電晶體NT1可表現為若對一端施加電源電壓Vcc、且對基極輸入輸入信號Sin(第1高頻信號)則動作之電流源。
如圖12所示，比較例之高頻功率放大電路81包含電源3、匹配電路12、電容器C3、NPN電晶體NT1、輸入端子Pin、輸出端子Pout。比較例之高頻功率放大電路81係自本實施形態之高頻功率放大電路80省略傳送線路TL11、傳送線路TL12、共振電路11而成者。因此，省略 高頻功率放大電路81之構成之說明。
繼而，對本實施形態之高頻功率放大電路80及比較例之高頻功率放大電路81之動作進行說明。
於本實施形態之高頻功率放大電路80中，若自NPN電晶體NT1之一端將第1高頻信號(fo)傳送至傳送線路TL12及傳送線路TL11，則傳送線路TL12之線路長成為第1高頻信號之波長之1/6，傳送線路TL11之線路長成為第1高頻信號之波長之1/12。由於傳送線路TL12與傳送線路TL11串聯連接，因此傳送線路TL12與傳送線路TL11之2條線路表現為具有(λ/4)之傳送線路。
與第1實施形態同樣地，若將I=(λ/4)代入式(2)，則阻抗Z成為Z≒∞(無限大)。共振電路11之特性阻抗亦被設定為Z≒∞。
因此，可大幅降低傳送線路TL12與傳送線路TL11、及共振電路11中之第1高頻信號(自NPN電晶體NT1之一端輸出之放大信號)之洩漏。
於第1高頻信號(fo)之二次諧波(2fo)，共振電路11之特性阻抗被設定為大致無限大。由於在二次諧波(2fo)表現為具有(λ/2)之傳送線路，因此與第1實施形態同樣地，若將I=(λ/2)代入式(2)，則阻抗Z成為大致零。
因此，可大幅降低二次諧波(2fo)下之洩漏功率。
於第1高頻信號(fo)之三次諧波(3fo)，共振電路11之特性阻抗設定為大致零。由於在三次諧波(3fo)下表現為具有(λ/2)之傳送線路，因此與第1實施形態同樣地，若將I=(λ/2)代入式(2)，則阻抗Z成為大致零。
因此，可大幅降低三次諧波(3fo)下之洩漏功率。
繼而，參照圖13及圖14對本實施形態之高頻功率放大電路80及比較例之高頻功率放大電路81之特性進行說明。圖13係本實施形態之 高頻功率放大電路之史密斯圖。圖14(a)係表示高頻信號之二次諧波之洩漏功率之圖。圖14(b)係表示高頻信號之三次諧波之洩漏功率之圖。
此處，係將第1高頻信號(fo)設為2GHz、且將第1高頻信號之二次諧波(2fo)設為4GHz、將第1高頻信號之三次諧波(3fo)設為6GHz之情形時之特性圖。
如圖13所示，於本實施形態之高頻功率放大電路80中，第1高頻信號(fo)之阻抗Z成為大致無限大(Z≒∞)。第1高頻信號之二次諧波(2fo)與第1高頻信號之三次諧波(3fo)之阻抗Z成為大致零(Z≒0)。
於本實施形態之高頻功率放大電路80中，由於可使二次諧波(2fo)與三次諧波(3fo)之阻抗Z為大致零(Z≒0)，因此可使二次諧波(2fo)與三次諧波(3fo)下之洩漏功率降低至測定極限附近。
另一方面，於比較例之高頻功率放大電路81中，產生二次諧波、三次諧波之洩漏。
如圖14(a)所示，於本實施形態之高頻功率放大電路80中，可將二次諧波(2fo)下之洩漏功率較比較例之高頻功率放大電路81大幅降低60dBm。如圖14(b)所示，於本實施形態之高頻功率放大電路80中，可將三次諧波(3fo)下之洩漏功率較比較例之高頻功率放大電路81大幅降低55dBm。
如上所述，於本實施形態之高頻功率放大電路80中，設置電源3、共振電路11、匹配電路12、電容器C3、NPN電晶體NT1、傳送線路TL11、傳送線路TL12、輸入端子Pin及輸出端子Pout。於第1高頻信號(fo)時，傳送線路表現為具有(λ/4)之傳送線路。於第1高頻信號之二次諧波(2fo)時，傳送線路表現為具有(λ/2)之傳送線路。於第1高頻信號之三次諧波(3fo)時，傳送線路表現為具有(λ/2)之傳送線路。
因此，於二次諧波(2fo)與三次諧波(3fo)時，可大幅地降低高頻 功率放大電路80之洩漏功率。
參照圖式對第4實施形態之高頻開關電路進行說明。圖15係表示高頻開關電路之電路圖。於本實施形態中，設置有開路殘段。用於開路殘段，大幅減少第1及2高頻信號之三次諧波(3fo)下之洩漏信號。
以下，對與第1實施形態相同之構成部分標註相同符號並省略該部分之說明，僅說明不同之部分。
如圖15所示，作為高頻半導體積體電路之高頻開關電路71包含開路殘段31、開路殘段32、分流電晶體S1、分流電晶體S2、穿透電晶體T1、穿透電晶體T2、傳送線路TL31、傳送線路TL41、端子Pant、端子Prx1、端子Ptx1、端子PVc1及端子PVc2。
開路殘段31(第1開路殘段)之一端連接於節點N1(端子Ptx1與傳送線路TL31之間)，且另一端成為開路狀態。開路殘段31係對應於第1高頻信號之三次諧波(3fo)而設置者。
具體而言，開路殘段31之長度設定為第1高頻信號之波長之{n+(1/12)}，相對於第1高頻信號之三次諧波(3fo)而使節點N1為短路狀態。其中，n為1以上之整數。開路殘段31相對於第1高頻信號將節點N1設為開路狀態而使第1高頻信號通過。其結果可減少第1高頻信號之三次諧波(3fo)之洩漏信號。
開路殘段32(第2開路殘段)之一端連接於節點N2(端子Prx1與傳送線路TL41之間)，且另一端成為開路狀態。開路殘段32係對應於第2高頻信號之三次諧波(3fo)而設置者。
具體而言，開路殘段32之長度設定為第2高頻信號之波長之{n+(1/12)}，相對於第2高頻信號之三次諧波(3fo)而使節點N2為短路狀態。其中，n為1以上之整數。開路殘段32相對於第2高頻信號將節點N2設為開路狀態而使第2高頻信號通過。其結果可減少第2高頻信號之三次諧波(3fo)之洩漏信號。
於開路殘段31與開路殘段32使用例如共平面帶狀線路或微帶傳輸線路等。
傳送線路TL31(第1線路)之一端連接於節點N1(開路殘段31之一端)，且另一端連接於穿透電晶體T1之一端。傳送線路TL31設定為與特性阻抗Zs1相同之值。傳送線路TL31係以如下方式設定：於被輸入所傳送之第1高頻信號之情形時，線路長成為第1高頻信號之波長(λ)之(m/4)。其中，m為1以上之整數。
傳送線路TL41(第2線路)之一端連接於節點N2(開路殘段32之一端)，且另一端連接於端子Prx1。傳送線路TL41設定為與特性阻抗Zs2相同之值。傳送線路TL41係以如下方式設定：於被輸入所傳送之第2高頻信號之情形時，線路長成為第2高頻信號之波長(λ)之(m/4)。其中，m為1以上之整數。
如上所述，於本實施形態之高頻開關電路71中，設置長度被設定為第1高頻信號之波長之{n+(1/12)}之開路殘段31及長度被設定為第2高頻信號之波長之{n+(1/12)}之開路殘段32。並且設置以線路長成為第1高頻信號之波長(λ)之(m/4)之方式設定之傳送線路TL31，及以線路長成為第2高頻信號之波長(λ)之(m/4)之方式設定之傳送線路TL41。
因此，於高頻開關電路71中，可大幅改善插入損耗，於二次諧波(2fo)與三次諧波(3fo)時，可大幅降低洩漏功率。
於實施形態中，將高頻信號(fo)設定為2GHz，但未必限定於此。亦可將高頻信號(fo)應用於例如2.5GHz、5GHz、5.7GHz等各種高頻信號。於此情形時，必須根據高頻信號之波長而選擇傳送線路或開路殘段之線路長。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意欲限定發明之範圍。該等新穎之實施形態亦 能以其他各種形態加以實施，可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態及其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧共振電路
2‧‧‧共振電路
70‧‧‧高頻開關電路
C1‧‧‧電容器
C2‧‧‧電容器
L1‧‧‧電感器
L2‧‧‧電感器
Pant‧‧‧端子
Prx1‧‧‧端子
Ptx1‧‧‧端子
PVc1‧‧‧端子
PVc2‧‧‧端子
S1‧‧‧分流電晶體
S2‧‧‧分流電晶體
Ssg1‧‧‧控制信號
Ssg2‧‧‧控制信號
T1‧‧‧穿透電晶體
T2‧‧‧穿透電晶體
TL1‧‧‧傳送線路
TL2‧‧‧傳送線路
TL3‧‧‧傳送線路
TL4‧‧‧傳送線路
Vss‧‧‧接地電位
Zs1‧‧‧終端阻抗
Zs2‧‧‧終端阻抗
Zs3‧‧‧終端阻抗

Claims (16)

  1. 一種高頻半導體積體電路，其特徵在於包括：第1線路，其一端連接於第1端子，於傳送第1高頻信號之情形時，線路長成為上述第1高頻信號之波長之{n+(1/12)}(其中，n為零或1以上之整數)；第1共振電路，其一端連接於上述第1線路之另一端，且另一端連接於接地電位；第2線路，其一端連接於上述第1線路之另一端，於傳送上述第1高頻信號之情形時，線路長成為上述第1高頻信號之波長之{n+(1/6)}；第1電晶體，其一端連接於上述第2線路之另一端，且另一端連接於第2端子，對控制端子輸入第1控制信號；第2電晶體，其一端連接於上述第2端子，對控制端子輸入第2控制信號；第3線路，其一端連接於上述第2電晶體之另一端，於傳送第2高頻信號之情形時，線路長成為上述第2高頻信號之波長之{n+(1/6)}；第2共振電路，其一端連接於上述第3線路之另一端，且另一端連接於上述接地電位；及第4線路，其一端連接於上述第3線路之另一端，且另一端連接於第3端子，於傳送上述第2高頻信號之情形時，線路長成為上述第2高頻信號之波長之{n+(1/12)}。
  2. 如請求項1之高頻半導體積體電路，其中上述第1共振電路係於上述第1高頻信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於上述第1高頻信號之三次諧波之頻率時特性阻抗 被設定為大致零，且上述第2共振電路係於上述第2高頻信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於上述第2高頻信號之三次諧波之頻率時特性阻抗被設定為大致零。
  3. 如請求項1之高頻半導體積體電路，其中上述第1及第2共振電路分別包含串聯連接之電感器與電容器。
  4. 如請求項1之高頻半導體積體電路，其包括：第3電晶體，其一端連接於上述第1端子，且另一端設定為上述接地電位，對控制端子輸入上述第2控制信號；及第4電晶體，其一端連接於上述第4線路之另一端，且另一端設定為上述接地電位，對控制端子輸入上述第1控制信號。
  5. 如請求項4之高頻半導體積體電路，其中上述第1至4電晶體為SOI型Nch MOSFET及PHEMT(Pseudomorphic High Electron Mobility Transistor)之任一者。
  6. 如請求項4之高頻半導體積體電路，其中上述高頻半導體積體電路為SPDT(Single Pole Double Throw)開關。
  7. 如請求項1之高頻半導體積體電路，其中上述第1至4線路為微帶傳輸線路及共平面帶狀線路之任一者。
  8. 一種高頻半導體積體電路，其特徵在於包括：第1開路殘段，其一端連接於第1端子，且另一端為開路狀態，線路長成為上述第1高頻信號之波長之{n+(1/12)}(其中，n為零或1以上之整數)；第1線路，其一端連接於上述第1開路殘段之一端，於傳送上述第1高頻信號之情形時，線路長成為上述第1高頻信號之波長之{(m/4)}(其中，m為1以上之整數)；第1電晶體，其一端連接於上述第1線路之另一端，且另一端 連接於第2端子，對控制端子輸入第1控制信號；第2電晶體，其一端連接於上述第2端子，對控制端子輸入第2控制信號；第2開路殘段，其一端連接於上述第2電晶體之另一端，且另一端為開路狀態，線路長成為第2高頻信號之波長之{n+(1/12)}；及第2線路，其一端連接於上述第2開路殘段之一端，且另一端連接於第3端子，於傳送上述第2高頻信號之情形時，線路長成為上述第2高頻信號之波長之{(m/4)}。
  9. 如請求項8之高頻半導體積體電路，其中上述第1開路殘段於上述第1高頻信號之三次諧波之頻率時使上述第1線路之一端為短路狀態，上述第2開路殘段於上述第2高頻信號之三次諧波之頻率時使上述第2線路之一端為短路狀態。
  10. 如請求項8之高頻半導體積體電路，其中上述第1及第2開路殘段為微帶傳輸線路及共平面帶狀線路之任一者。
  11. 如請求項8之高頻半導體積體電路，其包括：第3電晶體，其一端連接於上述第1端子，且另一端設定為接地電位，對控制端子輸入上述第2控制信號；及第4電晶體，其一端連接於上述第2線路之另一端，且另一端設定為上述接地電位，對控制端子輸入上述第1控制信號。
  12. 一種高頻半導體積體電路，其特徵在於包括：第1電晶體，其對控制端子輸入第1高頻信號，自一端輸出將上述第1高頻信號放大之放大信號，另一端連接於接地電位；第1線路，其一端連接於上述第1電晶體之一端，於傳送上述放大信號之情形時，線路長成為上述放大信號之波長之 {n+(1/6)}(其中，n為零或1以上之整數)；第1共振電路，其一端連接於上述第1線路之另一端，且另一端連接於上述接地電位；及第2線路，其一端連接於上述第1線路之另一端，且另一端連接於電源，於傳送上述放大信號之情形時，線路長成為上述放大信號之波長之{n+(1/12)}。
  13. 如請求項12之高頻半導體積體電路，其中上述第1共振電路係於上述放大信號之二次諧波以下之頻率時特性阻抗被設定為大致無限大，且於上述放大信號之三次諧波之頻率時特性阻抗被設定為大致零。
  14. 如請求項12之高頻半導體積體電路，其中上述第1共振電路包含串聯連接之電感器與電容器。
  15. 如請求項12之高頻半導體積體電路，其包括設置於上述第1電晶體之一端與輸出端子之間的匹配電路。
  16. 如請求項12之高頻半導體積體電路，其中上述高頻半導體積體電路為高頻功率放大電路。
TW104128903A 2015-02-26 2015-09-02 高頻半導體積體電路 TW201631747A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015036619A JP2016158216A (ja) 2015-02-26 2015-02-26 高周波半導体集積回路

Publications (1)

Publication Number Publication Date
TW201631747A true TW201631747A (zh) 2016-09-01

Family

ID=56799734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128903A TW201631747A (zh) 2015-02-26 2015-09-02 高頻半導體積體電路

Country Status (4)

Country Link
US (1) US20160254791A1 (zh)
JP (1) JP2016158216A (zh)
CN (1) CN105932991A (zh)
TW (1) TW201631747A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056901B2 (en) * 2016-02-11 2018-08-21 Skyworks Solutions, Inc. Impedance control in radio-frequency switches
CN109245735B (zh) * 2018-10-18 2023-10-27 成都嘉纳海威科技有限责任公司 一种基于二次谐波注入技术的高效率j类堆叠功率放大器
CN109558699B (zh) * 2019-01-22 2023-06-09 上海华虹宏力半导体制造有限公司 一种获取高频应用电阻模型电压系数的方法及系统
CN110350874B (zh) * 2019-07-09 2023-03-21 电子科技大学 一种具有谐波抑制能力的微带功率放大器
CN113285697B (zh) * 2021-05-31 2023-04-18 电子科技大学 一种匹配可重构的超宽带单刀多掷射频开关

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3037850B2 (ja) * 1993-04-30 2000-05-08 アルプス電気株式会社 高周波増幅器
JPH07245501A (ja) * 1994-03-04 1995-09-19 Nec Corp 高周波用バイアスチョーク回路
JP3663397B2 (ja) * 2002-08-30 2005-06-22 株式会社東芝 高周波電力増幅器
US6980057B2 (en) * 2003-06-26 2005-12-27 Matsushita Electric Industrial Co., Ltd. Power amplifier, power distributor, and power combiner
EP2058943B1 (en) * 2006-08-08 2012-10-03 National University Corporation The University of Electro - Communications Harmonic processing circuit and amplifying circuit using the same
JP4896990B2 (ja) * 2006-11-30 2012-03-14 三菱電機株式会社 高周波増幅器

Also Published As

Publication number Publication date
JP2016158216A (ja) 2016-09-01
CN105932991A (zh) 2016-09-07
US20160254791A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
US9037096B2 (en) Reducing insertion loss in LNA bypass mode by using a single-pole-triple-throw switch in a RF front end module
KR102287445B1 (ko) 저잡음 증폭기를 바이패스하는 시스템 및 방법
CN106026952B (zh) 用于针对毫米波功率应用的共源共栅放大器拓扑结构的设备和方法
EP2847869B1 (en) A transceiver with an integrated rx/tx configurable passive network
WO2016155614A1 (zh) 一种效率提高的共源共栅射频功率放大器
TW201631747A (zh) 高頻半導體積體電路
US9077292B2 (en) Power amplifier
US10505533B2 (en) Systems and methods to switch radio frequency signals for greater isolation
US9209760B2 (en) High-frequency, broadband amplifier circuit
JP5267407B2 (ja) 増幅回路及び通信装置
JP2016010045A (ja) 高周波スイッチ回路
JP2014204170A (ja) 電力増幅器及び通信装置
US8909169B2 (en) Optimizing isolation and insertion loss of a radio frequency single pole-double-throw switch
US9118398B1 (en) Switch configured to control a transceiver and a radio frequency system comprising the switch
US10062947B2 (en) RF transceiver and RF transmitter of the same
KR20130048131A (ko) 스위치
JP5743983B2 (ja) 送受切替回路、無線装置および送受切替方法
US20150180467A1 (en) Switching circuit and high-frequency module
JP2012004777A (ja) 高周波増幅器
JP2011082809A (ja) バイアス回路
JP2004172729A (ja) アンテナ送受信切替え回路
JP2020109908A (ja) 高周波増幅回路及び半導体装置
KR20140086487A (ko) 고주파 스위치 회로
US10630196B2 (en) Apparatus for converting an electrical power of electromagnetic wave into a DC electrical voltage signal
KR20150034705A (ko) 고주파 스위치