CN105932991A - 高频半导体集成电路 - Google Patents

高频半导体集成电路 Download PDF

Info

Publication number
CN105932991A
CN105932991A CN201510556146.9A CN201510556146A CN105932991A CN 105932991 A CN105932991 A CN 105932991A CN 201510556146 A CN201510556146 A CN 201510556146A CN 105932991 A CN105932991 A CN 105932991A
Authority
CN
China
Prior art keywords
circuit
frequency
signal
frequency signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510556146.9A
Other languages
English (en)
Inventor
上嶋浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105932991A publication Critical patent/CN105932991A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种高频半导体集成电路。根据本发明的一实施方式，第1线路的一端连接于第1端子。第1谐振电路的一端连接于第1线路的另一端。第2线路的一端连接于第1线路的另一端。第1晶体管的一端连接于第2线路的另一端，且另一端连接于第2端子，对控制端子输入第1控制信号。第2晶体管的一端连接于第2端子，对控制端子输入第2控制信号。第3线路的一端连接于第2晶体管的另一端。第2谐振电路的一端连接于第3线路的另一端。第4线路的一端连接于第3线路的另一端，且另一端连接于第3端子。

Description

高频半导体集成电路
[交叉申请项]
本申请案是基于且主张2015年2月26日提出申请的现有的日本专利申请案2015-036619号的优先权的权益，其全部内容以引用的方式并入本文中。
技术领域
本发明的实施方式涉及一种高频半导体集成电路。
背景技术
高频功率放大器(high-frequency power amplifier)或高频开关电路等高频半导体集成电路是移动通信或LAN(Local Area Network，局域网)领域等的无线通信系统的重要构成零件，被大量地使用于移动电话、无线基础设备、卫星通信设备、或有线TV(television，电视)设备等中。
在高频功率放大器中，如果高频信号的二次谐波或三次谐波等的泄漏信号增大，则会导致半导体集成电路或机器误动作。在高频开关电路中，如果高频信号的二次谐波或三次谐波等的泄漏信号增大，则有通过特性或隔离特性等变差的问题。
因此，在高频半导体集成电路中，要求大幅抑制泄漏信号。
发明内容
[发明所要解决的问题]
本发明所要解决的问题是提供一种能够减少泄漏信号的高频半导体集成电路。
[解决问题的技术手段]
根据一实施方式，高频半导体集成电路包含第1线路、第1谐振电路、第2线路、第1晶体管、第2晶体管、第3线路、第2谐振电路以及第4线路。第1线路的一端连接于第1端子，当传送第1高频信号时，线路长成为第1高频信号的波长的{n+(1/12)}(其中，n为零或1以上的整数)。第1谐振电路的一端连接于第1线路的另一端，且另一端连接于接地电位。第2线路的一端连接于第1线路的另一端，当传送第1高频信号时，线路长成为第1高频信号的波长的{n+(1/6)}。第1晶体管的一端连接于第2线路的另一端，且另一端连接于第2端子，对控制端子输入第1控制信号。第2晶体管的一端连接于第2端子，对控制端子输入第2控制信号。第3线路的一端连接于第2晶体管的另一端，当传送第2高频信号时，线路长成为第2高频信号的波长的{n+(1/6)}。第2谐振电路的一端连接于第3线路的另一端，且另一端连接于接地电位。第4线路的一端连接于第3线路的另一端，且另一端连接于第3端子，当传送第2高频信号时，线路长成为第2高频信号的波长的{n+(1/12)}。
[发明的效果]
本发明能够减少高频半导体集成电路的泄漏信号。
附图说明
图1是表示第1实施方式的作为高频半导体集成电路的高频开关电路的电路图。
图2是表示第1实施方式的比较例的高频开关电路的电路图。
图3是第1实施方式的经由发送端子对天线端子输出高频信号时的高频开关电路的等效电路图。
图4是第1实施方式的经由发送端子对天线端子输出高频信号时的比较例的高频开关电路的等效电路图。
图5是第1实施方式的经由天线端子对接收端子输出高频信号时的高频开关电路的等效电路图。
图6是第1实施方式的经由天线端子对接收端子输出高频信号时的比较例的高频开关电路的等效电路图。
图7是第1实施方式的高频开关电路的史密斯图(Smith chart)。
图8是表示第1实施方式的高频开关电路的泄漏功率的图，图8A是表示二次谐波的泄漏功率的图，图8B是表示三次谐波的泄漏功率的图。
图9是表示第2实施方式的高频开关电路的电路图。
图10是表示第3实施方式的高频功率放大电路的电路图。
图11是第3实施方式的高频功率放大电路的等效电路图。
图12是表示第3实施方式的比较例的高频功率放大电路的电路图。
图13是第3实施方式的高频功率放大电路的史密斯图。
图14是表示第3实施方式的高频功率放大电路的泄漏功率的图，图14A是表示二次谐波的泄漏功率的图，图14B是表示三次谐波的泄漏功率的图。
图15是表示第4实施方式的作为高频半导体集成电路的高频开关电路的电路图。
具体实施方式
以下，一边参照附图，一边进一步对多个实施例进行说明。在附图中，相同的符号表示相同或类似部分。
参照附图对第1实施方式的作为高频半导体集成电路的高频开关电路进行说明。图1是表示高频开关电路的电路图。图2是表示比较例的高频开关电路的电路图。
在本实施方式中，在发送端子与第1穿透晶体管之间设置第1传送线路及第2传送线路，在第2穿透晶体管与接收端子之间设置第3传送线路及第4传送线路，在第1传送线路与第2传送线路之间和接地电位之间设置第1谐振电路，在第3传送线路与第4传送线路之间和接地电位之间设置第2谐振电路，由此大幅减少泄漏信号。
如图1所示，作为高频半导体集成电路的高频开关电路70包含谐振电路1、谐振电路2、分流晶体管S1、分流晶体管S2、穿透晶体管T1、穿透晶体管T2、传送线路TL1、传送线路TL2、传送线路TL3、传送线路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
高频开关电路70为SPDT(Single Pole Double Throw，单刀双掷)开关。高频开关电路70多用于移动电话、无线基础设备、卫星通信设备、或有线TV设备等。
控制信号Ssg1(第1控制信号)经由端子PVc1输入，控制信号Ssg2(第2控制信号)经由端子PVc2输入。
传送线路TL1(第1线路)的一端连接于端子Ptx1(第1端子)。传送线路TL1(第1线路)以如下方式设定：在被输入所传送的第1高频信号(从端子Ptx1传送至端子Pant的信号)的情况下，线路长成为第1高频信号的波长(λ)的1/12。
传送线路TL2(第2线路)的一端连接于传送线路TL1的另一端。传送线路TL2(第2线路)以如下方式设定：在被输入所传送的第1高频信号的情况下，线路长成为第1高频信号的波长(λ)的1/6。
分流晶体管S1(第3晶体管)的一端连接于端子Ptx1，且另一端连接于接地电位Vss，对闸极(控制端子)输入控制信号Ssg2。穿透晶体管T1(第1晶体管)的一端连接于传送线路TL2的另一端，且另一端连接于端子Pant(第2端子)，对闸极(控制端子)输入控制信号Ssg1(第1控制信号)。
谐振电路1(第1谐振电路)的一端连接于传送线路TL1的另一端，且另一端连接于接地电位Vss。谐振电路1具有串联连接的电感器L1与电容器C1。谐振电路1在第1高频信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在第1高频信号的三次谐波的频率时特性阻抗被设定为大致零。
此处，将电感器L1设置在传送线路TL1的另一端侧，将电容器C1设置在接地电位Vss侧，但也可以将电容器C1设置在传送线路TL1的另一端侧，且将电感器L1设置在接地电位Vss侧。
穿透晶体管T2(第2晶体管)的一端连接于端子Pant，对闸极(控制端子)输入控制信号Ssg2(第2控制信号)。
传送线路TL3(第3线路)的一端连接于穿透晶体管T2的另一端。传送线路TL3(第3线路)以如下方式设定：在被输入所传送的第2高频信号(从端子Pant传送至端子Prx1的信号)的情况下，线路长成为第2高频信号的波长(λ)的1/6。
传送线路TL4(第4线路)的一端连接于传送线路TL3的另一端。传送线路TL4(第4线路)以如下方式设定：在被输入所传送的第2高频信号的情况下，线路长成为第2高频信号的波长(λ)的1/12。
分流晶体管S2(第4晶体管)的一端连接于传送线路TL4的另一端及端子Prx1，另一端连接于接地电位Vss，对闸极(控制端子)输入控制信号Ssg1。
谐振电路2(第2谐振电路)的一端连接于传送线路TL3的另一端，且另一端连接于接地电位Vss。谐振电路2具有串联连接的电感器L2与电容器C2。谐振电路2在第2高频信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在第1高频信号的三次谐波的频率时特性阻抗被设定为大致零。
此处，将电感器L2设置在传送线路TL3的另一端侧，且将电容器C2设置在接地电位Vss侧，但也可以将电容器C2设置在传送线路TL3的另一端侧，且将电感器L2设置在接地电位Vss侧。
当控制信号Ssg1为使能状态(例如High(高)位准)且控制信号Ssg2为去能状态(例如Low(低)位准)时，高频开关电路70将第1高频信号经由作为发送端子的端子Ptx1输出至作为天线端子的端子Pant。
当控制信号Ssg1为去能状态(例如Low位准)且控制信号Ssg2为使能状态(例如High位准)时，高频开关电路70将第2高频信号经由作为天线端子的端子Pant输出至作为接收端子的端子Prx1。在SPDT开关中，第1高频信号与第2高频信号使用相同的频率。
在高频开关电路70的外部，在端子Ptx1与接地电位Vss之间(在端子Ptx1侧)设置终端阻抗Zs1，且在端子Pant与接地电位Vss之间(在端子Pant侧)设置终端阻抗Zs3，在端子Prx1与接地电位Vss之间(在端子Prx1侧)设置终端阻抗Zs2。
此处，终端阻抗是以高频开关电路70动作的高频信号的频率设定的阻抗，设定为例如50Ω(有设定为25Ω或75Ω等的情况)。
分流晶体管S1、分流晶体管S2、穿透晶体管T1及穿透晶体管T2使用SOI(Silicon OnInsulator，硅绝缘体)型Nch MOSFET(Metal Oxide semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。传送线路TL1、传送线路TL2、传送线路TL3、传送线路TL4使用微带传输线路或共平面带状线路等。
传送线路TL1及传送线路TL2是以特性阻抗与终端阻抗Zs1成为相同值的方式设定。传送线路TL3及传送线路TL4是以特性阻抗与终端阻抗Zs2成为相同值的方式设定。
此处，特性阻抗是以高频开关电路70动作的高频信号的频率设定的传送线路的阻抗。
如图2所示，比较例的高频开关电路100中设置分流晶体管S1、分流晶体管S2、穿透晶体管T1、穿透晶体管T2、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
比较例的高频开关电路100是从本实施方式的高频开关电路70中省略传送线路TL1至TL4、谐振电路1、谐振电路2而成。因此，省略高频开关电路100的构成的说明。
接下来，参照图3至6对高频开关电路的动作进行说明。图3是经由发送端子对天线端子输出第1高频信号时的高频开关电路的等效电路图。图4是经由发送端子对天线端子输出第1高频信号时的比较例的高频开关电路的等效电路图。图5是经由天线端子对接收端子输出第2高频信号时的本实施方式的高频开关电路的等效电路图。图6是经由天线端子对接收端子输出第2高频信号时的比较例的高频开关电路的等效电路图。
如图3所示，在本实施方式的高频开关电路70中，控制信号Ssg1被设定为使能状态，控制信号Ssg2被设定为去能状态。此时，从端子Ptx1对端子Pant侧传送高频信号Shf1(第1高频信号)，穿透晶体管T1接通而表现为接通电阻Ron1，分流晶体管S2接通而表现为接通电阻Ron2。另一方面，穿透晶体管T2断开而表现为断开电容Coff1，分流晶体管S1断开而表现为断开电容Coff2。
此处，观察负载侧时的阻抗Z表现为：
Z＝Zs×({Zr+(jZs×Tan(βI))}/{Zs+(jZr×Tan(βI))}) 式(1)。
此处，Zs为终端阻抗，Zr为负载阻抗，I为传送线路长(从端子Ptx1到穿透晶体管T1的线路长、或者从穿透晶体管T2到端子Prx1的线路长)。β为2π/λ(此处，λ为第1及第2高频信号的波长)。
在本实施方式的高频开关电路70中，在从端子Ptx1到端子Pant的路径上，传送线路TL1及传送线路TL2的特性阻抗与终端阻抗Zs1设定为相同值。因此，根据式(1)，阻抗Z成为负载阻抗Zr，传送线路的特性阻抗不依存于线路长度。因此，高频信号Shf1从端子Ptx1向端子Pant侧的传递量不会受到传送线路TL1及传送线路TL2的配置的影响而维持良好的值，从而不会变差。
另一方面，在从端子Pant到端子Prx1的路径上，经由分流晶体管S2而连接于接地电位Vss。
因此，负载阻抗Zr表现为大致0(零)Ω。如果将Zr＝0代入式(1)，则
阻抗Z表现为：
Z≒(jZs×Tan(βI)) 式(2)。
在与高频信号Shf1(第1高频信号)相同频率的高频信号Shf2(第2高频信号)，传送线路TL3(λ/6)与传送线路TL4(λ/12)串联连接。因此，传送线路TL3与传送线路TL4这两条线路表现为具有(λ/4)的传送线路。
如果将I＝(λ/4)代入式(2)，则阻抗Z成为Z≒∞(无限大)。谐振电路2的特性阻抗也被设定为Z≒∞。
因此，能够大幅减少作为高频信号Shf1(第1高频信号)的高频信号(fo)从端子Pant向端子Prx1的流入。也就是说，能够减少高频信号(fo)的泄漏。因此，在高频开关电路70中，能够大幅改善插入损耗。
在与高频信号Shf1(第1高频信号)相同频率的高频信号Shf2(第2高频信号)的二次谐波(2fo)，谐振电路2的特性阻抗设定为大致无限大。在二次谐波(2fo)表现为具有(λ/2)的传送线路，因此如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零。
因此，能够大幅降低二次谐波(2fo)下的泄漏功率。
在与高频信号Shf1(第1高频信号)相同频率的高频信号Shf2(第2高频信号)的三次谐波(3fo)，谐振电路2的特性阻抗设定为大致零。在三次谐波(3fo)表现为具有(λ/2)的传送线路，因此如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零。
因此，能够大幅降低三次谐波(3fo)下的泄漏功率。
如图4所示，在比较例的高频开关电路100中，在控制信号Ssg1为使能状态、且控制信号Ssg2为去能状态下从端子Ptx1对端子Pant侧传送高频信号Shf1(第1高频信号)时，穿透晶体管T1、穿透晶体管T2、分流晶体管S1及分流晶体管S2表现为与图3相同。
在比较例的高频开关电路100中，未在穿透晶体管T2与端子Prx1之间设置传送线路TL3与传送线路TL4，未在传送线路TL3与接地电位Vss之间设置谐振电路2，因此高频信号Shf1(第1高频信号)的一部分经由串联连接的断开电容Coff1向端子Prx侧泄漏。而且，产生高频信号Shf1(第1高频信号)的二次谐波、三次谐波的泄漏。
如图5所示，在本实施方式的高频开关电路70中，控制信号Ssg1被设定为去能状态，控制信号Ssg2被设定为使能状态。此时，从端子Pant向端子Prx1侧传送高频信号Shf2(第2高频信号)，穿透晶体管T2接通而表现为接通电阻Ron3，分流晶体管S1接通而表现为接通电阻R4。
另一方面，穿透晶体管T1断开而表现为断开电容Coff3，分流晶体管S2断开而表现为断开电容Coff4。
此处，观察负载侧时的阻抗Z以式(1)表示。在本实施方式的高频开关电路70中，在从端子Pant到端子Prx1的路径上，传送线路TL3及传送线路TL4的特性阻抗与终端阻抗Zs2设定为相同值。因此，根据式(1)，阻抗Z成为负载阻抗Zr，传送线路的特性阻抗不依存于线路长度。因此，高频信号Shf2从端子Pant向端子Prx1侧的传递量不会受到传送线路TL3及传送线路TL4的配置的影响而维持良好的值，从而不会变差。
另一方面，在从端子Pant到端子Ptx1的路径上，经由分流晶体管S1而连接于低电位侧电源(接地电位)Vss。因此，负载阻抗Zr表现为大致0(零)Ω。
在与高频信号Shf1(第1高频信号)相同频率的高频信号Shf2(第2高频信号)，传送线路TL1(λ/12)与传送线路TL2(λ/6)串联连接。因此，传送线路TL1与传送线路TL2这两条线路表现为具有(λ/4)的传送线路。
如果将I＝(λ/4)代入式(2)，则阻抗Z成为Z≒∞(无限大)。谐振电路1的特性阻抗也被设定为Z≒∞。
因此，能够大幅减少高频信号从端子Pant向端子Ptx1侧的泄漏。因此，在高频开关电路70中，能够大幅改善插入损耗。
在与高频信号Shf2(第2高频信号)相同频率的高频信号Shf1(第1高频信号)的二次谐波(2fo)，谐振电路1的特性阻抗设定为大致无限大。在二次谐波(2fo)表现为具有(λ/2)的传送线路，因此如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零(Z≒0)。
因此，能够大幅降低二次谐波(2fo)下的泄漏功率。
在与高频信号Shf2(第2高频信号)相同频率的高频信号Shf1(第1高频信号)的三次谐波(3fo)，谐振电路1的特性阻抗设定为大致零。在三次谐波(3fo)表现为具有(λ/2)的传送线路，因此如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零(Z≒0)。
因此，能够大幅降低三次谐波(3fo)下的泄漏功率。
如图6所示，在比较例的高频开关电路100中，未在穿透晶体管T1与端子Ptx1之间设置传送线路TL1及传送线路TL2，且未在传送线路TL1的另一端与接地电位Vss之间设置谐振电路1，因此高频信号Shf2(第2高频信号)的一部分经由串联连接的断开电容Coff3向端子Ptx1侧泄漏。产生高频信号Shf2(第2高频信号)的二次谐波、三次谐波的泄漏。
此处，传送线路TL1与传送线路TL4在第1及第2高频信号的频率下将线路长设定为(λ/12)，传送线路TL2与传送线路TL3在第1及第2高频信号的频率下将线路长设定为(λ/6)，但也可以存在特定值的误差。
接下来，参照图7及图8对高频开关电路的特性进行说明。图7是本实施方式的高频开关电路的史密斯图。图8A是表示第1及第2高频信号的二次谐波的泄漏功率的图，图8B是表示第1及第2高频信号的三次谐波的泄漏功率的图。
此处，是将第1及第2高频信号(fo)设为2GHz、将第1及第2高频信号的二次谐波(2fo)设为4GHz、且将第1及第2高频信号的三次谐波(3fo)设为6GHz时的特性图。
如图7所示，在本实施方式的高频开关电路70中，第1及第2高频信号(fo)的阻抗Z成为大致无限大(Z≒∞)。第1及第2高频信号的二次谐波(2fo)与第1及第2高频信号的三次谐波(3fo)的阻抗Z成为大致零(Z≒0)。
在本实施方式的高频开关电路70中，由于能够使二次谐波(2fo)与三次谐波(3fo)的阻抗Z为大致零(Z≒0)，因此能够使二次谐波(2fo)与三次谐波(3fo)下的泄漏功率降低到测定极限附近。
另一方面，在比较例的高频开关电路100中，产生二次谐波、三次谐波的泄漏。
如图8A所示，在本实施方式的高频开关电路70中，能够将二次谐波(2fo)下的泄漏功率较比较例的高频开关电路100大幅地降低65dBm。如图8B所示，在本实施方式的高频开关电路70中，能够将三次谐波(3fo)下的泄漏功率较比较例的高频开关电路100大幅地降低60dBm。
如上所述，在本实施方式的高频开关电路中，设置谐振电路1、谐振电路2、分流晶体管S1、分流晶体管S2、穿透晶体管T1、穿透晶体管T2、传送线路TL1、传送线路TL2、传送线路TL3、传送线路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
在第1高频信号及第2高频信号(fo)时，传送线路表现为具有(λ/4)的传送线路。在第1高频信号及第2高频信号的二次谐波(2fo)时，传送线路表现为具有(λ/2)的传送线路。在第1高频信号及第2高频信号的三次谐波(3fo)时，传送线路表现为具有(λ/2)的传送线路。
因此，在高频开关电路70中，能够大幅改善插入损耗，在二次谐波(2fo)及三次谐波(3fo)时，能够大幅降低泄漏功率。
另外，在本实施方式中，将传送线路TL1的线路长设为(λ/12)，将传送线路TL2的线路长设为(λ/6)，将传送线路TL3的线路长设为(λ/6)，将传送线路TL4的线路长设为(λ/12)，但未必限定于此。也可以将传送线路TL1的线路长设为{λ(n+(1/12)}，将传送线路TL2的线路长设为{λ(n+(1/6)}，将传送线路TL3的线路长设为{λ(n+(1/6)}，将传送线路TL4的线路长设为{λ(n+(1/12)}。此处，n为零或1以上的整数。
而且，在本实施方式中，为了降低二次谐波(2fo)与三次谐波(3fo)的泄漏功率，而将传送线路TL1至TL4的线路长设定为所述值，并且设置谐振电路1及谐振电路2。在只降低二次谐波(2fo)的泄漏功率的情况下，无需谐振电路1及谐振电路2。只要将传送线路TL1+传送线路TL2的线路长设为第1高频信号的波长(λ)×(m/4)，且将传送线路TL3+传送线路TL4的线路长设为第2高频信号的波长(λ)×(m/4)即可。此处，m为1以上的整数。
参照附图对第2实施方式的高频开关电路进行说明。图9是表示高频开关电路的电路图。在本实施方式中，变更晶体管。
以下，对与第1实施方式相同的构成部分标注相同符号并且省略该部分的说明，只说明不同的部分。
如图9所示，高频开关电路70a包含谐振电路1、谐振电路2、分流晶体管S1a、分流晶体管S2a、穿透晶体管T1a、穿透晶体管T2a、传送线路TL1、传送线路TL2、传送线路TL3、传送线路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
分流晶体管S1a的一端连接于端子Ptx1，对控制端子输入控制信号Ssg2，且另一端连接于接地电位Vss。
穿透晶体管T1a的一端连接于传送线路TL2的另一端，对控制端子输入控制信号Ssg1，且另一端连接于端子Pant。
穿透晶体管T2a的一端连接于端子Pant，对控制端子输入控制信号Ssg2，且另一端连接于传送线路TL3的一端。
分流晶体管S2a的一端连接于传送线路TL4的另一端及端子Prx1，对控制端子输入控制信号Ssg1，且另一端连接于接地电位Vss。
此处，分流晶体管S1a、分流晶体管S2a、穿透晶体管T1a、穿透晶体管T2a使用PHEMT(Pseudomorphic High Electron Mobility Transistor，假晶高电子迁移率晶体管)(R)。PHEMT是将由半导体异质接面感应的高迁移率的二维电子气(2DEG)作为信道，将构成信道的材料变更为进行伪晶格匹配的其他材料的场效应晶体管。PHEMT与SOI型MOSFET或HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)相比能够实现例如高频化、低杂讯化。
如上所述，在本实施方式的高频开关电路中，设置谐振电路1、谐振电路2、分流晶体管S1a、分流晶体管S2a、穿透晶体管T1a、穿透晶体管T2a、传送线路TL1、传送线路TL2、传送线路TL3、传送线路TL4、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
因此，具有与第1实施方式相同的效果。
参照附图对第3实施方式的作为高频半导体集成电路的高频功率放大电路进行说明。图10是表示作为高频半导体集成电路的高频功率放大电路的电路图。图11是本实施方式的高频功率放大电路的等效电路图。图12是表示比较例的高频功率放大电路的电路图。
在本实施方式中，通过在NPN晶体管的一端与电源之间设置第1传送线路及第2传送线路，且在第1传送线路与第2传送线路之间和接地电位之间设置第1谐振电路，而大幅减少泄漏信号。
如图10所示，作为高频半导体集成电路的高频功率放大电路80包含电源3、谐振电路11、匹配电路12、电容器C3、NPN晶体管NT1、传送线路TL11、传送线路TL12、输入端子Pin以及输出端子Pout。高频功率放大电路80多用于移动电话、无线基础设备、卫星通信设备或有线TV设备等。高频功率放大电路80也被称为高频功率放大器。
NPN晶体管NT1是经由输入端子Pin对基极(控制端子)输入输入信号Sin(第1高频信号)，从集极(一端)输出将输入信号Sin放大的放大信号，并且发射极(另一端)连接于接地电位Vss。NPN晶体管NT1例如使用HBT(Heterojunction Bipolar transistor，异质接面双极性晶体管)。另外，也可以代替NPN晶体管NT1而使用功率HEMT(High ElectronMobility Transistor))等。
匹配电路12设置在NPN晶体管NT1的一端与输出端子Pout之间，对放大信号进行阻抗匹配，并将经阻抗匹配的输出信号Sout输出到输出端子Pout。在输出信号Sout的频率下阻抗匹配为例如50Ω。
匹配电路12包含电感器L21及电容器C21。电感器L21的一端连接于NPN晶体管NT1的一端，且另一端连接于输出端子Pout。电容器C21的一端连接于电感器L21的另一端，且另一端连接于接地电位Vss。
传送线路TL12(第1线路)的一端连接于NPN晶体管NT1的一端。传送线路TL12(第1线路)以如下方式设定：在被输入所传送的第1高频信号(从NPN晶体管NT1的一端输出的放大信号)的情况下，线路长成为第1高频信号的波长(λ)的1/6。
传送线路TL11(第2线路)的一端连接于传送线路TL12的另一端，且另一端连接于电源3的高电位侧。传送线路TL11(第2线路)以如下方式设定：在被输入所传送的第1高频信号(从NPN晶体管NT1的一端输出的放大信号)的情况下，线路长成为第1高频信号的波长(λ)的1/12。
谐振电路11(第1谐振电路)的一端连接于传送线路TL12的另一端，且另一端连接于接地电位Vss。谐振电路11具有串联连接的电感器L11及电容器C11。谐振电路1在第1高频信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在第1高频信号的三次谐波的频率时特性阻抗被设定为大致零。
此处，将电感器L11设置在传送线路TL12的另一端侧，且将电容器C11设置在接地电位Vss侧，但也可以将电容器C11设置在传送线路TL12的另一端侧，且将电感器L11设置在接地电位Vss侧。
电容器C3的一端连接于传送线路TL11的另一端及电源3的高电位侧，且另一端连接于接地电位Vss。电容器C3具有相对较大的电容以于第1高频信号(fo)以上时成为短路。例如，在第1高频信号(fo)为2Hz的情况下，电容器C3设定为100pF以上。
电源3的高电位侧连接于传送线路TL11的另一端，且低电位侧连接于接地电位Vss。电源3经由传送线路TL12及传送线路TL11而将电源电压Vcc供给至NPN晶体管NT1的一端。
如图11所示，高频功率放大电路80的NPN晶体管NT1可表现为如果对一端施加电源电压Vcc、且对基极输入输入信号Sin(第1高频信号)则动作的电流源。
如图12所示，比较例的高频功率放大电路81包含电源3、匹配电路12、电容器C3、NPN晶体管NT1、输入端子Pin、输出端子Pout。比较例的高频功率放大电路81是从本实施方式的高频功率放大电路80中省略传送线路TL11、传送线路TL12、谐振电路11而成。因此，省略高频功率放大电路81的构成的说明。
接下来，对本实施方式的高频功率放大电路80及比较例的高频功率放大电路81的动作进行说明。
在本实施方式的高频功率放大电路80中，如果从NPN晶体管NT1的一端将第1高频信号(fo)传送至传送线路TL12及传送线路TL11，则传送线路TL12的线路长成为第1高频信号的波长的1/6，传送线路TL11的线路长成为第1高频信号的波长的1/12。由于传送线路TL12与传送线路TL11串联连接，因此传送线路TL12与传送线路TL11这两条线路表现为具有(λ/4)的传送线路。
与第1实施方式同样地，如果将I＝(λ/4)代入式(2)，则阻抗Z成为Z≒∞(无限大)。谐振电路11的特性阻抗也被设定为Z≒∞。
因此，能够大幅降低传送线路TL12与传送线路TL11、及谐振电路11中的第1高频信号(从NPN晶体管NT1的一端输出的放大信号)的泄漏。
在第1高频信号(fo)的二次谐波(2fo)，谐振电路11的特性阻抗被设定为大致无限大。由于在二次谐波(2fo)表现为具有(λ/2)的传送线路，因此与第1实施方式同样地，如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零。
因此，能够大幅降低二次谐波(2fo)下的泄漏功率。
在第1高频信号(fo)的三次谐波(3fo)，谐振电路11的特性阻抗设定为大致零。由于在三次谐波(3fo)下表现为具有(λ/2)的传送线路，因此与第1实施方式同样地，如果将I＝(λ/2)代入式(2)，则阻抗Z成为大致零。
因此，能够大幅降低三次谐波(3fo)下的泄漏功率。
接下来，参照图13及图14对本实施方式的高频功率放大电路80及比较例的高频功率放大电路81的特性进行说明。图13是本实施方式的高频功率放大电路的史密斯图。图14(a)是表示高频信号的二次谐波的泄漏功率的图。图14(b)是表示高频信号的三次谐波的泄漏功率的图。
此处，是将第1高频信号(fo)设为2GHz、且将第1高频信号的二次谐波(2fo)设为4GHz、将第1高频信号的三次谐波(3fo)设为6GHz时的特性图。
如图13所示，在本实施方式的高频功率放大电路80中，第1高频信号(fo)的阻抗Z成为大致无限大(Z≒∞)。第1高频信号的二次谐波(2fo)与第1高频信号的三次谐波(3fo)的阻抗Z成为大致零(Z≒0)。
在本实施方式的高频功率放大电路80中，由于能够使二次谐波(2fo)与三次谐波(3fo)的阻抗Z为大致零(Z≒0)，因此能够使二次谐波(2fo)与三次谐波(3fo)下的泄漏功率降低至测定极限附近。
另一方面，在比较例的高频功率放大电路81中，产生二次谐波、三次谐波的泄漏。
如图14(a)所示，在本实施方式的高频功率放大电路80中，能够将二次谐波(2fo)下的泄漏功率较比较例的高频功率放大电路81大幅降低60dBm。如图14(b)所示，在本实施方式的高频功率放大电路80中，能够将三次谐波(3fo)下的泄漏功率较比较例的高频功率放大电路81大幅降低55dBm。
如上所述，在本实施方式的高频功率放大电路80中，设置电源3、谐振电路11、匹配电路12、电容器C3、NPN晶体管NT1、传送线路TL11、传送线路TL12、输入端子Pin以及输出端子Pout。第1高频信号(fo)时，传送线路表现为具有(λ/4)的传送线路。第1高频信号的二次谐波(2fo)时，传送线路表现为具有(λ/2)的传送线路。第1高频信号的三次谐波(3fo)时，传送线路表现为具有(λ/2)的传送线路。
因此，二次谐波(2fo)与三次谐波(3fo)时，能够大幅地降低高频功率放大电路80的泄漏功率。
参照附图对第4实施方式的高频开关电路进行说明。图15是表示高频开关电路的电路图。在本实施方式中，设置着开路残段。使用开路残段，大幅减少第1及2高频信号的三次谐波(3fo)下的泄漏信号。
以下，对与第1实施方式相同的构成部分标注相同符号并且省略该部分的说明，只说明不同的部分。
如图15所示，作为高频半导体集成电路的高频开关电路71包含开路残段31、开路残段32、分流晶体管S1、分流晶体管S2、穿透晶体管T1、穿透晶体管T2、传送线路TL31、传送线路TL41、端子Pant、端子Prx1、端子Ptx1、端子PVc1以及端子PVc2。
开路残段31(第1开路残段)的一端连接于节点N1(端子Ptx1与传送线路TL31之间)，且另一端成为开路状态。开路残段31对应于第1高频信号的三次谐波(3fo)而设置。
具体来说，开路残段31的长度设定为第1高频信号的波长的{n+(1/12)}，相对于第1高频信号的三次谐波(3fo)而使节点N1为短路状态。其中，n为1以上的整数。开路残段31相对于第1高频信号将节点N1设为开路状态而使第1高频信号通过。结果能够减少第1高频信号的三次谐波(3fo)的泄漏信号。
开路残段32(第2开路残段)的一端连接于节点N2(端子Prx1与传送线路TL41之间)，且另一端成为开路状态。开路残段32对应于第2高频信号的三次谐波(3fo)而设置。
具体来说，开路残段32的长度设定为第2高频信号的波长的{n+(1/12)}，相对于第2高频信号的三次谐波(3fo)而使节点N2为短路状态。其中，n为1以上的整数。开路残段32相对于第2高频信号将节点N2设为开路状态而使第2高频信号通过。结果能够减少第2高频信号的三次谐波(3fo)的泄漏信号。
开路残段31与开路残段32使用例如共平面带状线路或微带传输线路等。
传送线路TL31(第1线路)的一端连接于节点N1(开路残段31的一端)，且另一端连接于穿透晶体管T1的一端。传送线路TL31设定为与特性阻抗Zs1相同的值。传送线路TL31以如下方式设定：在被输入所传送的第1高频信号的情况下，线路长成为第1高频信号的波长(λ)的(m/4)。其中，m为1以上的整数。
传送线路TL41(第2线路)的一端连接于节点N2(开路残段32的一端)，且另一端连接于端子Prx1。传送线路TL41设定为与特性阻抗Zs2相同的值。传送线路TL41以如下方式设定：在被输入所传送的第2高频信号的情况下，线路长成为第2高频信号的波长(λ)的(m/4)。其中，m为1以上的整数。
如上所述，在本实施方式的高频开关电路71中，设置长度被设定为第1高频信号的波长的{n+(1/12)}的开路残段31以及长度被设定为第2高频信号的波长的{n+(1/12)}的开路残段32。并且设置以线路长成为第1高频信号的波长(λ)的(m/4)的方式设定的传送线路TL31，以及以线路长成为第2高频信号的波长(λ)的(m/4)的方式设定的传送线路TL41。
因此，在高频开关电路71中，能够大幅改善插入损耗，二次谐波(2fo)与三次谐波(3fo)时，能够大幅降低泄漏功率。
在实施方式中，将高频信号(fo)设定为2GHz，但未必限定于此。也可以将高频信号(fo)应用于例如2.5GHz、5GHz、5.7GHz等各种高频信号。在此情况下，必须根据高频信号的波长而选择传送线路或开路残段的线路长。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意欲限定发明的范围。这些新颖的实施方式也能够以其他各种方式加以实施，可在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨内，并且包含在权利要求所记载的发明及其均等的范围内。

Claims (16)

1.一种高频半导体集成电路，其特征在于包括：
第1线路，一端连接于第1端子，当传送第1高频信号时，线路长成为所述第1高频信号的波长的{n+(1/12)}，其中，n为零或1以上的整数；
第1谐振电路，一端连接于所述第1线路的另一端，且另一端连接于接地电位；
第2线路，一端连接于所述第1线路的另一端，当传送所述第1高频信号时，线路长成为所述第1高频信号的波长的{n+(1/6)}；
第1晶体管，一端连接于所述第2线路的另一端，且另一端连接于第2端子，对控制端子输入第1控制信号；
第2晶体管，一端连接于所述第2端子，对控制端子输入第2控制信号；
第3线路，一端连接于所述第2晶体管的另一端，当传送第2高频信号时，线路长成为所述第2高频信号的波长的{n+(1/6)}；
第2谐振电路，一端连接于所述第3线路的另一端，且另一端连接于所述接地电位；以及
第4线路，一端连接于所述第3线路的另一端，且另一端连接于第3端子，当传送所述第2高频信号时，线路长成为所述第2高频信号的波长的{n+(1/12)}。
2.根据权利要求1所述的高频半导体集成电路，其特征在于：
所述第1谐振电路在所述第1高频信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在所述第1高频信号的三次谐波的频率时特性阻抗被设定为大致零，并且
所述第2谐振电路在所述第2高频信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在所述第2高频信号的三次谐波的频率时特性阻抗被设定为大致零。
3.根据权利要求1所述的高频半导体集成电路，其特征在于：
所述第1及第2谐振电路分别包含串联连接的电感器与电容器。
4.根据权利要求1所述的高频半导体集成电路，其特征在于包括：
第3晶体管，一端连接于所述第1端子，且另一端设定为所述接地电位，对控制端子输入所述第2控制信号；以及
第4晶体管，一端连接于所述第4线路的另一端，且另一端设定为所述接地电位，对控制端子输入所述第1控制信号。
5.根据权利要求4所述的高频半导体集成电路，其特征在于：
所述第1至4晶体管为SOI型Nch MOSFET及PHEMT中的任一种。
6.根据权利要求4所述的高频半导体集成电路，其特征在于：
所述高频半导体集成电路为SPDT开关。
7.根据权利要求1所述的高频半导体集成电路，其特征在于：
所述第1至4线路为微带传输线路及共平面带状线路中的任一种。
8.一种高频半导体集成电路，其特征在于包括：
第1开路残段，一端连接于第1端子，且另一端为开路状态，线路长成为所述第1高频信号的波长的{n+(1/12)}，其中，n为零或1以上的整数；
第1线路，一端连接于所述第1开路残段的一端，当传送所述第1高频信号时，线路长成为所述第1高频信号的波长的{(m/4)}，其中，m为1以上的整数；
第1晶体管，一端连接于所述第1线路的另一端，且另一端连接于第2端子，对控制端子输入第1控制信号；
第2晶体管，一端连接于所述第2端子，对控制端子输入第2控制信号；
第2开路残段，一端连接于所述第2晶体管的另一端，且另一端为开路状态，线路长成为第2高频信号的波长的{n+(1/12)}；以及
第2线路，一端连接于所述第2开路残段的一端，且另一端连接于第3端子，当传送所述第2高频信号时，线路长成为所述第2高频信号的波长的{(m/4)}。
9.根据权利要求8所述的高频半导体集成电路，其特征在于：
所述第1开路残段在所述第1高频信号的三次谐波的频率时使所述第1线路的一端为短路状态，
所述第2开路残段在所述第2高频信号的三次谐波的频率时使所述第2线路的一端为短路状态。
10.根据权利要求8所述的高频半导体集成电路，其特征在于：
所述第1及第2开路残段为微带传输线路及共平面带状线路中的任一种。
11.根据权利要求8所述的高频半导体集成电路，其特征在于包括：
第3晶体管，一端连接于所述第1端子，且另一端设定为接地电位，对控制端子输入所述第2控制信号；以及
第4晶体管，一端连接于所述第2线路的另一端，且另一端设定为所述接地电位，对控制端子输入所述第1控制信号。
12.一种高频半导体集成电路，其特征在于包括：
第1晶体管，对控制端子输入第1高频信号，从一端输出将所述第1高频信号放大的放大信号，另一端连接于接地电位；
第1线路，一端连接于所述第1晶体管的一端，当传送所述放大信号时，线路长成为所述放大信号的波长的{n+(1/6)}，其中，n为零或1以上的整数；
第1谐振电路，一端连接于所述第1线路的另一端，且另一端连接于所述接地电位；以及
第2线路，一端连接于所述第1线路的另一端，且另一端连接于电源，当传送所述放大信号时，线路长成为所述放大信号的波长的{n+(1/12)}。
13.根据权利要求12所述的高频半导体集成电路，其特征在于：
所述第1谐振电路在所述放大信号的二次谐波以下的频率时特性阻抗被设定为大致无限大，且在所述放大信号的三次谐波的频率时特性阻抗被设定为大致零。
14.根据权利要求12所述的高频半导体集成电路，其特征在于：
所述第1谐振电路具有串联连接的电感器与电容器。
15.根据权利要求12所述的高频半导体集成电路，其特征在于：
包括设置在所述第1晶体管的一端与输出端子之间的匹配电路。
16.根据权利要求12所述的高频半导体集成电路，其特征在于：
所述高频半导体集成电路为高频功率放大电路。
CN201510556146.9A 2015-02-26 2015-09-02 高频半导体集成电路 Pending CN105932991A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015036619A JP2016158216A (ja) 2015-02-26 2015-02-26 高周波半導体集積回路
JP2015-036619 2015-02-26

Publications (1)

Publication Number Publication Date
CN105932991A true CN105932991A (zh) 2016-09-07

Family

ID=56799734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556146.9A Pending CN105932991A (zh) 2015-02-26 2015-09-02 高频半导体集成电路

Country Status (4)

Country Link
US (1) US20160254791A1 (zh)
JP (1) JP2016158216A (zh)
CN (1) CN105932991A (zh)
TW (1) TW201631747A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109558699A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 一种获取高频应用电阻模型电压系数的方法及系统
CN110350874A (zh) * 2019-07-09 2019-10-18 电子科技大学 一种具有谐波抑制能力的微带功率放大器
CN113285697A (zh) * 2021-05-31 2021-08-20 电子科技大学 一种匹配可重构的超宽带单刀多掷射频开关

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056901B2 (en) * 2016-02-11 2018-08-21 Skyworks Solutions, Inc. Impedance control in radio-frequency switches
CN109245735B (zh) * 2018-10-18 2023-10-27 成都嘉纳海威科技有限责任公司 一种基于二次谐波注入技术的高效率j类堆叠功率放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099201A (zh) * 1993-04-30 1995-02-22 阿鲁普斯电气株式会社 高频放大器
JPH07245501A (ja) * 1994-03-04 1995-09-19 Nec Corp 高周波用バイアスチョーク回路
US20040041634A1 (en) * 2002-08-30 2004-03-04 Kabushiki Kaisha Toshiba High-frequency power amplifier
CN1578125A (zh) * 2003-06-26 2005-02-09 松下电器产业株式会社 功率放大器、功率分配器及功率合并器
CN101517892A (zh) * 2006-08-08 2009-08-26 国立大学法人电气通信大学 高次谐波处理电路以及使用了它的放大电路
CN101542897A (zh) * 2006-11-30 2009-09-23 三菱电机株式会社 高频放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099201A (zh) * 1993-04-30 1995-02-22 阿鲁普斯电气株式会社 高频放大器
JPH07245501A (ja) * 1994-03-04 1995-09-19 Nec Corp 高周波用バイアスチョーク回路
US20040041634A1 (en) * 2002-08-30 2004-03-04 Kabushiki Kaisha Toshiba High-frequency power amplifier
JP2004096379A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 高周波電力増幅器
CN1578125A (zh) * 2003-06-26 2005-02-09 松下电器产业株式会社 功率放大器、功率分配器及功率合并器
CN101517892A (zh) * 2006-08-08 2009-08-26 国立大学法人电气通信大学 高次谐波处理电路以及使用了它的放大电路
CN101542897A (zh) * 2006-11-30 2009-09-23 三菱电机株式会社 高频放大器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109558699A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 一种获取高频应用电阻模型电压系数的方法及系统
CN110350874A (zh) * 2019-07-09 2019-10-18 电子科技大学 一种具有谐波抑制能力的微带功率放大器
CN113285697A (zh) * 2021-05-31 2021-08-20 电子科技大学 一种匹配可重构的超宽带单刀多掷射频开关

Also Published As

Publication number Publication date
JP2016158216A (ja) 2016-09-01
TW201631747A (zh) 2016-09-01
US20160254791A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
EP3457577B1 (en) Method to build asymmetrical transmit/receive switch with 90 degrees impedance transformation section
CN106026952B (zh) 用于针对毫米波功率应用的共源共栅放大器拓扑结构的设备和方法
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
CN105932991A (zh) 高频半导体集成电路
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
CN110311630A (zh) 用于旁路低噪声放大器的系统和方法
CN104883143B (zh) 功率放大模块
CN104733809B (zh) 开关电路和半导体模块
US10505533B2 (en) Systems and methods to switch radio frequency signals for greater isolation
CN108063627A (zh) 射频收发开关
CN103580610B (zh) 多模功率放大器及相应的移动通信终端
CN105049015A (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN107681986A (zh) 适用于毫米波功率放大应用的中和自举共源共栅放大器
TWI632770B (zh) 用於單片微波積體電路的轉換器
CN108462477A (zh) 功率放大电路
CN105049016A (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
US20150381168A1 (en) High frequency switching circuit
CN111865283B (zh) 具有低泄漏电流和低插入损耗的高功率射频开关
CN111628759A (zh) 开关布置
CN205017288U (zh) 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关
CN105811947B (zh) 射频开关及多路输出选择器
US11190138B2 (en) Power amplifier circuit and power amplifier module
CN103095269B (zh) 开关
CN110995224A (zh) 一种具备收发切换和极化切换功能的开关结构
CN115189684A (zh) 一种高隔离的射频开关及其信号传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160907