DE112018007483T5 - Hochfrequenz-Leistungsverstärker - Google Patents
Hochfrequenz-Leistungsverstärker Download PDFInfo
- Publication number
- DE112018007483T5 DE112018007483T5 DE112018007483.8T DE112018007483T DE112018007483T5 DE 112018007483 T5 DE112018007483 T5 DE 112018007483T5 DE 112018007483 T DE112018007483 T DE 112018007483T DE 112018007483 T5 DE112018007483 T5 DE 112018007483T5
- Authority
- DE
- Germany
- Prior art keywords
- connection
- chip
- input
- power amplifier
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 15
- 239000000654 additive Substances 0.000 claims description 8
- 230000000996 additive effect Effects 0.000 claims description 8
- 230000006978 adaptation Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 description 17
- 238000010168 coupling process Methods 0.000 description 17
- 238000005859 coupling reaction Methods 0.000 description 17
- 101150016835 CPL1 gene Proteins 0.000 description 13
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 102220484866 C-type lectin domain family 4 member A_W21A_mutation Human genes 0.000 description 8
- 102220272829 rs752608224 Human genes 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- NRNCYVBFPDDJNE-UHFFFAOYSA-N pemoline Chemical compound O1C(N)=NC(=O)C1C1=CC=CC=C1 NRNCYVBFPDDJNE-UHFFFAOYSA-N 0.000 description 4
- 102220576001 Napsin-A_P25A_mutation Human genes 0.000 description 3
- 102220506793 Vitelline membrane outer layer protein 1 homolog_W25A_mutation Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100221836 Arabidopsis thaliana CPL3 gene Proteins 0.000 description 2
- 101100221838 Arabidopsis thaliana CPL5 gene Proteins 0.000 description 2
- 101100065702 Arabidopsis thaliana ETC3 gene Proteins 0.000 description 2
- 101000638180 Homo sapiens Transmembrane emp24 domain-containing protein 2 Proteins 0.000 description 2
- 102220498743 Negative regulator of P-body association_P23A_mutation Human genes 0.000 description 2
- 102220498740 Negative regulator of P-body association_P24A_mutation Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 102220397213 c.64C>G Human genes 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 1
- 101100221837 Arabidopsis thaliana CPL4 gene Proteins 0.000 description 1
- 101100536545 Arabidopsis thaliana TCL2 gene Proteins 0.000 description 1
- 102220465859 La-related protein 4_W22A_mutation Human genes 0.000 description 1
- 102220578458 Suppressor of fused homolog_W23A_mutation Human genes 0.000 description 1
- 102220470370 Thymosin beta-10_W24A_mutation Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/534—Transformer coupled at the input of an amplifier
Abstract
Die vorliegende Erfindung betrifft einen Hochfrequenz-Leistungsverstärker, in welchem hauptsächlich ein Verstärkungs-GaN-Chip und ein GaAs-Chip, welcher eine darauf ausgebildete Voranpassungsschaltung für Vorgenannten aufweist, mittels Drähten auf einer identischen Metallplatte verbunden sind. Der Hochfrequenz-Leistungsverstärker gemäß der vorliegenden Erfindung ist mit einem Koppler bereitgestellt, welcher eine Gegeninduktivität einer subtraktiven Polarität auf dem GaAs-Chip aufweist, wodurch es ermöglicht wird: eine Gegeninduktivität zwischen benachbarten Drähten aufzuheben; eine Ausbreitung einer Impedanz einer zweiten Harmonischen bezüglich einer Frequenz zu reduzieren, wenn ein Signal von einem Gate-Anschluss des GaAs-Chips betrachtet wird; und einen hohen Wirkungsgrad des Leistungsverstärkers in einem gewünschten Grundwellenband aufrechtzuerhalten.
Description
- Gebiet
- Die vorliegende Erfindung betrifft einen Hochfrequenz-Leistungsverstärker, in welchem hauptsächlich ein Verstärkungstransistor unter Verwendung eines GaN-HEMT und ein GaAs-Halbleiter, welcher eine darauf ausgebildete Voranpassungsschaltung für den Vorgenannten aufweist, mittels Drähten auf einer identischen Metallplatte verbunden sind.
- Hintergrund
- In den vergangenen Jahren wurde ein Hochfrequenz-Leistungsverstärker, welcher einen GaN-Transistor mit hoher Elektronenbeweglichkeit (HEMT) verwendet, der mit einer höheren Versorgungsspannung betrieben werden kann, als ein herkömmlicher GaAs-Transistor oder ein Si-LDMOS-Transistor, durch Verwendung des Merkmals einer breiten Bandlücke auch in einem Verbrauchersektor zunehmend eingesetzt. Eines der Hauptanwendungsgebiete davon ist das eines Hochfrequenz-Leistungsverstärkers, welcher für eine Mobiltelefonbasisstation eingesetzt wird. Da er in den meisten Fällen eine Betriebsfrequenz von ungefähr 1 bis 5 GHz aufweist und normalerweise mit einer hohen Versorgungsspannung von 28 bis 50 V betrieben werden kann, kann dieselbe Ausgangsleistung realisiert werden, indem ein Transistor mit einer geringeren Gate-Breite im Vergleich zu herkömmlichen GaAs- und Si-Transistoren verwendet wird. Eine geringere Gate-Breite führt zu einer Reduzierung eines Verlustes bei einer Impedanzanpassung bis 50 Ω, was der Standardimpedanz entspricht, und zu einer Reduzierung eines Verlustes bei einer Leistungsverteilung / -synthese. Daher weist der Hochfrequenz-Leistungsverstärker unter Verwendung eines GaN-HEMT ein Merkmal dahingehend auf, dass er mit einer hohen Verstärkung und einem hohen Wirkungsgrad betrieben werden kann, im Vergleich zu einem Verstärker unter Verwendung eines GaAs- oder eines Si-Transistors (siehe zum Beispiel NPL 1).
- Stand der Technik
- Patentliteratur
-
- [PTL 1]
JP 2007-60616 A - [PTL 2]
JP-T 2004-523172 - Nicht-Patentliteratur
- [NPL 1] 2016 Proceedings of the 46th European Microwave Conference, Seiten 572-575, „A 83-W, 51% GaN HEMT Doherty Power Amplifier for 3.5-GHz-Band LTE Base Stations“
- Zusammenfassung
- Technisches Problem
- In PTL 1, PTL 2, und NPL 1 sind typische Beispiele eines Packungsproduktes eines GaN-HEMT gezeigt, welcher in einem Leistungsverstärker für eine Mobiltelefonbasisstation eingesetzt wird. In
9 ist eine Draufsicht auf ein Packungsbeispiel in einer Packung eines in NPL 1 beschriebenen Verstärkers einer ersten Stufe, welcher einen GaN-HEMT verwendet, gezeigt; und in10 ist eine Ansicht derselben Packung gezeigt, wie sie von einer Seite gesehen wird.11 zeigt eine detaillierte montierte Ansicht umfassend die Layouts eines GaN-Chips (T1 ) und eines GaAs-Chips (P1 ); und12 zeigt ein Ersatzschaltbild eines Teils eines Pfades in11 . Hier ist der GaN-ChipT1 aus einer Mehrzahl von Teilen von GaN-Transistorzellen mit hoher Elektronenbeweglichkeit (HEMT) aufgebaut, und der GaAs-ChipP1 spielt eine Rolle als eine Voranpassung, in welcher eine geringe Eingangsimpedanz des GaN-HEMT in eine etwas höhere Impedanz konvertiert wird und eine Rolle zum Aufrechterhalten der Stabilität des gesamten Leistungsverstärkers. - In
9 kennzeichnet das BezugszeichenT1 einen GaN-HEMT-Chip; das BezugszeichenP1 kennzeichnet einen Voranpassungs-GaAs-Chip; und das Bezugszeichen10 kennzeichnet einen Eingangsanschluss, welcher auch als Gate-Bias-Anschluss dient. Bezugszeichen14 kennzeichnet einen Ausgangsanschluss, welcher auch als Drain-Bias-Anschluss dient. Das Bezugszeichen12 kennzeichnet eine Seitenwand einer Keramikpackung und eine Metallplatte zur Wärmeableitung. Die Bezugszeichen W11 bis W15 kennzeichnen Drähte zum Verbinden eines Eingangsanschlusses10 und des GaN-ChipsP1 ; die BezugszeichenW21 bisW30 kennzeichnen Drähte zum Verbinden des GaAs-ChipsP1 und der Gate-Elektroden-Pads des GaN-ChipsT1 ; und die BezugszeichenW31 bisW35 kennzeichnen Drähte zum Verbinden von Elektroden-Pads des GaN-ChipsT1 und des Ausgangsanschlusses14 . - In
10 kennzeichnet das Bezugszeichen12a eine Metallplatte, welche im GaN-ChipT1 erzeugte Wärme an einen unteren Teil der Packung ableitet und dient darüber hinaus als eine Masse; das Bezugszeichen12b kennzeichnet einen Isolator zum elektrischen Isolieren der Anschlüsse10 und14 von der Metallplatte12a ; und das Bezugszeichen12c kennzeichnet die Seitenwand der Packung und eine Oberseitenabdeckung. - In
11 sind die DrähteW21A ,W21B bisW25A , und W25B zum Verbinden des GaAs-ChipsP1 und des GaN-ChipsT1 durch fünf Drähte vonW21 bisW25 zur Vereinfachung in8 gezeigt; in einem tatsächlichen Layout sind diese jedoch in vielen Fällen durch zwei Drähte von jeweils A und B ausgebildet, wie in9 gezeigt. Dies leitet sich ab, da es zum Betreiben des Leistungsverstärkers mit einem hohen Wirkungsgrad effektiv ist, nicht nur eine Impedanz einer Grundwelle, sondern auch eine Impedanz einer zweiten Harmonischen hinsichtlich der Impedanzen zu optimieren, welche von den Gate-Elektroden-PadsP31 bisP35 der GaN-HEMT-Zellen, welche mittelsF1 bis F5 gekennzeichnet sind, in eine Richtung des Eingangsanschlusses10 betrachtet werden. - Für diese Optimierung ist es bei der Design-Optimierung einfacher, eine Aufteilung in einen Pfad einer Grundwelle (zum Beispiel ein Weg von
W21A ) und in einen Pfad einer zweiten Harmonischen (zum Beispiel ein Weg vonW21B ) durchzuführen; und daher sind Pads auf dem GaAs-ChipP1 in11 ebenfalls in PadsP21A ,P21B bisP25A , undP25B aufgeteilt, so dass diese mitW21A ,W21B bisW25A , und W25B korrespondieren. Bezugszeichen VH 11 und VH 21 kennzeichnen VIA-Löcher, welche jeweils auf dem GaAs-ChipP1 und dem GaN-ChipT1 ausgebildet sind; welche jeweils eine Masseelektrode auf einer Rückseite des Chips und ein Massemetall auf einer Vorderseite des Chips verbinden. Obwohl VIA-Löcher nicht an allen Positionen mittels Bezugszeichen gekennzeichnet sind, um eine Komplexität der Figur zu vermeiden, kennzeichnen Kreise derselben Form VIA-Löcher. - Zusätzlich kennzeichnet das Bezugszeichen
PP ein Eingangs-Pad des GaAs-ChipsP1 ; das BezugszeichenTT kennzeichnet das Drain-Elektroden-Pad des GaN-ChipsT1 . Zusätzlich kennzeichnen die BezugszeichenIN1 bisIN5 jeweils einen Verbindungspunkt der jeweiligen Drähte W11 bis W15 mit dem Eingangs-Pad10 ; und die BezugszeichenOUT1 bisOUT5 kennzeichnen jeweils einen Verbindungspunkt der jeweiligen DrähteW31 bisW35 mit dem Ausgangs-Pad14 . - Eine Ersatzschaltung in
12 gibt eine Ersatzschaltung eines Pfades von den VerbindungspunktenIN1 bisOUT1 in11 an. In12 zeigen die Bezugszeichen Lw11,Lw21A ,Lw21B , und Lw31 jeweils eine Induktivität, welche durch die jeweiligen Drähte W11,W21A ,W21B , undW31 in11 ausgebildet ist. Ein WiderstandR11 und ein KondensatorC11 bilden eine Stabilisierungsschaltung aus; die InduktivitätLw21A und ein Kondensator C21 bilden eine Voranpassungsschaltung für eine Grundwelle aus; und die InduktivitätLw21B und ein KondensatorC31 bilden einen Kurzschluss für eine zweite Harmonische aus. Durch diesen Kurzschluss für die zweite Harmonische kann ein Wirkungsgrad im Leistungsverstärkungsbetrieb des GaN-HEMTF1 im Vergleich mit einem Fall verbessert werden, in dem der Kurzschluss für die zweite Harmonische nicht bereitgestellt ist. Der WiderstandR11 und die KondensatorenC11 bisC31 , welche in12 gezeigt sind, korrespondieren mit Bezugszeichen, welche auf dem Chip-Layout in11 angegeben sind. -
13 zeigt ein Beispiel der Simulation des Drain-Wirkungsgrades des Leistungsverstärkers durch einen Pfad vonIN1 zuOUT1 bei einer Veränderung einer Reflexionsphase in einem Zustand, in dem der Betrag eines Reflexionskoeffizienten der Impedanz der zweiten Harmonischen, welche vom Gate-Elektroden-PadP31 des GaN-HEMT (F1 ) in eine Richtung des VerbindungspunktesIN1 betrachtet wird, als ungefähr 1 angenommen wird (Totalreflexion). In der Simulation werden der Betrag und die Phase des Reflexionskoeffizienten idealerweise im Gate-Elektroden-PadP31 verändert, und daher sind die InduktivitätLw21B und der Kondensator C3 in12 nicht enthalten. Wie in13 gezeigt, wird der Drain-Wirkungsgrad des Verstärkers durch die Reflexionsphase der zweiten Harmonischen verändert, und ein maximaler Wert ist bei ungefähr 180° gezeigt. -
14 zeigt ein Beispiel der Ortskurve der Impedanz, welche vom Gate-Elektroden-PadP31 in die Richtung des VerbindungspunktesIN1 in der Ersatzschaltung in12 gesehen wird. Es ist ersichtlich, dass sich die Impedanz in einem Grundwellenband fl bis fh (fc ist eine Mittenfrequenz) an beinahe einem Punkt konzentriert, während sich die Ortskurve der Impedanz im Band der zweiten Harmonischen (2fl bis 2fh; 2fc ist eine Mittenfrequenz) signifikant ausbreitet. Diese Ausbreitung liegt außerhalb eines Bereichs, in welchem ein in13 gezeigter maximaler Wirkungsgrad bei 170° bis 190° erzielt werden kann; und es besteht ein Problem hinsichtlich einer Unfähigkeit, einen Betrieb mit einem hohen Wirkungsgrad über ein Zielband auszuführen. - Mittel zur Lösung der Probleme
- Gemäß einer vorliegenden Erfindung umfasst ein Hochfrequenz-Leistungsverstärker einen Feldeffekttransistor (
F1 ), welcher einen Gate-Anschluss (P31 ), einen Source-Anschluss, und einen Drain-Anschluss (TT ) aufweist, wobei der Feldeffekttransistor zur Verstärkung eines Hochfrequenz-Grundwellensignals eingesetzt wird, einen ersten Halbleiter-Chip (T1 ), auf welchem der Feldeffekttransistor (F1 ) ausgebildet ist, eine Voranpassungsschaltung, welche einen ersten Eingangsanschluss (PP ) und einen ersten Ausgangsanschluss (N11 ) zum eingangsseitigen Anpassen der Grundwelle des Feldeffekttransistors (F1 ) umfasst, einen Kurzschlusskondensator (C31 ) für eine zweite Harmonische umfassend einen eingangsseitigen Kurzschluss (N12 ) für die zweite Harmonische des Feldeffekttransistors, einen ersten Koppler (CPL1 ) umfassend einen zweiten Eingangsanschluss (derselbe Teil wieN11 ), welcher mit dem ersten Ausgangsanschluss (N11 ) verbunden ist, einen dritten Eingangsanschluss (derselbe Teil wieN12 ), welcher mit dem eingangsseitigen Kurzschlussanschluss (N12 ) für die zweite Harmonische verbunden ist, einen zweiten Ausgangsanschluss (P21A ), durch welchen ein Signal vom zweiten Eingangsanschluss ausgegeben wird, und einen dritten Ausgangsanschluss (P21B ), durch welchen ein Signal vom dritten Eingangsanschluss ausgegeben wird, wobei der Koppler eine Gegeninduktivität einer subtraktiven Polarität aufweist, wenn Signale gleichzeitig vom zweiten Eingangsanschluss und vom dritten Eingangsanschluss eingespeist werden, einen zweiten Halbleiter-Chip (P1 ), auf welchem die Voranpassungsschaltung, der Kurzschlusskondensator für die zweite Harmonische, und der Koppler ausgebildet sind, einen ersten Draht (W21A ), welcher den zweiten Ausgangsanschluss und den Gate-Anschluss verbindet, und einen zweiten Draht (W21B ), welcher den dritten Ausgangsanschluss und den Gate-Anschluss verbindet und eine Gegeninduktivität einer additiven Polarität mit dem ersten Draht aufweist. - Vorteilhafte Effekte der Erfindung
- Der Hochfrequenz-Leistungsverstärker gemäß der vorliegenden Erfindung kann, wenn der Verstärkungstransistor unter Verwendung des GaN-HEMT und der GaAs-Halbleiter, welcher eine darauf ausgebildete Voranpassungsschaltung für Vorgenannten aufweist, hauptsächlich mittels Drähten auf einer identischen Metallplatte verbunden sind, die Ausbreitung der Impedanz der zweiten Harmonischen bezüglich des Grundwellenbandes reduzieren bei einer Betrachtung vom GaN-HEMT-Gate-Elektroden-Pad in der Richtung des Eingangsanschlusses; wodurch ein Effekt erzielt wird, dass ein Betrieb mit einem hohen Wirkungsgrad innerhalb des Grundwellenbandes ermöglicht wird.
- Figurenliste
-
-
1 ist eine Schaltungskonfiguration eines Voranpassungsteils eines Hochfrequenz-Leistungsverstärkers gemäß einer ersten Ausführungsform. -
2 ist eine Packungsansicht, welche die Layouts und Drähte des Voranpassungsteils und einen GaN-HEMT-Teil des Hochfrequenz-Leistungsverstärkers gemäß der ersten Ausführungsform beinhaltet. -
3 ist eine vergrößerte Ansicht des Layouts des Kopplerteils, welcher in der Voranpassungsschaltung eines Hochfrequenz-Leistungsverstärkers gemäß der ersten Ausführungsform bereitgestellt ist. -
4 sind Simulationsergebnisse einer Stromkomponente einer Grundwelle und einer Stromkomponente einer zweiten Harmonischen, welche durch die Induktivität gemäß der ersten Ausführungsform fließen. -
5 sind Simulationsergebnisse einer Stromkomponente einer Grundwelle und einer Stromkomponente einer zweiten Harmonischen, welche durch die Induktivität in10 fließen, zu Vergleichszwecken mit der ersten Ausführungsform. -
6 zeigt die Ortskurve der Impedanz, wenn die Signalquelle vom Gate-Elektroden-Pad des GaN-HEMT des Hochfrequenz-Leistungsverstärkers gemäß der ersten Ausführungsform betrachtet wird. -
7 zeigt eine Schaltungskonfiguration eines Voranpassungsteils eines Hochfrequenz-Leistungsverstärkers gemäß einer zweiten Ausführungsform. -
8 ist eine vergrößerte Ansicht des Layouts des Voranpassungsteils des Hochfrequenz-Leistungsverstärkers gemäß der zweiten Ausführungsform. -
9 ist eine Draufsicht eines Layout-Beispiels in einer Packung eines Verstärkers einer ersten Stufe, welcher einen herkömmlichen GaN-HEMT verwendet. -
10 ist eine Ansicht der Packung aus9 von einer Seite betrachtet. -
11 ist eine Packungsansicht, welche ein Layout eines Voranpassungsteils und eines GaN-HEMT-Teils des herkömmlichen Hochfrequenz-Leistungsverstärkers und Drähte beinhaltet. -
12 zeigt ein Schaltbild des Voranpassungsteils des herkömmlichen Hochfrequenz-Leistungsverstärkers. -
13 zeigt ein Beispiel einer Simulation des Drain-Wirkungsgrades des Leistungsverstärkers durch einen Pfad vonIN1 zuOUT1 bei einer Veränderung einer Reflexionsphase in einem Zustand, in dem der Betrag eines Reflexionskoeffizienten der Impedanz der zweiten Harmonischen, welche vom Gate-Elektroden-PadP31 des GaN-HEMT (F1 ) in12 in eine Richtung des VerbindungspunktesIN1 betrachtet wird, als ungefähr 1 (Totalreflexion) angenommen wird. -
14 zeigt die Ortskurve einer Impedanz, wenn eine Signalquellenseite vom Gate-Elektroden-Pad des GaN-HEMT des Hochfrequenz-Leistungsverstärkers aus12 betrachtet wird. - Beschreibung der Ausführungsformen
- Ein Hochfrequenz-Leistungsverstärker gemäß Ausführungsformen der vorliegenden Erfindung wird mit Bezug zu den Figuren beschrieben. Umfassend bereits beschriebene Figuren, sind identische oder korrespondierende Komponenten durch identische Bezugszeichen gekennzeichnet und wiederholte Beschreibungen können ausgelassen sein. Nachfolgend wird eine Beschreibung unter beispielhafter Verwendung eines Hochfrequenz-Leistungsverstärkers abgegeben, in welchem ein Verstärkungstransistor unter Verwendung eines GaN-HEMT und ein GaAs-Halbleiter, welcher darauf eine Voranpassungsschaltung für Vorgenannten aufweist, mittels Drähten verbunden sind.
- Erste Ausführungsform
- Beschreibung der Konfiguration
-
1 zeigt eine Schaltungskonfiguration eines Voranpassungsteils eines Hochfrequenz-Leistungsverstärkers gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Ein signifikanter Unterschied zu der in11 , welche vorher beschrieben wurde, ist der, dass ein KopplerCPL1 , welcher aus den InduktivitätenLc1A undLc1B aufgebaut ist, die eine Gegeninduktivität einer gegenseitigen subtraktiven Polarität aufweisen, vor den InduktivitätenLw21A undLw21B bereitgestellt ist, das heißt, auf einer unmittelbar linken Seite der PadsP21A undP21B von DrähtenW21A undW21B , auf einem GaAs-ChipP1 . -
2 ist eine Packungsansicht, welche die Layouts und Drähte des Voranpassungsteils und eines GaN-HEMT-Teils des Hochfrequenz-Leistungsverstärkers gemäß der ersten Ausführungsform beinhaltet. KopplerCPL1 bisCPL5 , welche Besonderheiten der vorliegenden Erfindung sind, sind jeweils in Pfaden vonIN1 zuOUT1 , vonIN2 zuOUT2 , vonIN3 zuOUT3 , vonIN4 zuOUT4 , und vonIN5 zuOUT 5 bereitgestellt. Ihre Positionen sind derart angeordnet, dass sie jeweils neben den PadsP21A undP21B ,P22A undP22B ,P23A undP23B ,P24A undP24B , undP25A undP25B auf dem GaAs-ChipP1 liegen, so dass eine Zunahme der Größe des GaAs-ChipsP1 minimiert wird. -
3 ist eine vergrößerte Ansicht des Layouts des KopplerteilsCPL1 . Der KopplerCPL1 setzt sich aus parallel angeordneten Übertragungsleitungen (hier Mikrostreifenleitungen) TRL21A und TRL21 B zusammen; und die Übertragungsleitung TRL21B, welche mit dem PadP21A verbunden ist, ist mit einem Kondensator C3 verbunden und die Übertragungsleitung TRL21A, welche mit dem PadP21B verbunden ist, ist mit den Kondensatoren C1 und C2 verbunden, so dass die elektromagnetische Kopplung eine subtraktive Polarität aufweist. - Beschreibung des Betriebs
- Zunächst wird ein Faktor des Problems beschrieben, dass sich die Ortskurve der Impedanz eines Bandes einer zweiten Harmonischen ausbreitet. Wie in einer Layout-Ansicht in
11 und einer Ersatzschaltung in12 gezeigt, liegt eine Mehrzahl von Drähten (W21A bisW25B ), welche zwischen dem GaAs-ChipP1 und dem GaN-ChipT1 verbinden, benachbart und parallel zueinander. Aufgrund dieser Nähe und Parallelität wird eine elektromagnetische Kopplung zwischen benachbarten Drähten erzeugt. Diese Kopplung weist eine Gegeninduktivität einer additiven Polarität auf, wie anhand der Punkte ersichtlich ist, mit welchen die InduktivitätenLw21A undLw21B in12 gekennzeichnet sind. Die InduktivitätLw21A ist jedoch mit einer Grundwellen-Voranpassung verbunden undLw21B ist mit einem Kurzschluss für eine zweite Harmonische verbunden. Daher sind die Frequenzen fließender Ströme dem Anschein nach unterschiedlich und daher scheint kein direkter Einfluss zu bestehen. Hier bezieht sich der Kurzschluss idealerweise auf 0 Ω; es soll jedoch darauf hingewiesen werden, dass selbst eine Impedanz der zweiten Harmonischen, welche einem Fünftel im Vergleich zu einer Impedanz einer Grundwelle entspricht, in der Praxis kein Problem darstellt. -
4 sind Simulationsergebnisse einer Stromkomponente der Grundwelle und einer Stromkomponente der zweiten Harmonischen, welche durch die InduktivitätLw21A aus einer Schaltung in12 fließen. In der Schaltung in12 zum Beispiel, in welcher eine Grundwellenmittenfrequenz auf 2,6 GHz festgelegt ist, entsprechen die Stromkomponente der Grundwelle und die Stromkomponente der zweiten Harmonischen, welche durch die InduktivitätLw21A fließen, jeweils 0,7 und 0,12; die Stromkomponente der zweiten Harmonischen, welche in etwa so groß wie 17 % der Stromkomponente der Grundwelle ist, fließt durch die InduktivitätLw21A . Infolgedessen wird festgestellt, dass die Stromkomponenten der zweiten Harmonischen, welche durch die InduktivitätenLw21A undLw21B fließen, mit gegenseitig additiven Polaritäten addiert werden, wodurch eine Veränderung der Impedanz der zweiten Harmonischen erhöht wird. - Unter Berücksichtigung, dass die Stromkomponente der zweiten Harmonischen demnach auch durch den Voranpassungspfad der Grundwelle fließt, ist der Koppler
CPL1 , welcher eine subtraktive Polarität aufweist, mit den InduktivitätenLw21A undLw21B verbunden, welche in1 eine positive Polarität aufweisen. Durch ein geeignetes Festlegen einer Gegeninduktivität einer subtraktiven Polarität im KopplerCPL1 , kann die Induktivität der zweiten Harmonischen, welche aufgrund der additiven Polarität der InduktivitätenLw21A undLw21B effektiv erhöht wird, durch den KopplerCPL1 effektiv aufgehoben werden, welcher die Gegeninduktivität einer subtraktiven Polarität aufweist, wodurch das Verhindern einer Zunahme der Induktivität des Stroms der zweiten Harmonischen, welcher durchLw21A und Lw21 B fließt, ermöglicht wird. -
6 zeigt ein Beispiel für die Ortskurve der Impedanz vom Gate-Elektroden-PadP31 in der Richtung des VerbindungspunktesIN1 in1 betrachtet. Es ist ersichtlich, dass nicht nur die Impedanz in einem Grundwellenband fl bis fh (fc ist eine Mittenfrequenz) in annähernd einem Punkt konzentriert ist, sondern dass auch die Ausbreitung der Ortskurve der Impedanz im Band der zweiten Harmonischen (2fl bis 2fh; 2fc ist eine Mittenfrequenz) im Vergleich mit14 deutlich reduziert ist. - In PTL 2 ist ein Beispiel beschrieben, in welchem eine Zunahme einer Induktivität eines Drahtes für eine Grundwellenanpassung durch einen zurückgefalteten Draht aufgehoben wird. Demgegenüber ist die vorliegende Erfindung dahingehend unterschiedlich, dass zum Aufheben einer Gegeninduktivität einer additiven Polarität bezüglich der zweiten Harmonischen ein Koppler auf einem Chip ausgebildet ist, welcher eine Gegeninduktivität einer subtraktiven Polarität aufweist. Durch Ausbilden des Kopplers auf einem Chip wird ein solcher Effekt erzielt, dass ein Wert der Gegeninduktivität einer subtraktiven Polarität bezüglich einer zweiten Harmonischen durch ein Layout in geeigneter Weise festgelegt werden kann, ohne zum Beispiel eine Einschränkung hinsichtlich einer Drahtlänge zu erfahren.
- Effekte der ersten Ausführungsform
- Durch das oben beschriebene Bereitstellen des Kopplers
CPL1 , welcher eine Gegeninduktivität einer subtraktiven Polarität gemäß der ersten Ausführungsform aufweist, auf dem GaAs-ChipP1 , kann die Ausbreitung der Impedanz der zweiten Harmonischen reduziert werden und ein hoher Wirkungsgrad des Leistungsverstärkers in einem gewünschten Grundwellenband kann aufrechterhalten werden. - Obwohl der Koppler, welcher eine Gegeninduktivität einer subtraktiven Polarität aufweist, in den in
1 und2 gezeigten Beispielen auf dem GaAs-ChipP1 ausgebildet ist, ist es lediglich erforderlich, dass die Einflüsse der additiven Polarität der InduktivitätenLw21A undLw21B aufgehoben werden, und daher kann durch Bereitstellen des KopplersCPL1 auf dem GaN-Chip 1, das heißt, zwischen rechten Enden vonLw21A undLw21B und dem Gate-Elektroden-PadP31 , der Effekt zur Reduzierung der Ausbreitung der Impedanz der zweiten Harmonischen ebenfalls erzielt werden. Zusätzlich kann es möglich sein, dass der KopplerCPL1 unterteilt ist und sowohl auf dem GaAs-ChipP1 , als auch auf dem GaN-ChipT1 bereitgestellt ist. - Darüber hinaus wurde in
2 und3 eine Beschreibung unter Verwendung eines Beispiels des KopplersCPL1 abgegeben, welcher eine Randkopplung zwischen Mikrostreifenleitungen verwendet; in einem Fall jedoch, in dem eine Mehrschichtverdrahtung eingesetzt wird, kann der derselbe Effekt wie oben beschrieben selbst unter Verwendung einer Breitseitenkopplung erhalten werden, bei welcher Leitungen oben und unten angeordnet sind oder durch Verwendung einer Kopplung erhalten werden, welche Spiralinduktivitäten anstelle einfacher Mikrostreifenleitungen einsetzt. - Zweite Ausführungsform
-
7 zeigt eine Schaltungskonfiguration eines Voranpassungsteils eines Hochfrequenz-Leistungsverstärkers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung und zeigt eine Ersatzschaltung eines Teils, welcher mit den Pfaden vonIN2 zuOUT2 , vonIN3 zuOUT3 , und vonIN4 zuOUT4 in2 korrespondiert.8 ist eine vergrößerte Ansicht des Layouts des Voranpassungsteils gemäß der zweiten Ausführungsform. In7 und8 kennzeichnen die BezugszeichenR12 bis R14 Widerstände; die BezugszeichenC12 bisC14 ,C22 bisC24 , undC32 bisC34 kennzeichnen Kondensatoren; die BezugszeichenLw22A ,Lw22B ,Lw23A ,Lw23B ,Lw24A , undLw24B kennzeichnen Induktivitäten, welche jeweils mit Drähten W22A, W22B, W23A, W24A, und W24B korrespondieren, die in2 oder8 gezeigt sind. - Darüber hinaus sind ein Koppler
CPL2 , welcher aus den InduktivitätenLc2A undLc2B aufgebaut ist, ein KopplerCPL3 , welcher aus den InduktivitätenLc3A undLc3B aufgebaut ist, und ein KopplerCPL4 , welche aus den InduktivitätenLc4A undLc4B aufgebaut ist, Koppler, welche eine Gegeninduktivität einer subtraktiven Polarität aufweisen, die in der ersten Ausführungsform beschrieben ist. - In der ersten Ausführungsform ist ein Beispiel gezeigt, in welchem eine Zunahme einer Induktivität aufgrund einer elektromagnetischen Kopplung zwischen einem Voranpassungsdraht W2xA für eine Grundwelle und einem Kurzschlussdraht W2xB für eine zweite Harmonische in einem Pfad von INx bis OUTx (x=1 bis 5) durch einen Koppler CPLx reduziert wird.
- In der zweiten Ausführungsform ist ein Beispiel bereitgestellt, in welchem eine Zunahme einer Induktivität bezüglich einer elektromagnetischen Kopplung nicht nur mit einem Pfad, sondern auch einem nebeneinanderliegenden benachbarten Pfad aufgehoben wird.
8 ist ein konkretes Layout-Beispiel. - In
8 sind KopplerCPL3A undCPL3B Koppler, welcher dieselbe subtraktive Polarität wie in der ersten Ausführungsform aufweisen, die durchCPL3 in7 gezeigt sind. In8 sind zusätzlich zu diesen, KopplerCPL32 undCPL34 bereitgestellt. Der KopplerCPL32 ist ein Koppler zum Aufheben einer elektromagnetischen Kopplung zwischen der InduktivitätLw23A und der InduktivitätLw22B in einem benachbarten Pfad in7 . Darüber hinaus ist der KopplerCPL34 ein Koppler zum Aufheben einer elektromagnetischen Kopplung zwischen der InduktivitätLw23B und der InduktivitätLw24A in einem benachbarten Pfad in7 . Das Vorhandensein einer solchen magnetischen Kopplung von einem benachbarten Pfad kann anhand einer Tatsache verstanden werden, dass Signale mit einer identischen Phase durch benachbarte Drähte fließen, wie in2 und8 gezeigt. - Darüber hinaus kann, wie mit den in
8 gezeigten KopplernCPL32 undCPL34 , ein Einfluss der elektromagnetischen Kopplung von Drähten in benachbarten Pfaden ebenfalls aufgehoben werden und ein Ausmaß, bis zu welchem die Gegeninduktivität aufgehoben werden kann, kann in geeigneter Weise durch ein Layout-Design von Kopplern auf einem Chip festgelegt werden, welche sich von PTL 2 unterscheiden. - Effekte der zweiten Ausführungsform
- Durch das wie oben beschriebene Bereitstellen des Kopplers, welcher derart angeordnet ist, dass er die elektromagnetische Kopplung zwischen einem benachbarten anderen Pfad gemäß der zweiten Ausführungsform aufhebt, auf dem GaAs-Chip
P1 , kann die Ausbreitung der Impedanz der zweiten Harmonischen effektiver reduziert werden, als in der ersten Ausführungsform und ein hoher Wirkungsgrad des Leistungsverstärkers in einem gewünschten Grundwellenband kann aufrechterhalten werden. - Darüber hinaus, wie in der Beschreibung der ersten Ausführungsform erwähnt, kann durch Aufteilen eines Kopplers, welcher eine Gegeninduktivität einer subtraktiven Polarität aufweist und durch dessen Bereitstellung auf dem GaN-Chip
T1 oder dessen Bereitstellung sowohl auf dem GaAs-ChipP1 , als auch auf dem GaN-ChipT1 , derselbe Effekt ebenfalls erzielt werden. - Ferner wurde in
8 eine Beschreibung unter Verwendung eines Beispiels einer Nutzung einer Randkopplung zwischen Mikrostreifenleitungen abgegeben; in einem Fall jedoch, in dem eine Mehrschichtverdrahtung verwendet werden kann, kann derselbe Effekt wie oben beschrieben erzielt werden, selbst wenn eine Breitseitenkopplung verwendet wird, in welcher Leitungen oben und unten angeordnet sind oder ein Kopplung verwendet wird, welche Spiralinduktivitäten anstelle einfacher Mikrostreifenleitungen einsetzt. - Es sei darauf hingewiesen, dass obwohl die oben genannten Ausführungsformen unter Verwendung von Beispielen in einem Fall beschrieben wurden, in dem eine Verbindung zwischen dem GaN-HEMT und dessen Voranpassungsschaltung auf dem GaAs-Chip durch Drähte ausgeführt wird, der GaN-HEMT ein GaAs-HEMT oder ein GaAs-FET sein kann. Zum Ausbilden der Voranpassungsschaltung kann darüber hinaus ein beliebiger Halbleiterprozess angewendet werden, welcher in der Lage ist, Kondensatoren, Widerstände und Kopplungsleitungen auszubilden; und insbesondere in Anbetracht geringer Substratverlustcharakteristiken bei einer hohen Frequenz, ist es unnötig zu erwähnen, dass sie nicht nur auf einem GaN-Chip oder einem GaAs-Chip verfügbar ist, für welche ein Substrat mit hoher Beständigkeit verwendet werden kann, sondern auch auf einem Silizium auf Isolator- (SOI-) Chip, einem Silizium auf Saphir- (SOS-) Chip, oder oberhalb eines Integrierten-Passiven-Vorrichtungs- (IPD)- Chips, für welchen ein Halbleiterprozess auf einem Glassubtrat angewendet wird.
- Wenn darüber hinaus ein SOI-Chip als ein Substrat verwendet wird, auf welchem eine Voranpassungsschaltung ausgebildet ist, liegt ein spezifischer Widerstand des Substrats in einem Bereich von ungefähr 1 kΩ cm bis
10 kΩ cm und somit nimmt, im Vergleich zu einem GaN-HEMT-Prozess auf einem SiC-Substrat und einem spezifischen Widerstand von 1 Mcm auf einem GaAs-Substrat, ein Schaltungsverlust in einem leicht hochfrequenten Band zu, aber die Kosten können gering gehalten werden. Eine IPD unter Verwendung eines Glassubstrats kostet dasselbe wie ein SOI und ihr spezifischer Widerstand ist so hoch wie 1 Mcm. Die thermische Leitfähigkeit ist jedoch gering und daher nimmt ein Schaltungsverlust der Voranpassungsschaltung im Vergleich zum SiC-Substrat und zum GaAs-Substrat leicht zu, wenn eine Wärmeerzeugung in der Voranpassungsschaltung hoch ist. - Bezugszeichenliste
-
- T1:
- GaN-Chip
- P1:
- GaAs-Chip
- F1 - F5:
- GaN-HEMT
- 10:
- Eingangsanschluss
- 14:
- Ausgangsanschluss
- 12:
- Seitenwand der Keramikpackung, Metallplatte zur Wärmeableitung
- 12a:
- Metallplatte
- 12b:
- Isolator zum elektrischen Isolieren der Anschlüsse
10 und14 von der Metallplatte12a - 12c:
- Seitenwand der Packung, Oberseitenabdeckung
- W11 - W15:
- Drähte zum Verbinden des Eingangsanschlusses
10 mit dem GaAs-ChipP1 - W21 - W30:
- Drähte zum Verbinden des GaAs-Chips
P1 mit dem GaN-ChipT1 - W31 - W35:
- Drähte zum Verbinden von Drain-Elektroden-Pads des GaN-Chips
T1 mit dem Ausgangsanschluss14 - W21A, W21B - W25A, W25B:
- Draht zum Verbinden des GaAs-Chips
P1 mit dem GaN-ChipT1 - P31 - P35:
- Gate-Elektroden-Pad
- P21A, P21B, P22A, P22B, P23A, P23B, P24A, P24B, P25A, P25B:
- Pads auf dem GaAs-Chip für den mit dem GaN-Chip verbunden Draht
- VH11, VH21:
- VIA-Löcher
- PP:
- Eingangs-Pad des GaAs-Chips
P1 - TT:
- Drain-Elektroden-Pad des GaN-Chips
T1 - IN1 - IN5:
- Verbindungspunkte der Drähte
W11 - W15 mit dem Eingangs-Pad10 - OUT1 - OUT5:
- Verbindungspunkte der Drähte
W31 - W35 mit dem Ausgangs-Pad14 - R11 - R13:
- Widerstand
- C11 - C31, C21 - C34, C31 - C34, C41 - C44:
- Kondensator
- Lw21A, Lw21B, Lw22A, Lw22B, Lw23A, Lw23B, Lw24A, Lw24B, Lw25A, Lw25A:
- Induktivität des Drahtes
- Lc1A, Lc1B, Lc2A, Lc2B, Lc3A, Lc3B, Lc4A, Lc4B:
- Induktivität des Kopplers
- CPL1 - CPL5, CPL3A, CPL3B, CPL32, CPL34:
- Auf dem Chip ausgebildeter Koppler, welcher eine Gegeninduktivität einer subtraktiven Polarität aufweist
- N11:
- Verbindungspunkt der Grundwellen-Voranpassung mit dem Koppler
- N12:
- Verbindungspunkt eines Kurzschlusskondensators
C31 der zweiten Harmonischen mit dem Koppler - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 2007060616 A [0002]
- JP 2004523172 T [0002]
Claims (10)
- Hochfrequenz-Leistungsverstärker aufweisend: • einen Feldeffekttransistor aufweisend einen Gate-Anschluss, einen Source-Anschluss, und einen Drain-Anschluss, wobei der Feldeffekttransistor zum Verstärken eines Hochfrequenz-Grundwellensignals vorgesehen ist; • einen ersten Halbleiter-Chip, auf welchem der Feldeffekttransistor ausgebildet ist; • eine Voranpassungsschaltung, welche einen ersten Eingangsanschluss und einen ersten Ausgangsanschluss zur eingangsseitigen Grundwellenanpassung des Feldeffekttransistors beinhaltet; • einen Kurzschlusskondensator für die zweite Harmonische, welcher einen eingangsseitigen Kurzschlussanschluss für die zweite Harmonische des Feldeffekttransistors aufweist; • einen Koppler aufweisend einen zweiten Eingangsanschluss, welcher mit dem ersten Ausgangsanschluss verbunden ist, einen dritten Eingangsanschluss, welcher mit dem eingangsseitigen Kurzschlussanschluss der zweiten Harmonischen verbunden ist, einen zweiten Ausgangsanschluss, durch welchen ein Signal vom zweiten Eingangsanschluss ausgegeben wird, und einen dritten Ausgangsanschluss, durch welchen ein Signal vom dritten Eingangsanschluss ausgegeben wird, wobei der Koppler eine Gegeninduktivität einer subtraktiven Polarität aufweist, wenn Signale gleichzeitig vom zweiten Eingangsanschluss und vom dritten Eingangsanschluss eingespeist werden; • einen zweiten Halbleiter-Chip, auf welchem die Voranpassungsschaltung, der Kurzschlusskondensator für die zweite Harmonische, und der Koppler ausgebildet sind; • einen ersten Draht, welcher den zweiten Ausgangsanschluss und den Gate-Anschluss verbindet; und • einen zweiten Draht, welcher den dritten Ausgangsanschluss und den Gate-Anschluss verbindet und eine Gegeninduktivität einer additiven Polarität mit dem ersten Draht aufweist.
- Hochfrequenz-Leistungsverstärker nach
Anspruch 1 , wobei der erste Halbleiter-Chip ein GaN-Chip ist und der zweite Halbleiter-Chip ein GaAs-Chip ist. - Hochfrequenz-Leistungsverstärker nach
Anspruch 1 , wobei der erste Halbleiter-Chip ein GaN-HEMT-Chip ist und der zweite Halbleiter-Chip ein SOI-Chip ist. - Hochfrequenz-Leistungsverstärker nach
Anspruch 1 , wobei der erste Halbleiter-Chip und der zweite Halbleiter-Chip beide GaAs-Chips sind. - Hochfrequenz-Leistungsverstärker nach
Anspruch 1 , wobei der zweite Halbleiter-Chip ein IPD-Chip ist. - Hochfrequenz-Leistungsverstärker aufweisend: • einen Feldeffekttransistor aufweisend einen Gate-Anschluss, einen Source-Anschluss, und einen Drain-Anschluss, wobei der Feldeffekttransistor zur Verstärkung eines Hochfrequenz-Grundwellensignals vorgesehen ist; • eine Voranpassungsschaltung, welche einen ersten Eingangsanschluss und einen ersten Ausgangsanschluss zur eingangsseitigen Grundwellenanpassung des Feldeffekttransistors beinhaltet; • einen Kurzschlusskondensator für die zweite Harmonische, welcher einen eingangsseitigen Kurzschlussanschluss für die zweite Harmonische des Feldeffekttransistors aufweist; • einen Koppler aufweisend einen zweiten Eingangsanschluss, welcher mit dem ersten Ausgangsanschluss verbunden ist, einen dritten Eingangsanschluss, welcher mit dem eingangsseitigen Kurzschlussanschluss der zweiten Harmonischen verbunden ist, einen zweiten Ausgangsanschluss, durch welchen ein Signal vom zweiten Eingangsanschluss ausgegeben wird, und einen dritten Ausgangsanschluss, durch welchen ein Signal vom dritten Eingangsanschluss ausgegeben wird, wobei der Koppler eine Gegeninduktivität einer subtraktiven Polarität aufweist, wenn Signale gleichzeitig vom zweiten Eingangsanschluss und vom dritten Eingangsanschluss eingespeist werden; • einen ersten Halbleiter-Chip, auf welchem der Feldeffekttransistor und der Koppler ausgebildet sind; • einen zweiten Halbleiter-Chip, auf welchem die Voranpassungsschaltung und der Kurzschlusskondensator für die zweite Harmonische ausgebildet sind; • einen ersten Draht, welcher den zweiten Ausgangsanschluss und den Gate-Anschluss verbindet; und • einen zweiten Draht, welcher den dritten Ausgangsanschluss und den Gate-Anschluss verbindet und eine Gegeninduktivität einer additiven Polarität mit dem ersten Draht aufweist.
- Hochfrequenz-Leistungsverstärker nach
Anspruch 6 , wobei der erste Halbleiter-Chip ein GaN-Chip ist und der zweite Halbleiter-Chip ein GaAs-Chip ist. - Hochfrequenz-Leistungsverstärker nach
Anspruch 6 , wobei der erste Halbleiter-Chip ein GaN-HEMT-Chip ist und der zweite Halbleiter-Chip ein SOI-Chip ist. - Hochfrequenz-Leistungsverstärker nach
Anspruch 6 , wobei der erste Halbleiter-Chip und der zweite Halbleiter-Chip beide GaAs-Chips sind. - Hochfrequenz-Leistungsverstärker nach
Anspruch 6 , wobei der zweite Halbleiter-Chip ein IPD-Chip ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/015689 WO2019202631A1 (ja) | 2018-04-16 | 2018-04-16 | 高周波電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112018007483T5 true DE112018007483T5 (de) | 2020-12-31 |
Family
ID=68239529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112018007483.8T Withdrawn DE112018007483T5 (de) | 2018-04-16 | 2018-04-16 | Hochfrequenz-Leistungsverstärker |
Country Status (5)
Country | Link |
---|---|
US (1) | US11296662B2 (de) |
JP (1) | JP6835293B2 (de) |
CN (1) | CN111989861B (de) |
DE (1) | DE112018007483T5 (de) |
WO (1) | WO2019202631A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2027145B1 (en) * | 2020-12-17 | 2022-07-11 | Ampleon Netherlands Bv | Power amplifier device and semiconductor die |
WO2023105662A1 (ja) * | 2021-12-08 | 2023-06-15 | 三菱電機株式会社 | 電力増幅器 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1056305A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | インピーダンス整合回路,及び測定用薄膜プローブ |
EP1237189A1 (de) * | 2001-02-28 | 2002-09-04 | Motorola, Inc. | Verfahren und Vorrichtung zur Impedanzanpassung |
KR20070116115A (ko) * | 2005-03-18 | 2007-12-06 | 엔엑스피 비 브이 | 전자 rf 장치 및 그 제조 방법 |
JP2007060616A (ja) | 2005-07-29 | 2007-03-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
JP2009135608A (ja) * | 2007-11-28 | 2009-06-18 | Panasonic Corp | 半導体装置 |
JP2011176394A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Kokusai Electric Inc | 電力増幅器 |
JP5593246B2 (ja) * | 2010-04-01 | 2014-09-17 | 株式会社日立国際電気 | 電力増幅器 |
US7939864B1 (en) * | 2010-06-01 | 2011-05-10 | Nxp B.V. | Inductive bond-wire circuit |
JP2013118580A (ja) * | 2011-12-05 | 2013-06-13 | Mitsubishi Electric Corp | 高周波増幅器 |
JP6596841B2 (ja) | 2015-02-25 | 2019-10-30 | 三菱電機株式会社 | 半導体装置 |
CN105322892B (zh) * | 2015-05-26 | 2018-09-18 | 苏州能讯高能半导体有限公司 | 一种基于薄膜体声波谐振器谐波调谐放大器 |
WO2017203571A1 (ja) * | 2016-05-23 | 2017-11-30 | 三菱電機株式会社 | 電力増幅器 |
CN109417364A (zh) * | 2016-07-01 | 2019-03-01 | 三菱电机株式会社 | 放大器 |
JP6658429B2 (ja) * | 2016-09-27 | 2020-03-04 | 三菱電機株式会社 | 半導体装置 |
US10541653B2 (en) * | 2018-05-18 | 2020-01-21 | Nxp Usa, Inc. | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture |
JP7136524B2 (ja) * | 2018-07-11 | 2022-09-13 | 住友電工デバイス・イノベーション株式会社 | 半導体増幅器 |
US10742174B2 (en) * | 2018-12-21 | 2020-08-11 | Nxp Usa, Inc. | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture |
-
2018
- 2018-04-16 WO PCT/JP2018/015689 patent/WO2019202631A1/ja active Application Filing
- 2018-04-16 CN CN201880092262.1A patent/CN111989861B/zh active Active
- 2018-04-16 US US16/979,631 patent/US11296662B2/en active Active
- 2018-04-16 DE DE112018007483.8T patent/DE112018007483T5/de not_active Withdrawn
- 2018-04-16 JP JP2020514802A patent/JP6835293B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN111989861B (zh) | 2023-06-20 |
WO2019202631A1 (ja) | 2019-10-24 |
CN111989861A (zh) | 2020-11-24 |
JP6835293B2 (ja) | 2021-02-24 |
US20210044261A1 (en) | 2021-02-11 |
JPWO2019202631A1 (ja) | 2020-12-17 |
US11296662B2 (en) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10297355B4 (de) | Breitbandhochfrequenz-Signalverstärker | |
DE102015108468B4 (de) | Hybrider Leistungsverstärker mit Heteroübergang-Bipolartransistoren (HBTs) und komplementären Metalloxid-Halbleiter (CMOS)-Einrichtungen | |
DE102016105742B4 (de) | Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür | |
DE60304329T2 (de) | Verbesserter quadratur-hybrid und verbesserter vektormodulator in einem chipgehäuse | |
DE102016105181B4 (de) | Vorrichtungen und Verfahren für eine Kaskodenverstärkertopologie für Millimeterwellenleistungsanwendung | |
DE102007027047A1 (de) | Hochfrequenzleistungsverstärker | |
DE102017104382B4 (de) | LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz | |
Park et al. | Millimeter-wave series power combining using sub-quarter-wavelength baluns | |
DE102017130292A1 (de) | Kompakter Klasse-F-Chip und Drahtanpassungstopolgie | |
GB2299906A (en) | A distributed amplifier for wide band hyperfrequency signals | |
CN107005204B (zh) | 具有单一组合的串联和并联电容器组件的输出匹配网络 | |
DE102014009141A1 (de) | Wandler für monolithische Mikrowellenschaltungen | |
DE102014115315B4 (de) | Transistor-Eingangsanpassung mit Transformator | |
DE102016123932A1 (de) | HF-Bauelementpackage mit integriertem Hybridkoppler | |
DE202021101197U1 (de) | Hochfrequenzmodul und Kommunikationsgerät | |
DE202021102064U1 (de) | Hochfrequenzmodul und Kommunikationsgerät | |
DE102016201244A1 (de) | Induktiv gekoppelter transformator mit abstimmbarem impedanzanpassungsnetzwerk | |
DE112018007483T5 (de) | Hochfrequenz-Leistungsverstärker | |
DE102017213154A1 (de) | Halbleitervorrichtung | |
DE112019005485T5 (de) | Millimeterwellensenderentwurf | |
DE102017131216A1 (de) | Kompensationsvorrichtung für Transistoren | |
US20160261237A1 (en) | Distributed amplifier | |
DE60014032T2 (de) | Aktiver differential asymmetrischer umwandler | |
DE202021101543U1 (de) | Hochfrequenzmodul und Kommunikationsgerät | |
DE102009017360B4 (de) | Stabilisierungsnetzwerk und Halbleitervorrichtung mit dem Stabilisierungsnetzwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R120 | Application withdrawn or ip right abandoned |