DE112007000175B9 - Feldeffekttransistor eines Mehrfingertyps - Google Patents

Feldeffekttransistor eines Mehrfingertyps Download PDF

Info

Publication number
DE112007000175B9
DE112007000175B9 DE112007000175T DE112007000175T DE112007000175B9 DE 112007000175 B9 DE112007000175 B9 DE 112007000175B9 DE 112007000175 T DE112007000175 T DE 112007000175T DE 112007000175 T DE112007000175 T DE 112007000175T DE 112007000175 B9 DE112007000175 B9 DE 112007000175B9
Authority
DE
Germany
Prior art keywords
electrode
pad
contact terminal
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112007000175T
Other languages
English (en)
Other versions
DE112007000175T5 (de
DE112007000175B4 (de
Inventor
Masaki Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE112007000175T5 publication Critical patent/DE112007000175T5/de
Publication of DE112007000175B4 publication Critical patent/DE112007000175B4/de
Application granted granted Critical
Publication of DE112007000175B9 publication Critical patent/DE112007000175B9/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Feldeffekttransistor, umfassend: einen Kanalbereich (12), erstellt auf einem Verbindungs-Halbleitersubstrat (11); eine Gate-Elektrode (13), erstellt auf dem Kanalbereich (12) eine Source-Elektrode (14) und eine Drain-Elektrode (15), alternierend angeordnet auf dem Kanalbereich (12) mit einer Gate-Elektrode (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), wobei die Source-Elektrode (14) und die Drain-Elektrode (15) angeordnet sind mit den Gate-Elektroden (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), und die entsprechende Anzahl der Source-Elektrode (14), Drain-Elektrode (15) und Gate-Elektrode (13) mindestens zwei ist; ein mit einer externen Schaltung zu verbindendes Bonding-Pad (18); und eine Luftbrücke (20) zum Verbinden des Bonding-Pads (18) mit der Source-Elektrode (14) oder der Drain-Elektrode (15) entlang einer Verbindungsrichtung, wobei die Luftbrücke (20) einen Elektrodenkontaktanschluss (20a) aufweist, der mit der Source-Elektrode (14) oder der Drain-Elektrode (15) verbunden ist, ein Pad-Kontaktanschluss (20b), der mit dem Bonding-Pad (18) verbunden ist, und eine freitragende Kontaktleitung (20c) zum Verbinden des Elektrodenkontaktanschlusses (20a) mit dem Pad-Kontaktanschluss (20b), wobei die Querschnittsfläche des Elektrodenkontaktanschlusses (20a) in einer Richtung senkrecht ...

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Feldeffekttransistor eines Mehrfingertyps.
  • STAND DER TECHNIK
  • In den letzten Jahren wird bei einem erstaunlichem Fortschritt von Invertiererschaltungen und Schaltgeräten in der Leistungsfähigkeit ferner eine Verbesserung in den Hochfrequenzeigenschaften und Verlässlichkeit benötigt für einen Feldeffekttransistor, hier im Folgenden bezeichnet als FET.
  • Deshalb wird beispielsweise ein Mehrfinger-FET bzw. Multifinger-FET verwendet mit einer Gate-Schaltungsleitung, hergestellt parallel zu einem Kanalbereich, verbunden mit einer Vielzahl von Gate-Finger, die derart hergestellt werden, dass sie über den Kanalbereich gehen, und einer Source-Schaltungsleitung oder Drain-Schaltungsleitung zum Verbinden eines Bonding-Pads bzw. Kontaktierfleckens mit einer Source-Elektrode oder einer Drain-Elektrode, die auf dem Kanalbereich erstellt wird. Die Gate-Schaltungsleitung überschneidet die Source-Schaltungsleitung oder die Drain-Schaltungsleitung, jedoch zum Isolieren derselben wird eine Passivierungsschicht von SiN oder ähnlichem erstellt auf der Gate-Schaltungsleitung. Jedoch durch derartiges Bilden der Schaltungsleitung direkt auf der Passivierungsschicht von SiN oder ähnlichem mit hoher dielektrischer Konstante, wird eine Streukapazität bzw. Eigenkapazität erzeugt. Insbesondere ist in einem Hochfrequenzbereich die Streukapazität nicht vernachlässigbar. Demgemäß wurde zum Verringern der Streukapazität eine Luftbrückenstruktur bzw. Air-Bridge-Struktur verwendet, in der eine Obere-Schicht-Schaltungsleitung hergestellt wird über einer Luftlücke (siehe Patentdokument 1).
  • In dieser Art von Luftbrückenstruktur sind Source-/Drain-Elektroden zusammengesetzt aus einer Metallschicht aus beispielsweise Pt/AuGe-Schichten, die ohmsche Kontakte mit dem Kanalbereich aufweisen, und einer Metallschicht aus beispielsweise Au/Pt/Ti-Schichten, aufeinandergestapelt auf der Metallschicht mit ohmschen Kontakten. Auf der gesamten Oberfläche der Metallschichten werden Bereiche für Source-/Drain-Bonding-Pads und ein Verbindungsbereich zwischen diesen (eine Luftbrücke), beispielsweise eine einzelne beschichtete Schicht aus Au, hergestellt. Au, das die Luftbrücke darstellt, hat einen höheren Wärmeexpansionskoeffizienten als ein GaAs-Substrat. Demgemäß ändert sich eine Temperatur von einer Plattierungstemperatur bzw. Beschichtungstemperatur (beispielsweise 60°C) zu einer Erregertemperatur (beispielsweise 225°C, was die Einbrenntemperatur ist) oder zu einer Nicht-Erregertemperatur (beispielsweise 25°C, welches die Zimmertemperatur ist), und deshalb wird eine Wärmeexpansion oder Wärmekontraktion hervorgerufen bei der Luftbrücke. Solche eine Wärmeexpansion oder Wärmekontraktion erzeugt eine große innere Spannung, wie zum Beispiel Druckspannung oder Zugspannung in dem Kanalbereich. Deshalb ruft die interne Spannung Probleme der Verschlechterung der Ausgabeleistung oder geringen Verlässlichkeit hervor.
    • [Patentdokument 1 = JP 9-008064 A ; beispielsweise 1]
  • Des Weiteren ist aus der Veröffentlichung JP 2004 02 26 62 A ein Halbleiterbauelement bekannt, dass eine Luftbrücke mit einem Elektrodenkontaktanschluss, einer freitragenden Kontaktleitung sowie einem Pad-Kontaktanschluss aufweist, jedoch nicht im Zusammenhang eines Mehrfingertyp-Feldeffekttransistors.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleitergerät für Hochfrequenz bereitzustellen, das in der Lage ist, eine Verschlechterung der Ausgabeleistung zu unterdrücken, und eine hohe Verlässlichkeit zu erreichen.
  • Die oben genannte Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Draufsicht eines FET-Geräts eines Mehrfingertyps gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine Schnittansicht entlang der Linie A-A' der 1.
  • 2B zeigt eine Schnittansicht entlang der Linie B-B' der 1.
  • 3 zeigt eine Draufsicht eines Mehrfinger-FET-Geräts gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nun wird Bezug genommen auf die begleitenden Zeichnungen, und eine Ausführungsform der vorliegenden Erfindung wird unten beschrieben.
  • 1 ist eine Draufsicht eines FET-Geräts des Mehrfingertyps gemäß der vorliegenden Ausführungsform, 2A ist eine Schnittansicht entlang der Linie A-A' von 1, und 2B ist eine Schnittansicht entlang der Linie B-B' der 1. Wie dargestellt, wird ein Kanalbereich 12 erstellt auf einem Verbindungs-Halbleitersubstrat 11, und Gate-Elektroden 13 werden erstellt auf dem Kanalbereich 12. Auf einem Bereich, einschließlich dem Kanalbereich 12, werden eine Vielzahl von Source-Elektroden 14 und eine Vielzahl von Drain-Elektroden 15 alternierend angeordnet mit den Gate-Elektroden zwischen den Source-Elektroden und den Drain-Elektroden. Die Source-Elektroden 14 und die Drain-Elektroden 15 werden strukturiert durch sequentielles Übereinanderschichten von ohmschen Kontakten aus beispielsweise Pt/AuGe und einer Metallschicht aus beispielsweise Au/Pt/Ti. Die Gate-Elektrode 13 ist verbunden mit einem Gate-Pad 17 über eine Gate-Schaltungsleitung 16, wobei das Gate-Pad zum Verbinden mit der Außenseite zum Eingeben und Ausgeben eines Signals dient. Ein Source-Pad 18 wird hergestellt auf der Gate-Pad-17-Seite, und ein Drain-Pad 19 wird hergestellt auf der entgegengesetzten Seite gegenüber dem Kanalbereich von dem Gate-Pad 17 und dem Source-Pad 18.
  • Eine Luftbrücke bzw. Air-Bridge 20, konstruiert durch beispielsweise eine Au-beschichtete Schicht, wird derart hergestellt, dass die Source-Elektrode 14 mit dem Source-Pad 18 verbunden wird, oder die Drain-Elektrode 15 entsprechend mit dem Drain-Pad 19. Die Luftbrücke 20 ist nicht in Kontakt mit der Gate-Schaltungsleitung 16 und einer Passivierungsschicht (nicht gezeigt) der SiN-Schicht oder ähnlichem. Die Luftbrücke 20 enthält einen Elektrodenkontaktanschluss 20a, der zu verbinden ist mit der Source-Elektrode oder der Drain-Elektrode, einen Pad-Kontaktanschluss 20b, der zu verbinden ist mit dem Source-Pad 18 oder dem Drain-Pad 19 und eine freitragende Kontaktleitung 20c zum Verbinden des Elektrodenkontaktanschlusses 20a mit dem Pad-Kontaktanschluss 20b.
  • Wie in den 2A und 2B dargestellt, ist eine Breite d1 des Elektrodenkontaktanschlusses 20a enger als eine Breite d2 der freitragenden Kontaktleitung 20c. In dem Querschnitt der Breite nach von jeder Luftbrücke 20 ist eine Fläche S1 des Querschnittsbereichs des Elektrodenkontaktanschlusses 20a geringer als eine Fläche S2 des Querschnittsbereichs der freitragenden Kontaktleitung 20c. Die Summe der Querschnittsflächen S1 des Elektrodenkontaktanschlusses 20a und eine Fläche S3 des Querschnittsbereichs der Source-Elektrode 14 oder der Drain-Elektrode 15 ist gleich oder größer als die Fläche S2 des Querschnittsbereichs der freitragenden Kontaktleitung 20c.
  • Diese Art von Struktur minimiert eine Querschnittsfläche und/oder eine Breite des Elektrodenkontaktanschlusses 20a und kann die große interne Spannung verringern, wie zum Beispiel Druckspannung oder Zugspannung zu einem gewissen Grad in der Source-Elektrode 14, der Drain-Elektrode 15 und dem Kanalbereich 12 bei der unteren Schicht derselben, selbst wenn eine fluktuierende Temperatur eine Wärmeexpansion oder Wärmekontraktion der Au-Schicht hervorruft. Demgemäß kann diese Art von Struktur eine Verschlechterung der Ausgabeleistung unterdrücken, selbst in einem Hochfrequenzbereich, und kann eine hohe Verlässlichkeit erreichen.
  • Durch Erreichen, dass die Summe der Fläche des Querschnittsbereichs des Elektrodenkontaktanschlusses 20a und die Fläche des Querschnittbereichs der Source-Elektrode 14 oder der Drain-Elektrode 15 gleich ist oder größer als die Fläche des Querschnittbereichs der freitragenden Kontaktleitung 20c, kann das FET-Gerät sicherstellen, dass ein Stromkapazitätswert in einem Betriebsstrompfad ist. Deshalb widersteht der Strompfad einem Betriebsstrom, ohne dass ein Problem, wie zum Beispiel Ausbrennen, hervorgerufen wird. Dabei kann ein Problem, wie zum Beispiel eine verschlechterte Ausgabeeigenschaft, unterdrückt werden, selbst in einem Hochfrequenzbereich, womit eine hohe Verlässlichkeit erreicht wird.
  • In der vorliegenden Ausführungsform wird die Breite d1 des Elektrodenkontaktanschlusses 20a derart gesetzt, dass sie enger ist als eine Breite d2 der freitragenden Kontaktleitung 20c. Eine Spannung, wie zum Beispiel Druckspannung oder Zugspannung, konzentriert sich bei (innere Seite von) den Kanten der Stufen der Elektrode. Durch Verringern der Breite des Elektrodenkontaktanschlusses 20a werden zwei Stufen realisiert zwischen Kontaktanschluss 20a und dem GaAs-Substrat. Demgemäß werden diese Spannungen verteilt an jede Kante der Stufen, wodurch eine gegenteilige Wirkung auf die Ausgabeleistungseigenschaft unterdrückt wird. Es ist wünschenswert, dass ein Verhältnis d1/d2 geringer als 60%, um die Spannung effektiv zu minimieren. Im Gegensatz dazu konzentriert sich, falls der Wert zu klein ist, eine Spannung auf (innere Seite der) die Kanten der Stufen des Elektrodenkontaktanschlusses 20a, und dann kann die Aubeschichtete Schicht abgelöst werden. Es ist bevorzugt, dass d1/d2 mindestens 40% ist.
  • Es wird nicht verlangt, dass die Breite d1 des Elektrodenkontaktanschlusses 20a konstant sein sollte, die Elektrodenkontaktanschlüsse 20a können Neigungen in der Nähe eines Grenzteils zu den freitragenden Kontaktleitungen 20c oder im ganzen Teil haben. Jedoch wird es nicht benötigt, dass die Fläche S1 des Querschnittsbereichs des Elektrodenkontaktanschlusses 20a in der Luftbrücke 20 geringer als die Fläche 52 des Querschnittsbereichs der freitragenden Kontaktleitung 20c.
  • In der vorliegenden Ausführungsform reicht der Elektrodenkontaktanschluss 20a, erstellt auf der Source-Elektrode 14 und der Drain-Elektrode 15, die Kanten der Source-Elektrode 14 und der Drain-Elektrode 15. Wie dargestellt in einer Draufsicht von 3, ist es nicht immer notwendig, dass der Elektrodenkontaktanschluss hergestellt wird bis zu den Kanten. Durch Stufen bei den Kanten kann eine nachteilige Wirkung der Spannung auf die Passivierungsschicht, aufgetragen auf der oberen Schicht, minimiert werden.
  • Der Pad-Kontaktanschluss 20b kann in irgendeiner Form vorliegen, solange er verbunden ist mit dem Source-Pad 18 oder dem Drain-Pad 19. Das Source-Pad 18 und das Drain-Pad 19 kann integral mit der Luftbrücke 20 hergestellt werden.
  • Ein Verbindungs-Halbleitersubstrat von GaAs wird angenommen, aber ein Verbindungs-Halbleitersubstrat ist nicht darauf begrenzt, und ein Verbindungs-Halbleitersubstrat aus einem anderen Material, wie zum Beispiel GaN oder SiC, kann verwendet werden. Ein Epitaxie-Wafer kann auch verwendet werden. Ferner kann eine stark dotierte Schicht hergestellt werden als eine untere Schicht des ohmschen Kontakts von jeder Elektrode durch Ionenimplantierung oder Bildung einer stark dotierten Epitaxie-Schicht.
  • Diese Strukturen können angewandt werden auf FETs, wie zum Beispiel MESFET (Metallhalbleiter-Feldeffekttransistor) und MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) zusätzlich zu HEMT (HEM-Transistor bzw. High Electron Mobility Transistor).

Claims (10)

  1. Ein Feldeffekttransistor, umfassend: einen Kanalbereich (12), erstellt auf einem Verbindungs-Halbleitersubstrat (11); eine Gate-Elektrode (13), erstellt auf dem Kanalbereich (12) eine Source-Elektrode (14) und eine Drain-Elektrode (15), alternierend angeordnet auf dem Kanalbereich (12) mit einer Gate-Elektrode (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), wobei die Source-Elektrode (14) und die Drain-Elektrode (15) angeordnet sind mit den Gate-Elektroden (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), und die entsprechende Anzahl der Source-Elektrode (14), Drain-Elektrode (15) und Gate-Elektrode (13) mindestens zwei ist; ein mit einer externen Schaltung zu verbindendes Bonding-Pad (18); und eine Luftbrücke (20) zum Verbinden des Bonding-Pads (18) mit der Source-Elektrode (14) oder der Drain-Elektrode (15) entlang einer Verbindungsrichtung, wobei die Luftbrücke (20) einen Elektrodenkontaktanschluss (20a) aufweist, der mit der Source-Elektrode (14) oder der Drain-Elektrode (15) verbunden ist, ein Pad-Kontaktanschluss (20b), der mit dem Bonding-Pad (18) verbunden ist, und eine freitragende Kontaktleitung (20c) zum Verbinden des Elektrodenkontaktanschlusses (20a) mit dem Pad-Kontaktanschluss (20b), wobei die Querschnittsfläche des Elektrodenkontaktanschlusses (20a) in einer Richtung senkrecht zu der Verbindungsrichtung des Pad-Kontaktanschlusses (20b), der freitragenden Kontaktleitung (20c) und des Elektrodenkontaktanschlusses (20a) geringer als die Querschnittsfläche der freitragende Kontaktleitung (20c) ist.
  2. Der Feldeffekttransistor nach Anspruch 1, wobei eine Gesamtheit der Querschnittsfläche des Elektrodenkontaktanschlusses (20a) und der Querschnittsfläche der Source-Elektrode (14) oder der Drain-Elektrode (15) gleich ist zu oder größer als die Querschnittsfläche der freitragende Kontaktleitung (20c).
  3. Der Feldeffekttransistor nach Anspruch 1, wobei die Luftbrücke (20) eine Au-Schicht enthält.
  4. Der Feldeffekttransistor nach Anspruch 1, wobei das Verbindungs-Halbleitersubstrat (11) ein GaAs-Substrat ist.
  5. Der Feldeffekttransistor nach Anspruch 1, wobei das Bonding-Pad ein Source-Pad (18), ein Drain-Pad (19) und ein Gate-Pad (17) umfasst, und die Source-Elektrode (14) verbunden ist mit dem Source-Pad (18), die Drain-Elektrode (15) verbunden ist mit dem Drain-Pad (19) und die Gate-Elektrode (13) verbunden ist mit dem Gate-Pad (17).
  6. Ein Feldeffekttransistor, umfassend: einen Kanalbereich (12), erstellt auf einem Verbindungs-Halbleitersubstrat (11); eine Gate-Elektrode (13), erstellt auf dem Kanalbereich (12); eine Source-Elektrode (14) und eine Drain-Elektrode (15), alternierend angeordnet auf dem Kanalbereich (12) mit einer Gate-Elektrode (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), wobei die Source-Elektrode (14) und die Drain-Elektrode (15) angeordnet sind mit den Gate-Elektroden (13) zwischen der Source-Elektrode (14) und der Drain-Elektrode (15), und die entsprechende Anzahl der Source-Elektrode (14), Drain-Elektrode (15) und Gate-Elektrode (13) mindestens zwei ist; ein Bonding-Pad (18), das zu verbinden ist mit einer externen Schaltung; und eine Luftbrücke (20) zum Verbinden des Bonding-Pads (18) mit der Source-Elektrode (14) oder der Drain-Elektrode (15) entlang einer Verbindungsrichtung, wobei die Luftbrücke (20) einen Elektrodenkontaktanschluss (20a) aufweist, der mit der Source-Elektrode (14) oder der Drain-Elektrode (15) verbunden ist und eine freitragende Kontaktleitung (20c) zum Verbinden des Elektrodenkontaktanschlusses (20a) mit einem Pad-Kontaktanschlusses (20b) des Bonding-Pads (18), wobei die Breite des Elektrodenkontaktanschlusses (20a) in einer Richtung senkrecht zu einer Verbindungsrichtung des Pad-Kontaktanschlusses (20b), der freitragenden Kontaktleitung (20c) und des Elektrodenkontaktanschlusses (20a) enger ist als die der freitragenden Kontaktleitung (20c).
  7. Der Feldeffekttransistor nach Anspruch 6, wobei die Breite des Elektrodenkontaktanschlusses (20a) mindestens 40% und höchstens 60% ist von der der freitragenden Kontaktleitung (20c).
  8. Der Feldeffekttransistor nach Anspruch 6, wobei die Luftbrücke (20) eine Au-Schicht enthält.
  9. Der Feldeffekttransistor nach Anspruch 6, wobei das Verbindungs-Halbleitersubstrat (11) ein GaAs-Substrat ist.
  10. Der Feldeffekttransistor nach Anspruch 6, wobei das Bonding-Pad ein Source-Pad (18), ein Drain-Pad (19) und ein Gate-Pad (17) umfasst, und die Source-Elektrode (14) verbunden ist mit dem Source-Pad (18), die Drain-Elektrode (15) verbunden ist mit dem Drain-Pad (19) und die Gate-Elektrode (13) verbunden ist mit dem Gate-Pad (17).
DE112007000175T 2006-07-12 2007-07-12 Feldeffekttransistor eines Mehrfingertyps Expired - Fee Related DE112007000175B9 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006191928 2006-07-12
JP2006-191928 2006-07-12
PCT/JP2007/000758 WO2008007467A1 (fr) 2006-07-12 2007-07-12 Transistor à effet de champ

Publications (3)

Publication Number Publication Date
DE112007000175T5 DE112007000175T5 (de) 2008-10-30
DE112007000175B4 DE112007000175B4 (de) 2013-05-23
DE112007000175B9 true DE112007000175B9 (de) 2013-06-20

Family

ID=38923038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000175T Expired - Fee Related DE112007000175B9 (de) 2006-07-12 2007-07-12 Feldeffekttransistor eines Mehrfingertyps

Country Status (5)

Country Link
US (1) US7755112B2 (de)
KR (1) KR100985807B1 (de)
CN (1) CN101371344B (de)
DE (1) DE112007000175B9 (de)
WO (1) WO2008007467A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5712579B2 (ja) * 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
US9331154B2 (en) * 2013-08-21 2016-05-03 Epistar Corporation High electron mobility transistor
CN106252310B (zh) * 2016-06-02 2020-05-05 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JP2004022662A (ja) * 2002-06-13 2004-01-22 Sharp Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699909B2 (ja) 1994-02-23 1998-01-19 日本電気株式会社 半導体装置
JPH07321342A (ja) * 1994-05-19 1995-12-08 Ricoh Co Ltd 接合型電界効果トランジスタ
JP2757805B2 (ja) * 1995-01-27 1998-05-25 日本電気株式会社 半導体装置
JPH1092847A (ja) 1996-09-11 1998-04-10 Sony Corp 電界効果トランジスタ
JP3515886B2 (ja) * 1997-09-29 2004-04-05 三菱電機株式会社 半導体装置およびその製造方法
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4190931B2 (ja) * 2003-03-28 2008-12-03 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JPH098064A (ja) * 1995-06-20 1997-01-10 Siemens Ag 半導体デバイス
JP2004022662A (ja) * 2002-06-13 2004-01-22 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
US7755112B2 (en) 2010-07-13
DE112007000175T5 (de) 2008-10-30
US20080277698A1 (en) 2008-11-13
KR20080095847A (ko) 2008-10-29
DE112007000175B4 (de) 2013-05-23
WO2008007467A1 (fr) 2008-01-17
CN101371344B (zh) 2011-04-20
CN101371344A (zh) 2009-02-18
KR100985807B1 (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
DE102005048102B4 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE112005000358B4 (de) Bidirektionaler III-Nitrid-Schalter
DE102015101917B4 (de) Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad
DE102013204252B4 (de) Halbleiterbauelement
DE102015117394B4 (de) Halbleiterbauelement
DE102015105638B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102016104796B4 (de) Halbleitervorrichtung
DE102015110737B4 (de) Halbleitervorrichtung mit einer direkt an einen Mesaabschnitt und eine Feldelektrode angrenzenden Kontaktstruktur
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102019104424A1 (de) Halbleitervorrichtung
DE112021001221T5 (de) Iii-nitrid-transistor mit einer deckschicht für hochfrequenz-operation
DE102016207054A1 (de) Feldeffekttransistor
DE19541497A1 (de) Lateraler Feldeffekttransistor
DE112007000161B4 (de) Multifinger-FET für Hochfrequenz
DE112007000175B9 (de) Feldeffekttransistor eines Mehrfingertyps
DE10252609B4 (de) Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE102020112193A1 (de) Halbleiterbauelement mit mehrzweigige gatekontaktstruktur
DE112016006634T5 (de) Anliegender bodykontakt für soi-transistor
DE102020203247B4 (de) Halbleitervorrichtung
DE102019128071B3 (de) Transistorbauelement
DE69520281T2 (de) Hochgeschwindigkeit-MOS-Technologie-Leistungsanordnung in integrierter Struktur mit reduziertem Gatewiderstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/48 AFI20070712BHDE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021338000

Ipc: H01L0023522000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023480000

Ipc: H01L0023522000

Effective date: 20111104

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130824

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee