JP2000174130A

JP2000174130A - 半導体集積回路

Info

Publication number: JP2000174130A
Application number: JP10351480A
Authority: JP
Inventors: Takehiko Okajima; 武彦岡島
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1998-12-10
Filing date: 1998-12-10
Publication date: 2000-06-23

Abstract

(57)【要約】【課題】リーク電流を生じさせることなく、異なる配
線間の平面的な距離を短くすることの可能な半導体集積
回路。【解決手段】第１配線と、この第１配線と非交差状態
で近接している部分を有する第２配線とを含み、近接し
ている部分をエアブリッジ５４として構成してある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
に関し、特に、半導体集積回路のトランジスタ部のゲー
ト電極の周辺の構造に関する。

【０００２】

【従来の技術】半導体集積回路を構成するトランジスタ
部として、１つのゲート電極を複数のトランジスタ素子
で共用する構造のものがある。図６は、そのような構造
の一構成例を説明するための図であり、半導体集積回路
のトランジスタ部周辺を上から見た、各構成要素の配置
関係を概略的に示したレイアウト図である。

【０００３】図６に示すように、ゲート電極の基部１０
２と枝部１０４とを具えた複数のゲート電極１０６が並
列に並べられている。ゲート電極の基部１０２の下に
は、コンタクト用窓１０８が設けられたＳｉＮ膜（シリ
コン窒化膜）を挟んでゲート電極用配線１１０が形成さ
れている。各ゲート電極の基部１０２は、ゲート電極用
配線１１０によって接続されている。また、各枝部１０
４は、活性領域１１２をわたるように、すなわち横断す
るように形成されている。そして、活性領域１１２内
の、枝部１０４から離間した位置に、この枝部１０４を
挟んでソース電極用配線パターン１１４とドレイン電極
用配線パターン１１６とが形成されている。枝部１０４
の一方の側に設けられたソース電極用配線パターン１１
４は第１配線パターン１１５と一体的に連続形成されて
いる。同様に枝部１０４のもう一方の側に設けられたド
レイン電極用配線パターン１１６は第２配線パターン１
１７と一体的に連続形成されている。また、この半導体
集積回路においては、第１配線パターン１１５は第２配
線パターン１１７と交差配線を形成している。この交差
部分１１８付近は、両配線パターンが接触しないよう
に、また近付き過ぎないように構成するために、第１配
線パターン１１５の上をまたぐように第２配線パターン
１１７の一部がエアブリッジ１２０になっている。ま
た、活性領域１１２は、この活性領域の外側に形成され
ている分離領域１２２によって隣の素子と電気的に分離
されている。

【０００４】次に、図７を参照してトランジスタ部の構
造を説明する。図７は、トランジスタ部の構造の一部分
を示す概略図で、図６のＸ−Ｘ線に沿って切った断面の
切り口で示してある。

【０００５】活性領域１１２には、ＧａＡｓ基板１３０
上にノンドープＧａＡｓ層１３２が設けられていて、こ
のノンドープＧａＡｓ層１３２上にノンドープＩｎＧａ
Ａｓ層１３４が設けられ、ノンドープＩｎＧａＡｓ層１
３４上にｎ型ＡｌＧａＡｓ層１３６が設けられている。
そして、ｎ型ＡｌＧａＡｓ層１３６上にゲート電極１０
６が形成されている。また、このゲート電極１０６を挟
んで両側にそれぞれｎ型ＧａＡｓ層１３８が設けられ、
このｎ型ＧａＡｓ層１３８上にオーミック電極１４０
（１４０ａ，１４０ｂ）が形成されている。一方の側の
オーミック電極１４０ａをソース電極とし、もう一方の
側のオーミック電極１４０ｂをドレイン電極とする。ソ
ース電極１４０ａおよびドレイン電極１４０ｂの表面に
は窓１４２を有するＳｉＮ膜（シリコン窒化膜）１４４
が設けられている。そして、この窓１４２を覆うよう
に、上記ソース電極用配線パターン１１４およびドレイ
ン電極用配線パターン１１６が形成されている。よっ
て、ここでは、窓１４２内に形成されるソース電極配線
パターン１１４によって、ソース電極１４０ａとソース
電極用配線パターン１１４とが導通しており、同様にド
レイン電極１４０ｂとドレイン電極用配線パターン１１
６とが導通している。

【０００６】トランジスタ部の活性領域１１２の外側に
は、酸素が注入され、この酸素が拡散することによって
形成された分離領域１２２がある。この分離領域１２２
は活性領域１１２よりも高抵抗な、実質的には絶縁領域
となっている。そして、この領域１２２によって、隣の
素子とは分離されている。

【０００７】

【発明が解決しようとする課題】近年、半導体集積回路
においては、低価格化および高性能化を図るために、小
型化が進められている。これに伴い、上記で説明したよ
うなトランジスタ部も小型化する必要がある。

【０００８】図６に示すゲート電極１０６の枝部１０４
は、活性領域１１２を横断するように形成されており、
その先端は分離領域１２２へ突き出している。この分離
領域１２２へ突き出している部分を、ここでは「突き出
し部１０４ａ」と称する。ゲート電極１０６の枝部１０
４は、少なくとも活性領域１１２の一方の縁部からもう
一方の縁部まで達している必要がある。しかしながら、
分離領域１２２は酸素の注入および拡散によって形成さ
れる領域であるために、分離領域１２２と活性領域１１
２との境界を正確に定めることができない。また、枝部
１０４を設けるためのホトリソ工程における合わせ精度
を考慮して、通常、枝部１０４は活性領域１１２の幅よ
りも長めに形成される。これにより、突き出し部１０４
ａが生じる。

【０００９】図６に示すトランジスタ部周辺を小型化す
るためには、第１配線パターン１１５と第２配線パター
ン１１７との間の距離Ｌや、第２配線パターン１１７と
活性領域１１２との間の距離ｌを短くする必要がある。
しかしながら、ゲート電極１０６の突き出し部１０４ａ
は、活性領域１１２上から分離領域１２２上へ、第２配
線パターン１１７の方へ向かって形成されているため
に、第２配線パターン１１７を活性領域１１２の方へ近
づけるのが困難である。これは、第２配線パターン１１
７と突き出し部１０４ａとが近接しすぎると、リーク電
流が生じるおそれがあるためである。

【００１０】このため、リーク電流を生じさせることな
く、異なる配線間の平面的な距離を短くできる半導体集
積回路の出現が望まれていた。

【００１１】

【課題を解決するための手段】このため、この発明の半
導体集積回路によれば、第１配線と、この第１配線と非
交差状態で近接している部分を有する第２配線とを含
み、上記近接している部分をエアブリッジとして構成し
てあることを特徴とする。

【００１２】半導体集積回路の小型化に伴い、配線間隔
も狭くなる。配線は所望の形状にパターニングされてい
るために、その形状によっては、配線同士が部分的に非
常に近接する。このため、部分的に非交差状態で近接し
ている配線のうち、一方の配線の近接部分をエアブリッ
ジにする。エアブリッジは、配線の他の部分が形成され
ている下地面から垂直方向上側の空気中（製造雰囲気
中）に形成される。このため、エアブリッジの部分と、
下地表面に形成されているもう一方の配線とを垂直方向
に離間させることができる。これにより、平面的に近接
している配線同士の配線間容量を低減することができ、
リーク電流が発生するおそれはなくなる。よって、従来
よりも平面的な配線間隔を狭くすることができるため、
半導体集積回路の小型化を図れる。

【００１３】また、好ましくは、第２配線のエアブリッ
ジと第１配線との間を、その間でリーク電流の発生を阻
止できるだけ離間させてあるのがよい。これにより、第
１配線と第２配線との間にリーク電流を発生させること
なく、この配線間の平面的な距離を短くすることができ
る。

【００１４】また、好ましくは、第１配線をゲート電極
とするのがよい。半導体集積回路のトランジスタ部にお
いて、ゲート電極の枝部は活性領域を横断するように形
成されている。そして、この枝部の先端付近は活性領域
の外側の分離領域上に突出している。ここで、半導体集
積回路を小型化しようとすると、この突出部分が、分離
領域上に設けられている配線（第２配線とする）と近接
しすぎるおそれがある。よって、第２配線の突出部分に
近接する領域をエアブリッジとして構成すれば、ゲート
電極と第２配線との間にリーク電流が生じるおそれはな
くなる。

【００１５】また、この発明の半導体集積回路によれ
ば、配線と、活性領域を横断するように活性領域上に設
けられたゲート電極とを具えており、ゲート電極は、活
性領域の外側に形成されている分離領域の上に突出した
突き出し部を有し、配線の、突き出し部に近接している
部分がエアブリッジであることを特徴とする。

【００１６】このため、突き出し部とエアブリッジとの
間の距離を平面的に近接させても、平面に垂直の方向の
距離を長くすることができるために、突き出し部とエア
ブリッジとの間にリーク電流が生じるおそれはなくな
る。よって、トランジスタ部の平面的なサイズを従来よ
りも小さくすることが可能となり、これに応じて半導体
集積回路を小型化することができる。

【００１７】また、この発明の半導体集積回路におい
て、好ましくは、エアブリッジの下側に、ゲート電極の
突き出し部の一部が形成されているのがよい。

【００１８】これにより、この半導体集積回路を上から
見ると、トランジスタ部のゲート電極の突き出し部の一
部の上に他の配線が重なっている。他の配線の突き出し
部と重なっている部分は、エアブリッジとなっていて、
突き出し部の上側に垂直方向に離間して設けられてい
る。このため、他の配線と突き出し部との間にリーク電
流が生じるおそれはなく、よりトランジスタ部の平面的
なサイズを小さくすることができる。よって、半導体集
積回路の小型化が図れる。

【００１９】また、この発明の半導体集積回路におい
て、好ましくは、エアブリッジの下側に、ゲート電極の
突き出し部および活性領域の一部が形成されているのが
よい。

【００２０】他の配線のエアブリッジ部分を、ゲート電
極の突き出し部の上側を含み、トランジスタ部の活性領
域の一部の上側にかけて設ければ、トランジスタ部の平
面的なサイズを小さくすることができる。そして、エア
ブリッジ部分は活性領域や突き出し部とは、平面と垂直
の方向に離間しているために、リーク電流を生じるおそ
れはない。

【００２１】

【発明の実施の形態】以下、図を参照してこの発明の実
施の形態につき説明する。なお、各図は発明を理解でき
る程度に各構成成分の形状、大きさおよび配置関係を概
略的に示してあるに過ぎず、したがってこの発明を図示
例に限定するものではない。また、図において、図を分
かり易くするために、図中の特定の領域にハッチングを
付して示してある。

【００２２】＜第１の実施の形態＞図１〜図３を参照し
て、この発明の半導体集積回路の一実施の形態につき説
明する。図１は、この実施の形態の半導体集積回路のト
ランジスタ部周辺の一部の平面的レイアウト構成を示す
概略図である。図２は、トランジスタ部の概略的な構造
説明図であり、図１のI −I 線に沿って切った断面の切
り口を示している。図３は、エアブリッジの形成工程図
であり、主要な工程での断面の切り口を概略的に示して
いる。

【００２３】この発明の半導体集積回路は、トランジス
タ部を具えている。このトランジスタ部は、ゲート電極
の基部（以下、単に基部又は幹部と称する。）１０と枝
部１２とを具えたゲート電極１４と、枝部１２を挟んで
一方の側にソース電極用配線パターン１６と、枝部１２
のもう一方の側にドレイン電極用配線パターン１８とを
具えている。基部１０の下にはコンタクト用窓２０が設
けられたＳｉＮ膜（シリコン窒化膜（図示せず。））を
挟んでゲート電極用配線２２が形成されている。ソース
電極用配線パターン１６の下には、コンタクト用窓２４
が設けられたＳｉＮ膜を挟んで複数のソース電極２６が
設けられている。同様に、ドレイン電極用配線パターン
１８の下にも、コンタクト用窓２８が設けられたＳｉＮ
膜を挟んで複数のドレイン電極３０が設けられている。
従って、この構成例では、ゲート電極１４を共通にし
て、複数のトランジスタ素子が形成されている。そし
て、活性領域３２は、ソース電極２６とドレイン電極３
０とを含む領域である。この活性領域３２の外側は、分
離領域３４である。ゲート電極１４の枝部１２は活性領
域３２の上側を延在してこの活性領域３２を越えて、そ
の一部が分離領域３４に突き出している。この突き出し
ている部分を突き出し部１２ａと称する（図１）。

【００２４】この実施の形態では、ＧａＡｓ基板４０上
にノンドープＧａＡｓ層４２、ノンドープＩｎＧａＡｓ
層４４およびｎ型ＡｌＧａＡｓ層４６が、順次積層され
ている。そして、この積層構造のｎ型ＡｌＧａＡｓ層４
６上にｎ型ＧａＡｓ層４８ａ，４８ｂが設けられてい
る。そして、これら、領域４２，４４，４６，４８ａお
よび４８ｂが分離領域３４で囲まれていて、この分離領
域３４で囲まれた領域の範囲が活性領域３２を形成して
いる。この活性領域３２の表面のｎ型ＡｌＧａＡｓ層４
６上にゲート電極１４の枝部１２が設けられていて、枝
部１２の両側のｎ型ＡｌＧａＡｓ層４６上に上述したｎ
型ＧａＡｓ層４８ａおよび４８ｂが枝部１２とは離間し
て設けられている。そして、一方のｎ型ＧａＡｓ層４８
ａ上にソース電極２６が設けられ、もう一方のｎ型Ｇａ
Ａｓ層４８ｂ上にドレイン電極３０が設けられている。
これら活性領域３２および分離領域３４の上側に、ソー
スおよびドレイン電極２６および３０を覆うようにして
ＳｉＮ膜（シリコン窒化膜）５０ａ，５０ｂが設けられ
ている。このＳｉＮ膜５０ａおよび５０ｂには、それぞ
れソース電極２６およびドレイン電極３０を部分的に露
出するコンタクト用窓２４，２８が形成されている。

【００２５】そして、コンタクト用窓２４内のソース電
極２６上およびＳｉＮ膜５０ａ上にソース電極用配線パ
ターン１６が形成されている。同様に、コンタクト用窓
２８内のドレイン電極３０上およびＳｉＮ膜５０ｂ上に
ドレイン電極用配線パターン１８が形成されている（図
２）。

【００２６】上側から平面的に見たとき、ソース電極２
６およびドレイン電極３０で挟まれた内側の半導体層領
域がほぼ活性領域３２である。そして、ソース電極２６
およびドレイン電極３０から外側の領域は、分離領域３
４となっている。分離領域３４は、上記積層構造のソー
ス電極２６およびドレイン電極３０の外側の領域に対し
て酸素を注入して拡散させることによって形成されてい
て、高抵抗の領域、従って実質的に絶縁領域となる。こ
の分離領域３４によって、トランジスタ部と隣の素子と
が分離されている。

【００２７】また、図１に示す構造によれば、ゲート電
極１４の突き出し部１２ａは分離領域３４上に形成され
ている部分である。分離領域３４上には、トランジスタ
部を構成する配線以外の他の素子の配線５２も設けられ
ている。

【００２８】この実施の形態では、上記突き出し部１２
ａに近接する他の配線５２の、特に突き出し部１２ａに
近接している部分がエアブリッジ５４として形成されて
いる。

【００２９】このエアブリッジ５４は、例えば以下のよ
うにして形成される（図３参照。）。

【００３０】上記ゲート電極１４の突き出し部１２ａに
近接した分離領域３４上に配線５２を形成するに当た
り、ここでは、上記突き出し部１２ａの延長線上に位置
する配線の部分をエアブリッジ化する。

【００３１】まず、分離領域３４上にＳｉＮ膜５６を形
成する（図３（Ａ））。その後、ＳｉＮ膜５６上にレジ
ストパターン５８を形成する（図３（Ｂ））。このレジ
ストパターン５８の高さＨは、突き出し部１２ａと配線
５２との間の最短離間距離で、両者１２ａおよび５２間
にリーク電流が生じない程度の高さＨとする（図１参
照。）。そしてレジストパターン５８の幅Ｗは、レジス
トパターン５８上に設けられる配線５２と突き出し部１
２ａとの間にリーク電流が生じないように、突き出し部
１２ａから十分離間するような幅Ｗとする。その後、レ
ジストパターン５８を覆うようにＳｉＮ膜上に配線を行
う（図３（Ｃ））。その後、レジストパターン５８をア
セトンまたはリムーバ等で除去する（図３（Ｄ））。こ
れにより、形成された配線５２の一部をエアブリッジ５
４にすることができる。このエアブリッジ５４の内面５
４ａとＳｉＮ膜５６の上面との間の距離は上述したＨと
等しい。そして、これら距離（高さ）Ｈや幅Ｗの設定
は、実験を繰り返して、どのような値以上であればリー
ク電流が生じないかを予め測定して定めればよい。高さ
Ｈは、突き出し部１２ａの高さＨａより０．５μｍ以上
大きい高さとするのが好ましい（Ｈ≧Ｈａ＋０．５μ
ｍ）。また、幅Ｗは、突き出し部１２ａの幅Ｗａより２
μｍ以上大きい幅とするのが好ましい（Ｗ≧Ｗａ＋２μ
ｍ但し、この２μｍは、突き出し部の幅方向両側にそ
れぞれさらに１μｍの幅を有していることを意味す
る。）。なお、エアブリッジの形成は、図３に示した形
成方法に限るものではない。

【００３２】よって、ゲート電極１４の突き出し部１２
ａに近接して設けられる配線５２の、突き出し部１２ａ
の延長線上に位置する部分をエアブリッジ５４にするこ
とによって、突き出し部１２ａと配線５２との間を垂直
方向に離間させることができる。従来、突き出し部１２
ａと配線５２との間を２μｍ程度平面的に離間させてい
たが、この実施の形態では、突き出し部１２ａと配線５
２との平面的な間隔を０．１μｍ以下にしている。実験
の結果、このように突き出し部１２ａとこの配線５２と
を平面的に近接させても、ゲート電極１４とこの配線５
２との間の容量を増大させるおそれはなく、リーク電流
が生じる心配はないことが判った。従って半導体集積回
路の小型化に対応させることができる。

【００３３】＜第２の実施の形態＞第２の実施の形態の
半導体集積回路について、図４を参照して説明する。こ
の実施の形態の半導体集積回路は、第１の実施の形態の
回路とほとんど同じ構成で、エアブリッジを突き出し部
と重なるように、突き出し部の一部の上側に設けてあ
る。図４は、第２の実施の形態の半導体集積回路のゲー
ト電極周辺の構造を上から平面的に見た概略的なレイア
ウト図である。

【００３４】以下、第１の実施の形態と相違する点につ
き説明し、第１の実施の形態と同様の点についてはその
詳細な説明を省略する。

【００３５】図４によれば、トランジスタ部は、第１の
実施の形態と同様に、ゲート電極の基部１０と枝部１２
とを具えたゲート電極１４と、枝部１２を挟んで一方の
側にソース電極用配線パターン１６と、枝部１２のもう
一方の側にドレイン電極用配線パターン１８とを具えて
いる。また、基部１０の下には、コンタクト用窓２０が
設けられたＳｉＮ膜を挟んでゲート電極用配線２２が設
けられている。そして、ソース電極用配線パターン１６
およびドレイン電極配線パターン１８の下には、コンタ
クト用窓２４，２８が設けられたＳｉＮ膜を挟んで複数
のソース電極２６およびドレイン電極３０が、それぞれ
設けられている。また、活性領域３２は、ソース電極２
６とドレイン電極３０とを含む領域で、この活性領域３
２の外側は分離領域３４である。ゲート電極１４の枝部
１２は活性領域３２上を延在して活性領域３２を越え
て、一部が分離領域３４上に突き出しており、この突き
出した一部分を突き出し部１２ａとする。

【００３６】半導体集積回路の小型化に伴い、この実施
の形態では、突き出し部１２ａの一部の上側に、他の配
線５２の一部がエアブリッジ５４として形成されてい
る。実験の結果、エアブリッジ５４と突き出し部１２ａ
とは、垂直方向に十分離間しているために、回路を平面
的に見て、突き出し部１２ａの一部にエアブリッジ５４
が重なっていても、リーク電流が生じるおそれはないこ
とが判った。このため、半導体集積回路の平面的な配線
間距離をさらに短くすることができるために、回路の小
型化が図れる。

【００３７】＜第３の実施の形態＞第３の実施の形態の
半導体集積回路の一部の構造を図５に示す。図５は、ト
ランジスタ部周辺の構成を示す平面的なレイアウト図で
ある。

【００３８】図５によれば、複数のゲート電極１４が並
列に並べられている。各ゲート電極１４は、それぞれ基
部１０と枝部１２とを具えていて、基部１０の下には、
コンタクト用窓２０が設けられたＳｉＮ膜を挟んでゲー
ト電極用配線２２が形成されている。複数の基部１０
は、互いにゲート電極用配線２２によって連通してい
る。また、枝部１２は基部１０から突出していて、活性
領域３２をわたるように形成されている。そして、活性
領域３２上の、枝部１２から離間した位置に、この枝部
１２を挟んでソース電極用配線パターン１６とドレイン
電極用配線パターン１８とが形成されている。ソース電
極用配線パターン１６およびドレイン電極配線パターン
１８の下には、コンタクト用窓２４，２８が設けられた
ＳｉＮ膜を挟んでソース電極２６およびドレイン電極３
０が、それぞれ設けられている。また、枝部１２の一方
の側に設けられたソース電極用配線パターン１６は、第
１配線パターン１７と一体的に連続形成されている。同
様に、枝部１２のもう一方側に設けられたドレイン電極
用配線パターン１８は第２配線パターン１９と一体的に
連続形成されている。また、活性領域３２は、ソース電
極２６とドレイン電極３０とを含む領域で、この活性領
域３２の外側には隣の素子と電気的に分離するための分
離領域３４が形成されている。上記ゲート電極１４の枝
部１２は、活性領域３２の上側を延在してこの活性領域
を越えて、その先端の一部分が分離領域３４に突出して
いる。この分離領域３４上に突き出している枝部１２の
部分を突き出し部１２ａと称する。

【００３９】また、第１配線パターン１７は第２配線パ
ターン１９と交差配線を形成している。この交差部分６
０は第１配線パターン１７の上をまたぐように第２配線
パターン１９の一部がエアブリッジ６２になっている。

【００４０】この実施の形態では、第２配線パターン１
９のエアブリッジ６２の部分を、交差部分６０だけでな
く第２配線パターン１９に近接している突き出し部１２
ａの上にまでかかるように、延長させて形成する。

【００４１】これにより、突き出し部１２ａと第２配線
パターン１９とは平面的に見て近接していても、垂直方
向に離間させることができる。突き出し部１２ａと第２
配線パターン１９との間にリーク電流が生じるおそれは
ない。エアブリッジの高さや幅は、実験によってリーク
電流が生じない程度に設定しておく。よって半導体集積
回路の小型化に伴って、回路内の配線間隔が狭くなって
も、近接している配線の一方をエアブリッジ化すること
によって配線間容量を低減することができる。従って、
半導体集積回路のより小型化が図れる。

【００４２】また、この実施の形態において、図５で
は、エアブリッジ６２と突き出し部１２ａとが近接して
いる構造を示したが、突き出し部１２ａの一部、或い
は、突き出し部１２ａおよび活性領域３２の一部の上側
にエアブリッジを形成してもよい。このようにすれば、
半導体集積回路をさらに小型化することができる。

【００４３】また、第１〜第３の実施の形態では、半導
体集積回路のトランジスタ部周辺の構造を例に挙げて説
明したが、これに限らず、半導体集積回路内の平面的な
配線間距離が短くなるような部分に適用させてもよい。
例えば、キャパシタンス等の素子周辺の構造にも適用で
きる。

【００４４】

【発明の効果】上述した説明から明らかなように、この
発明の半導体集積回路によれば、第１配線と、この第１
配線と非交差状態で近接している部分を有する第２配線
とを含み、上記近接している部分をエアブリッジとして
構成してある。

【００４５】このため、第２配線のエアブリッジの部分
と、下地表面に形成されているもう一方の配線（第１配
線）とを垂直方向に離間させることができる。これによ
り、平面的に近接している配線同士の配線間容量を低減
することができ、リーク電流が発生するおそれはなくな
る。よって、従来よりも平面的な配線間隔を狭くするこ
とができるため、半導体集積回路の小型化を図れる。

【図面の簡単な説明】

【図１】第１の実施の形態の半導体集積回路のトランジ
スタ部周辺の構造を説明するための上方から平面的に見
た概略的なレイアウト図である。

【図２】トランジスタ部の概略的な構造説明図であり、
図１のI −I 線に沿って切った断面の切り口を示してい
る。

【図３】エアブリッジの形成工程図であり、主要な工程
での断面の切り口を概略的に示している。

【図４】第２の実施の形態の半導体集積回路のトランジ
スタ部周辺の構造を説明するための上方から平面的に見
たレイアウト図である。

【図５】第３の実施の形態の半導体集積回路のトランジ
スタ部周辺の構造を説明するための上方から平面的に見
たレイアウト図である。

【図６】従来の半導体集積回路のトランジスタ部周辺の
構造を説明するための上方から平面的に見たレイアウト
図である。

【図７】従来の半導体集積回路のトランジスタ部の概略
的な構造説明図であり、図６のＸ−Ｘ線に沿って切った
断面の切り口を示している。

【符号の説明】

１０，１０２：ゲート電極の基部１２，１０４：枝部１２ａ，１０４ａ：突き出し部１４，１０６：ゲート電極１６，１１４：ソース電極用配線パターン１７，１１５：第１配線パターン１８，１１６：ドレイン電極用配線パターン１９，１１７：第２配線パターン２０，２４，２８，１０８，１４２：コンタクト用窓２２，１１０：ゲート電極用配線２６，１４０ａ：ソース電極３０，１４０ｂ：ドレイン電極３２，１１２：活性領域３４，１２２：分離領域４０，１３０：ＧａＡｓ基板４２，１３２：ノンドープＧａＡｓ層４４，１３４：ノンドープＩｎＧａＡｓ層４６，１３６：ｎ型ＡｌＧａＡｓ層４８ａ，４８ｂ，１３８：ｎ型ＧａＡｓ層５０ａ，５０ｂ，５６，１４４：ＳｉＮ膜、シリコン窒
化膜５２：配線５４，６２，１２０：エアブリッジ５４ａ：内面５８：レジストパターン６０，１１８：交差部分

Claims

【特許請求の範囲】

【請求項１】第１配線と、該第１配線と非交差状態で
近接している部分を有する第２配線とを含む半導体集積
回路において、前記近接している部分をエアブリッジとして構成してあ
ることを特徴とする半導体集積回路。
【請求項２】請求項１に記載の半導体集積回路におい
て、前記エアブリッジと前記第１配線との間を、その間でリ
ーク電流の発生を阻止できるだけ離間させてあることを
特徴とする半導体集積回路。
【請求項３】請求項１に記載の半導体集積回路におい
て、前記第１配線を、ゲート電極とすることを特徴とする半
導体集積回路。
【請求項４】配線と、活性領域を横断するように該活
性領域上に設けられたゲート電極とを具えており、該ゲ
ート電極は、前記活性領域の外側に形成されている分離
領域の上に突出した突き出し部を有し、前記配線の、前記突き出し部に近接している部分がエア
ブリッジであることを特徴とする半導体集積回路。
【請求項５】請求項４に記載の半導体集積回路におい
て、前記エアブリッジの下側に、前記突き出し部の一部が形
成されていることを特徴とする半導体集積回路。
【請求項６】請求項４に記載の半導体集積回路におい
て、前記エアブリッジの下側に、前記突き出し部および前記
活性領域の一部が形成されていることを特徴とする半導
体集積回路。