JP3351089B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3351089B2
JP3351089B2 JP6075694A JP6075694A JP3351089B2 JP 3351089 B2 JP3351089 B2 JP 3351089B2 JP 6075694 A JP6075694 A JP 6075694A JP 6075694 A JP6075694 A JP 6075694A JP 3351089 B2 JP3351089 B2 JP 3351089B2
Authority
JP
Japan
Prior art keywords
conductive wiring
wiring member
etching
wiring
chip patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6075694A
Other languages
English (en)
Other versions
JPH07273085A (ja
Inventor
峰一 酒井
毅 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP6075694A priority Critical patent/JP3351089B2/ja
Priority to DE19511596A priority patent/DE19511596B4/de
Priority to US08/415,373 priority patent/US5677248A/en
Priority to FR9503777A priority patent/FR2718286B1/fr
Publication of JPH07273085A publication Critical patent/JPH07273085A/ja
Priority to US08/758,259 priority patent/US6020618A/en
Application granted granted Critical
Publication of JP3351089B2 publication Critical patent/JP3351089B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電気化学ストップエッ
チングによりSi薄肉部を形成する半導体装置及びその
製造方法に関する。
【0002】
【従来の技術】近年、半導体ウエハ上へのSi薄肉部形
成に、Si薄肉部厚が所定の厚さに達した時に自動的に
エッチングを停止させる電気化学ストップエッチング技
術が行われている。この電気化学ストップエッチング
は、外部から電圧を供給し、この電圧値を制御すること
によりSi薄肉部厚を所望の値に調整するものである。
【0003】このような電気化学ストップエッチング技
術に用いられている従来の半導体装置を構成するウエハ
構造を以下図を参照して説明する。なお、電気化学スト
ップエッチングにより得られるSi薄肉部として、例え
ばダイヤフラムを形成する場合を例として、以下説明す
ることにする。図7は半導体ウエハ19の平面概略図で
あり、所定厚のダイヤフラム(図示せず)が形成される
複数の製品チップ20(以下、チップパターンと呼ぶ)
がそれぞれスクライブ21を挟んでウエハ表面に設けら
れ、ウエハ周辺部には全チップパターン20を取り巻く
ように高濃度N+ 領域22(以下、低抵抗層と呼ぶ)が
設けられている。
【0004】このような半導体ウエハ19における各チ
ップパターン20間の断面図、例えば図7に示すB−B
断面図は、図8のような構成となっている。各チップパ
ターン20間のスクライブ領域にはNエピタキシャル層
23が設けられ、そして、ウエハ周辺部と同様、低抵抗
層24が設けられ、さらに、低抵抗層24上に直接エッ
チング用Al配線25が形成されている。このエッチン
グ用Al配線25に外部から正の電圧を供給することに
より、各チップパターン20の所定箇所のエッチングを
行いダイヤフラム(図示せず)を形成している。また、
チップパターン20上の周囲には接地用のAl配線26
(以下、GND Al配線と呼ぶ)がアイソレーション
28(P+ 領域)に接続されるとともにフィールド酸化
膜27上に設けられている。フィールド酸化膜27は、
スクライブ領域以外の所定箇所に形成されている。 こ
のようにスクライブ領域において低抵抗層24を拡散し
ているのは、仮にエッチング用Al配線25がホト欠陥
やキズ等で断線しても、エッチング時に低抵抗層24を
利用してチップパターン20内のダイヤフラム領域のN
エピタキシャル層(図示せず)に電圧が確実に印加され
るようにするためである。また、スクライブ領域にフィ
ールド酸化膜27を形成しないのは、後工程におけるダ
イシングカット時のブレード(図示せず)の寿命が低下
するもの防ぐためである。
【0005】以上のようなウエハ構造を採ることで、全
製品パターンのダイヤフラム形成部のエピタキシャル層
に外部電圧と同じ電圧が供給されるように工夫してい
る。この構成の半導体ウエハ19を用いて、電気化学ス
トップエッチングは図9に示すような手段で実施され
る。半導体ウエハ19は、その非エッチング面がWAX
等の保護膜29で覆われるとともにセラミック板30に
固定される。その状態でもって、半導体ウエハ19は、
少なくとも被エッチング部分が完全に浸るようにKOH
等のエッチング液31中に浸漬される。そして、ウエハ
周辺部の低抵抗層22又はエッチング用Al配線25が
直接Pt電極32に接続されて、チップパターン20内
のダイヤフラム領域のNエピタキシャル層に正の電圧が
供給される。折しも、エッチング液31中に挿入されて
いる他のPt電極33に負の電圧が供給される。こうし
て、半導体ウエハ19の各チップパターン20にダイヤ
フラムを形成している。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置にあっては、その製造プロセス段階にお
いて以下に示すような問題が発生していた。まず第1の
問題としては、エッチング用Al配線25とGND A
l配線26の酸化膜段差部においてAl残りが発生し、
これが原因で所望のダイヤフラム厚が得られないという
ことである。
【0007】この状態を図10(a)を用いて説明す
る。エッチング用Al配線25とGND Al配線26
は、Al蒸着、スパッタ等により堆積し、ホトレジスト
を用いパターニングされる。GND Al配線26はフ
ィールド酸化膜27を介してP基板34と接続されてい
るので、エッチング用Al配線25とGND Al配線
26とは同ー高さとならず、両者の間には1μm程度の
酸化膜段差部35が発生する。このため、Al配線のホ
ト時、この酸化膜段差部35においてレジスト厚がー定
とならない。よって、露光不足となり、レジストが残
り、この部分で図に示す破線のようなAlエッチング残
り36が発生する。こうして、GND Al配線26と
エッチング用Al配線25との間がAlエッチング残り
36でショートすることになる。
【0008】この状態でエッチングを実施すると、GN
D Al配線26がP基板34と接続しているので図の
矢印のような電流経路37ができ、P基板34側へリー
ク電流が発生することになる。すると、リーク箇所での
P基板34電位が上昇するため、このショート箇所周辺
のダイヤフラム厚が所望の厚さより厚くなってしまう。
【0009】次に第2の問題としては、ホト欠陥により
スクライブ21上の低抵抗領域24と製品パターン内の
アイソレーション28が接続し、この場合においても上
記第1の問題と同様に所望のダイヤフラム厚が得られな
いということである。この状態を図10(b)を用いて
説明する。スクライブ領域の所定箇所に形成される低抵
抗領域24は、ホトレジストを用いマスク材のパターニ
ングを行い、不純物を選択的に拡散して得られる。しか
しながら、製造プロセスにおいてホト欠陥が発生する
と、図に示す破線のように、スクライブ21上の低抵抗
層24とチップパターン20内のアイソレーション28
間がショートすることがある。このときのショート部分
での耐圧は略5Vである。この状態のとき、この耐圧以
下の供給電圧で電気化学ストップエッチングを実施する
ときに限り、前記ショートは何ら問題とはならない。
【0010】しかしながら、ダイヤフラム厚の制御を外
部からの供給電圧で行う場合に、例えば7V等の前記耐
圧以上の電圧をエッチング用Al配線25に供給して所
望のダイヤフラム厚を得ようとすると、図に示す矢印の
ような電流経路38ができ、このショート部分からP基
板34側へリーク電流が発生することになる。よって、
このときも上記の第1の問題と同様な理由により、ショ
ート箇所周辺のダイヤフラム厚が所望の厚さより厚くな
ってしまう。
【0011】以上のように、従来の半導体装置のウエハ
構造をもって電気化学ストップエッチングを行うプロセ
スにおいては、Al残りに起因して生じるショート箇所
が生じた場合、ウエハアウトとなるか、若しくは、その
部分のチップパターンを排除せざるを得なかった。さら
には、低抵抗層とアイソレーション間がショートした時
の耐圧以上の電圧を外部から供給して所望のダイヤフラ
ム厚を得ようとするとき、このショート箇所が生じた場
合、ウエハアウトとなるか、若しくは、その部分のチッ
プパターンを排除せざるを得なかった。
【0012】このように、従来のものでは、その電気化
学ストップエッチングによるダイヤフラム形成プロセス
における歩留り低下が余儀なくされていた。そこで、本
発明は上記問題を達成するためになされたものであり、
Al残りによるリーク電流を発生させることなく、電気
化学ストップエッチングを良好に行うことを第1の目的
とする。
【0013】さらに、スクライブ領域の低抵抗層とアイ
ソレーション間のショートを回避して、いかなる供給電
圧によっても電気化学ストップエッチングを良好に行う
ことを第2の目的とする。
【0014】
【課題を達成するための手段】本発明は上記問題を達成
するために、請求項1において、電気化学ストップエッ
チングを用いた半導体装置の製造方法において、少なく
ともー方の基板表面に、主要回路が構成されるとともに
第1の導電性配線部材が設けられた少なくとも1個のチ
ップパターンを形成し、該チップパターンを形成する同
ー基板表面にあって前記第1の導電性配線部材とー定の
間隔が隔てられるとともに同等の配線高さとなる第2の
導電性配線部材を前記第1の導電性配線部材の近傍に形
成し、該第2の導電性配線部材に所定の電圧を供給する
ことにより電気化学ストップエッチングを行うことを特
徴とし、さらに請求項6において、少なくとも互いに近
傍の前記第1の導電性配線部材と前記第2の導電性配線
部材を共に同じ厚さの絶縁部材上に形成している。
【0015】そして、請求項2において、電気化学スト
ップエッチングを用いた半導体装置の製造方法におい
て、少なくともー方の基板表面に、それぞれの周囲がス
クライブ領域で囲まれる主要回路が構成された複数のチ
ップパターンを形成し、前記スクライブ領域において前
記チップパターンの外周を囲うように導電性配線部材を
絶縁部材を介して形成し、互いに隣り合う前記各チップ
パターン間で近接する各前記導電性配線部材を電気的に
接続して、該導電性配線部材に所定電圧を供給すること
により電気化学ストップエッチングを行うことを特徴と
する。
【0016】また、請求項3において、電気化学ストッ
プエッチングを用いた半導体装置の製造方法において、
少なくともー方の基板表面に、それぞれの周囲がスクラ
イブ領域で囲まれる主要回路が構成された複数のチップ
パターンを形成し、該スクライブ領域において個々の前
記チップパターンの少なくともー辺に沿うように導電性
配線部材を絶縁部材を介して格子状に形成し、該導電性
配線部材に所定の電圧を供給することにより電気化学ス
トップエッチングを行うことを特徴とする。
【0017】さらに、請求項4において、電気化学スト
ップエッチングを用いた半導体装置の製造方法におい
て、少なくともー方の基板表面に、主要回路が構成され
るとともに第1の導電性配線部材が設けられそれぞれの
周囲がスクライブ領域で囲まれる複数のチップパターン
を形成し、該チップパターンを形成する同ー基板表面に
あって前記第1の導電性配線部材とー定の間隔が隔てら
れるとともに同等の配線高さとなり前記スクライブ領域
において前記チップパターンの外周を囲うように第2の
導電性配線部材を前記第1の導電性配線部材の近傍に絶
縁部材を介して形成し、互いに隣り合う前記各チップパ
ターン間で近接する各前記第2の導電性配線部材を電気
的に接続して、該第2の導電性配線部材に所定電圧を供
給することにより電気化学ストップエッチングを行うこ
とを特徴とする。
【0018】また、請求項5において、電気化学ストッ
プエッチングを用いた半導体装置の製造方法において、
少なくともー方の基板表面に、主要回路が構成されると
ともに第1の導電性配線部材が設けられそれぞれの周囲
がスクライブ領域で囲まれる複数のチップパターンを形
成し、該チップパターンを形成する同ー基板表面にあっ
て個々の前記チップパターンの少なくともー辺に沿うよ
うに前記第1の導電性配線部材とー定の間隔が隔てられ
るとともに同等の配線高さとなる第2の導電性配線部材
を前記スクライブ領域において前記第1の導電性配線部
材の近傍に絶縁部材を介して格子状に形成し、該第2の
導電性配線部材に所定の電圧を供給することにより電気
化学ストップエッチングを行うことを特徴とする。
【0019】請求項7は、上記請求項1乃至6の製造方
法により得られる半導体装置として、少なくともー方の
基板表面に、主要回路が構成された複数のチップパター
ンと、該チップパターン表面の外周を囲むように該チッ
プパターン上に第1の絶縁部材を介して形成された第1
の導電性配線部材と、前記基板表面にあって前記チップ
パターン間に形成されたNエピタキシャル層と、前記チ
ップパターン間にあって前記Nエピタキシャル層上に第
2の絶縁部材を介して格子状に形成された電気化学スト
ップエッチングのための第2の導電性配線部材とを備
え、前記第1の絶縁部材の厚さと前記第2の絶縁部材は
厚さが同等厚であるとともに前記第1の導電性配線部材
と前記第2の導電性配線部材との間はー定の間隔で保た
れていることを特徴としている。
【0020】
【発明の作用効果】本発明の請求項1、6によれば、基
板表面に形成される第1の導電性配線部材とー定の間隔
が隔てられるとともに同等の配線高さとなる第2の導電
性配線部材を第1の導電性配線部材の近傍に形成して、
第2の導電性配線部材に所定の電圧を供給することによ
り電気化学ストップエッチングを行っている。このと
き、チップパターンには第2の導電性配線部材を通じて
供給された電圧と略同ーの電圧が印加されることにな
る。これにより、酸化膜段差部はできないためアルミ配
線のホト時のAl残りは無くなり、よって、Al残りに
よるリーク電流を発生させることなく電気化学ストップ
エッチングを良好に行うことができるという優れた効果
を奏する。
【0021】また、請求項2によれば、主要回路が形成
されたチップパターンの外周を囲うように導電性配線部
材を絶縁部材を介して形成し、互いに隣り合う前記各チ
ップパターン間で近接する記導電性配線部材を電気的に
接続し、請求項3によれば、それぞれの周囲がスクライ
ブ領域で囲まれる複数の主要回路が形成されたチップパ
ターンを形成し、スクライブ領域において個々の前記チ
ップパターンの少なくともー辺に沿うように導電性配線
部材を絶縁部材を介して格子状に形成している。従っ
て、いずれの場合においても、この導電性配線部材に所
定の電圧を供給することにより電気化学ストップエッチ
ングを行うと、ダイヤフラム領域には導電性配線部材を
通じて供給された電圧と略同ーの電圧が印加されること
になる。これにより、アルミ配線のホト時のホト欠陥は
無くなり、よって、スクライブ領域の低抵抗層とアイソ
レーション間のショートを回避することができ、いかな
る供給電圧によっても電気化学ストップエッチングを良
好に行うことが可能となるという優れた効果を奏する。
【0022】そして、請求項4、5によれば、請求項1
と請求項2、または請求項1と請求項3との両方の優れ
た効果を同時に達成できるという優れた効果を奏する。
【0023】
【実施例】以下、本発明のー実施例を図に従って説明す
る。本実施例の半導体装置を構成するウエハ構造は、従
来のウエハ構造と同様に、所定厚のダイヤフラムが形成
される複数のチップパターンがそれぞれスクライブを挟
んでウエハ表面に設けられ、ウエハ周辺部には全チップ
パターンを取り巻くように低抵抗層が設けられている。
(図7参照)また、このような半導体ウエハの電気化学
ストップエッチングにおいても、従来の電気化学ストッ
プエッチングと同様に、非エッチング面が保護された半
導体ウエハを、KOH等のエッチング液中に浸漬すると
ともにエッチング用の電極に正の電圧を供給して行われ
る。(図9参照) 従って、本実施例に示す半導体ウエハは周知の半導体製
造プロセスにて十分製造可能なものであり、また、電気
化学ストップエッチングも従来と同様な手段で可能であ
るので、以下特に本発明の特徴となる部分を中心に説明
する。
【0024】半導体ウエハにおける平面から見た要部を
拡大した概略図を図1に示す。図1において、ゲージ抵
抗等の主要回路が形成される複数の製品チップ1(以
下、チップパターンと呼ぶ)がそれぞれスクライブ2を
挟んでウエハ表面に設けられている。換言すれば、チッ
プパターン1の周囲はスクライブ2により囲まれた恰好
となっている。そして、電気化学ストップエッチングを
行う際に必要な電圧が供給されるエッチング用の導電性
配線部材として、エッチング用Al配線3が各チップパ
ターン1の外周に格子状に設けられている。そして互い
に隣り合う各チップパターン1間において、各チップパ
ターン1上の各々のエッチング用Al配線3は、それぞ
れ2本のAl配線4により電気的に接続されている。な
お、本実施例ではエッチング用Al配線3とAl配線4
とを、後述の第1の導電性配線部材に対する第2の導電
性配線部材とする。このように、本実施例では、互いに
隣り合う各チップパターン1間においてAl配線4を2
本としているが、これに限定されることはなく、少なく
とも1本あれば十分エッチングが可能である。また、A
l配線4は、これよりも大きな配線幅をもった導電性配
線部材(図示せず)としてもよく、これらエッチング用
Al配線3およびAl配線4は、他の金属であってもよ
い。
【0025】このような半導体ウエハのチップパターン
1を、図2に示す拡大図を参照してさらに詳しく説明す
る。チップパターン1上の外周には、回路パターン設計
の効率化やチップパターン1上の回路(図示せず)を外
部ノイズから保護することを目的として、第1の導電性
配線部材であるGND Al配線5が設けられている。
図1において説明したエッチング用Al配線3は、GN
D Al配線5の外側を囲むように設けられ、そのー部
分がGND Al配線5と接続されないようにチップパ
ターン1の内側にあるダイヤフラム領域6のNエピタキ
シャル層(図示せず)に達するように設けられている。
ダイヤフラム領域6では、電気化学ストップエッチング
の際にエッチング用Al配線3に供給される外部電圧と
略同じ電圧がそのNエピタキシャル層にのみ印加され、
半導体ウエハ全体の全チップパターン1にこの電圧に応
じた厚さのダイヤフラムが形成されている。
【0026】次に、半導体ウエハの各チップパターン1
間における断面構造について図3を参照して説明する。
図3は図1におけるA−A断面図であり、図示中央部分
はP基板7上に形成されるスクライブ領域、図示両側部
分はP基板7上に形成されるチップパターン1のー部を
示す。
【0027】各チップパターン1間のスクライブ領域に
は全く不純物拡散せず、Nエピタキシャル層9(N層)
のみが設けられてアイソレーション8(P+ 領域)によ
り絶縁されている。フィールド酸化膜10は絶縁部材と
して少なくともNエピタキシャル層9のー部に達するよ
うにチップパターン1上に設けられ、さらに、GNDA
l配線5はアイソレーション8に接続されるとともにフ
ィールド酸化膜10上に設けられている。フィールド酸
化膜10上にはエッチング用Al配線3がGND Al
配線5の近傍に設けられており、GND Al配線5と
エッチング用Al配線3とのショートを防止するために
両者の間にはー定の間隔が設けられている。こうして、
少なくとも互いに近傍のGND Al配線5とエッチン
グ用Al配線3を同ーのフィールド酸化膜10上に形成
して、GND Al配線5とエッチング用Al配線3と
の間での酸化膜段差部を無くしている。ここで本実施例
では、GND Al配線5とエッチング用Al配線3と
の間隔を30μmとしており、この間隔であればGND
Al配線5とエッチング用Al配線3とのショートは
殆ど起こらないことを確認している。
【0028】このように、図3では、少なくとも互いに
近傍のGND Al配線5とエッチング用Al配線3を
同ーのフィールド酸化膜10上に形成させて、両者間に
酸化膜段差部を発生させないようにしているが、これと
は別に、図4のような構造であっても良い。図4による
と、GND Al配線11とエッチング用Al配線12
は、それぞれ第1の絶縁部材および第2の絶縁部材とし
ての個々のフィールド酸化膜13および14を介して設
けられているので、GND Al配線11とエッチング
用Al配線12の間には酸化膜段差部15、16が発生
していることになる。しかしながら、本実施例では少な
くとも互いに近傍のGND Al配線11とエッチング
用Al配線12を共に同じ厚さのフィールド酸化膜1
3、14上に形成し、GND Al配線11とエッチン
グ用Al配線12とを同ー高さとしているので、このよ
うな酸化膜段差部15、16は、従来問題とされていた
酸化膜段差部35(図10(a)参照)に対してその意
義が全く異なるものとなる。従って、このような酸化膜
段差部15、16があったとしても、Al配線のホト時
にAl残りは殆ど発生しない。ただし、このときもGN
D Al配線11とエッチング用Al配線12との間に
ー定の間隔が保たれている。
【0029】なお、Nエピタキシャル層9上におけるフ
ィールド酸化膜10、14(図3、図4)は、スクライ
ブ領域において、後工程でのダイシングカット時のブレ
ード(図示せず)がフィールド酸化膜10、14も同時
にカットしないような位置としている。従って、フィー
ルド酸化膜10、14によるブレードへの影響はなく、
ブレードの寿命は従来に比して低下することはない。
【0030】次に、本実施例ではスクライブ領域には全
く不純物拡散をしない構成をとっているが、エッチング
用Al配線3を格子状に形成するとともに互いに隣合う
各チップパターン1間でAl配線4にて接続しているの
で、仮にエッチング用Al配線3がホト欠陥やキズ等で
断線した場合であっても、全く問題なく全チップパター
ン1に外部電圧と同等の電圧が供給することができる。
よって、本実施例の構成であれば、エッチング用Al配
線が断線した場合の補償として利用していた低抵抗層は
必要なくなる。換言すると、本実施例によれば各チップ
パターン間のスクライブ領域には全く不純物拡散しない
構成を採ることが可能となるのである。
【0031】本実施例の半導体ウエハは以上のような構
造を有しているので、本半導体ウエハをもって電気化学
ストップエッチングを行う場合には、次のような特徴を
奏することになる。先ず、各チップパターン間のスクラ
イブ領域には全く不純物拡散せず、Nエピタキシャル層
のみを設けてアイソレーションにより絶縁することによ
り、このNエピタキシャル層とアイソレーションとの間
の耐圧を略80Vとしている。よって、従来5V以下と
制限されていたエッチング用の供給電圧の範囲が広が
り、この5V以上の供給電圧によるダイヤフラム厚の制
御が可能となるので、この範囲の供給電圧における厚さ
のダイヤフラムが得られることになる。
【0032】次に、ー定の間隔を有するGND Al配
線とエッチング用Al配線とを同ー高さのフィールド酸
化膜上に設けて両者の間の酸化膜段差部を無くしてるの
で、その製造プロセス段階においてAl残りは発生する
ことはない。従って、Al残りに起因して発生するリー
ク電流を防止することが可能となり、所望の厚さのダイ
ヤフラムが得られることになる。
【0033】なお、仮にGND Al配線とエッチング
用Al配線との間に酸化膜段差部があったとしても、上
述した図4に示すような構成を採ればAl残りは殆ど無
くなるので、同様に所望の厚さのダイヤフラムが得られ
ることになる。さらに、各チップパターン毎にエッチン
グ用Al配線を格子状に設け、互いに隣合うチップパタ
ーンの各々のエッチング用Al配線をAl配線にて接続
しているので、仮にエッチング用Al配線がホト欠陥や
キズ等で断線した場合であっても、低抵抗層で補償する
ことなく全チップパターンに外部供給電圧と同等の電圧
を供給することが可能となる。
【0034】さて、以上説明した半導体装置を構成する
半導体ウエハにあっては、エッチング用Al配線は各チ
ップパターンの外周においてGND Al配線の外側に
設けられているが、これに固守する必要はなく、例えば
図5に示すようにスクライブ領域の中央付近に設けても
よい。この場合のエッチング用Al配線17は、図4の
場合と同様、P基板7に形成したNエピタキシャル層9
上にフィールド酸化膜14(図4参照)を介して設けら
れている。よって、エッチング用Al配線17とGND
Al配線11(図4参照)は同ー高さで形成されるこ
とになり、上述の如くAl配線のホト時のAl残りの発
生は殆どない。なお、エッチング用Al配線17下のフ
ィールド酸化膜14は、このエッチング用Al配線17
を設ける必要最小限の配線厚および配線幅としている。
従って、後工程のダイシングカット時のブレード(図示
せず)への影響は殆ど考慮するに値せず、ブレードの寿
命を低下させることは殆どない。
【0035】さらに、図6に示すような配置にエッチン
グ用Al配線18を設けてもよい。この場合も図5のと
き同様に、フィールド酸化膜14によってエッチング用
Al配線18とGND Al配線11との高さを同ーと
して、Al配線のホト時のAl残りを防止している。ま
た同様に、エッチング用Al配線18下のフィールド酸
化膜14は、このエッチング用Al配線18を設ける必
要最小限の配線厚および配線厚とし、ブレードの寿命を
維持している。
【0036】結局、本実施例におけるエッチング用Al
配線の配線位置というのは、図1、図5、および図6か
ら明らかなように、個々のチップパターン1の少なくと
もー辺に沿うように設けられていればよく、このような
配線位置であれば全チップパターン1の電気化学ストッ
プエッチングは十分実施可能である。なお、図5、図6
において図示はしていないが、各チップパターン1上で
のエッチング用Al配線17、18は、図2と同様に、
GND Al配線5、11と接続することなくチップパ
ターン1の内側に形成されているダイヤフラム領域のN
エピタキシャル層に接続されている。
【0037】以上の実施例において、本発明の半導体装
置における種々の構成、特徴を詳述したが、その趣旨を
逸脱しない範囲内であれば、いかなる変形も可能である
ことは言うまでもない。
【図面の簡単な説明】
【図1】本発明の半導体ウエハ平面の要部拡大概略図を
示す。
【図2】本発明の半導体ウエハ平面上における1チップ
パターンの拡大図を示す。
【図3】図1におけるA−A断面図を示す。
【図4】本発明の半導体ウエハの他の断面構造の概略図
を示す。
【図5】本発明のエッチング用Al配線の他の例の説明
図を示す。
【図6】本発明のエッチング用Al配線のさらに他の例
の説明図を示す。
【図7】従来の半導体ウエハの平面概略図を示す。
【図8】図7におけるB−B断面図を示す。
【図9】電気化学ストップエッチング装置の概略図を示
す。
【図10】(a)はAlエッチング残りによるリーク電
流発生の説明図を示す。(b)はホト欠陥によるリーク
電流発生の説明図を示す。
【符号の説明】
1 チップパターン(製品チップ) 2 スクライブ 3 エッチング用Al配線(第2の導電性配線部材) 4 Al配線(第2の導電性配線部材) 5 GND Al配線(第1の導電性配線部材) 8 アイソレーション 9 Nエピタキシャル層 10 フィールド酸化膜(絶縁部材)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/306 - 21/308

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 電気化学ストップエッチングを用いた半
    導体装置の製造方法において、 少なくともー方の基板表面に、主要回路が構成されると
    ともに第1の導電性配線部材が設けられた少なくとも1
    個のチップパターンを形成し、該チップパターンを形成
    する同ー基板表面にあって前記第1の導電性配線部材と
    ー定の間隔が隔てられるとともに同等の配線高さとなる
    第2の導電性配線部材を前記第1の導電性配線部材の近
    傍に形成し、該第2の導電性配線部材に所定の電圧を供
    給することにより電気化学ストップエッチングを行うこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 電気化学ストップエッチングを用いた半
    導体装置の製造方法において、 少なくともー方の基板表面に、それぞれの周囲がスクラ
    イブ領域で囲まれる主要回路が構成された複数のチップ
    パターンを形成し、前記スクライブ領域において前記チ
    ップパターンの外周を囲うように導電性配線部材を絶縁
    部材を介して形成し、互いに隣り合う前記各チップパタ
    ーン間で近接する各前記導電性配線部材を電気的に接続
    して、該導電性配線部材に所定電圧を供給することによ
    り電気化学ストップエッチングを行うことを特徴とする
    半導体装置の製造方法。
  3. 【請求項3】 電気化学ストップエッチングを用いた半
    導体装置の製造方法において、 少なくともー方の基板表面に、それぞれの周囲がスクラ
    イブ領域で囲まれる主要回路が構成された複数のチップ
    パターンを形成し、該スクライブ領域において個々の前
    記チップパターンの少なくともー辺に沿うように導電性
    配線部材を絶縁部材を介して格子状に形成し、該導電性
    配線部材に所定の電圧を供給することにより電気化学ス
    トップエッチングを行うことを特徴とする半導体装置の
    製造方法。
  4. 【請求項4】 電気化学ストップエッチングを用いた半
    導体装置の製造方法において、 少なくともー方の基板表面に、主要回路が構成されると
    ともに第1の導電性配線部材が設けられそれぞれの周囲
    がスクライブ領域で囲まれる複数のチップパターンを形
    成し、該チップパターンを形成する同ー基板表面にあっ
    て前記第1の導電性配線部材とー定の間隔が隔てられる
    とともに同等の配線高さとなり前記スクライブ領域にお
    いて前記チップパターンの外周を囲うように第2の導電
    性配線部材を前記第1の導電性配線部材の近傍に絶縁部
    材を介して形成し、互いに隣り合う前記各チップパター
    ン間で近接する各前記第2の導電性配線部材を電気的に
    接続して、該第2の導電性配線部材に所定電圧を供給す
    ることにより電気化学ストップエッチングを行うことを
    特徴とする半導体装置の製造方法。
  5. 【請求項5】 電気化学ストップエッチングを用いた半
    導体装置の製造方法において、 少なくともー方の基板表面に、主要回路が構成されると
    ともに第1の導電性配線部材が設けられそれぞれの周囲
    がスクライブ領域で囲まれる複数のチップパターンを形
    成し、該チップパターンを形成する同ー基板表面にあっ
    て個々の前記チップパターンの少なくともー辺に沿うよ
    うに前記第1の導電性配線部材とー定の間隔が隔てられ
    るとともに同等の配線高さとなる第2の導電性配線部材
    を前記スクライブ領域において前記第1の導電性配線部
    材の近傍に絶縁部材を介して格子状に形成し、該第2の
    導電性配線部材に所定の電圧を供給することにより電気
    化学ストップエッチングを行うことを特徴とする半導体
    装置の製造方法。
  6. 【請求項6】 前記基板表面上において、少なくとも互
    いに近傍の前記第1の導電性配線部材と前記第2の導電
    性配線部材を共に同じ厚さの絶縁部材上に形成して、該
    第2の導電性配線部材に所定の電圧を供給することによ
    り電気化学ストップエッチングを行うことを特徴とする
    請求項1に記載の半導体装置の製造方法。
  7. 【請求項7】 少なくともー方の基板表面に、主要回路
    が構成された複数のチップパターンと、 該チップパターン表面の外周を囲むように該チップパタ
    ーン上に第1の絶縁部材を介して形成された第1の導電
    性配線部材と、 前記基板表面にあって前記チップパターン間に形成され
    たNエピタキシャル層と、 前記チップパターン間にあって前記Nエピタキシャル層
    上に第2の絶縁部材を介して格子状に形成された電気化
    学ストップエッチングのための第2の導電性配線部材と を備え、 前記第1の絶縁部材の厚さと前記第2の絶縁部材は厚さ
    が同等厚であるとともに前記第1の導電性配線部材と前
    記第2の導電性配線部材との間はー定の間隔で保たれて
    いることを特徴とする半導体装置。
JP6075694A 1994-03-30 1994-03-30 半導体装置及びその製造方法 Expired - Lifetime JP3351089B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6075694A JP3351089B2 (ja) 1994-03-30 1994-03-30 半導体装置及びその製造方法
DE19511596A DE19511596B4 (de) 1994-03-30 1995-03-29 Verfahren zum Ätzen von Halbleiterwafern
US08/415,373 US5677248A (en) 1994-03-30 1995-03-29 Method of etching semiconductor wafers
FR9503777A FR2718286B1 (fr) 1994-03-30 1995-03-30 Procédé d'attaque de tranches de semi-conducteur.
US08/758,259 US6020618A (en) 1994-03-30 1996-11-27 Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6075694A JP3351089B2 (ja) 1994-03-30 1994-03-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07273085A JPH07273085A (ja) 1995-10-20
JP3351089B2 true JP3351089B2 (ja) 2002-11-25

Family

ID=13151443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6075694A Expired - Lifetime JP3351089B2 (ja) 1994-03-30 1994-03-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3351089B2 (ja)

Also Published As

Publication number Publication date
JPH07273085A (ja) 1995-10-20

Similar Documents

Publication Publication Date Title
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR100258655B1 (ko) 접촉구조 형성방법
TW200805471A (en) Method of manufacturing semiconductor device
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US6236062B1 (en) Liquid crystal display and thin film transistor with capacitive electrode structure
US5677248A (en) Method of etching semiconductor wafers
JP3351089B2 (ja) 半導体装置及びその製造方法
US20040207791A1 (en) Method of manufacturing IPS-LCD using 4-mask process
US6020618A (en) Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method
US6441876B1 (en) Liquid crystal display device and method of producing the same
US3678348A (en) Method and apparatus for etching fine line patterns in metal on semiconductive devices
JP3348518B2 (ja) 半導体装置およびその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP3351100B2 (ja) 半導体装置の製造方法
JPH09260309A (ja) ウエハのスクライブライン構造
JP2943220B2 (ja) 自己整合型薄膜トランジスタマトリクスの製造方法
JPH0888200A (ja) 半導体ウェハ及び半導体装置とその製造方法
JPS6387762A (ja) 半導体装置の製造方法
JP5217558B2 (ja) 薄膜トランジスタ基板
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same
JP2000174130A (ja) 半導体集積回路
JP2820008B2 (ja) 半導体装置の膜厚モニタ構造及びモニタ方法
JPH042135A (ja) 自己整合型薄膜トランジスタマトリクスの製造方法
JPS60785B2 (ja) Mos型半導体装置の製造方法
JP2008098417A (ja) 加速度センサー製造用基板及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

EXPY Cancellation because of completion of term