CN115803893A - 微光电装置 - Google Patents

微光电装置 Download PDF

Info

Publication number
CN115803893A
CN115803893A CN202180048742.XA CN202180048742A CN115803893A CN 115803893 A CN115803893 A CN 115803893A CN 202180048742 A CN202180048742 A CN 202180048742A CN 115803893 A CN115803893 A CN 115803893A
Authority
CN
China
Prior art keywords
layer
isolation
dielectric
electrode
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180048742.XA
Other languages
English (en)
Inventor
戈尔拉玛瑞扎·恰吉
埃桑诺拉·法蒂
侯赛因·扎马尼·西博尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vuereal Inc filed Critical Vuereal Inc
Publication of CN115803893A publication Critical patent/CN115803893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Light Receiving Elements (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了不同选项电子装置，其结构包括掺杂层、功能层、欧姆层、导电层、平面化层和钝化层。本发明还公开了顶侧和底侧的连接件的配置，其包括隔离结构、隔离结构的相关电极和高度配置。

Description

微光电装置
技术领域
本发明涉及具有数个层的微光电装置的结构。其中该结构有助于减少例如缺陷的非理想因素的影响以改进装置性能。
发明内容
本发明涉及一种竖直光电装置，该装置包括：掺杂层和阻挡层；功能层；该掺杂层、阻挡层和功能层蚀刻于隔离结构上；该隔离结构部分地包括欧姆层；该隔离结构位于该装置的顶部和底部上；介电层，该介电层经沉积以至少覆盖隔离结构的侧；导电层，该导电层位于该隔离结构的开放区域上；以及钝化层，该钝化层被形成为填充该光电装置的表面。
附图说明
在阅读以下具体实施方式后并且在参考附图后，本公开的前述和其它优势就将变得显而易见。
图1展示具有分层结构的光电装置，该分层结构具有隔离结构。
图2展示具有分层结构的光电装置，该分层结构具有带有VIA的隔离结构。
图3展示具有分层结构的光电装置，该分层结构具有带有VIA的隔离结构。
图4展示具有分层结构的光电装置，该分层结构具有带有VIA和填充VIA的部分的导电层的隔离结构。
图5展示具有分层结构的光电装置，该分层结构具有带有VIA和填充VIA的部分的导电层以及隔离结构的高度差的隔离结构。
尽管本公开容许各种修改和替代形式，但已在附图中借助于实例展示并且将在本文中详细地描述特定实施例或实施方案。然而，应理解，本公开并不意欲限于所公开的特定形式。更确切地，本公开将涵盖属于如由随附权利要求书限定的本发明的精神和范围内的所有修改、等效物和替代例。
具体实施方式
本发明涉及具有数个层的微光电装置的结构，该层是例如掺杂层、阻挡层和功能层。术语″微装置″和″光电装置″可互换地使用。
根据本发明的一个实施例，如由图1所展示，存在包括例如掺杂层102a和阻挡层102b以及功能层104的不同层的竖直微光电装置100，其中通过层的电流被限制通过一些隔离层，并且平面化层的顶部上的共同电极连接到隔离层。
一些层可蚀刻到隔离区域106a和106b中。欧姆层108a和108b可为隔离结构106a和106b的部分。
隔离结构可位于顶侧或底侧两者(或仅一个侧)上。
可沉积介电层110a和110b以至少覆盖隔离区域106a和106b的侧。介电层110a和110b可覆盖层112的侧。
可在隔离区域106a和106b的顶部的至少一部分开放之后沉积导电层114a和114b。可形成钝化层116a和116b以填充装置的表面。钝化层116a或116b中的任一者可覆盖装置的侧118。
在一种方法中，在形成用于微装置的主要结构之前形成隔离层。在另一情况下，在装置产生之后形成隔离层。可进行处理工艺以移除隔离层之间的侧壁和表面(和或主要结构的侧壁)上的一些缺陷。在其上沉积电介质以覆盖隔离层之间的区域或隔离区域的侧壁。在表面上沉积平面化层。对平面化层进行图案化或回蚀以暴露隔离层的顶部。如果介电层尚未从顶部移除，则可将其从顶部移除。在平面化层的顶部上形成共同电极。
在另一实施例中，至少一个隔离层连接到不同电极。该电极相较于共同电极偏置到不同偏置点。在一些操作条件下，两个电极可具有相同偏置点。举例来说，对于较低电流密度，所述电极中的一个电极可经偏置使得一些隔离层不使电流通过它们。
根据一个实施例，如由图2所展示，存在包括例如掺杂层102a和阻挡层102b以及功能层104的不同层的微光电装置100，其中通过层的电流被限制通过一些隔离层，并且平面化层的顶部上的共同电极连接到隔离层。并且一个共同电极通过形成于功能层和平面化层中的VIA耦合到另一侧。
一些层可蚀刻到隔离区域106a、106b中。欧姆层108a和108b可为隔离结构106a和106b的部分。
隔离结构可位于顶侧或底侧两者(或仅一个侧)上。
可沉积介电层110a和110b以至少覆盖隔离区域106a和106b的侧。介电层110a和110b可覆盖层112的侧。
可在隔离区域106a和106b的顶部的至少一部分开放之后沉积导电层/电极114a和114b。可形成钝化层116a和116b以填充装置的表面。钝化层116a或116b中的任一者可覆盖装置的侧118。
形成VIA 140以使导电层144与电极114a耦合。介电层142覆盖VIA 140的侧壁。在电介质142中形成开口146以提供对电极114a的接近。
衬垫130b和130a可分别形成于电极114b和导电层144上。衬垫可为电极114b或导电层144的部分。电极114a和114b可为透明的或反射的。VIA 140可穿过覆盖侧118的钝化物。
在一种方法中，在形成用于微装置的主要结构之前形成隔离层。在另一情况下，在装置产生之后形成隔离层。可进行处理工艺以移除隔离层之间的侧壁和表面(和或主要结构的侧壁)上的一些缺陷。在其上沉积电介质以覆盖隔离层之间的区域或隔离区域的侧壁。在表面上沉积平面化层。对平面化层进行图案化或回蚀以暴露隔离层的顶部。如果介电层尚未从顶部移除，则可将其从顶部移除。在平面化层的顶部上形成共同电极。
在实施例中，至少一个隔离层连接到不同电极。该电极相较于共同电极偏置到不同偏置点。在一些操作条件下，两个电极可具有相同偏置点。举例来说，对于较低电流密度，所述电极中的一个电极可经偏置使得一些隔离层不使电流通过它们。
形成VIA以使电极耦合到装置的另一侧。由电介质覆盖VIA，并且形成导电层以使电极耦合到另一侧。介电层中可存在开口。可在VIA和开口(146)的顶部上形成顶盖层的蚀刻终止层。
根据一个实施例，如由图3所展示，图3展示可应用于图2或图1的共同电极的不同实施方案。存在包括例如掺杂层102a和阻挡层102b以及功能层104的不同层的微光电装置100。此处，平面化物高于欧姆层。因此，对共同电极或衬垫的任何压力并不直接传递到隔离层，并且防止损坏隔离区域。
产生高度差的一种情况是形成比隔离层高度图案更厚的钝化层，并且对平面化物进行图案化以在隔离区域的顶部上的平面化层中产生开口。
在另一情况下，隔离层的顶部上存在牺牲层，并且在形成平面化层之后，移除牺牲层，并且因此在隔离层的顶部上的平面化层中产生凹陷。
一些层可蚀刻到隔离区域106a和106b中。欧姆层108a和108b可为隔离结构106a和106b的部分。
隔离结构可位于顶侧或底侧两者(或仅一个侧)上。
可沉积介电层110a和110b以至少覆盖隔离区域106a和106b的侧。介电层110a和110b可覆盖层112的侧。
可在隔离区域106a和106b的顶部的至少一部分开放之后沉积导电层/电极114a和114b。可形成钝化层116a和116b以填充装置的表面。钝化层116a或116b中的任一者可覆盖装置的侧118。
形成VIA 140以使导电层144与电极114a耦合。介电层142覆盖VIA 140的侧壁。在电介质142中形成开口146以提供对电极114a的接近。
衬垫130b和130a可分别形成于电极114b和导电层144上。衬垫可为电极114b或导电层144的部分。电极114a和114b可为透明的或反射的。
在一个实施例中，钝化物116a或116b高于隔离区域106a或106b。在产生轮廓的一种情况下，在108a、108b的顶部上形成牺牲层。在形成钝化层116a和116b之后，移除牺牲层。这可在微装置100集成到衬底中期间从隔离区域移除压力。
VIA 140可穿过覆盖侧118的钝化物。
根据一个实施例，如由图4所展示，存在包括例如掺杂层102a和阻挡层102b以及功能层104的不同层的微光电装置100。
一些层可蚀刻到隔离区域106a和106b中。欧姆层108a和108b可为隔离结构106a和106b的部分。
隔离结构可位于顶侧或底侧两者(或仅一个侧)上。
可沉积介电层110a和110b以至少覆盖隔离区域106a和106b的侧。介电层110a和110b可覆盖层112的侧。
可在隔离区域106a、106b的顶部的至少一部分开放之后沉积导电层114a和114b。可形成钝化层116a和116b以填充装置的表面。钝化层116a或116b中的任一者可覆盖装置的侧118。
形成VIA 140以使导电层144与电极114a耦合。介电层142覆盖VIA 140的侧壁。在电介质142中形成开口146以提供对电介质114a的接近。填充VIA 140的部分的导电层114c可与114a相同。
衬垫130b和130a可分别形成于电极114b和导电层144上。衬垫可为电极114b或144的部分。电极114a和114b可为透明的或反射的。
VIA 140可穿过覆盖侧118的钝化物。
根据一个实施例，如由图5所展示，存在包括例如掺杂层102a和阻挡层102b以及功能层104的不同层的微光电装置100。
一些层可蚀刻到隔离区域106a和106b中。欧姆层108a和108b可为隔离结构106a和106b的部分。
隔离结构可位于顶侧或底侧两者(或仅一个侧)上。
可沉积介电层110a和110b以至少覆盖隔离区域106a和106b的侧。介电层110a和110b可覆盖装置层112的侧。
可在隔离区域106a、106b的顶部的至少一部分开放之后沉积导电层114a、114b。可形成钝化层116a、116b以填充装置的表面。钝化层116a或116b中的任一者可覆盖装置的侧118。
形成VIA 140以使导电层144与电极114a耦合。介电层142覆盖通孔140的侧壁。在电介质142中形成开口146以提供对电介质114a的接近。填充VIA 140的部分的导电层114c可与114a相同。
衬垫130b和130a可分别形成于电极114b和导电层144上。衬垫可为电极114b或144的部分。电极114a和114b可为透明的或反射的。
在一个实施例中，钝化物116a或116b高于隔离区域106a或106b。在一种情况下，为了产生轮廓，在108a、108b的顶部上形成牺牲层。在形成钝化层116a和116b之后，移除牺牲层。这可在微装置100集成到衬底中期间从隔离区域移除压力。
VIA 140可穿过覆盖侧118的钝化物。
方法方面
本发明还公开了一种用于制造包括掺杂层和阻挡层以及功能层的光电装置的方法。掺杂层、阻挡层和功能层蚀刻于隔离结构上。隔离结构部分地包括欧姆层，并且位于装置的顶部和底部上。存在经沉积以覆盖隔离结构的至少一个侧的介电层；以及位于隔离结构的开放区域上的导电层，和被形成为填充光电装置的表面的钝化层。存在形成于平面化层的顶部上的连接到隔离结构的共同电极。此外，介电层可覆盖掺杂层、阻挡层和功能层的侧，并且钝化层覆盖介电层。另外，介电层经沉积以覆盖隔离结构之间的区域和隔离结构的侧壁。
平面化层因而经图案化以暴露隔离结构的顶部，其中至少一个隔离结构可连接到第二电极。第二电极和共同电极具有相同偏置点。第二电极和共同电极也可具有不同偏置点。此外，平面化层的顶部上的共同电极连接到隔离结构，并且一个共同电极通过形成于功能层和平面化层中的VIA耦合到另一侧。VIA被形成为使VIA内的导电层与由于VIA而耦合的电极耦合，并且第三电介质覆盖VIA的侧壁，其中第三电介质中的开口提供对由于VIA而耦合的电极的接近。衬垫形成于由于VIA而未耦合的电极上。衬垫还可形成于导电层上。
电极可为透明的或反射的，并且VIA穿过钝化层。此外，平面化层高于欧姆层。钝化层厚于以及高于隔离结构，并且平面化层是在隔离结构的顶部上具有开口的图案化层。此外，VIA填充有与先前导电层相同的第二导电层。最后，可移除式牺牲层形成于欧姆层的顶部上。
出于说明和描述的目的，已呈现本发明的一个或多个实施例的前述描述。其并不意欲为穷尽的或将本发明限于所公开的精确形式。鉴于上述教示，许多修改和变化是可能的。希望本发明的范围并不受此具体实施方式限制，而由随附在此的权利要求书限制。

Claims (27)

1.一种光电装置，所述装置包括：
掺杂层和阻挡层；
功能层；
所述掺杂层、阻挡层和功能层蚀刻于隔离结构上；
所述隔离结构部分地包括欧姆层；
所述隔离结构位于所述装置的顶部和底部上；
介电层，所述介电层经沉积以至少覆盖隔离结构的侧；
导电层，所述导电层位于所述隔离结构的开放区域上；以及
钝化层，所述钝化层被形成为填充所述光电装置的表面。
2.根据权利要求1所述的装置，其中平面化层的顶部上的共同电极连接到所述隔离结构。
3.根据权利要求1所述的装置，其中所述介电层覆盖所述掺杂层、阻挡层和功能层的侧。
4.根据权利要求3所述的装置，所述钝化层覆盖所述介电层。
5.根据权利要求1所述的装置，其中介电层经沉积以覆盖所述隔离结构之间的区域。
6.根据权利要求1所述的装置，其中介电层经沉积以覆盖所述隔离结构的侧壁。
7.根据权利要求2所述的装置，其中所述平面化层经图案化以暴露所述隔离结构的顶部。
8.根据权利要求2所述的装置，其中所述隔离结构中的至少一个隔离结构连接到第二电极。
9.根据权利要求8所述的装置，其中所述第二电极和共同电极具有相同偏置点。
10.根据权利要求8所述的装置，其中所述第二电极和共同电极具有不同偏置点。
11.根据权利要求2所述的装置，其中平面化层的顶部上的共同电极连接到所述隔离结构，并且所述共同电极中的一个共同电极通过形成于所述功能层和平面化层中的VIA耦合到另一侧。
12.根据权利要求11所述的装置，其中所述VIA被形成为使所述VIA内的导电层与由于所述VIA而耦合的所述电极耦合，并且第三电介质覆盖所述VIA的侧壁，其中所述第三电介质中的开口提供对由于所述VIA而耦合的所述电极的接近。
13.根据权利要求12所述的装置，其中衬垫形成于由于所述VIA而未耦合的所述电极上。
14.根据权利要求12所述的装置，其中衬垫形成于所述导电层上。
15.根据权利要求11所述的装置，其中所述电极是透明的。
16.根据权利要求11所述的装置，其中所述电极是反射的。
17.根据权利要求12所述的装置，其中所述VIA穿过所述钝化层。
18.根据权利要求11所述的装置，其中所述平面化层高于所述欧姆层。
19.根据权利要求2所述的装置，其中所述平面化层高于所述欧姆层。
20.根据权利要求18或19所述的装置，其中所述钝化层厚于所述隔离结构，并且所述平面化层是在所述隔离结构的顶部上具有开口的图案化层。
21.根据权利要求20所述的装置，其中所述钝化层高于所述隔离结构。
22.根据权利要求20所述的装置，其中所述VIA穿过所述钝化层。
23.根据权利要求11所述的装置，其中所述隔离结构位于顶侧和底侧两者上。
24.根据权利要求20所述的装置，其中所述VIA填充有第二导电层。
25.根据权利要求20所述的装置，其中所述第二导电层与先前导电层相同。
26.根据权利要求24所述的装置，其中所述钝化层高于所述隔离结构。
27.根据权利要求26所述的装置，其中可移除式牺牲层形成于所述欧姆层的顶部上。
CN202180048742.XA 2020-07-22 2021-07-22 微光电装置 Pending CN115803893A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063055121P 2020-07-22 2020-07-22
US63/055,121 2020-07-22
PCT/CA2021/051019 WO2022016282A1 (en) 2020-07-22 2021-07-22 Micro optoelectronic device

Publications (1)

Publication Number Publication Date
CN115803893A true CN115803893A (zh) 2023-03-14

Family

ID=79729618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180048742.XA Pending CN115803893A (zh) 2020-07-22 2021-07-22 微光电装置

Country Status (4)

Country Link
US (1) US20230261146A1 (zh)
CN (1) CN115803893A (zh)
TW (1) TW202211496A (zh)
WO (1) WO2022016282A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315115B1 (en) * 2000-10-27 2008-01-01 Canon Kabushiki Kaisha Light-emitting and electron-emitting devices having getter regions
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
FR3042913B1 (fr) * 2015-10-22 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode micro-electronique a surface active optimisee

Also Published As

Publication number Publication date
US20230261146A1 (en) 2023-08-17
WO2022016282A1 (en) 2022-01-27
TW202211496A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
KR100652395B1 (ko) 다이-휨이 억제된 반도체 소자 및 그 제조방법
KR100355239B1 (ko) 실린더형 커패시터를 갖는 반도체 메모리 소자 및 그제조방법
JP3741780B2 (ja) デュアルパッド付き半導体素子及びその製造方法
KR20110063204A (ko) 반도체 소자 및 그의 형성 방법
KR101972431B1 (ko) 표시 기판 및 이의 제조 방법
KR920005453B1 (ko) 반도체 접속장치 형성방법
CN102365735B (zh) 用于半导体器件的互连结构及相关的制造方法
KR102662140B1 (ko) 반도체 소자 및 이의 제조 방법
CN115803893A (zh) 微光电装置
KR100526059B1 (ko) 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법
US7495301B2 (en) Thin film accelerometer
KR20030051182A (ko) 반도체 장치 및 그 제조 방법
US11967571B2 (en) Semiconductor structure and forming method therefor
US20240222297A1 (en) Semiconductor structure
US20020195713A1 (en) Integrated circuit devices with contact hole alignment and methods of fabricating the same
US11289368B2 (en) Semiconductor device and method for fabricating semiconductor device
JP3129284B2 (ja) 半導集積回路装置の製造方法
CN113782585B (zh) 带有屏蔽栅结构mosfet器件及其制造方法
US20220181199A1 (en) Semiconductor device and method for fabricating semiconductor device
CN110767627A (zh) 半导体装置及其制作工艺
CN210296361U (zh) 半导体结构
CN108962920B (zh) 半导体结构及像素结构
JP6845483B2 (ja) 発光素子の製造方法
JP2003124306A (ja) 半導体装置
TW201901890A (zh) 半導體結構及其製造方法以及半導體元件的終端區結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination