JP2001053143A - 半導体装置の製造方法と半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクトホールやビアコンタクトホールの
寸法や形状の均一性を向上させる半導体装置の製造方法
と半導体装置を提供することを目的とする。 【解決手段】 本発明の半導体装置は、基板６に形成し
た素子分離層５で囲まれて形成した回路素子４としての
ゲート１，ソース２，ドレイン３と、この基板６に成膜
した第１層間膜７に形成した第１金属配線９とをコンタ
クトホール１０を介して接続した半導体装置であって、
基板６の素子分離層５の領域で第１層間膜７との当接側
に、コンタクトホール１０のエッチングを基板６まで到
達させない保護層としてのコンタクトエッチングストッ
プ層２１を設け、第１層間膜７のコンタクトエッチング
ストップ層２１と当接する領域にダミーのコンタクトホ
ール２２を設けたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法と半導体装置に関するものである。

【０００２】

【従来の技術】従来の半導体装置は、図７，図８に示す
ように、ゲート１と拡散層であるソース２，ドレイン３
とで構成される能動素子などの回路素子４と、この回路
素子４を分離するための素子分離層５とが形成された基
板６の上に、第１層間膜７と第２層間膜８とを積層し、
第１層間膜７に形成した第１金属配線９をコンタクトホ
ール１０を介してゲート１とソース２とドレイン３のそ
れぞれに接続し、第１層間膜７の第１金属配線９と、第
２層間膜８に形成した第２金属配線１１とをビアコンタ
クトホール１２を介して接続して構成されている。

【０００３】半導体装置のコンタクトホール１０やビア
コンタクトホール１２は、半導体装置の製造上の加工精
度に合わせた一定のルールに基づき形成され、回路機能
上で必要な箇所にのみ配置している。従って、回路機能
の密度が半導体装置の表面図上で異なった場合は、コン
タクトホール１０やビアコンタクトホール１２の配置密
度も異なって形成されることになる。

【０００４】

【発明が解決しようとする課題】例えば、従来の微細化
が進んでいないコンタクトホールを配置した半導体装置
は、図９に示すように、配置密度の高いコンタクトホー
ル１０ａが素子分離層５に囲まれた第１の回路素子領域
４ａに形成され、配置密度の低いコンタクトホール１０
ｂが素子分離層５に囲まれた第２の回路素子領域４ｂに
形成されている。このように、微細化が進んでいないコ
ンタクトホール１０ａ，１０ｂを形成する場合には、こ
のコンタクトホールのサイズが半導体製造上のエッチン
グのばらつきに対して大きいので、寸法や形状の均一性
に差がない。

【０００５】しかしながら、微細化が進んだコンタクト
ホールを配置した半導体装置は、図１０に示すように、
配置密度の高いコンタクトホール１０ｃが素子分離層５
に囲まれた第１の回路素子領域４ｃに形成され、配置密
度の低いコンタクトホール１０ｄが素子分離層５に囲ま
れた第２の回路素子領域４ｄに形成されている。このよ
うに、微細化が進んだコンタクトホール１０ｃ，１０ｄ
の場合には、このコンタクトホールのサイズが半導体製
造上のエッチングのばらつきに対して大きくないので、
これらのコンタクトホール１０ｃ，１０ｄの配置密度が
異なると、半導体装置の製造上、コンタクトホールエッ
チングの制御性が低下し、コンタクトホール１０ｃ，１
０ｄの寸法や形状の均一性が落ちてしまい、半導体装置
の歩留や品質が低下してしまう問題がある。例えば、エ
ッチングパラメータを配置密度の高いコンタクトホール
１０ｃの方に合せてエッチング処理すると、配置密度の
低いコンタクトホール１０ｄがオーバーエッチングされ
たりして、コンタクトホール１０ｃ，１０ｄの寸法や形
状の均一性に差が生じる。

【０００６】そこで、微細化が進んだコンタクトホール
の寸法や形状の均一性を上げる目的で、図１１に示すよ
うに、配置密度の低いコンタクトホール１０ｄの周囲の
空き領域にダミーのコンタクトホール１３を配置するこ
とが考えられるが、ダミーのコンタクトホール１３は、
図１２に示すように、基板６にまで到達してしまい、基
板６とのリーク電流が流れてしまうのでダミーのコンタ
クトホール１３が配置できず、前記均一性を改善できな
い。また、このダミーのコンタクトホール１３を基板６
に到達させず素子分離層５の内部に位置する程度に止め
るよう制御するのは非常に困難で実現不可能である。

【０００７】また、図７，図８に示したビアコンタクト
ホール１２の配置密度が異なると、前述の微細化が進ん
だ配置密度の低いコンタクトホール１０ｄの場合と同様
に、半導体装置の製造上、ビアコンタクトホールエッチ
ングの制御性が低下し、ビアコンタクトホールの寸法や
形状の均一性が落ちるという問題がある。そこで、ビア
コンタクトホール１２の寸法や形状の均一性を上げるた
めに、配置密度の低いビアコンタクトホール１２の周囲
で回路機能上必要のない空き領域にダミーのビアコンタ
クトホール（図示せず）を配置することが考えられる
が、第１層間膜と第２層間膜との間で短絡して短絡電流
が流れてしまうことがあるので、ダミーのビアコンタク
トホールが配置できず前記均一性を改善できない。

【０００８】本発明は、コンタクトホールやビアコンタ
クトホールの寸法や形状の均一性を向上させる半導体装
置の製造方法と半導体装置を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板に形成した分離層で囲まれて形成した回
路素子と、前記基板に成膜した絶縁膜に形成した配線層
とをコンタクトホールを介して接続した半導体装置を製
造するに際し、基板の前記分離層の領域で前記絶縁膜と
当接する側に、コンタクトホールのエッチングを前記基
板まで到達させない保護層を形成してからこの基板に前
記絶縁膜を成膜し、前記絶縁膜の前記回路素子と当接す
る領域にコンタクトホールをエッチング形成するととも
に、前記絶縁膜の前記保護層と当接する領域にダミーの
コンタクトホールをエッチング形成し、前記コンタクト
ホールを介して回路素子に接続する配線層を形成して半
導体装置を製造するものである。

【００１０】本発明によると、コンタクトホールの寸法
や形状の均一性を向上させた半導体装置を製造すること
ができる。

【００１１】

【発明の実施の形態】本発明の請求項１に記載の発明
は、基板に形成した分離層で囲まれて形成した回路素子
と、前記基板に成膜した絶縁膜に形成した配線層とをコ
ンタクトホールを介して接続した半導体装置を製造する
に際し、基板の前記分離層の領域で前記絶縁膜と当接す
る側に、コンタクトホールのエッチングを前記基板まで
到達させない保護層を形成してからこの基板に前記絶縁
膜を成膜し、前記絶縁膜の前記回路素子と当接する領域
にコンタクトホールをエッチング形成するとともに、前
記絶縁膜の前記保護層と当接する領域にダミーのコンタ
クトホールをエッチング形成し、前記コンタクトホール
を介して回路素子に接続する配線層を形成して半導体装
置を製造する半導体装置の製造方法としたものであり、
ダミーのコンタクトホールを保護層で確実に止めること
ができ、ダミーのコンタクトホールが分離層の下の基板
にまで到達するのを防止でき、基板とのリーク電流を発
生させずコンタクトホールの寸法や形状の均一性を向上
させるためのダミーのコンタクトホールの形成を実現で
き、コンタクトホールの寸法や形状の均一性を向上させ
た半導体装置を製造することができる。

【００１２】本発明の請求項２に記載の発明は、基板に
形成した回路素子と、前記基板に成膜した絶縁膜に形成
した配線層とをコンタクトホールを介して接続した半導
体装置を製造するに際し、前記基板の回路素子の配置密
度が高い領域に比べて低い領域でこの回路素子の周囲で
前記絶縁膜と当接する側に、コンタクトホールのエッチ
ングを前記基板まで到達させない保護層を形成してから
この基板に前記絶縁膜を成膜し、前記絶縁膜の前記回路
素子と当接する領域にコンタクトホールをエッチング形
成するとともに、前記絶縁膜の前記保護層と当接する領
域にダミーのコンタクトホールをエッチング形成し、前
記コンタクトホールを介して回路素子に接続する配線層
を形成して半導体装置を製造する半導体装置の製造方法
としたものであり、基板の回路素子の配置密度が低い領
域にダミーのコンタクトホールを形成することができる
ので、コンタクトホールの密度を疎密差がないように均
一にでき、コンタクトホールの寸法や形状を均一に形成
することができ、コンタクトホールの寸法や形状の不均
一による半導体装置の歩留低下や品質低下を解消するこ
とができる。

【００１３】本発明の請求項３に記載の発明は、基板に
積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ
らの配線層間をビアコンタクトホールを介して接続した
半導体装置を製造するに際し、形成済みの第１絶縁膜に
積層しようとする第２絶縁膜のこの第１絶縁膜との当接
側で配線層と接触しない部分に、ビアコンタクトホール
のエッチングを前記第１絶縁膜まで到達させない保護層
を形成してからこの第１絶縁膜に前記第２絶縁膜を成膜
し、前記第２絶縁膜の前記第１絶縁膜の配線層と接続す
る箇所にビアコンタクトホールをエッチング形成すると
ともに、前記第２絶縁膜の保護層を有する領域にダミー
のビアコンタクトホールをエッチング形成し、前記ビア
コンタクトホールを介して前記第１絶縁膜と接続する配
線層を前記第２絶縁膜に形成して半導体装置を製造する
半導体装置の製造方法としたものであり、ダミーのビア
コンタクトホールを保護層で確実に止めることができ、
ダミーのビアコンタクトホールが第１絶縁膜の配線層に
接触するのを防止でき、第１絶縁膜の配線層と第２絶縁
膜の配線層とが短絡して短絡電流が流れることを防止で
き、ビアコンタクトホールの寸法や形状の均一性を向上
させるためのダミーのビアコンタクトホールの形成を実
現でき、ビアコンタクトホールの寸法や形状の均一性を
向上させた半導体装置を製造することができる。

【００１４】本発明の請求項４に記載の発明は、基板に
積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ
らの配線層間をビアコンタクトホールを介して接続した
半導体装置を製造するに際し、形成済みの第１絶縁膜に
積層しようとする第２絶縁膜のビアコンタクトホールの
配置密度が高い領域に比べて低い領域でこのビアコンタ
クトホールの周囲で前記第１絶縁膜との当接側で配線層
と接触しない部分に、ビアコンタクトホールのエッチン
グを前記第１絶縁膜まで到達させない保護層を形成して
からこの第１絶縁膜に前記第２絶縁膜を成膜し、前記第
２絶縁膜の前記第１絶縁膜の配線層と接続する箇所にビ
アコンタクトホールをエッチング形成するとともに、前
記第２絶縁膜の保護層を有する領域にダミーのビアコン
タクトホールをエッチング形成し、前記ビアコンタクト
ホールを介して前記第１絶縁膜と接続する配線層を前記
第２絶縁膜に形成して半導体装置を製造する半導体装置
の製造方法としたものであり、第２絶縁膜のビアコンタ
クトホールの配置密度が低い領域にダミーのビアコンタ
クトホールを形成することができるので、ビアコンタク
トホールの密度を疎密差がないように均一にでき、ビア
コンタクトホールの寸法や形状を均一に形成することが
でき、ビアコンタクトホールの寸法や形状の不均一によ
る半導体装置の歩留低下や品質低下を解消することがで
きる。

【００１５】本発明の請求項５に記載の発明は、基板に
形成した分離層で囲まれて形成した回路素子と、前記基
板に成膜した絶縁膜に形成した配線層とをコンタクトホ
ールを介して接続した半導体装置において、基板の前記
分離層の領域で前記絶縁膜との当接側に、コンタクトホ
ールのエッチングを前記基板まで到達させない保護層を
設け、前記絶縁膜の前記保護層と当接する領域にダミー
のコンタクトホールを設けた半導体装置としたものであ
り、コンタクトホールの寸法や形状の均一性を向上させ
た半導体装置を得ることができる。

【００１６】本発明の請求項６に記載の発明は、基板に
積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ
らの配線層間をビアコンタクトホールを介して接続した
半導体装置において、前記複数層の少なくともいずれか
の絶縁膜の下層の絶縁膜との当接側で配線層と接触しな
い部分に、ビアコンタクトホールのエッチングを前記下
層の絶縁膜に到達させない保護層を設け、前記絶縁膜の
保護層を有する領域にダミーのビアコンタクトホールを
設けた半導体装置としたものであり、ビアコンタクトホ
ールの寸法や形状の均一性を向上させた半導体装置を得
ることができる。

【００１７】以下、本発明の半導体装置の製造方法と半
導体装置を具体的な実施の形態に基づいて説明する。 （実施の形態１）図１，図２に示した本発明の実施の形
態１の半導体装置は、前述の従来例と同様に、基板６に
形成した分離層としての素子分離層５で囲まれて形成し
た回路素子４としてのゲート１，ソース２，ドレイン３
と、この基板６に成膜した絶縁膜としての第１層間膜７
に形成した配線層としての第１金属配線９とをコンタク
トホール１０を介して接続した半導体装置であって、基
板６の素子分離層５の領域で第１層間膜７との当接側
に、コンタクトホール１０のエッチングを基板６まで到
達させない保護層としてのコンタクトエッチングストッ
プ層２１を設け、第１層間膜７のコンタクトエッチング
ストップ層２１と当接する領域にダミーのコンタクトホ
ール２２を設けた点が前述の従来例とは異なっている。

【００１８】このコンタクトエッチングストップ層２１
としては、例えば、ポリシリコン膜などがある。このコ
ンタクトエッチングストップ層２１を形成する箇所とし
ては、例えば、基板６における回路素子４の配置密度が
高い領域に比べて低い領域でこの回路素子４の周囲で第
１層間膜７との当接側に形成している。ダミーのコンタ
クトホール２２には、第１金属配線９とは電気的に独立
したダミーパターン２３を形成したり、第１金属配線９
を接続したりしているが、いずれも回路機能に影響を及
ぼさない。

【００１９】ここで、この実施の形態１の半導体装置の
製造プロセスを、図３を用いて説明する。図３（ａ）に
示すように、内部に素子分離層５が形成された基板６の
上にポリシリコン膜１ａを成膜し、このポリシリコン膜
１ａの上でゲート１を形成する箇所とコンタクトエッチ
ングストップ層２１を形成する箇所とに第１レジスト２
４ａを形成する。図３（ｂ）に示すように、第１レジス
ト２４ａを有さない部分のポリシリコン膜１ａをエッチ
ングしてゲート１とコンタクトエッチングストップ層２
１とを形成する。

【００２０】図３（ｃ）に示すように、ソース２とドレ
イン３を形成しようとする箇所に不純物を注入してこの
ソース２とドレイン３を形成する。その後に、図３
（ｄ）に示すように、第１レジスト２４ａを除去してこ
の基板６の上に第１層間膜７を形成し、この第１層間膜
７の上に第２レジスト２４ｂを形成する。図３（ｅ）に
示すように、第１層間膜７の第２レジスト２４ｂを有さ
ない部分をエッチングしてコンタクトホール１０を形成
する。具体的には、ゲート１，ソース２，ドレイン３に
はコンタクトホール１０が形成され、同時に、コンタク
トエッチングストップ層２１にはダミーのコンタクトホ
ール２２が形成されることになる。ここでは、コンタク
トエッチングストップ層２１に形成されたコンタクトホ
ール１０を、説明上、ダミーのコンタクトホール２２と
呼ぶことにする。

【００２１】図３（ｆ）に示すように、第１層間膜７の
上に形成した第２レジスト２４ｂを除去してアルミニウ
ム９ａを成膜し、コンタクトホール１０を介してそれぞ
れのゲート１，ソース２，ドレイン３と接続させる第１
金属配線９と、ダミーのコンタクトホール２２を介して
コンタクトエッチングストップ層２１と接続させるダミ
ーパターン２３とを形成する箇所に第３レジスト２４ｃ
を形成する。

【００２２】図３（ｇ）に示すように、アルミニウム９
ａをエッチングして第１金属配線９とダミーパターン２
３とを同時に形成する。このダミーパターン２３は、第
１金属配線９とは電気的に独立して非接続であり、本半
導体装置の回路機能に問題ないものである。図３（ｈ）
に示すように、第１金属配線９とダミーパターン２３と
の上の第３レジスト２４ｃを除去して第２層間膜８を形
成し、第１層間膜７の上に形成した第１金属配線９と接
続するためのビアコンタクトホール１２を形成する箇所
を除いた第２層間膜８の部分に第４レジスト２４ｄを形
成する。

【００２３】その後に、第２層間膜８の第４レジスト２
４ｄを有さない部分をエッチングしてビアコンタクトホ
ール１２を形成し、この第４レジスト２４ｄを除去して
アルミニウムを第２層間膜８の上に成膜し、このアルミ
ニウムをエッチングして第２金属配線１１を形成し、図
２，図３に示すような半導体装置を製造する。このよう
に構成したため、基板６における回路素子４の配置密度
が高い領域に比べて低い領域でこの回路素子４の周囲に
ダミーのコンタクトホール２２を形成することができる
ので、コンタクトホール１０の密度を疎密差がないよう
に均一にでき、コンタクトホール１０の寸法や形状を均
一に形成することができ、コンタクトホール１０の寸法
や形状の不均一による半導体装置の歩留低下や品質低下
を解消することができる。

【００２４】具体的には、ダミーのコンタクトホール２
２は、基板６に設けられたコンタクトエッチングストッ
プ層２１の上に形成しているので、このコンタクトエッ
チングストップ層２１でダミーのコンタクトホール２２
が確実に止まり、ダミーのコンタクトホール２２が素子
分離層５の下の基板６にまで到達するのを防止でき、基
板６とのリーク電流を発生させないダミーのコンタクト
ホール２２の形成を実現でき、このダミーのコンタクト
ホール２２と接続されるダミーパターン２３を、第１金
属配線９とは電気的に独立させて形成したり、第１金属
配線９と接続されていても素子分離層５の上に形成され
ているので、半導体装置の回路機能に影響を及ぼすこと
がなくダミーパターン２３の配置を実現できる。

【００２５】（実施の形態２）図４，図５に示した本実
施の形態２の半導体装置は、前述の従来例と同様に、基
板６に積層した複数層の絶縁膜としての第１，第２層間
膜７，８にそれぞれ配線層としての第１，第２金属配線
９，１１を形成しこの第１，第２金属配線９，１１の間
をビアコンタクトホール１２を介して接続した半導体装
置であって、第２層間膜８の第１層間膜７との当接側で
第１金属配線９と接触しない部分に、ビアコンタクトホ
ール１２のエッチングを第１層間膜７に到達させない保
護層としてのビアコンタクトエッチングストップ層２５
を設け、第２層間膜８のビアコンタクトエッチングスト
ップ層２５を有する領域にダミーのビアコンタクトホー
ル２６を設けた点が前述の従来例とは異なっている。

【００２６】このビアコンタクトエッチングストップ層
２５としては、例えば、ポリシリコン膜などがある。こ
のビアコンタクトエッチングストップ層２５を形成する
箇所としては、例えば、第２層間膜８におけるビアコン
タクトホール１２の配置密度が高い領域に比べて低い領
域でこのビアコンタクトホール１２の周囲で第１層間膜
７との当接側で第１金属配線９と接触しない部分として
いる。ダミーのビアコンタクトホール２６には、第１，
第２金属配線９，１１とは電気的に独立したダミーパタ
ーン２７を形成している。

【００２７】ここで、この実施の形態１の半導体装置の
製造プロセスを、図６を用いて説明する。図６（ａ）に
示すように、素子分離層５の内側に回路素子４としての
ゲート１，ソース２，ドレイン３が形成された基板６の
上に第１層間膜７を形成し、この第１層間膜７の上にア
ルミニウム１ａを成膜する。図６（ｂ）に示すように、
成膜したアルミニウム１ａの上で第１金属配線９を形成
する箇所とビアコンタクトエッチングストップ層２５を
形成する箇所とに第３レジスト２４ｃを形成する。

【００２８】図６（ｃ）に示すように、アルミニウム１
ａの第３レジスト２４ｃを有さない部分をエッチングし
て、ゲート１，ソース２，ドレイン３とにコンタクトホ
ール１０を介して接続される第１金属配線９と、この第
１金属配線９とは電気的に独立で非接続であるビアコン
タクトエッチングストップ層２５とを形成する。第１金
属配線９とビアコンタクトエッチングストップ層２５と
の上の第３レジスト２４ｃを除去した後に、図６（ｄ）
に示すように、第２層間膜８を形成し、ビアコンタクト
ホール１２を形成する箇所とダミーのビアコンタクトホ
ール２６をが形成する箇所とを除いて第４レジスト２４
ｄを形成する。

【００２９】図６（ｅ）に示すように、第２層間膜８の
第４レジスト２４ｄを有さない部分をエッチングしてビ
アコンタクトホール１２を形成する。具体的には、第１
金属配線９にはビアコンタクトホール１２が形成され、
同時に、ビアコンタクトエッチングストップ層２５には
ダミーのビアコンタクトホール２６が形成されることに
なる。ここでは、ビアコンタクトエッチングストップ層
２５に形成されたビアコンタクトホール１２を、説明
上、ダミーのビアコンタクトホール２６と呼ぶことにす
る。

【００３０】図６（ｆ）に示すように、第２層間膜８の
上の第４レジスト２４ｄを除去してアルミニウム１１ａ
を成膜する。図６（ｇ）に示すように、ビアコンタクト
ホール１２介して第１金属配線９と接続される第２金属
配線１１と、ダミーのビアコンタクトホール２６を介し
てビアコンタクトエッチングストップ層２５と接続され
るダミーパターン２７とを形成する箇所に第５レジスト
２４ｅを形成する。このダミーパターン２７は、第１，
第２金属配線９，１１とは電気的に独立して非接続であ
り、本半導体装置の回路機能に問題ないものである。

【００３１】図６（ｈ）に示すように、第２の層間膜８
の上に成膜されたアルミニウム１１ａの第５レジスト２
４ｅを有さない部分をエッチングして第２金属配線１１
とダミーパターン２７とを同時に形成し、第２金属配線
１１とダミーパターン２７との上の第５レジスト２４ｅ
を除去し、図４，図５に示すような半導体装置を製造す
る。

【００３２】このように構成したため、第２層間膜８に
おけるビアコンタクトホール１２の配置密度が高い領域
に比べて低い領域でこのビアコンタクトホール１２の周
囲で第１層間膜７との当接側で第１金属配線９と接触し
ない部分に、ダミーのビアコンタクトホール２６を形成
することができるので、ビアコンタクトホール１２の密
度を疎密差がないように均一にでき、ビアコンタクトホ
ール１２の寸法や形状を均一に形成することができ、ビ
アコンタクトホール１２の寸法や形状の不均一による半
導体装置の歩留低下や品質低下を解消することができ
る。

【００３３】具体的には、ダミーのビアコンタクトホー
ル２６は、ビアコンタクトエッチングストップ層２５の
上に形成しているので、ダミーのビアコンタクトホール
２８をビアコンタクトエッチングストップ層２５で確実
に止めることができ、ダミーのビアコンタクトホール２
６が第１層間膜７の第１金属配線９に接触するのを防止
でき、第１層間膜７の第１金属配線９と第２層間膜８の
第２金属配線１１とが短絡して短絡電流が流れることを
防止できるダミーのビアコンタクトホール２６の形成を
実現でき、このダミーのビアコンタクトホール２６と接
続されるダミーパターン２７を、第１，第２金属配線
９，１１とは電気的に独立させて形成しているので、半
導体装置の回路機能に影響を及ぼすことがないダミーパ
ターン２７の配置を実現できる。

【００３４】この実施の形態２では、基板の上に２層の
絶縁膜を形成しているが、基板の上に３層以上の絶縁膜
を形成し、２層目以外の何れの絶縁膜に保護層とダミー
のビアコンタクトホールとを設けた場合であっても、前
述と同様の効果を有し、全ての絶縁膜に保護層とダミー
のビアコンタクトホールとを設けた場合には、全ての絶
縁膜におけるビアコンタクトホールの寸法や形状の均一
性を向上させることができる。

【００３５】なお、前述の実施の形態１では、第１絶縁
膜に設けるコンタクトホールの寸法や形状の均一性を向
上させていて、前述の実施の形態２では、第２絶縁膜に
設けるビアコンタクトホールの寸法や形状の均一性を向
上させているが、これらの両方を実行した場合には、コ
ンタクトホールの寸法や形状の均一性と、ビアコンタク
トホールの寸法や形状の均一性とをともに向上させた半
導体装置を得ることができる。

【００３６】

【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、基板に形成した分離層で囲まれて形成し
た回路素子と、前記基板に成膜した絶縁膜に形成した配
線層とをコンタクトホールを介して接続した半導体装置
を製造するに際し、基板の前記分離層の領域で前記絶縁
膜と当接する側に、コンタクトホールのエッチングを前
記基板まで到達させない保護層を形成してからこの基板
に前記絶縁膜を成膜し、前記絶縁膜の前記回路素子と当
接する領域にコンタクトホールをエッチング形成すると
ともに、前記絶縁膜の前記保護層と当接する領域にダミ
ーのコンタクトホールをエッチング形成し、前記コンタ
クトホールを介して回路素子に接続する配線層を形成し
て半導体装置を製造することにより、ダミーのコンタク
トホールを保護層で確実に止めることができ、ダミーの
コンタクトホールが分離層の下の基板にまで到達するの
を防止でき、基板とのリーク電流を発生させずコンタク
トホールの寸法や形状の均一性を向上させるためのダミ
ーのコンタクトホールの形成を実現でき、コンタクトホ
ールの寸法や形状の均一性を向上させた半導体装置を製
造することができる。

【００３７】基板の前記保護層を形成する箇所を、基板
の回路素子の配置密度が高い領域に比べて低い領域でこ
の回路素子の周囲で前記絶縁膜と当接する側とする半導
体装置の製造方法の場合には、基板の回路素子の配置密
度が低い領域にダミーのコンタクトホールを形成するこ
とができるので、コンタクトホールの密度を疎密差がな
いように均一にでき、コンタクトホールの寸法や形状を
均一に形成することができ、コンタクトホールの寸法や
形状の不均一による半導体装置の歩留低下や品質低下を
解消することができる。

【００３８】また、前述とは別の本発明の半導体装置の
製造方法によれば、基板に積層した複数層の絶縁膜にそ
れぞれ配線層を形成しこれらの配線層間をビアコンタク
トホールを介して接続した半導体装置を製造するに際
し、形成済みの第１絶縁膜に積層しようとする第２絶縁
膜のこの第１絶縁膜との当接側で配線層と接触しない部
分に、ビアコンタクトホールのエッチングを前記第１絶
縁膜まで到達させない保護層を形成してからこの第１絶
縁膜に前記第２絶縁膜を成膜し、前記第２絶縁膜の前記
第１絶縁膜の配線層と接続する箇所にビアコンタクトホ
ールをエッチング形成するとともに、前記第２絶縁膜の
保護層を有する領域にダミーのビアコンタクトホールを
エッチング形成し、前記ビアコンタクトホールを介して
前記第１絶縁膜と接続する配線層を前記第２絶縁膜に形
成して半導体装置を製造することにより、ダミーのビア
コンタクトホールを保護層で確実に止めることができ、
ダミーのビアコンタクトホールが第１絶縁膜の配線層に
接触するのを防止でき、第１絶縁膜の配線層と第２絶縁
膜の配線層とが短絡して短絡電流が流れることを防止で
き、ビアコンタクトホールの寸法や形状の均一性を向上
させるためのダミーのビアコンタクトホールの形成を実
現でき、ビアコンタクトホールの寸法や形状の均一性を
向上させた半導体装置を製造することができる。

【００３９】第２絶縁膜の前記保護層を形成する箇所
を、第２絶縁膜のビアコンタクトホールの配置密度が高
い領域に比べて低い領域でこのビアコンタクトホールの
周囲で第１絶縁膜との当接側で配線層と接触しない部分
とする半導体装置の製造方法の場合には、第２絶縁膜の
ビアコンタクトホールの配置密度が低い領域にダミーの
ビアコンタクトホールを形成することができるので、ビ
アコンタクトホールの密度を疎密差がないように均一に
でき、ビアコンタクトホールの寸法や形状を均一に形成
することができ、ビアコンタクトホールの寸法や形状の
不均一による半導体装置の歩留低下や品質低下を解消す
ることができる。

【００４０】また、本発明の半導体装置によれば、分離
層で囲まれた回路素子を形成した基板のこの分離層の領
域で絶縁膜との当接側に、コンタクトホールのエッチン
グを前記基板まで到達させない保護層を設け、前記絶縁
膜の前記保護層と当接する領域にダミーのコンタクトホ
ールを設けたことにより、コンタクトホールの寸法や形
状の均一性を向上させた半導体装置を得ることができ
る。

【００４１】また、前述とは別の本発明の半導体装置に
よれば、基板に積層した複数層の絶縁膜にそれぞれ配線
層を形成しこれらの配線層間をビアコンタクトホールを
介して接続した半導体装置において、前記複数層の少な
くともいずれかの絶縁膜の下層の絶縁膜との当接側で配
線層と接触しない部分に、ビアコンタクトホールのエッ
チングを前記下層の絶縁膜に到達させない保護層を設
け、前記絶縁膜の保護層を有する領域にダミーのビアコ
ンタクトホールを設けたことにより、ビアコンタクトホ
ールの寸法や形状の均一性を向上させた半導体装置を得
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置の要部を示
す平面図

【図２】図１に示した半導体装置のＡ−Ａ’の断面図

【図３】同実施の形態１の半導体装置の製造プロセスを
説明する断面図

【図４】本発明の実施の形態２の半導体装置の要部を示
す平面図

【図５】図４に示した半導体装置のＢ−Ｂ’の断面図

【図６】同実施の形態２の半導体装置の製造プロセスを
説明する断面図

【図７】従来の半導体装置の要部を示す平面図

【図８】図７に示した従来の半導体装置のＣ−Ｃ’断面
図

【図９】従来の微細化していないコンタクトホールを配
置した半導体装置の要部平面図

【図１０】従来の微細化したコンタクトホールを配置し
た半導体装置の要部平面図

【図１１】図１０に示した半導体装置にダミーのコンタ
クトホールを配置した要部平面図

【図１２】図１１に示した半導体装置のＤ−Ｄ’の断面
図

【符号の説明】

１ ゲート ２ ソース ３ ドレイン ４ 回路素子 ５ 素子分離層 ６ 基板 ７ 第１層間膜 ８ 第２層間膜 ９ 第１金属配線 １０ コンタクトホール １１ 第２金属配線 １２ ビアコンタクトホール ２１ コンタクトエッチングストップ層 ２２ ダミーのコンタクトホール ２３ ダミーパターン ２５ ビアコンタクトエッチングストップ層 ２６ ダミーのビアコンタクトホール ２７ ダミーパターン

Claims (6)

【特許請求の範囲】
1. 【請求項１】基板に形成した分離層で囲まれて形成した
   回路素子と、前記基板に成膜した絶縁膜に形成した配線
   層とをコンタクトホールを介して接続した半導体装置を
   製造するに際し、 基板の前記分離層の領域で前記絶縁膜と当接する側に、
   コンタクトホールのエッチングを前記基板まで到達させ
   ない保護層を形成してからこの基板に前記絶縁膜を成膜
   し、 前記絶縁膜の前記回路素子と当接する領域にコンタクト
   ホールをエッチング形成するとともに、前記絶縁膜の前
   記保護層と当接する領域にダミーのコンタクトホールを
   エッチング形成し、 前記コンタクトホールを介して回路素子に接続する配線
   層を形成して半導体装置を製造する半導体装置の製造方
   法。
2. 【請求項２】基板に形成した回路素子と、前記基板に成
   膜した絶縁膜に形成した配線層とをコンタクトホールを
   介して接続した半導体装置を製造するに際し、 前記基板の回路素子の配置密度が高い領域に比べて低い
   領域でこの回路素子の周囲で前記絶縁膜と当接する側
   に、コンタクトホールのエッチングを前記基板まで到達
   させない保護層を形成してからこの基板に前記絶縁膜を
   成膜し、 前記絶縁膜の前記回路素子と当接する領域にコンタクト
   ホールをエッチング形成するとともに、前記絶縁膜の前
   記保護層と当接する領域にダミーのコンタクトホールを
   エッチング形成し、 前記コンタクトホールを介して回路素子に接続する配線
   層を形成して半導体装置を製造する半導体装置の製造方
   法。
3. 【請求項３】基板に積層した複数層の絶縁膜にそれぞれ
   配線層を形成しこれらの配線層間をビアコンタクトホー
   ルを介して接続した半導体装置を製造するに際し、 形成済みの第１絶縁膜に積層しようとする第２絶縁膜の
   この第１絶縁膜との当接側で配線層と接触しない部分
   に、ビアコンタクトホールのエッチングを前記第１絶縁
   膜まで到達させない保護層を形成してからこの第１絶縁
   膜に前記第２絶縁膜を成膜し、 前記第２絶縁膜の前記第１絶縁膜の配線層と接続する箇
   所にビアコンタクトホールをエッチング形成するととも
   に、前記第２絶縁膜の保護層を有する領域にダミーのビ
   アコンタクトホールをエッチング形成し、 前記ビアコンタクトホールを介して前記第１絶縁膜と接
   続する配線層を前記第２絶縁膜に形成して半導体装置を
   製造する半導体装置の製造方法。
4. 【請求項４】基板に積層した複数層の絶縁膜にそれぞれ
   配線層を形成しこれらの配線層間をビアコンタクトホー
   ルを介して接続した半導体装置を製造するに際し、 形成済みの第１絶縁膜に積層しようとする第２絶縁膜の
   ビアコンタクトホールの配置密度が高い領域に比べて低
   い領域でこのビアコンタクトホールの周囲で前記第１絶
   縁膜との当接側で配線層と接触しない部分に、ビアコン
   タクトホールのエッチングを前記第１絶縁膜まで到達さ
   せない保護層を形成してからこの第１絶縁膜に前記第２
   絶縁膜を成膜し、 前記第２絶縁膜の前記第１絶縁膜の配線層と接続する箇
   所にビアコンタクトホールをエッチング形成するととも
   に、前記第２絶縁膜の保護層を有する領域にダミーのビ
   アコンタクトホールをエッチング形成し、 前記ビアコンタクトホールを介して前記第１絶縁膜と接
   続する配線層を前記第２絶縁膜に形成して半導体装置を
   製造する半導体装置の製造方法。
5. 【請求項５】基板に形成した分離層で囲まれて形成した
   回路素子と、前記基板に成膜した絶縁膜に形成した配線
   層とをコンタクトホールを介して接続した半導体装置に
   おいて、 基板の前記分離層の領域で前記絶縁膜との当接側に、コ
   ンタクトホールのエッチングを前記基板まで到達させな
   い保護層を設け、 前記絶縁膜の前記保護層と当接する領域にダミーのコン
   タクトホールを設けた半導体装置。
6. 【請求項６】基板に積層した複数層の絶縁膜にそれぞれ
   配線層を形成しこれらの配線層間をビアコンタクトホー
   ルを介して接続した半導体装置において、 前記複数層の少なくともいずれかの絶縁膜の下層の絶縁
   膜との当接側で配線層と接触しない部分に、ビアコンタ
   クトホールのエッチングを前記下層の絶縁膜に到達させ
   ない保護層を設け、 前記絶縁膜の保護層を有する領域にダミーのビアコンタ
   クトホールを設けた半導体装置。