DE19522364C1 - Halbleiter-Bauelement - Google Patents
Halbleiter-BauelementInfo
- Publication number
- DE19522364C1 DE19522364C1 DE19522364A DE19522364A DE19522364C1 DE 19522364 C1 DE19522364 C1 DE 19522364C1 DE 19522364 A DE19522364 A DE 19522364A DE 19522364 A DE19522364 A DE 19522364A DE 19522364 C1 DE19522364 C1 DE 19522364C1
- Authority
- DE
- Germany
- Prior art keywords
- finger
- contact surface
- connection
- sections
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung bezieht sich auf ein Halbleiter-Bauelement mit
einem Halbleitersubstrat und wenigstens einem auf dem
Halbleitersubstrat ausgebildeten Transistor mit ersten,
zweiten und dritten auf einer Hauptoberfläche des
Halbleitersubstrats ausgebildeten und voneinander elektrisch
isolierten Elektrodenanschlußbereichen, von denen einer dem
Gate- bzw. Basisanschluß, einer dem Source- bzw.
Emitteranschluß, und einer dem Drain- bzw. Kollektoranschluß
des wenigstens einen Transistors zugeordnet ist, wobei jeder
Elektrodenanschlußbereich aus zumindest einem Fingerabschnitt
mit einer gegenüber der Erstreckung in der Breite erheblich
größeren Längserstreckung und einem mit dem zugehörenden
Fingerabschnitt elektrisch leitend verbundenen
Kontaktflächenabschnitt ausgebildet ist, dessen Fläche
gegenüber der Fläche jedes einzelnen Fingerabschnittes des
Elektrodenanschlußbereiches erheblich vergrößert ist, und die
Fingerabschnitte der Elektrodenanschlußbereiche wenigstens
annähernd parallel zueinander ausgerichtet auf dem
Halbleitersubstrat angeordnet sind.
Bei bisher bekannten GaAs-Feldeffekttransistoren mit
Multifingeranordnung, insbesondere solchen für
Hochfrequenzanwendungen, wird üblicherweise auf einer Seite
des eigentlichen aktiven FET-Bereichs eine Reihe von Drain-Bondpads,
und auf der anderen Seite alternierend eine Reihe
von Gate-Bondpads und eine Reihe von Source-Vias
(metallisiertes Loch durch das semiisolierende Substrat zur
Durchkontaktierung zur Rückseite) vorgesehen. Eine derartige
Anordnung ist beispielsweise in den Datenblättern NE 9004
(NEC), 758855-As (Toshiba), CFX 91 (Philips), FLRO56 xv
(Fujitsu) beschrieben und anhand der in Fig. 1 dargestellten
schematischen Draufsicht im weiteren näher erläutert. Zweck
einer solchen Anordnung ist eine möglichst induktivitätsarme
Verbindung zur äußeren Schaltung, insbesondere im Hinblick
auf die gegenkoppelnde Source-Induktivität, welche sonst das
Hochfrequenzverhalten negativ beeinflußt. Zur effektiven
Wärmeableitung wurden die bisherigen Chips vor allem dünn
ausgebildet. Bei der in Fig. 1 gezeigten schematischen
Draufsicht ist ein herkömmliches Halbleiterbauelement mit
einem Halbleitersubstrat 1 aus GaAs und eine Reihe von auf
dem Halbleitersubstrat ausgebildeter Transistoren mit einem
dem Gate- bzw. Basisanschluß zugeordneten
Elektrodenanschlußbereich 2, einem dem Source- bzw.
Emitteranschluß zugeordneten Elektrodenanschlußbereich 3, und
einem dem Drain- bzw. Kollektoranschluß zugeordneten
Elektrodenanschlußbereich 4 vorgesehen. Jeder Anschlußbereich
2, 3 und 4 besteht aus parallel zueinander ausgerichtet und
in Richtung einer Fingerabschnitte 5 nebeneinander
verlaufender Fingerabschnitte 6, 7 und 8, und
Kontaktflächenabschnitte 9, 11 bzw. Via-Kontaktflächen 10 mit
einer gegenüber den Fingerabschnitten 7, 6 und 8 vergrößerten
Fläche. Bei der vorbekannten Anordnung sind die
Kontaktflächenabschnitte 9 und 10 für die Gateanschlüsse und
die Sourceanschlüsse alternierend in einer Reihe auf der
einen Seite gegenüber der Fingerabschnitte 5 angeordnet,
während die Kontaktflächenabschnitte 4 der Drainanschlüsse
auf der gegenüberliegenden Seite der Fingerabschnitte 5
ausgerichtet sind. Die Source-Kontaktflächen können dabei
außer als Source-Vias auch als normale Kontaktflächen an der
Oberfläche des Halbleitersubstrats ausgebildet sein.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiter-Bauelement
der gattungsgemäßen Art zur Verfügung zu stellen,
welches bei einem allenfalls geringfügig erhöhten
Flächenbedarf eine vergrößerte elektrische Leitfähigkeit und
Stromtragfähigkeit insbesondere der Fingerabschnitte und
zugleich eine Verringerung des effektiven Wärmewiderstandes,
sowie eine deutliche Verringerung der parasitären Source- bzw.
Emitter-Induktivität ermöglicht.
Diese Aufgabe wird durch ein Halbleiter-Bauelement gemäß
Anspruch 1 gelöst.
Das erfindungsgemäße Halbleiter-Bauelement zeichnet sich
dadurch aus, daß wenigstens ein Elektrodenanschlußbereich,
dessen Kontaktflächenabschnitt auf der einen Seite bezüglich
der Fingerabschnitte angeordnet ist, einen weiteren mit dem
zugehörenden Fingerabschnitt elektrisch verbundenen
Kontaktflächenabschnitt mit einer gegenüber jedem einzelnen
Fingerabschnitt vergrößerten Fläche aufweist, welcher weitere
Kontaktflächenabschnitt auf der gegenüberliegenden Seite
bezüglich der Fingerabschnitte angeordnet ist.
Die erfindungsgemäße Anordnung bietet den Vorteil,
insbesondere bei einem ausreichend kleinen Abstand der
Kontaktflächenabschnitte zum aktiven Bereich des Transistors
und ausreichend dicker Metallisierung der
Elektrodenanschlußbereiche, vor allem der Vias, eine
erhebliche Verringerung des effektiven Wärmewiderstandes zu
ermöglichen, so daß die aufgrund der elektrischen
Verlustleistung vor allem im aktiven Bereich des Transistors
entstehende Wärme besser abgeführt werden kann. Hierbei ist
anzumerken, daß Metalle im allgemeinen eine weit mehr als
eine Größenordnung bessere Wärmeleitfähigkeit besitzen als
die üblichen Halbleitermaterialien Si oder GaAs, so daß
bereits dünne Metallschichten eine wesentliche Verringerung
des thermischen Widerstandes ermöglichen können.
Dem Prinzip der Erfindung folgend ist in weiterer
Ausgestaltung vorgesehen, daß wenigstens ein
Elektrodenanschlußbereich, dessen Kontaktflächenabschnitt auf
der einen Seite bezüglich der Fingerabschnitte angeordnet
ist, einen mit diesem Kontaktflächenabschnitt und/oder dem
zugehörenden weiteren Kontaktflächenabschnitt elektrisch
verbundenen weiteren Fingerabschnitt aufweist. Der weitere
Fingerabschnitt kann in einen mit diesem elektrisch
verbundenen Verbreiterungsabschnitt münden, der auf der
gegenüberliegenden Seite bezüglich der Fingerabschnitte
angeordnet ist und eine gegenüber dem weiteren
Fingerabschnitt zumindest etwas vergrößerte Breite aufweist.
Hierbei kann in vorteilhafter Weise vorgesehen sein, daß der
weitere Fingerabschnitt über einen Steg mit dem
Fingerabschnitt und/oder dem weiteren Kontaktflächenabschnitt
auf der gegenüberliegenden Seite bezüglich der
Fingerabschnitte des zugehörenden Elektrodenanschlußbereiches
elektrisch verbunden ist. Weiterhin kann im einzelnen
vorgesehen sein, daß der Fingerabschnitt eines auf der
gegenüberliegenden Seite und zum Steg nächstliegend
angeordneten Kontaktflächenabschnittes eines benachbarten
Elektrodenanschlußbereiches den Steg elektrisch isolierend
überkreuzend unter Bildung einer Kreuzungsstelle ausgebildet
ist.
Bei einer bevorzugten Anordnung gemäß der Erfindung kann
weiterhin vorgesehen sein, daß der dem Gate- bzw.
Basisanschluß des Transistors zugeordnete
Elektrodenanschlußbereich eine Vielzahl von Fingerabschnitten
besitzt, die elektrisch leitend mit dem zugehörigen
Kontaktflächenabschnitt des dem Gate- bzw. Basisanschluß des
Transistors zugeordneten Elektrodenanschlußbereiches
verbunden und parallel zwischen den Fingerabschnitten der dem
Source- bzw. Emitteranschluß und dem Drain- bzw.
Kollektoranschluß des Transisters zugeordneten
Elektrodenanschlußbereichen verlaufen.
In weiterer Ausgestaltung des erfindungsgemäßen Halbleiter-Bauelementes
kann vorgesehen sein, daß die Vielzahl von
Fingerabschnitten des dem Gate- bzw. Basisanschluß des
Transistors zugeordneten Elektrodenanschlußbereiches über
eine Zuleitung mit dem da zugehörenden Kontaktflächenabschnitt
des Gate- bzw. Basisanschlusses verbunden sind. Hierbei ist
von Vorteil, wenn der Fingerabschnitt des auf der einen Seite
bezüglich der Fingerabschnitte angeordneten
Kontaktflächenabschnittes eines Elektrodenanschlußbereiches
die dem Gate- bzw. Basisanschluß des Transistors zugeordnete
Zuleitung elektrisch isolierend überkreuzend unter Bildung
einer Kreuzungsstelle ausgebildet ist.
Die Kreuzungsstellen können hierbei als Metall-Isolatorschicht-Metallkreuzung
(MIM-Kreuzung) oder als
Luftbrücke ausgebildet sein.
In Weiterführung der Erfindung kann vorgesehen sein, daß die
einen Kontaktflächenabschnitte der dem Source- bzw. Emitter
anschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche und der Kontaktflächenabschnitt
der dem Gate- bzw. Basisanschluß der Transistoren
zugeordneten Elektrodenanschlußbereiche abwechselnd und in
einer Reihe auf der einen Seite bezüglich der
Fingerabschnitte ausgerichtet sind, und die weiteren
Kontaktflächenabschnitte der dem Source- bzw. Emitteranschluß
der Transistoren zugeordneten Elektrodenanschlußbereiche und
die Kontaktflächenabschnitte der dem Drain- bzw.
Kollektoranschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche auf der gegenüberliegenden Seite
bezüglich der Fingerabschnitte abwechselnd und in einer Reihe
ausgerichtet sind.
Bei einer besonders bevorzugten Ausführung des
erfindungsgemäßen Halbleiter-Bauelementes kann vorgesehen
sein, daß die Verbindung auf denjenigen Fingerabschnitten,
die dem Source- bzw. Emitteranschlußbereich des Transistors
zugeordnet sind, unter Bildung einer isolierenden
Kreuzungsstelle über die dem Gate- bzw. Basisanschluß des
Transistors gehörenden Zuleitung geführt ist, und
gleichzeitig auf der gegenüberliegenden Seite bezüglich der
Fingerabschnitte unter Bildung von ebenfalls isolierenden
Kreuzungsstellen als Stege unterhalb der zum dritten
Elektrodenanschlußbereich (welcher dem Drain- bzw.
Kollektoranschluß des Transistors zugeordnet ist)
zugehörenden Zuführungen geführt ist.
Die Anschluß- bzw. Kreuzungsanordnung gemäß dem
erfindungsgemäßen Halbleiter-Bauelement erlaubt eine
wesentlich effektivere Wärmeableitung, was ansonsten den
Einsatz von maximalen Metallisierungsdicken für die
Zuführungen erfordert. Dem Prinzip der Erfindung folgend
werden zum Anschluß der inneren FET-Zellen (die den
eigentlichen aktiven FET-Bereich bilden) an die äußere
Umgebung, vorliegend die Kontaktflächenabschnitte,
vorteilhaft zwei Arten von Leitungskreuzungen eingesetzt: Auf
der Gate- bzw. Basisanschlußseite (d. h. auf der einen Seite
bezüglich der Fingerabschnitte) kreuzt eine
Verbindungsmetall-Ebene als Source- bzw. Emitteranschluß die
Gate- bzw. Basiszuführung, auf der Drain- bzw.
Kollektoranschlußseite (d. h. auf der gegenüberliegenden Seite
bezüglich der Fingerabschnitte) kreuzt beispielsweise
dieselbe Verbindungsmetall-Ebene diesmal als Drain- bzw.
Kollektoranschluß die Source- bzw. Emitterzuführung, welche
hier im Kreuzungsbereich beispielsweise lediglich aus Ohm-Metall
bestehen könnte. Darüber hinaus können die unteren
Kreuzungsmetalle mit einer zusätzlichen Verbindungsmetall-Ebene
verstärkt sein, falls dies aus Widerstands- oder
Elektromigrationsgründen sinnvoll erscheint.
Bei einer weiteren, insbesondere bevorzugten Ausgestaltung
der Erfindung kann vorgesehen sein, daß die einen
Kontaktflächenabschnitte und/oder die weiteren
Kontaktflächenabschnitte der dem Source- bzw.- Emitteranschluß
des wenigstens einen Transistors zugeordneten
Elektrodenanschlußbereiches eine Substratdurchkontaktierung
aufweisen. Auf diese Weise kann vorteilhaft die Induktivität
zur Rückseite bei der Durchkontaktierung insbesondere von
hochohmigen Substraten minimiert werden. Die Ground-Induktivität
kann insbesondere bei einer Ausbildung von zwei
Substratdurchkontaktierungs-Reihen (Via-hole-Reihen) auf
beiden Seiten bezüglich der Fingerabschnitte weiterhin
minimiert werden, wobei der Flächenbedarf nur geringfügig
höher ist als bei der herkömmlichen Anordnung mit nur einer
Via-hole-Reihe auf nur einer Seite bezüglich der
Fingerabschnitte. Sind diese Durchkontaktierungen ausreichend
nahe am aktiven Bereich angeordnet (Abstand in der
Größenordnung der Substratdicke oder kleiner), so ist der
thermische Widerstand zur Wärmesenke (Rückseite des
Halbleitersubstrats) deutlich verringert, insbesondere bei
einer gegenüber den Fingerabschnitten bzw. der Mittenlinie
beidseitigen Anordnung der dem Source- bzw. Emitteranschluß
des Transistors zugeordneten Kontaktflächenabschnitte gemäß
der Erfindung.
Beide Effekte bei dieser Ausbildung des erfindungsgemäßen
Halbleiter-Bauelementes, also die Minimierung der
Induktivität zur Rückseite bei der Durchkontaktierung und die
Verminderung des Wärmewiderstandes können zusammen erzielt
werden, sind aber auch unabhängig voneinander einsetzbar,
wobei beispielsweise die bessere Wärmeableitung insbesondere
bei Leistungsanwendungen im Vordergrund steht, und die
minimierte Source-Induktivität beispielsweise bei Low-Noise-Bauelementen
eine größere Rolle spielt.
Die erfindungsgemäße Anschlußausführung zu den äußeren
Kontaktflächenabschnitten bzw. Pads erlaubt es somit,
insbesondere auch in den inneren FET-Zellen sowohl die
Source- bzw. Emitter- als auch auf die Drain- bzw.
Kollektorflächen voll mit der bzw. den
Verbindungsmetallebenen zu belegen, so daß auf allen Fingern
die elektrische Leitfähigkeit und die Stromtragfähigkeit
erhöht sind, und letztlich Elektromigrationsprobleme
wenigstens vermindert werden.
Das erfindungsgemäße Halbleiter-Bauelement findet Anwendung
bei FETs, Bipolar-Transistoren und ähnlichen Bauelementen,
insbesondere auch für Hochfrequenzanwendungen, sowie
monolithisch integrierten Schaltkreisen, die solche
Bauelemente enthalten. Begrifflich können die dem Source-
bzw. Emitterabschnitt zugeordneten Bestandteile mit den dem
Drain- bzw. Kollektorabschnitt oder dem Gate- bzw.
Basisanschluß zugewiesenen Bestandteile vertauscht werden, so
daß beispielsweise die äußeren Kontaktflächenabschnitte bzw.
Pads in den entsprechenden Pad-Reihen auch aus
Gateabschnitten oder Drainabschnitten anstelle aus
Sourceabschnitten bestehen können. Anstelle der Source-Vias
können auch Source-Pads verwendet werden, wobei hierbei
selbstverständlich der Aspekt des thermischen Widerstandes
beim Via entfällt. Dennoch ergeben sich auch hier noch
thermische Vorteile aufgrund der größeren metallisierten
Fläche und damit verbunden eine bessere Wärmeverteilung an
der Oberfläche des Halbleitersubstrates.
Die erfindungsgemäßen Vorteile gelten sowohl für einen Grund-Chip
(nur jeweils ein Drain- und Gate-Pad oder Anschluß), für
Vielfingerstrukturen ("beliebig" viele Gate- und Drain-Pads)
als auch für MMlcs mit entsprechenden FET-Zellen und weitere
vergleichbare andere Halbleiter-Bauelemente.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung
ergeben sich aus der Beschreibung eines Ausführungsbeispieles
anhand der Zeichnung. Es zeigt:
Fig. 1 eine schematische Draufsicht eines herkömmlichen
GaAs-Feldeffekttransistors mit Multifingeranordnung, und
Fig. 2 eine schematische Draufsicht eines erfindungsgemäßen
Halbleiter-Bauelementes mit beidseitigen
Durchkontaktierungsreihen und besonderer Anschlußtopologie.
Bei dem in Fig. 2 dargestellten Ausführungsbeispiel eines
erfindungsgemäßen Halbleiter-Bauelementes 13 ist ein GaAs-Feldeffekttransistor
mit Multifingeranordnung 14 auf einem
GaAs-Halbleitersubstrat 15 ausgebildet. Der Transistor
besitzt einen ersten Elektrodenanschlußbereich 16, der dem
Gate G des Transistors zugeordnet ist, einen zweiten
Elektrodenanschlußbereich 17, der dem Sourceanschluß S des
Transistors zugeordnet ist, sowie einen dritten
Elektrodenanschlußbereich 18, der dem Drainanschluß D des
Transistors zugeordnet ist, welche Elektrodenanschlußbereiche
16, 17, 18 die in Fig. 2 dargestellte Anschlußtopologie
aufweist. Die Anschlußtopologie gemäß Fig. 2 ist bzgl. der
äußeren Anschlüsse 16, 17, 18 in etwa maßstabsgerecht
dargestellt, wobei 1 cm in der Figur etwa 50 µm in der
Realität entsprechen, welche dargestellte Anschlußtopologie
mit allen geometrischen Einzelheiten und sonstigen
zeichnerischen Merkmalen vollinhaltlich zum
Offenbarungsinhalt der vorliegenden Anmeldung gerechnet
werden. Jeder Elektrodenanschlußbereich 16, 17, 18 besteht
aus Fingerabschnitten 19, 20, 21 mit einem gegenüber der
Erstreckung in der Breite erheblich größeren Längserstreckung
und einem mit dem zugehörenden Fingerabschnitt 19, 20, 21
elektrisch leitend verbundenen Kontaktflächenabschnitt 22,
23, 24, dessen Fläche jeweils gegenüber der Fläche des
einzelnen der Fingerabschnitte 19, 20, 21 erheblich
vergrößert ist. Die Fingerabschnitte 19, 20, 21 von
sämtlichen Elektrodenanschlußbereichen 16, 17, 18 sind
parallel zueinander ausgerichtet und in Richtung einer
Mittenlinie 25 (welche zur Bezeichnung der Anordnung auf der
hiervon linken und rechten Seite bezüglich der
Fingerabschnitte dient und darüberhinaus nicht
notwendigerweise eine Symmetrielinie darstellt)
nebeneinanderliegend auf dem Halbleitersubstrat 15
angeordnet. Diese sind nicht maßstäblich dargestellt.
Insbesondere können erheblich mehr Einzelfinger 19, 20, 21
den einzelnen der äußeren Anschlußbereiche 16, 17, 18
zugeordnet sein. Der dem Sourceanschluß zugeordnete
Elektrodenanschlußbereich 17 besitzt neben dem auf der einen
Seite bezüglich der Mittenlinie 25 angeordneten
Kontaktflächenabschnitt 23 einen weiteren
Kontaktflächenabschnitt 26, der auf der gegenüberliegenden
Seite bezüglich der Mittenlinie 25, bei der Darstellung gemäß
Fig. 2 auf der rechten Seite angeordnet ist und der
gleichfalls eine gegenüber dem einzelnen Fingerabschnitt 20
vergrößerte Fläche wie dargestellt besitzt. Des weiteren
besitzt der dem Sourceanschluß zugeordnete
Elektrodenanschlußbereich 17 einen weiteren Fingerabschnitt
27, der sich ausgehend von dem einen Kontaktflächenabschnitt
23 über eine Abknickung 28 parallel zu den anderen
Fingerabschnitten 19, 20, 21 erstreckt und in einen damit
verbundenen Abschnitt 29 mündet, der auf der
gegenüberliegenden Seite bezüglich der Mittenlinie 25
angeordnet ist. Der Abschnitt 29 ist über einen Steg 30 mit
dem Fingerabschnitt 20 verbunden. Der dem Gateanschluß des
Transistors zugeordnete Elektrodenanschlußbereich 16 besitzt
eine parallel zur Mittenlinie 25 verlaufende und in der
Darstellung gemäß Fig. 2 auf der linken Seite angeordnete
Zuleitung 32, der die elektrische Verbindung zwischen den
einzelnen Fingerabschnitten 19 mit dem
Kontaktflächenabschnitt 22 bewirkt. Wie dargestellt, sind die
weiteren Fingerabschnitte 27 des dem Sourceanschluß
zugeordneten Elektrodenanschlußbereiches 17 über eine Brücke
33 über die Zuleitung 32 geführt, welche Brücke 33 eine den
Fingerabschnitt 27 gegenüber der Zuleitung 32 elektrisch
isolierende Kreuzungsstelle bildet, die als Metall-
Isolatorschicht-Metallkreuzung oder als Luftbrücke
ausgebildet sein kann. In analoger Weise sind die
Fingerabschnitte 21, die sich ausgehend von den nach der
Darstellung gemäß Fig. 2 auf der rechten Seite angeordneten
Kontaktflächenabschnitte 24 des Elektrodenanschlußbereiches
18 nach links erstrecken, vermittels einer Brücke 34 über den
Steg 30 des Elektrodenanschlußbereiches 17 geführt, welche
Brücke 34 eine Kreuzungsstelle zur elektrischen Isolation des
Fingerabschnittes 21 von dem Steg 30 bildet und wiederum als
Metall-Isolatorschicht-Metallkreuzung oder als Luftbrücke
ausgebildet sein kann. Die beiden Kontaktflächenabschnitte 27
des Elektrodenanschlußbereiches 17 sind, wie aus Fig. 2
ersichtlich ist, über einen Verbindungsabschnitt 35
elektrisch miteinander und dem auf der gemäß Fig. 2 rechten
Seite angeordneten und zwischen den Kontaktflächenabschnitten
24 des Elektrodenanschlußbereiches 18 angeordneten weiteren
Kontaktflächenabschnitt 26a des Elektrodenanschlußbereiches
17 verbunden. Der dazwischen liegende Kontaktflächenabschnitt
24a des Elektrodenanschlußbereiches 18 kann wiederum über
eine Brücke 36, welche über den Verbindungsabschnitt 35
führt, mit dem Fingerabschnitt 21 verbunden sein. Bei der
Herstellung des Halbleiter-Bauelementes kann der dem
Gateanschluß G zugeordnete Elektrodenanschlußbereich 16
zusammenhängend in einem Verfahrenschritt der Ausbildung
einer ersten Metallisierungsebene gefertigt sein, und die dem
Sourceanschluß S und dem Drainanschluß D zugeordneten
Elektrodenanschlußbereiche 17 und 18 können in einem
Arbeitsgang bei einem Verfahrenschritt der Ausbildung einer
zweiten Metallisierungsebene gefertigt werden. Bei speziellen
Verfahren können die Ebenen durch dieselbe Metallisierung
erreicht werden.
Bei dem dargestellten Ausführungsbeispiel gemäß Fig. 2 sind
die Kontaktflächenabschnitte 22 und 24 der
Elektrodenanschlußbereiche 16 und 18 als sogenannte Bondpads
ausgebildet, während die dem Sourceanschluß S zugeordneten
Kontaktflächenabschnitte 23 und/oder die weiteren
Kontaktflächenabschnitte 26 als sogenannte Via-hole-Kontakte,
d. h. ein metallisiertes Loch durch das semiisolierende
Substrat zur Durchkontaktierung zur Rückseite des Substrates
ausgebildet sind, wie dies durch die schraffierten Bereiche
37 gemäß Fig. 2 dargestellt ist. Der Vorteil von beidseitigen
Via-Reihen liegt insbesondere darin, bei lediglich minimal
erhöhtem Platzbedarf eine wesentliche Verringerung der
Induktivität zur Rückseite des Substrates hin zu erzielen,
und bei ausreichend kleinem Abstand der Vias 37 zum aktiven
Bereich und ausreichend dicker Metallisierung im Via 37 eine
effektive Verringerung des Wärmewiderstandes zu erzielen, so
daß die aufgrund der elektrischen Verlustleistung vor allem
im aktiven Bereich entstehende Wärme besser abgeführt werden
kann.
Claims (13)
1. Halbleiter-Bauelement mit einem Halbleitersubstrat (15)
und wenigstens einem auf dem Halbleitersubstrat (15)
ausgebildeten Transistor mit ersten, zweiten und dritten auf
einer Hauptoberfläche des Halbleitersubstrats ausgebildeten
und voneinander elektrisch isolierten
Elektrodenanschlußbereichen (16, 17, 18), von denen einer
(16) dem Gate- bzw. Basisanschluß, einer (17) dem Source- bzw.
Emitteranschluß, und einer (18) dem Drain- bzw.
Kollektoranschluß des wenigstens einen Transistors zugeordnet
ist, wobei jeder Elektrodenanschlußbereich aus zumindest
einem Fingerabschnitt (19, 20, 21) mit einer gegenüber der
Erstreckung in der Breite erheblich größeren Längserstreckung
und einem mit dem zugehörenden Fingerabschnitt elektrisch
leitend verbundenen Kontaktflächenabschnitt (22, 23, 24)
ausgebildet ist, dessen Fläche gegenüber der Fläche jedes
einzelnen Fingerabschnittes des Elektrodenanschlußbereiches
erheblich vergrößert ist, und die Fingerabschnitte (22, 23,
24) der Elektrodenanschlußbereiche (16, 17, 18) wenigstens
annähernd parallel zueinander ausgerichtet auf dem
Halbleitersubstrat (15) angeordnet sind,
dadurch gekennzeichnet, daß
wenigstens ein Elektrodenanschlußbereich (17), dessen
Kontaktflächenabschnitt (23) auf einer Seite bezüglich der
Fingerabschnitte (19, 20, 21) angeordnet ist, einen mit dem
zugehörenden Fingerabschnitt (20) elektrisch verbundenen
weiteren Kontaktflächenabschnitt (26, 26a) mit einer
gegenüber jedem einzelnen Fingerabschnitt (20) vergrößerten
Fläche aufweist, welcher weitere Kontaktflächenabschnitt (26,
26a) auf der gegenüberliegenden Seite bezüglich der
Fingerabschnitte (19, 20, 21) angeordnet ist.
2. Halbleiter-Bauelement nach Anspruch 1, dadurch
gekennzeichnet, daß wenigstens ein Elektrodenanschlußbereich
(17), dessen Kontaktflächenabschnitt (23) auf der einen Seite
bezüglich der Fingerabschnitte (19, 20, 21) angeordnet ist,
einen mit diesem Kontaktflächenabschnitt (23) und/oder dem
zugehörenden weiteren Kontaktflächenabschnitt (26, 26a)
elektrisch verbundenen weiteren Fingerabschnitt (27)
aufweist.
3. Halbleiter-Bauelement nach Anspruch 2, dadurch
gekennzeichnet, daß der weitere Fingerabschnitt (27) über
einen Steg (30) mit dem Fingerabschnitt (20) und/oder dem
weiteren Kontaktflächenabschnitt (26, 26a) auf der
gegenüberliegenden Seite bezüglich der Fingerabschnitte (19,
20, 21) des zugehörenden Elektrodenanschlußbereiches (17)
elektrisch verbunden ist.
4. Halbleiter-Bauelement nach Anspruch 3, dadurch
gekennzeichnet, daß der Fingerabschnitt (21) eines auf der
gegenüberliegenden Seite bezüglich der Fingerabschnitte (19,
20, 21) und zum Steg (30) nächstliegend angeordneten
Kontaktflächenabschnittes (24) eines benachbarten
Elektrodenanschlußbereiches (18) den Steg (30) elektrisch
isolierend überkreuzend unter Bildung einer Kreuzungsstelle
(34) ausgebildet ist.
5. Halbleiter-Bauelement nach Anspruch 1 bis 4, dadurch
gekennzeichnet, daß der dem Gate- bzw. Basisanschluß des
Transistors zugeordnete Elektrodenanschlußbereich (16) eine
Vielzahl von Fingerabschnitten (19) besitzt, die elektrisch
leitend mit dem zugehörigen Kontaktflächenabschnitt (22) des
dem Gate- bzw. Basisanschluß des Transistors zugeordneten
Elektrodenanschlußbereiches (16) verbunden und parallel
zwischen den Fingerabschnitten (21, 27) der dem Source- bzw.
Emitteranschluß und dem Drain- bzw. Kollektoranschluß des
Transisters zugeordneten Elektrodenanschlußbereichen (17, 18)
verlaufen.
6. Halbleiter-Bauelement nach Anspruch 5, dadurch
gekennzeichnet, daß die Vielzahl von Fingerabschnitten des
dem Gate- bzw. Basisanschluß des Transistors zugeordneten
Elektrodenanschlußbereiches über eine Zuleitung (32) mit dem
dazugehörenden Kontaktflächenabschnitt (22) des Gate- bzw.
Basisanschlusses verbunden sind.
7. Halbleiter-Bauelement nach Anspruch 6, dadurch
gekennzeichnet, daß der Fingerabschnitt (27) des auf der
einen Seite bezüglich der Fingerabschnitte (19, 20, 21)
angeordneten Kontaktflächenabschnittes (23) eines
Elektrodenanschlußbereiches (17) die dem Gate- bzw.
Basisanschluß des Transistors zugeordnete Zuleitung (32)
elektrisch isolierend überkreuzend unter Bildung einer
Kreuzungsstelle (33) ausgebildet ist.
8. Halbleiter-Bauelement nach Anspruch 4 bis 7, dadurch
gekennzeichnet, daß die Kreuzungsstelle (33, 34) als Metall-
Isolatorschicht-Metallkreuzung oder als Luftbrücke
ausgebildet ist.
9. Halbleiter-Bauelement nach Anspruch 1 bis 8, dadurch
gekennzeichnet, daß eine Vielzahl von Transistoren vorgesehen
ist, wobei die einen Kontaktflächenabschnitte (23) der dem
Source- bzw. Emitteranschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche (17) und die
Kontaktflächenabschnitte (22) der dem Gate- bzw.
Basisanschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche (16) abwechselnd und in einer
Reihe auf der einen Seite bezüglich der Fingerabschnitte (19,
20, 21) ausgerichtet sind, und die weiteren
Kontaktflächenabschnitte (26) der dem Source- bzw.
Emitteranschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche (17) und die
Kontaktflächenabschnitte (24) der dem Drain- bzw.
Kollektoranschluß der Transistoren zugeordneten
Elektrodenanschlußbereiche (18) auf der gegenüberliegenden
Seite bezüglich der Fingerabschnitte (19, 20, 21) abwechselnd
und in einer Reihe ausgerichtet sind.
10. Halbleiter-Bauelement nach Anspruch 1 bis 9, dadurch
gekennzeichnet, daß die Verbindung auf den Fingerabschnitten
(27), die dem einen Anschlußbereich (17) zugeordnet sind,
unter Bildung einer isolierenden Kreuzungsstelle (33) über
die zum Gate- bzw. Basisanschluß (16) gehörenden Zuleitung
(32) geführt ist, und gleichzeitig auf der gegenüberliegenden
Seite bezüglich der Fingerabschnitte (19, 20, 21) unter
Bildung von ebenfalls isolierenden Kreuzungsstellen als Stege
(30, 35) unterhalb den zum dritten Elektrodenanschlußbereich
(18) zugehörenden Zuführungen (34, 36) geführt ist.
11. Halbleiter-Bauelement nach Anspruch 1 bis 10, dadurch
gekennzeichnet, daß die einen Kontaktflächenabschnitte (23)
und/oder die weiteren Kontaktflächenabschnitte des dem
Source- bzw. Emitteranschluß des wenigstens einen Transistors
zugeordneten Elektrodenanschlußbereiches (17) eine
Substratdurchkontaktierung (37) aufweisen.
12. Halbleiter-Bauelement nach Anspruch 1 bis 11, dadurch
gekennzeichnet, daß der zumindest eine Transistor ein
Feldeffekttransistor ist, und das Halbleitersubstrat GaAs
aufweist.
13. Halbleiter-Bauelement nach Anspruch 1 bis 12, dadurch
gekennzeichnet, daß das Halbleiterbauelement ein monolithisch
integrierter Hochfrequenz-Schaltkreis ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19522364A DE19522364C1 (de) | 1995-06-20 | 1995-06-20 | Halbleiter-Bauelement |
EP96108436A EP0750352B1 (de) | 1995-06-20 | 1996-05-28 | Halbleiter-Bauelement-Konfiguration |
DE59607521T DE59607521D1 (de) | 1995-06-20 | 1996-05-28 | Halbleiter-Bauelement-Konfiguration |
JP8177201A JP2922462B2 (ja) | 1995-06-20 | 1996-06-19 | 半導体デバイス |
US08/666,970 US6424006B1 (en) | 1995-06-20 | 1996-06-20 | Semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19522364A DE19522364C1 (de) | 1995-06-20 | 1995-06-20 | Halbleiter-Bauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19522364C1 true DE19522364C1 (de) | 1996-07-04 |
Family
ID=7764785
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19522364A Expired - Fee Related DE19522364C1 (de) | 1995-06-20 | 1995-06-20 | Halbleiter-Bauelement |
DE59607521T Expired - Lifetime DE59607521D1 (de) | 1995-06-20 | 1996-05-28 | Halbleiter-Bauelement-Konfiguration |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59607521T Expired - Lifetime DE59607521D1 (de) | 1995-06-20 | 1996-05-28 | Halbleiter-Bauelement-Konfiguration |
Country Status (4)
Country | Link |
---|---|
US (1) | US6424006B1 (de) |
EP (1) | EP0750352B1 (de) |
JP (1) | JP2922462B2 (de) |
DE (2) | DE19522364C1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009027488A1 (de) * | 2007-08-31 | 2009-03-05 | Forschungsverbund Berlin E. V. | Plaited-signal-manifold-anschlussstruktur für ein hochfrequenzbauelement und ein solches hochfrequenzbauelement |
EP2083442A1 (de) * | 2008-01-24 | 2009-07-29 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
EP2088620A1 (de) * | 2006-11-02 | 2009-08-12 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung |
DE112007000161B4 (de) * | 2006-07-12 | 2009-10-29 | Kabushiki Kaisha Toshiba | Multifinger-FET für Hochfrequenz |
US7755112B2 (en) | 2006-07-12 | 2010-07-13 | Kabushiki Kaisha Toshiba | Field effect transistor with air bridge |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE520119C2 (sv) | 1998-10-13 | 2003-05-27 | Ericsson Telefon Ab L M | Förfarande och anordning för hopkoppling av radiofrekvens-SiC-fälteffekttransistorer för högeffekttillämpningar |
EP1198006B1 (de) * | 2000-10-10 | 2011-07-20 | Sanyo Electric Co., Ltd. | Verbindungshalbleiterbauelement |
TWI234425B (en) * | 2004-03-03 | 2005-06-11 | Toppoly Optoelectronics Corp | Electrostatic discharge protection method for display and device thereof |
JP4849788B2 (ja) * | 2004-09-09 | 2012-01-11 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP2010183100A (ja) * | 2005-01-06 | 2010-08-19 | Mitsubishi Electric Corp | 半導体増幅器 |
WO2008155083A1 (de) * | 2007-06-18 | 2008-12-24 | Microgan Gmbh | Halbleiterbauelement mit verschachtelten kontakten |
GB2466313A (en) * | 2008-12-22 | 2010-06-23 | Cambridge Silicon Radio Ltd | Radio Frequency CMOS Transistor |
US8896034B1 (en) | 2010-08-11 | 2014-11-25 | Sarda Technologies, Inc. | Radio frequency and microwave devices and methods of use |
US8653565B1 (en) * | 2010-08-11 | 2014-02-18 | Sarda Technologies, Inc. | Mixed mode multiple switch integration of multiple compound semiconductor FET devices |
US9236378B2 (en) | 2010-08-11 | 2016-01-12 | Sarda Technologies, Inc. | Integrated switch devices |
JP5733616B2 (ja) * | 2011-04-21 | 2015-06-10 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP5787784B2 (ja) * | 2012-02-15 | 2015-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103022004B (zh) * | 2012-11-02 | 2015-06-17 | 电子科技大学 | 一种高压集成电路的互连结构 |
CN103633046B (zh) * | 2013-12-13 | 2017-03-15 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
US10170400B2 (en) | 2014-12-16 | 2019-01-01 | Mitsubishi Electric Corporation | Multi-finger transistor and semiconductor device |
WO2017098603A1 (ja) * | 2015-12-09 | 2017-06-15 | 三菱電機株式会社 | 窒化物半導体装置 |
US9774322B1 (en) | 2016-06-22 | 2017-09-26 | Sarda Technologies, Inc. | Gate driver for depletion-mode transistors |
JP6246432B1 (ja) * | 2017-01-24 | 2017-12-13 | 三菱電機株式会社 | トランジスタ |
CN108630677B (zh) * | 2017-03-17 | 2022-03-08 | 智瑞佳(苏州)半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
JP6222419B1 (ja) * | 2017-04-04 | 2017-11-01 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2023062218A (ja) * | 2020-03-26 | 2023-05-08 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
WO2022102137A1 (ja) * | 2020-11-16 | 2022-05-19 | 三菱電機株式会社 | トランジスタ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161740A (en) * | 1977-11-07 | 1979-07-17 | Microwave Semiconductor Corp. | High frequency power transistor having reduced interconnection inductance and thermal resistance |
JPH0821595B2 (ja) * | 1987-07-28 | 1996-03-04 | 三菱電機株式会社 | 半導体装置 |
JPH04125941A (ja) * | 1990-09-17 | 1992-04-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
JPH04252036A (ja) * | 1991-01-10 | 1992-09-08 | Fujitsu Ltd | 半導体装置 |
JPH05251478A (ja) * | 1992-03-09 | 1993-09-28 | Murata Mfg Co Ltd | 半導体装置 |
JPH0729919A (ja) * | 1993-07-08 | 1995-01-31 | Sumitomo Electric Ind Ltd | 高出力電界効果トランジスタ |
-
1995
- 1995-06-20 DE DE19522364A patent/DE19522364C1/de not_active Expired - Fee Related
-
1996
- 1996-05-28 DE DE59607521T patent/DE59607521D1/de not_active Expired - Lifetime
- 1996-05-28 EP EP96108436A patent/EP0750352B1/de not_active Expired - Lifetime
- 1996-06-19 JP JP8177201A patent/JP2922462B2/ja not_active Expired - Lifetime
- 1996-06-20 US US08/666,970 patent/US6424006B1/en not_active Expired - Lifetime
Non-Patent Citations (4)
Title |
---|
Datenblatt, 758855-AS (Toshiba) * |
Datenblatt, CFX 91 (Philips) * |
Datenblatt, FLR 056 XV (Fujitsu) * |
Datenblatt, NE 9004 (NEC) * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007000161B4 (de) * | 2006-07-12 | 2009-10-29 | Kabushiki Kaisha Toshiba | Multifinger-FET für Hochfrequenz |
US7755112B2 (en) | 2006-07-12 | 2010-07-13 | Kabushiki Kaisha Toshiba | Field effect transistor with air bridge |
US7763914B2 (en) | 2006-07-12 | 2010-07-27 | Kabushiki Kaisha Toshiba | Semiconductor device for high frequency |
DE112007000175B4 (de) * | 2006-07-12 | 2013-05-23 | Kabushiki Kaisha Toshiba | Feldeffekttransistor eines Mehrfingertyps |
DE112007000175B9 (de) * | 2006-07-12 | 2013-06-20 | Kabushiki Kaisha Toshiba | Feldeffekttransistor eines Mehrfingertyps |
EP2088620A1 (de) * | 2006-11-02 | 2009-08-12 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung |
EP2088620A4 (de) * | 2006-11-02 | 2011-11-30 | Toshiba Kk | Halbleitervorrichtung |
US8097906B2 (en) | 2006-11-02 | 2012-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device having finger electrodes |
WO2009027488A1 (de) * | 2007-08-31 | 2009-03-05 | Forschungsverbund Berlin E. V. | Plaited-signal-manifold-anschlussstruktur für ein hochfrequenzbauelement und ein solches hochfrequenzbauelement |
EP2083442A1 (de) * | 2008-01-24 | 2009-07-29 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
US8026595B2 (en) | 2008-01-24 | 2011-09-27 | Kabushiki Kaisha Toshiba | Semiconductor device having hermitically sealed active area and electrodes |
US8476118B2 (en) | 2008-01-24 | 2013-07-02 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication mehtod of the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP0750352A2 (de) | 1996-12-27 |
JPH098064A (ja) | 1997-01-10 |
US6424006B1 (en) | 2002-07-23 |
EP0750352A3 (de) | 1998-04-08 |
DE59607521D1 (de) | 2001-09-27 |
JP2922462B2 (ja) | 1999-07-26 |
EP0750352B1 (de) | 2001-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19522364C1 (de) | Halbleiter-Bauelement | |
DE19823069B4 (de) | Halbleiterbauelement | |
DE69526630T2 (de) | Verbesserungen in oder in Beziehung auf integrierte Schaltungen | |
EP1252660B1 (de) | Bipolartransistor | |
DE3685612T2 (de) | Mehrschicht-halbleiteranordnung. | |
DE102014111931B4 (de) | Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn | |
DE102012219686B4 (de) | Leistungsmodul mit geringer Streuinduktivität | |
DE19506093A1 (de) | Diodenlaserbauelement | |
DE2352357A1 (de) | Halbleitergehaeuse | |
DE3879333T2 (de) | Halbleiteranordnung mit mehrschichtleiter. | |
DE102014110873B4 (de) | Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung | |
DE19541497B4 (de) | Lateraler Feldeffekttransistor | |
DE3013196A1 (de) | Halbleiteranordnung | |
DE2045567C3 (de) | Integrierte Halbleiterschaltung | |
DE69716081T2 (de) | Rf leistungsbauteil mit einem doppelten erdschluss | |
DE102004048688B4 (de) | Leistungs-Halbleitervorrichtung | |
DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
DE19960013A1 (de) | Gehäuse für Hochstrom-Bauleiterteile | |
CH670334A5 (de) | ||
DE19506091A1 (de) | Kühlelement | |
DE69829271T2 (de) | Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät | |
DE3114971A1 (de) | Dmos-halbleiterbauelement | |
WO2022263543A1 (de) | Leiterplattenanordnung | |
DE3343632C2 (de) | Halbleiteranordnung mit einem in Teiltransistoren aufgeteilten Leistungstransistor, wobei die Teiltransistoren einen einheitlichen Temperaturverlauf aufweisen | |
DE3331631A1 (de) | Halbleiter-bauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |