DE3013196A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3013196A1
DE3013196A1 DE19803013196 DE3013196A DE3013196A1 DE 3013196 A1 DE3013196 A1 DE 3013196A1 DE 19803013196 DE19803013196 DE 19803013196 DE 3013196 A DE3013196 A DE 3013196A DE 3013196 A1 DE3013196 A1 DE 3013196A1
Authority
DE
Germany
Prior art keywords
semiconductor
arrangement according
electrical conductors
arrangement
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803013196
Other languages
English (en)
Inventor
Richard Michael Healy
Bert Samuel Hewitt
Robert Paul Thomas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE3013196A1 publication Critical patent/DE3013196A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Raytheon Company, lkl Spring Street, Lexington, MA 02173, Vereinigte Staaten von Amerika
Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine für den Betrieb im Höchstfrequenzgebiet geeignete Halbleiteranordnung.
Bekanntlich eignen sich Feldeffekttransistoren für den Betrieb im Mikrowellenbereich. Feldeffekt-Halbleiteranordnungen besitzen einen geeigneten Halbleiter, z.B. Galliumarsenid, in welchem ein Source-Bereich, ein Drain-Bereich und dazwischen ein Gate-Bereich ausgebildet sind. Die Source- und Drain-Elektrode werden auf einer Oberfläche des Halbleiters derart angebracht, daß sie in ohmschem Kontakt mit dem Source- bzw. dem Drain-Bereich stehen. Die dem Gate-Bereich zugeordnete Gate-Elektrode wird ebenfalls auf der Oberfläche des Halbleiters angeordnet, zwischen ihr und dem betreffenden Halbleiterbereich besteht Jedoch kein ohmscher Kontakt sondern ein pn-übergang. Derart aufgebaute Feldeffekttransistoren können mit einer Mikrowellenanordnung, z.B. einer Mikrostreifenleiterschaltung,' verbunden werden, indem die Source-^ die Drain- und die Gate-Elektrode über Leitungsdrähte mit elektrischen Leitern der Mikrowellenanordnung verbunden werden.
Eine andere Art von Feldeffekttransistoren, die sich für den Betrieb bei vergleichsweise hohen Leistungspegeln eignen, besitzen eine Mehrzahl von Source-Elektroden,denen eine entsprechende Vielzahl von Drain-Elektroden zu-
030044/0660
geordnet ist, wobei eine Drain-Elektrode sich jeweils zwischen zwei Source-Elektroden befindet. Die Drain-Elektroden sind über einen geeigneten Leiter miteinander verbunden, der an einer Außenfläche des Halbleiters ausgebildet ist. Derartige Feldeffekttransistoren besitzen ferner mehrere Gate-Elektroden, deren jede auf einer Oberfläche des Halbleiters zwischen einer Drain- und einer zugeordneten Source-Elektrode liegt. Diese Gate-Elektroden sind ebenfalls durch einen geeigneten Leiter miteinander verbunden, der an der oberen Oberfläche der Trägerstruktur angebracht ist.Auch ist ein Hochleistungs-Feldeffekttransistor bekannt, bei dem die Source-Elektroden durch einen gemeinsamen Leiter miteinander verbunden sind, der an der unteren Oberfläche des Halbleiters ausgebildet ist. Jede Source-Elektrode ist mit dem gemeinsamen Leiter über ein Loch verbunden, das mit einem aufplatierten metallischen Leiter ausgefüllt ist, der durch den Halbleiter hindurchtritt und den gemeinsamen Leiter und die betreffende Source-Elektrode elektrisch miteinander verbindet.
Bei jeder der beschriebenen Arten von Feldeffekttransistoren ist der Transistor selbst im allgemeinen dadurch mit einer Mikrostreifenleiterschaltung verbunden, das die Drain- und die Gate-Elektrode mit Streifenleitern der Mikrostreifenleiterschaltung über Leitungsdrähte verbunden ist. Bei einer derartigen Verdrahtung ist es jedoch erforderlich, daß die Leitungsdrähte im allgemeinen über Luftspalte verlaufen bzw. Luftspalte überbrücken, die zwischen der betreffenden Kante des Halbleiters und der benachbarten Kante der Mikrostreifenleiterschaltung liegen. Dies ist die Ursache für unerwünschte Impedanz-Fehlanpassungen und damit verbundene Abstrahlung von Mikrowellenenergie. Außerdem ist es bei einer Verdrahtung der beschriebenen Art erforderlich, daß im Interesse einer guten Reproduzierbarkeit sowohl die Länge der Verbindungsdrähte als auch die Position der durch
030044/0660
-tr
Schweißen oder Löten hergestellten Kontaktstellen für alle Anordnungen, die in Anpassung betrieben werden sollen, gleich sind, da die Länge eines Verbindungsdrahtes und die Position der Kontaktstelle bei der Frequenz von Mikrowellen einen starken Einfluß auf die elektrischen Eigenschaften der aus Feldeffekttransistor und Mikrowellenstreif enleiterschaltung bestehenden Kombination haben. Ferner kann die Induktivität der Verbindungsdrähte bei den in Betracht kommenden Frequenzen zu unerwünschten parasitären Schwingungen führen. Schließlich erfordert die beschriebene Verbindungsart für die Unterbringung der Verbindungsdrähte eine verhältnismäßig große Packungsgröße.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, bei der die vorgenannten Probleme nicht auftreten, die sich also ohne zusätzlichen Verdrahtungsaufwand mit einer Mikrowellenanordnung, insbesondere einer Mikrostreifenleiterschaltung, kombinieren läßt.
Diese Aufgabe wird durch eine Halbleiteranordnung der im Patentanspruch 1 beschriebenen Art gelöst.
Die erfindungsgemäß gestaltete Halbleiteranordnung, z.B. ein Feldeffekttransistor, bei der auf einer Oberfläche eines Halbleiters Source-Drain-und Gate-Elektroden im gegenseitigen Abstand angeordnet sind, wobei die Gate-Elektrode zwischen der Source- und der Drain-Elektrode liegt, besitzt also Source-, Drain- und Gate-Kontaktstellen, die" sich an der gegenüberliegenden Oberfläche des Halbleiters 'befinden und die mit den entsprechenden Elektroden elektrisch über Leiter verbunden sind, die durch den Halbleiter hindurchlaufen.
Eine zur Kombination mit einer derartigen Halbleiteranordnung geeignete Mikrostreifenleiterschaltung besitzt auf einem dielektrischen Substrat eine Mehrzahl von Leitern. Die Source-, Drain- und Gate-Kontaktstellen des
030044/0660
Feldeffekttransistors liegen auf diesen Leitern auf und sind mit jeweils einem von ihnen direkt verbunden. Einer der auf einer Oberfläche des dielektrischen Substrats ausgebildeten Leiter ist elektrisch mit der Masseebene der Mikrostreifenleiterschaltung verbunden.
Da die Source-^Drain- und Gate-Elektroden unmittelbar mit den Leitern der Mikrostreifenleiterschaltung verbunden sind, sind Fehlanpassungen, wie sie bei der Verbindung durch den Luftraum zwischen dem Transistor und der Mikrostreifenleiterschaltung überbrückenden Leiterdrähten auftreten, verringert und schädliche Schwingungen infolge der induktiven Kopplung durch die Leiterdrähte vermieden. Durch- die Vermeidung der Leiterdrähte wird die Reproduzierbarkeit der aus Feldeffekttransistor und Mikrostreifenleiterschaltung bestehenden Kombination wesentlich verbessert. Außerdem läßt sich die Baugröße der Kombination verringern.
Vorteilhafte Weiterbildungen der Erfindung , insbesondere solche, die die Kombination der Halbleiteranordnung mit der Mikrowellenanordnung und deren zweckmäßige Ausgestaltung betreffen, sind Gegenstand der Unteransprüche, auf die hiermit zur Verkürzung der Beschreibung ausdrücklich verwiesen wird.
Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:
Fig. 1 zeigt eine schematische Skizze eines Feldeffekttransistors,
Fig..2 zeigt eine Feldeffekt-Halbleiteranordnung gemäß der Erfindung in einer Aufsicht,
Fig. 3 zeigt eine Schnittzeichnung der Halbleiteranordnung gemäß Fig. 2 längs der Linie 3-3 von Fig.2,
Fig. 4 zeigt einen Schnitt der Halbleiteranordnung gemäß Fig. 2 längs der Linie 4-4 von Fig. 2,
030044/0660
— 40"
Fig. 5 zeigt eine Aufsicht einer Mikrostreifenleiterschaltung,
Fig. 6 zeigt einen Schnitt dieser Mikrostreifenleiterschaltung längs der Linie 6-6 von Fig. 5»
Fig. 7 zeigt eine Aufsicht der in Fig. 2 dargestellten Feldeffekt-Halbleiteranordnung in Verbindung mit der Mikrostreifenleiterschaltung gemäß Fig. 5»
Fig. 8 zeigt eine Schnittzeichnung der Feldeffekt-Halbleiteranordnung und der mit ihr verbundenen Mikrostreifenleiterschaltung gemäß Fig. 7, wobei der Schnitt längs der Linie 8-8 von Fig. 7 genommen ist ι
Fig. 9 zeigt eine Schnittzeichnung längs der Linie 9-9 von Fig. 7,
Fig.10 zeigt ein weiteres Ausführungsbeispiel der Feldeffekt-Halbleiteranordnung gemäß der Erfindung,
Fig.11 zeigt eine Schnittzeichnung längs der Linie 11-11 von Fig. 10,
Fig.12 zeigt eine Schnittzeichnung längs der Linie 12-12 von Fig. 10,
Fig.13 zeigt eine Aufsicht einer Mikrostreifenleiterschaltung,
Fig.14 zeigt eine Schnittzeichnung der in Fig. 13 dargestellten Mikrostreifenleiterschaltung, wobei der Schnitt entlang der Linie 14-14 von Fig. 13 gelegt ist,
Fig.15 zeigt eine Aufsicht der in Fig. 10 dargestellten Feldeffekt-Halbleiteranordnung in Verbindung mit der Mikrostreifenleiterschaltung gemäß Fig. 13»
Fig.16 zeigt eine Schnittzeichnung der Feldeffekt-Halbleiteranordnung nach Fig. 10 in Verbindung mit der Mikrostreifenleiterschaltung gemäß Fig. 13» wobei der Schnitt entlang der Linie 16-16 von Fig. 15 gelegt ist,
Fig.17 zeigt eine Aufsicht eines weiteren Ausführungsbeispiels der Erfindung, bei dem eine Mehrzahl von Feldeffekt-Halbleiteranordnungen der in
030044/0660
Fig. 10 dargestellten Art mit einer Mikrostreifenleiterschaltung verbunden sind,
Fig.18 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei dem eine Mehrzahl von Feldeffekt -Halbleiteranordnungen auf einem gemeinsamen Substrat ausgebildet und mit einer Mikrostreifenleiterschaltung verbunden sind.
Der in Fig. 1 schematisch skizzierte Feldeffekttransistor (FET) ist in seiner Gesamtheit mit 10 bezeichnet. Er beinhaltet einen als Einkristall ausgebildeten Trägerkörper 12 aus Galliumarsenid, der ein zumindest teilweise isolierendes Substrat darstellt. Auf dem Substrat 14 ist eine η-leitende Halbleiterschicht 14 aus Galliumarsenid epitaxial aufgewachsen. Auf einer Oberfläche der Halbleiterschicht 14 sind eine Gate-Elektrode 16, eine Source-Elektrode 18 sowie eine Drain-Elektrode 20 gebildet. Die Source-Elektrode 18 und die Drain-Elektrode 20 stehen in ohmschem Kontakt mit der Halbleiterschicht 14. Die Gate-Elektrode 16 steht nicht in ohmschem Kontakt mit der Halbleiterschicht 14 sondern bildet mit ihr eine Metall-Halbleiterverbindung mit Gleichrichterwirkung oder einen sogenannten Schottkyübergang. Aufgrund dieses Schottkyüberganges zwischen der Gate-Elektrode 16 und der Halbleiterschicht 14 bildet der Bereich 19 der n-leitenden Halbleiterschicht 14 unterhalb der Gate-Elektrode 16 eine Verarmungszone, wenn zwischen der Source-Elektrode 18 und der Gate-Elektrode 16 von einer Spannungsquelle 22 eine Sperrspannung angelegt wird. Die Tiefe dieser Elektronen-Verarmungszone, die im folgenden kurz als Verarmungszone bezeichnet wird, wächst an, wenn die Sperrspannung der Quelle 22 größer wird. Durch Überlagerung einer von einer (im vorliegenden Fall im Mikrowellenbereich arbeitenden) Hochfrequenzquelle erzeugten Signalspannung an der Gate-Elektrode 16 findet eine Modulation der Tiefe der Verarmungszone statt. (Diese Modulation beeinflußt gleichzeitig die Höhe des leitenden Bereiches unterhalb der Gate-
Q30GU/0660
-^- 3Q13196
-Κ-
Elektrode, der im allgemeinen als "Kanal" bezeichnet wird). Durch die Modulation der Tiefe der Verarmungszone wird der (durch einen Pfeil angedeutete) Strom zwischen der Source-Elektrode 18 und der Drain-Elektrode 20 entsprechend moduliert, da die für den Elektronenfluß zur Verfügung stehende Querschnittsfläche moduliert wird. Da die Gate-Elektrode 16 in Sperrichtung vorgespannt ist, bildet sie eine hohe Impedanz für das modulierende Signal. Die Drain-Elektrode ist über eine Last 26 mit einer Versorgungsquelle 27 verbunden.
Der in Fig. 2 , 3 und 4 dargestellte mit 10' bezeichnete Feldeffekttransistor besitzt einen Trägerkörper 11, der aus einem zumindest teilweise isolierenden Galliumars enid-Einkristallsubstrat 12· besteht, auf dem eine η-leitende Galliumarsenid-Halbleiterschicht 14· durch Epitaxie abgeschieden ist.Die Halbleiterschicht 14' bildet den aktiven Bereich für den Transistor 10'. Der spezifische Widerstand des Substrats 12' ist im vorliegenden Fall größer als 10 Ohm-cm. Die Halbleiterschicht 12' ist mit einem n-leitenden Fremdstoff, beispielsweise mit Silicium oder Schwefel dotiert und besitzt eine Donatoren-
17 3
Konzentration von etwa 10 Teilchen pro cm . Die Transistoranordnung 10f besitzt auf der nach oben weisenden Oberfläche der Halbleiterschicht 141 zwei Source-Elektroden 18·, die mit der Halbleiterschicht 14' in ohmschem Kontakt stehen. Ein Teil einer Drain-Elektrode 20· ist ebenfalls auf der nach oben weisenden Oberfläche der Halbleiterschicht 14' ausgebildet. Dieser Teil der Drain-Elektrode 20· steht mit der Halbleiterschicht 14' in ohmschem Kontakt. Der übrige Teil der Drain-Elektrode 20' ist auf der Oberfläche des Substrats 12' angeordnet. Über der Halbleiterschicht 14' liegen Teile der Gate-Elektrode 16' und bilden mit ihr Schottkyübergänge. Die übrigen Teile der Gate-Elektrode 16' befinden sich auf der Oberfläche des Substrats 12'. Die Gate-Elektrode 16 bildet zwei Finger, die zwischen der Source-Elektrode 18' und
030044/0660
-4h-
der Drain-Elektrode 20· liegen.
Nach der Ausbildung der Gate-, Source- und Drain-Elektroden 16·, 181 bzw. 20· werden von der Unterseite (d.h. von der Oberfläche des halbleitenden Galliumarsenid-Substrats 12') aus Löcher oder Durchbrüche 32, 34 und durch das Substrat 12' und gegebenenfalls die Halbleiterschicht 14' durch einsi chemischen Ätzvorgang angebracht, die Teile der Bodenfläche der Source-Elektroden 18' bzw. Teile der Bodenflächen der Gate- und der Drain-Elektroden 16' bzw. 20· freilegen. Der Bodenbereich des Substrats 12·, die Seitenwandungen der Durchbrüche 32, 34 und 36 sowie die freigelegten Teile der Bodenflächen der Gate-, Source- und Drain-Elektroden 16',18',20' sind mit einer aufgedampften leitfähigen Schicht 38 bedeckt, die im vorliegenden Fall aus Gold besteht. Diese leitfähige Schicht 38 wird anschließend nach einem der herkömmlichen photolithographischen chemischen Ätzverfahren zu einem Leiterbahnmuster weiter verarbeitet. Das aus der Schicht 38 gebildete Leiterbahnmuster wird anschließend durch Aufpiatieren einer zusätzlichen Schicht aus einem geeigneten leitfähigen Metall 41, z.B. Gold, in seiner Dicke (im vorliegenden Fall auf eine Gesamtstärke von etwa 0,04 mm) verstärkt und bildet Kontaktanschlüsse 40, 42 und 44 für die Source-, Drain- bzw. Gate-Elektroden, wodurch der Feldeffekttransistor 10' vervollständigt wird.
In Fig. 5 und 6 ist eine Mikrostreifenleiterschaltung 50 dargestellt. 'Sie beinhaltet drei Streifenleiter 52, 54 und 56, die im vorliegenden Fall aus Gold bestehen und auf einem im vorliegenden Fall aus Berylliumoxyd bestehenden dielektrischen Substrat 58 aufplatiert sind. Aus Fig. 6 ist erkennbar, daß eine leitende Schicht 53, die im vorliegenden Fall ebenfalls aus Gold besteht, auf der unteren Oberfläche des Substrats 58 aufplatiert ist. Diese leitende Schicht 53 bildet eine
030044/0660
Masseebene für die Mikrostreifenleiterschaltung 50. Die Kanten 55 des Streifenleiters 52 sind elektrisch mit der Masseebene (d.h. mit dem Leiter 53) verbunden. Dies geschieht dadurch, daß die Seiten des dielektrischen Substrats - wie aus Fig. 6 erkennbar - mit einem geeigneten leitfähigen Material 57» das im vorliegenden Fall wiederum aus Gold besteht, überzogen sind. Zur Vergrösserung der Länge der platierten Kanten 55 verbreitern sich die Enden des Streifenleiters 52 nach außen. Dadurch ergibt sich über den aufplatierten Leiter 57 eine gute elektrische Verbindung mit dem die Masseebene bildenden Leiter 53.
Bei der in Fig. 7, 8 und 9 dargestellteji Vorrichtung ist die Feldeffekt-Halbleiteranordnung 10 * elektrisch und mechanisch mit der Mikrostreifenleiterschaltung 50 verbunden, indem die Kontaktanschlüsse 40, 42 und 44 der Source-, Drain- bzw. Gate-Elektroden auf den Streifenleitern 52, 54 ' und 56 angeordnet und durch Löten mit diesen verbunden sind. Die Source-Elektroden 18f sind auf diese Weise auch mit der Masseebene (d.h. dem Leiter 53) der Mikrostreifenleiterschaltung 50 elektrisch verbunden. Es sei ausdrücklich darauf hingewiesen, daß die Feldeffekt-Halbleiteranordnung 10' auf diese Weise direkt, d.h. ohne die Verwendung von Drahtverbindungen mit der Mikrostreifenleiterschaltung 50 verbunden ist.
Bei dem in Fig. 10, 11 und 12 dargestellten Ausführungsbeispiel der "Erfindung ist eine Feldeffekt-Transistoranordnung 100 vorgesehen, die eine Mehrzahl von parallelgeschalteten Feldeffekttransistoren beinhaltet. Die Anordnung 100 eignet sich für Schaltungen mit vergleichsweise hoher Leistung. Im einzelnen besteht die Anordnung 100 aus einem .zumindest teilweise isolierenden Galliumarsenid-Substrat 112 und einer epitaxial auf diesem aufgewachsenen η-leitenden Galliumarsenid-Halbleiterschicht 114. Die Gesamtstärke des Substrats 112 und der epitaxialen
030044/0660
Schicht 114 beträgt etwa 0,04 mm. Die Anordnung 100 besitzt auf der nach oben weisenden Oberfläche der Halbleiterschicht 114 mehrere Source-Elektroden 118a, 118b und 118c, die mit der Halbleiterschicht 114 in ohmschem Kontakt stehen. Ein Teil der mit 120 bezeichneten Drain-Elektrode erstreckt sich ebenfalls über die obere Oberfläche der Halbleiterschicht 114. Diese Drain-Elektrode 120 besteht aus fingerartigen Elektrodenbereichen 120a und 120b, die ebenfalls mit der Halbleiterschicht 114 in ohmschem Kontakt stehen und zwischen benachbarten Paaren der Source-Elektroden 118a, 118b und 118c angeordnet sind. So befindet sich die Drain-Elektrode 120a zwischen den Source-Elektroden 118a und 118b, während sich die Drain-Elektrode 120b zwischen den Source-Elektroden 118b und 118c befindet. Die übrigen Teile der Drain-Elektrode 120 befinden sich unmittelbar auf dem Substrat 112. Ein Teil der Gate-Elektrode 116 befindet sich auf der Halbleiterschicht 114 und ist ebenfalls fingerförmig ausgebildet, wobei die einzelnen Elektrodenteile mit 116a, 116b, 116c und 1i6d bezeichnet sind. Diese befinden sich zwischen den Source-Elektroden 118a bis 118c und den Drain-Elektroden 120a und 120b. Die Gate-Elektrode 116a liegt zwischen der Source-Elektrode 118a und der Drain-Elektrode 120a. Die Gate-Elektrode 116b liegt zwischen der Source-Elektrode 118b und der Drain-Elektrode 120a. Die Gate-Elektrode 116c liegt zwischen der Source-Elektrode 118b und der Drain-Elektrode 120b. Die Gate-Elektrode 1i6d schließlich liegt zwischen der "Source-Elektrode 118c und der Drain-Elektrode 120b. Die Gate-Elektroden 116a bis 1i6d bilden einen Schottky-Übergang mit der Halbleiterschicht 114, wie dies weiter oben in Verbindung mit Fig. 1 beschrieben wurde. Die verbleibenden Teile der Gate-Elektrode 116 befinden sich auf dem Substrat 112.
Nach der Herstellung der Source-Elektroden 118a bis 118c, der Drain-Elektroden 120a und 120b und der Gate-Elektro-
030044/0660
3013136
den 116 und 116a bis 1i6d auf der nach oben weisenden Oberfläche der Halbleiterschicht 114 werden Durchbrüche oder Löcher 134a bis 134c, 132 und 130 von der Unterseite her (d.h. von der Oberfläche des halbleitenden Galliumarsenid-Substrats 112) durch dieses Substrat 112 und die Halbleiterschicht 114 durch einen chemischen Ätzvorgang angebracht. Diese Durchbrüche legen Teile der Source-Elektroden 118a, 118b und 118c frei. Durchbrüche, die nur durch das Substrat 112 reichen, legen einen Teil der Bodenfläche der Gate-Elektrode 116 sowie einen Teil der Bodenfläche der Drain-Elektrode 120 frei. Teile des Substrats 112, die Seitenwandungen der Durchbrüche 134a bis 134c, 132 und 130 sowie die freigelegten Teile der Elektroden 118a, 118b, 118c, 116 und 120 werden mit einer aufgedampften Schicht 128 eines geeigneten Metails, im vorliegenden Fall Gold, überzogen. Die aufgedampfte Schicht 138 wird - wie oben in Verbindung mit Fig. 3 und 4 näher beschrieben wurde - zu einem Leiterbahn: uster ausgebildet und sodann in seiner Dicke durch Aufpiatieren einer zusätzlichen Schicht eines geeigneten Metalls, im vorliegenden Fall Gold, auf eine Gesamtdicke von etwa 0,04 mm verstärkt. Die verstärkten Leiterbahnen bilden die mit 140, 142 und 144 bezeichneten Kontaktanschlüsse für die Source-, Drain- und Gate-Elektroden und vervollständigen damit die Feldeffekt-Transistoranordnung 100.
In Fig. 13 und 14 ist eine Mikrostreifenleiterschaltung 501 dargestellt, die drei Leiter 52», 54' und 56' beinhaltet, welche 'auf einem aus Aluminiumoxyd bestehenden dielektrischen Substrat 48· ausgebildet sind. Wie aus Fig. 14 erkennbar ist, ist auf der unteren Oberfläche des Substrats 58! eine im vorliegenden Fall aus Gold bestehende leitfähige Schicht 53 aufgebracht. Diese leitfähige Schicht 53 wird auf einer Oberfläche eines goldplatierten Kupferträgers 55 aufgesetzt und anschließend mit dem Träger verlötet. Von der oberen Oberfläche des
030044/0660
Substrats 58· wird anschließend ein Loch durch dieses Substrat 58' zu der Schicht 53 (oder dem Träger 55) herabgeführt. Dieses Loch wird mit Hilfe herkömmlicher Verfahren, beispielsweise durch Laserbohren hergestellt.Anschließend wird das Loch auf galvanischem Wege mit Kupfermaterial 57 ausgefüllt, um damit eine gute elektrische und thermische Leitfähigkeit zu dem Träger 55 herzustellen. Das leitfähige Material 57 bildet zusammen mit der leitfähigen Schicht 53 die Masseebene für die Mikrostreifenleiterschaltung 50'. Die nach oben weisende Oberfläche des Kupfermaterials 57 wird anschließend geläppt, so daß das Substrat 58" eine glatte Oberseite erhält. Die geläppte Kupferoberfläche wird sodann mit Gold platiert und bildet den Leiter 52·. Die Streifenleiter 54· und 56f werden in der in Fig. 13 dargestellten Form durch Aufplatieren von Gold hergestellt. Der Leiter 52· ist elektrisch mit der Masseebene der Mikrostreifenleiterschaltung 50' verbunden. Alternativ kann auch die in Verbindung mit Fig. 6 und 5 beschriebene Mikrostreifenleiterschaltung 50 verwendet werden. Wie aus Fig. 15 und 16 hervorgeht, wird die Feldeffekt-Transistoranordnung 100 mit der Mikrostreifenleiterschaltung 50" verbunden, indem die Source-jDrain- und Gate-Kontaktanschlüsse 140, 142 bzw. 144 auf die Streifenleiter 52', 541 bzw. 56' aufgelegt und (z.B. durch Löten) direkt mit diesen verbunden werden. Es sei besonders darauf hingewiesen, daß die Feldeffekt-Transistoranordnung 100 auf diese Weise ohne die Verwendung von Verbindungsdrahten unmittelbar mit der Mikrostreifenleiterschaltung 50' kontaktiert ist.
Fig. 17 zeigt eine Mehrzahl von Feldeffekt-Transistoranordnungen 100a, 100b und 100c, die auf getrennten Substraten ausgebildet und in Parallelschaltung mit einer Mikrostreifenleiterschaltung 150 verbunden sind. Fig. 18 zeigt eine Mehrzahl von Feldeffekt-Transistoranordnungen 100a1, 100b1 und 100c1, die auf einem einzigen Substrat ausgebildet und mit einer Mikrostreifenleiterschaltung 1501 verbunden sind.
030044/0660

Claims (18)

Patentansprüche
1. Halbleiteranordnung, insbesondere zur Kombination mit einer Mikrowellenanordnung,
- mit einem Trägerkörper, der zumindest teilweise als Halbleiter ausgebildet ist,
- mit einer ersten und einer zweiten Elektrode, die mit dem Halbleiter in ohmschem Kontakt stehen
- sowie mit einer dritten Elektrode zur Steuerung des Stromweges zwischen der ersten und der zweiten Elektrode,
dadurch ge kennzeichnet, daß
- zwei sich durch den Trägerkörper (11) erstreckende elektrische Leiter vorgesehen sind
- und daß Jeder dieser beiden Leiter mit Jeweils einer (z.B. 18 bzw. 20) der drei genannten Elektroden (16, 18, 20) elektrisch verbunden ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein dritter sich durch den Trägerkörper (11) erstreckender elektrischer Leiter vorgesehen ist, der mit derjenigen Elektrode (z.B. 16) elektrisch verbunden ist, die nicht mit einem der beiden erstgenannten elektrischen Leiter in Verbindung steht.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Trägerkörper (11) ein zumindest teilweise isolierendes Substrat (12) umfaßt,daß der genannte Halbleiterkörper (14) auf einer Oberfläche dieses Substrats (12) angebracht ist und daß sich die beiden elektrischen Leiter durch das zumindest teilweise isolierende Substrat (12) erstrecken.
4. Halbleiteranordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der dritte Leiter sich ebenfalls durch das genannte Substrat (12) erstreckt.
0300U/0660
ORIGINAL iN$f>ECTED
5. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste und die zweite Elektrode (18, 20) eine Source- bzw. Drain-Elektrode und die dritte Elektrode eine Gate-Elektrode sind.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet,*daß sie eine Feldeffekt-Halbleiteranordnung ist und einen Halbleiterkörper (11) beinhaltet, der aus einem zumindest teilweise isolierenden Substrat (12) und einem die Oberfläche des Halbleiterkörpers (11) bildenden aktiven Bereich (14) besteht, und daß die beiden elektrischen Leiter sich durch das Substrat (12) erstrecken.
7. Halbleiteranordnung nach Anspruch 5 oder 6, d a durch gekennzeichnet, daß ein dritter elektrischer Leiter vorgesehen ist, der sich durch den Halbleiterkörper (11) erstreckt und elektrisch mit der Gate-Elektrode (16) verbunden ist.
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Halbleiterkörper (11) ein Substrat umfaßt, das mit einem aktiven Bereich (14) die Oberfläche des Halbleiterkörpers (11) bildet und daß die beiden erstgenannten Leiter sowie der dritte Leiter sich durch das Substrst (14) erstrecken.
9. Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf der den aktiven Bereich (14) des Halbleiterkörpers (11) bildenden Oberfläche eine Source-, eine Drain- sowie eine Gate-Elektrode (18, 20 bzw. 16) angeordnet sind und daß eine Mehrzahl von den Trägerkörper durchdringenden elektrischen Leitern vorgesehen sind, die Jeweils mit einer der genannten Elektroden (18, 20, 16) verbunden sind.
030044/066Q
10. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Mehrzahl von Elektroden erster Art (120, 120a, 120b) auf dem eine erste Oberfläche des Trägerkörpers (112) bildenden Halbleiter (114) angeordnet sind und mit diesem in ohmschem Kontakt stehen, daß eine Mehrzahl von Elektroden zweiter Art (118a, 118b und 118c) vorgesehen ist, die ebenfalls mit dem Halbleiter (114) in ohmschem Kontakt stehen, daß eine Mehrzahl von Gate-Elektroden (116) vorgesehen sind, die zu dem Halbleiter einen Halbleiterübergang bilden, und daß eine Mehrzahl elektrischer Leiter vorgesehen sind, die den Trägerkörper durchdringen, wobei ein erster Teil dieser elektrischen Leiter elektrisch mit den Elektroden erster Art, ein zweiter Teil der elektrischen Leiter mit den Elektroden zweiter Art und ein dritter Teil der Leiter mit den Gate-Elektroden elektrisch verbunden sind.
11. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Kombination mit einer Mikrowellenanordnung (50; 50'), die einen dielektrischen Körper (58; 58') umfaßt, wobei an diesem Körper (58; 58!) eine Masseebene gebildet ist, welche eine auf einer Oberfläche des Körpers (58; 58') angeordneten leitfähigen Bereich (53) sowie eine erste Kontaktzone (z.B. 57) umfaßt, und wobei ferner zwei elektrische Leiter (54, 56;54f, 56') vorgesehen sind, deren Kontaktzonen auf einer zweiten Oberfläche des dielektrischen Körpers angeordnet sind und daß zwei elektrische Leiter der Halbleiteranordnung auf zwei der genannten Kontaktzonen aufliegen und elektrisch mit diesen verbunden sind.
12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß ein dritter sich durch den Trägerkörper (11) erstreckender elektrischer Leiter der Halbleiteranordnung mit derjenigen Kontaktzone des dielek-
030044/0660
trischen Körpers (58) und derjenigen Elektrode der Halbleiteranordnung verbunden ist, die nicht mit einem der beiden anderen elektrischen Leiter in Verbindung stehen.
13. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß auf einer zweiten Oberfläche des dielektrischen Körpers (58) zwei elektrische Leiter (54, 56) angeordnet sind und daß zwei der drei elektrischen Leiter der Halbleiteranordnung mit jeweils einem der elektrischen Leiter der Mikrowellenanordnung (50) bzw. der Kontaktzone der Masseebene (53) verbunden sind.
14. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß auf einer Oberfläche des dielektrischen Körpers Leiter erster Art und Leiter zweiter Art ausgebildet sind, daß die Halbleiteranordnung Gruppen von elektrischen Leitern erster, zweiter und dritter Art umfaßt, daß zwei dieser Gruppen mit entsprechenden Exemplaren der elektrischen Leiter erster und zweiter Art der Mikrowellenanordnung elektrisch verbunden sind und daß die Kontaktzone der auf einer anderen Oberfläche des dielektrischen Körpers ausgebildeten Masseebene an den verbleibenden elektrischen Leiternder Halbleiteranordnung anliegt und elektrisch mit diesen verbunden ist.
15. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der die Masseebene bildende leitfähige Bereich an dem dielektrischen Körper auf einer anderen Oberfläche angebracht ist, daß die Kontaktzone der Masseebene und daß die zweiten und dritten Kontaktzonen der Mikrowellenanordnung auf derselben Oberfläche des dielektrischen Körpers angebracht sind wie die Kontaktzone der Masseebene.
0300 4 4/0660
16. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Trägerkörper (11) der Halbleiteranordnung (10) ein Einkristall-Substrat mit einer Halbleiterzone ist.
17. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die den Trägerkörper (11) der Halbleiteranordnung durchdringenden elektrischen Leiter von den Trägerkörper von der der Halbleiterregion gegenüberliegenden Seite her durchdringenden zu den entsprechenden Elektroden führenden Durchbrüchen gebildet sind, deren Wandungen und Nachbarbereiche mit einem elektrisch leitenden Überzug versehen sind.
18. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die an dem dielektrischen Körper der Mikrowellenanordnung ausgebildete Masseebene über einen den dielektrischen Körper durchdringenden Leiter (57) mit der gegenüberliegenden Oberfläche des dielektrischen Körpers verbunden ist und daß die auf dieser gegenüberliegenden Seite gebildete Kontaktzone (521) der Masseebene (53) niit diesem elektrischen Leiter (57) verbunden ist.
•030044/0660
DE19803013196 1979-04-09 1980-04-03 Halbleiteranordnung Withdrawn DE3013196A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2842179A 1979-04-09 1979-04-09

Publications (1)

Publication Number Publication Date
DE3013196A1 true DE3013196A1 (de) 1980-10-30

Family

ID=21843361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803013196 Withdrawn DE3013196A1 (de) 1979-04-09 1980-04-03 Halbleiteranordnung

Country Status (5)

Country Link
JP (1) JPS55140272A (de)
DE (1) DE3013196A1 (de)
FR (1) FR2454185A1 (de)
GB (1) GB2046514A (de)
IT (1) IT8048031A0 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3522168A1 (de) * 1984-06-22 1986-01-16 Telettra Lab Telefon Verfahren zum erden oder masseverbinden von planaren bauelementen und integrierten schaltkreisen sowie nach diesem verfahren erhaltenes erzeugnis

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4531145A (en) * 1980-08-04 1985-07-23 Fine Particle Technology Corporation Method of fabricating complex micro-circuit boards and substrates and substrate
JPS5778655U (de) * 1980-10-30 1982-05-15
FR2505094A1 (fr) * 1981-04-29 1982-11-05 Trt Telecom Radio Electr Procede de realisation des circuits hyperfrequences
FR2507409B1 (fr) * 1981-06-03 1985-09-13 Radiotechnique Compelec Circuit hyperfrequence, notamment amplificateur a transistor a effet de champ
FR2516311B1 (fr) * 1981-11-06 1985-10-11 Thomson Csf Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle
FR2554275B1 (fr) * 1983-10-26 1986-09-05 Radiotechnique Compelec Dispositif de connexion pour un semi-conducteur de puissance
FR2565030B1 (fr) * 1984-05-25 1986-08-22 Thomson Csf Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
US4970578A (en) * 1987-05-01 1990-11-13 Raytheon Company Selective backside plating of GaAs monolithic microwave integrated circuits
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement
DE3718684A1 (de) * 1987-06-04 1988-12-22 Licentia Gmbh Halbleiterkoerper
JPH0821595B2 (ja) * 1987-07-28 1996-03-04 三菱電機株式会社 半導体装置
US5051811A (en) * 1987-08-31 1991-09-24 Texas Instruments Incorporated Solder or brazing barrier
US4925723A (en) * 1988-09-29 1990-05-15 Microwave Power, Inc. Microwave integrated circuit substrate including metal filled via holes and method of manufacture
DE3843787A1 (de) * 1988-12-24 1990-07-05 Standard Elektrik Lorenz Ag Verfahren und leiterplatte zum montieren eines halbleiter-bauelements
DE4135654A1 (de) * 1991-10-29 2003-03-27 Lockheed Corp Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
JPH06244216A (ja) * 1992-12-21 1994-09-02 Mitsubishi Electric Corp Ｉｐｇトランジスタ及びその製造方法，並びに半導体集積回路装置及びその製造方法
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
WO1996013062A1 (en) * 1994-10-19 1996-05-02 Ceram Incorporated Apparatus and method of manufacturing stacked wafer array
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
SE515158C2 (sv) 1999-02-10 2001-06-18 Ericsson Telefon Ab L M Halvledaranordning med jordanslutning via en ej genomgående plugg
EP1739736A1 (de) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Herstellung einer Halbleiteranordnung
EP1693891B1 (de) * 2005-01-31 2019-07-31 IMEC vzw Verfahren zur herstellung einer halbleiteranordnung
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1524053A (fr) * 1951-01-28 1968-05-10 Telefunken Patent Circuit à corps solides constitués par une masse semi-conductrice comprenant des composants actifs incorporés et par une couche isolante comprenant des composants passifs, ainsi que par des conducteurs rapportés
FR1486855A (de) * 1965-07-17 1967-10-05
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3522168A1 (de) * 1984-06-22 1986-01-16 Telettra Lab Telefon Verfahren zum erden oder masseverbinden von planaren bauelementen und integrierten schaltkreisen sowie nach diesem verfahren erhaltenes erzeugnis

Also Published As

Publication number Publication date
JPS55140272A (en) 1980-11-01
FR2454185A1 (fr) 1980-11-07
IT8048031A0 (it) 1980-02-28
GB2046514A (en) 1980-11-12

Similar Documents

Publication Publication Date Title
DE3013196A1 (de) Halbleiteranordnung
DE2629203C2 (de)
DE19823069B4 (de) Halbleiterbauelement
DE69934933T2 (de) Gunndiode, NRD Leitungsschaltung und Verfahren zur Herstellung
DE10212144A1 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
EP0750352A2 (de) Halbleiter-Bauelement-Konfiguration
DE1913053B2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE2548483A1 (de) Feldeffekttransistor und verfahren zu seiner herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE112021002909T5 (de) Halbleiterbauteil
DE2937261A1 (de) Mos-feldeffekttransistor
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE2045567C3 (de) Integrierte Halbleiterschaltung
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE2406807A1 (de) Integrierte halbleiterschaltung
DE1514867B2 (de) Halbleiterdiode
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE60024784T2 (de) Feldemissionsanordnung
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE2046053B2 (de) Integrierte Schaltung
DE3211239C2 (de) Hochfrequenz-Schalteranordnung mit einer Anzahl von zwischen einem Eingangsteil für Hochfrequenzenergie und einem an einen Verbraucher angeschlossenen Ausgangsteil befindlichen Schalterelementen
DE2357640B2 (de) Kontaktierung eines planaren Gunn-Effekt-Halbleiterbauelementes
DE1944147C3 (de) Halbleiterbauelement zur Verstärkung von Mikrowellen
DE2128083A1 (de) Halbleiter-Bauteil

Legal Events

Date Code Title Description
8130 Withdrawal