DE4135654A1 - Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält - Google Patents

Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält

Info

Publication number
DE4135654A1
DE4135654A1 DE4135654A DE4135654A DE4135654A1 DE 4135654 A1 DE4135654 A1 DE 4135654A1 DE 4135654 A DE4135654 A DE 4135654A DE 4135654 A DE4135654 A DE 4135654A DE 4135654 A1 DE4135654 A1 DE 4135654A1
Authority
DE
Germany
Prior art keywords
dielectric material
layer
contact
spacer structure
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4135654A
Other languages
English (en)
Inventor
Jr Herbert Stanley Cole
James Wilson Rose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
Lockheed Corp
Lockheed Martin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lockheed Corp, Lockheed Martin Corp filed Critical Lockheed Corp
Priority to DE4135654A priority Critical patent/DE4135654A1/de
Priority to GB9125671A priority patent/GB2274200B/en
Priority to SG1996001126A priority patent/SG44503A1/en
Priority to FR9115006A priority patent/FR2701336B1/fr
Publication of DE4135654A1 publication Critical patent/DE4135654A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein elektronisches Hochfrequenz-Bauelement, das durch eine dichtgepackte Verbindungsstruktur mit anderen Bauelementen verbunden ist, nimmt in der dichtgepackten Verbindungsstruktur nur eine Luft-Dielektrizitätskonstante wahr, weil eine Abstandshalterstruktur, die auf dem elektronischen Bauelement angeordnet ist, das Dielektrikum der dichtgepackten Verbindungsstruktur in einem Abstand von der Oberfläche des elektronischen Bauelementes hält, der dazu ausreicht, daß die Betriebskenndaten der elektronischen Bauelemente durch die höhere Dielektrizitätskonstante der polymeren dielektrischen Schichten der dichtgepackten Verbindungsstruktur nur minimal beeinflußt werden.

Description

  • Die Erfindung betrifft das Fachgebiet der hochintegrierten bzw. dichtgepackten verbundenen Schaltungen und insbesondere dichtgepackte verbundene Hochfrequenzschaltungen.
  • Mikrowellensysteme bestehen oft aus monolithischen integrierten Mikrowellenschaltungen (MMIC), anderen aktiven Mikrowellenbauelementen wie z. B. Galliumarsenid-(GaAs-)Transistoren, passiven Mikrowellenbauteilen bzw. -bauelementen und anderen Bauteilen bzw. Bauelementen (nachstehend als Bauelemente bezeichnet), die keine Mikrowellenbauelemente sind, wie z. B. Logik- und Steuerstrukturen.
  • Eine monolithische integrierte Mikrowellenschaltung oder MMIC ist eine integrierte Schaltung, die für den Betrieb bei Mikrowellenfrequenzen konstruiert ist. MMIC werden normalerweise in GaAs gefertigt, weil GaAs im Vergleich zu Silicium eine viel höhere mögliche Betriebsfrequenz liefert. Eine typische MMIC kann einen oder mehr als einen Verstärker, einige passive Bauelemente und einen oder mehr als einen Rückführkreis enthalten, der eine Rückführung bzw. Rückkopplung vom Ausgang eines Verstärkers oder einer Schaltung zu deren Eingang liefert, um für diese Schaltung eine gewünschte Übertragungsfunktion herzustellen.
  • Es ist bekannt, Mikrowellensysteme aus verschiedenen solchen Bauelementen zu fertigen, indem ein Keramiksubstrat bereitgestellt wird, auf dem eine Mikrostreifen-Hochfrequenz-Leiterschaltungsanordnung, Gleichstromversorgungsleitungen [Leiter- (bahnen)], Logikleitungen, Steuerleitungen und Kontaktinseln bzw. -stellen hergestellt sind, und indem an dem Substrat Bauelemente wie z. B. MMIC, GaAs-Transistoren, andere Mikrowellenbauelemente und Hilfs- bzw. Trägerbauelemente befestigt werden und diese durch Drahtbonden oder Kontaktfahnenverbindungen mit der auf dem Substrat befindlichen Schaltungsanordnung verbunden werden.
  • Solche Fertigungsverfahren haben eine Anzahl von Nachteilen, die in der verwandten DE-Patentanmeldung mit dem Aktenzeichen P 41 15 043.0 und dem Titel "Dichtgepackte Verbindungsstruktur, die eine Kammer enthält" (korrespondierend mit der US-Patentanmeldung der Serien-Nr. 07/504,770) ausführlicher erörtert werden.
  • Eine dichtgepackte Verbindungsstruktur (HDI-Struktur) oder ein dichtgepacktes Verbindungssystem (HDI-System), das von General Electric Company entwickelt worden ist, bietet bei dem dichten bzw. kompakten Zusammenbau digitaler und anderer elektronischer Systeme viele Vorteile. Ein elektronisches System wie z. B. ein Mikrorechner, der 30 bis 50 Chips enthält, kann beispielsweise auf einem einzigen Substrat, das 50,8 mm lang, 50,8 mm breit und 1,27 mm dick ist, vollständig zusammengebaut und verdrahtet bzw. verbunden werden. Die maximale Betriebsfrequenz solcher Systeme beträgt derzeit normalerweise weniger als etwa 50 MHz. Noch wichtiger als die Kompaktheit dieser dichtgepackten Verbindungsstruktur ist, daß sie auseinandergenommen werden kann, um ein fehlerhaftes Bauelement zu reparieren oder auszutauschen, und dann wieder zusammengebaut werden kann, ohne daß ein bedeutendes Risiko für die tauglichen Bauelemente besteht, die in das System eingebaut sind. Diese Umarbeitbarkeit oder Reparaturfähigkeit ist ein wesentlicher Fortschritt im Vergleich zu früheren Verbindungssystemen, bei denen eine Umarbeitung des Systems zum Austauschen beschädigter Bauelemente entweder unmöglich oder mit einem beträchtlichen Risiko für die tauglichen Bauelemente verbunden war.
  • Kurz gesagt, bei dieser dichtgepackten Verbindungsstruktur wird ein Keramiksubstrat wie z. B. Aluminiumoxid bereitgestellt, das eine Dicke von 2,54 mm und eine für das Gesamtsystem geeignete Größe und Festigkeit haben kann. Diese Größe beträgt typischerweise weniger als 50,8 mm × 50,8 mm, kann jedoch größer oder kleiner gemacht werden. Sobald die Lage der verschiedenen Chips festgelegt worden ist, werden an den gewünschten Plätzen für verschiedene Chips einzelne Vertiefungen oder eine große Vertiefung mit geeigneter Tiefe hergestellt. Dies kann erfolgen, indem man von einem blanken Substrat mit einer gleichmäßigen Dicke und der gewünschten Größe ausgeht. Zur Bildung der Vertiefungen, in denen die verschiedenen Chips und andere Bauelemente positioniert werden, kann üblicherweise Fräsen mit Ultraschall oder mit einem Laser angewandt werden. Für viele Systeme, bei denen es erwünscht ist, die Chips fast Kante an Kante anzuordnen, reicht eine einzige große Vertiefung aus. Diese große Vertiefung kann typischerweise eine gleichmäßige Tiefe haben, wenn die Halbleiterchips eine im wesentlichen gleichmäßige Dicke haben. In dem Fall, daß ein besonders dickes oder ein besonders dünnes Bauelement angeordnet wird, kann der Boden der Vertiefung tiefer bzw. flacher gemacht werden, damit die obere Oberfläche des entsprechenden Bauelements im wesentlichen in derselben Ebene wie die obere Oberfläche der restlichen Bauelemente und des die Vertiefung umgebenden Substratteils angeordnet wird. Der Boden der Vertiefung wird dann mit einer Schicht aus einem thermoplastischen Klebstoff versehen, der vorzugsweise ein Polyetherimidharz sein kann, das von General Electric Company unter dem Handelsnamen ULTEM® 6000 erhältlich ist. Die verschiedenen Bauelemente werden dann in der Vertiefung in ihren gewünschten Plätzen angeordnet; die gesamte Struktur wird auf etwa 300°C, d. h., über die Erweichungstemperatur des ULTEM®-Polyetherimids (die in der Nähe von 235°C liegt), erhitzt und dann abgekühlt, um die einzelnen Bauelemente thermoplastisch mit dem Substrat zu verbinden. Danach wird ein Polyimidfilm, der Kapton®-Polyimid (erhältlich von E. I. du Pont de Nemours Company) sein kann und eine Dicke von ≍ 12,5 bis 75 µm hat, durch reaktives Ionenätzen (RIE) vorbehandelt, um das Haftvermögen zu fördern; das Substrat und die Chips werden dann mit ULTEM® 1000-Polyetherimidharz oder einem anderen thermoplastischen Material beschichtet, und der Kapton-Film wird über die Oberseite der Chips, etwaiger anderer Bauelemente und des Substrats laminiert, wobei das ULTEM-®-Harz als thermoplastischer Klebstoff dient, um das Kapton® festzuhalten. Danach werden in der Kapton®-Schicht und in der ULTEM®-Schicht (vorzugsweise durch Laserbohren) Kontaktlöcher gebildet, die zu den an den elektronischen Bauelementen befindlichen Kontaktinseln bzw. -stellen ausgerichtet sind, zu denen die Herstellung eines Kontaktes erwünscht ist. Eine Metallisierungsschicht, die über der Kapton®-Schicht abgeschieden wird, erstreckt sich in die Kontaktlöcher und stellt elektrischen Kontakt zu den darunter angeordneten Kontaktinseln her. Diese Metallisierungsschicht kann während des Verfahrens, durch das sie abgeschieden wird, strukturiert werden, um einzelne Leiter- (bahnen) zu bilden, oder sie kann als kontinuierliche Schicht abgeschieden und dann unter Anwendung eines Photoresists und eines Ätzvorganges strukturiert werden. Der Photoresist wird vorzugsweise unter Anwendung eines Lasers belichtet, damit am Ende des Verfahrens eine genau ausgerichtete Leiterbahnstruktur erhalten wird. Alternativ kann eine Belichtung durch eine Maske angewandt werden.
  • Nötigenfalls werden zusätzliche dielektrische Schichten und Metallisierungsschichten bereitgestellt, damit alle gewünschten elektrischen Verbindungen zwischen den Chips erhalten werden. Jede fehlerhafte Lage der einzelnen elektronischen Bauelemente und ihrer Kontaktinseln wird durch ein anpassungsfähiges bzw. adaptives Laserlithographiesystem, das Gegenstand von einigen der nachstehend aufgeführten US-Patente und -Patentanmeldungen ist, kompensiert.
  • Diese dichtgepackte Verbindungsstruktur, Verfahren zu ihrer Herstellung und Geräte zu ihrer Herstellung sind in der US-Patentschrift 4,783,695 mit dem Titel "Multichip Integrated Circuit Packaging Configuration and Method" von C. W. Eichelberger u. a., in der US-Patentschrift 4,835,704 mit dem Titel "Adaptive Lithography System to Provide High Density Interconnect" von C. W. Eichelberger u. a., in der US-Patentschrift 4,714,516 mit dem Titel "Method to Produce Via Holes in Polymer Dielectrics for Multiple Electronic Circuit Chip Packaging" von C. W. Eichelberger u. a., in der US-Patentschrift 4,780,177 mit dem Titel "Excimer Laser Patterning of a Novel Resist" von R. J. Wojnarowski und in der am 5. April 1990 eingereichten US-Patentanmeldung der Serien-Nr. 07/504,821 mit dem Titel "HDI Microwave Circuit Assembly" von W. P. Kornrumpf u. a. offenbart.
  • Dieses dichtgepackte Verbindungssystem ist für die Anwendung beim Verbinden bzw. Verdrahten von Halbleiterchips zur Bildung digitaler Systeme entwickelt worden, d. h., zum Verbinden von Systemen, deren Betriebsfrequenzen typischerweise unter etwa 50 MHz liegen, d. h., ausreichend niedrig sind, so daß Wirkungen der Anpassung von Übertragungsleitungen und anderen Wellenimpedanzen und der dielektrischen Belastung nicht berücksichtigt werden mußten.
  • Das Verbinden von Mikrowellenstrukturen oder Bauelementen, die dafür bestimmt sind, bei Frequenzen im GHz-Bereich zu arbeiten, führt zu vielen Problemen, Überlegungen und Herausforderungen, denen man beim Zusammenschalten von digitalen Systemen, die bei Frequenzen von weniger als 50 MHz arbeiten, nicht gegenübersteht. Die Anwendung von Mikrowellenfrequenzen erfordert eine Berücksichtigung von Welleneigenschaften bzw. -kenndaten, von Übertragungsleitungswirkungen, von Materialeigenschaften bei Mikrowellenfrequenzen, des Vorhandenseins von freiliegenden empfindlichen Strukturen auf MMIC und anderen Bauelementen und von System- und Bauelementkenndaten bzw. -eigenschaften, die bei den niedrigeren Betriebsfrequenzen solcher digitaler Systeme nicht existieren. Zu diesen Überlegungen gehört die Frage, ob die dielektrischen Materialien für die Anwendung bei Mikrowellenfrequenzen geeignet sind, weil Materialien, die bei niedrigeren Frequenzen gute Dielektrika sind, bei Mikrowellenfrequenzen sehr verlustbehaftet oder sogar leitfähig sein können. Ferner kann selbst in dem Fall, daß das Dielektrikum bei Mikrowellenfrequenzen nicht verlustbehaftet ist, seine Dielektrizitätskonstante selbst genügend hoch sein, um die Betriebskenndaten von MMIC, GaAs-Transistoren und anderen Mikrowellenbauelementen oder -strukturen, die unter Anwendung einer dichtgepackten Verbindungsstruktur untereinander verbunden bzw. zusammengeschaltet sein könnten, in nicht annehmbarem Maße zu modifizieren.
  • Die vorstehend aufgeführte US-Patentanmeldung der Serien-Nr. 07/504,821 mit dem Titel "HDI Microwave Circuit Assembly" überwindet das Problem der hohen Dielektrizitätskonstante des dielektrischen Materials der dichtgepackten Verbindungsstruktur durch die Entfernung des Dielektrikums der dichtgepackten Verbindungsstruktur von Bereichen des Chips, die überdeckungsempfindlich sind. Der Begriff "überdeckungsempfindlich" ist in dem Sinne zu verstehen, daß sich die Betriebskenndaten, die das Bauelement hat, wenn es frei von dielektrischem Material der dichtgepackten Verbindungsstruktur ist, von den Betriebskenndaten, die das Bauelement hat, wenn das Dielektrikum der dichtgepackten Verbindungsstruktur auf dem Chip oder auf der Struktur oder mindestens auf überdeckungsempfindlichen Bereichen des Chips oder der Struktur angeordnet ist, unterscheiden.
  • Die Verfahren, die in der US-Patentanmeldung der Serien-Nr. 07/504,821 offenbart sind, weisen den Nachteil auf, daß die Notwendigkeit, die dielektrische Schicht der dichtgepackten Verbindungsstruktur von der Oberfläche überdeckungsempfindlicher Mikrowellenbauelemente auszuschließen, die Oberfläche, die für die Leitungsführung bzw. die Trassierung der Leiter(bahnen) der dichtgepackten Verbindungsstruktur verfügbar ist, stark einschränkt, weil sie nicht über die Fläche trassiert werden können, von der die dielektrische Schicht zu entfernen ist. In dem Fall, daß Chips zur Erzielung von maximaler Dichte dicht gepackt werden, hat dies zur Folge, daß die dichtgepackte Verbindungs- bzw. Verknüpfungs- bzw. Anschlußstruktur im wesentlichen auf die Trasse bzw. den Verlauf der Leiter(bahnen) in dem Wege- und Straßenbereich der Struktur, der sich von den Kontaktinseln eines Chips zu den Kontaktinseln des benachbarten Chips erstreckt, beschränkt wird. Systeme, bei denen eine verhältnismäßig niedrige Verknüpfungs- bzw. Anschlußdichte erforderlich ist, können an diese Beschränkung ohne starke Einwirkung auf die Struktur oder den Betrieb des Systems anpaßt werden. In dem Fall, daß eine hohe Dichte der Verbindungsleiter erforderlich ist, kann jedoch eine solche Beschränkung ein System für das Auslegen von Leitern ungeeignet bzw. untrassierbar machen oder eine übermäßige Zahl von Verbindungsleiterschichten erfordern oder es notwendig machen, daß die Chips nur zum Zweck der Erweiterung der Wege und Straßen für die Unterbringung der erforderlichen Menge von Verbindungsleitern mit einem größeren Abstand, als sonst erforderlich wäre, angeordnet werden.
  • Digitalsysteme, die mit sehr kleinen Strukturelementen konstruiert sind und/oder die für den Betrieb bei Frequenzen im GHz- Bereich konstruiert sind, können gegenüber dem Vorhandensein einer darüber angeordneten dielektrischen Schicht selbst in dem Fall empfindlich sein, daß sie nicht in klassischem Sinne Mikrowellenschaltungen sind, weil bei ihnen weder Übertragungsleitungen noch Analogverfahren angewendet werden. Bei solchen Digitalsystemen für sehr hohe Frequenzen ist ähnlich wie bei solchen Systemen, die bei Frequenzen im Bereich von 50 MHz und darunter arbeiten, eine hohe Verknüpfungs- bzw. Anschlußdichte erforderlich. Die verfügbare Trassierungsfläche wird durch eine Entfernung der dielektrischen Schicht über der Mitte der Chips stark eingeschränkt.
  • Gemäß der vorstehend erwähnten verwandten DE-Patentanmeldung mit dem Aktenzeichen P 41 15 043.0 und dem Titel "Dichtgepackte Verbindungsstruktur, die eine Kammer enthält" werden überdeckungsempfindliche Chips in Vertiefungen eingebracht, die genügend tief sind, so daß die oberen Oberflächen der Chips mit Abstand unter der oberen Substratoberfläche angeordnet sind, und die anfängliche dielektrische Schicht der dichtgepackten Verbindungsstruktur wird derart auf die Chips und das Substrat laminiert, daß eine "Durchbiegung" der dielektrischen Schicht nach unten auf die vertieften bzw. zurückgesetzten Oberflächen dieser Chips veranlaßt wird. Eine Metallisierung, die auf dieser ersten dielektrischen Schicht angeordnet wird, kontaktiert jede der zurückgesetzten Kontaktinseln und erstreckt sich auf der Schrägfläche der "Durchbiegung" nach oben auf den planaren Bereich dieser anfänglichen dielektrischen Schicht. Diese anfängliche dielektrische Schicht wird dann von den überdeckungsempfindlichen Bereichen der Chips entfernt. Dann wird über die gesamte Struktur eine zweite, straffe bzw. gespannte dielektrische Schicht laminiert. Diese zweite dielektrische Schicht ist mit einem Abstand von dem überdeckungsempfindlichen Bereich der zurückgesetzten Chips angeordnet, der gleich der Tiefe ist, bis zu der die Oberseiten dieser Chips zurückgesetzt sind. Auf dieser zweiten dielektrischen Schicht wird dann eine normale Metallisierungsschicht einer dichtgepackten Verbindungsstruktur gebildet, wobei über die Bereiche der anfänglichen Metallisierung, die über der Oberseite des Substrats angeordnet sind, Kontakt zu den zurückgesetzten Kontaktinseln hergestellt wird.
  • Diese dichtgepackte Verbindungsstruktur entspricht zwar den Bedürfnissen hinsichtlich der Überdeckungsempfindlichkeit von Chips, jedoch ist ihre Fertigung beschwerlicher als die normaler dichtgepackter Verbindungsstrukturen, und sie ist auf flexible dichtgepackte Verbindungsstrukturen, die nach der Fertigung von ihrem Fertigungsträger (Substrat) zu trennen sind, wie es aus der verwandten US-Patentschrift 5,019,946 mit dem Titel "High Density Interconnect With High Volumetric Efficiency" bekannt ist und in der vorstehend erwähnten verwandten DE-Patentanmeldung mit dem Aktenzeichen P 41 15 043.0 und dem Titel "Dichtgepackte Verbindungsstruktur, die eine Kammer enthält" gelehrt wird, die durch ihre Erwähnung in die Beschreibung einbezogen sind, nicht direkt anwendbar.
  • Folglich besteht ein Bedarf an einer dichtgepackten Verbindungsstruktur, die an die Überdeckungsempfindlichkeit vieler Bauelemente angepaßt ist, ohne daß auf die Leitungsführungsdichte der dichtgepackten Verbindungsstruktur verzichtet wird, die auf substratlose dichtgepackte Verbindungsstrukturen anwendbar ist und deren Fertigung dem Standardfertigungsverfahren ähnlicher ist.
  • Der Erfindung liegt die Aufgabe zugrunde, eine dichtgepackte Verbindungsstruktur bereitzustellen, die ein Luft-Dielektrikum hat, das oberhalb überdeckungsempfindlicher Bereiche von integrierten Schaltungen und von andereren Bauelementen angeordnet ist.
  • Ferner soll durch die Erfindung eine vereinfachte Gesamtstruktur für ein solches System bereitgestellt werden.
  • Durch die Erfindung soll auch ein vereinfachtes Verfahren zur Fertigung einer dichtgepackten Verbindungsstruktur mit einem Luft-Dielektrikum, das zwischen überdeckungsempfindlichen Bereichen elektronischer Bauelemente und darüberliegendem dielektrischem Material angeordnet ist, bereitgestellt werden.
  • Des weiteren soll durch die Erfindung ein Verfahren zur Herstellung eines Luftzwischenraums bzw. -spaltes in einer dichtgepackten Verbindungsstruktur bereitgestellt werden, das nur mit einem einzigen Laminierschritt verbunden ist.
  • Die Aufgabe, die der Erfindung zugrunde liegt, wird dadurch gelöst, daß auf integrierten Schaltungen und auf anderen Bauelementen, die überdeckungsempfindlich sind, eine Abstandshalterstruktur bereitgestellt wird. Die anfängliche dielektrische Schicht der dichtgepackten Verbindungsstruktur wird auf diese Abstandshalterstruktur laminiert, wobei diese dielektrische Schicht in einem Abstand von der Oberfläche der elektronischen Bauelemente gehalten wird, der im wesentlichen gleich der Dicke der Abstandshalterstruktur ist. Diese Abstandshalterstruktur ist gegenüber überdeckungsempfindlichen Bereichen des (der) elektronischen Bauelements (Bauelemente) vorzugsweise seitlich versetzt. Kontaktinseln, die mit Leitern der dichtgepackten Verbindungsstruktur verbunden sind, werden als verbundene Kontaktinseln bezeichnet. Die Abstandshalterstruktur ist vorzugsweise auf jeder der verbundenen Kontaktinseln angeordnet, damit in einer darüberliegenden dielektrischen Schicht Verbindungskontaktlöcher unter Ausrichtung zu den Kontaktinseln gebildet werden können, wobei sich die Kontaktlöcher zum elektrischen Kontakt mit den Kontaktinseln erstrecken und feste, unterbrechungsfreie Wände haben, die für die nachfolgende Abscheidung des Metalls der dichtgepackten Verbindungsstruktur in diesen Kontaktlöchern zum Verbinden der Kontaktinseln mit den Leiterzügen in der dichtgepackten Verbindungsstruktur selbst geeignet sind. Wenn die Abstandshalterstruktur nichtleitend ist, erstrecken sich diese Kontaktlöcher vorzugsweise durch die ganze Dicke der Abstandshalterstruktur unter Ausrichtung zu verbundenen Kontaktinseln, damit diese mit der dichtgepackten Verbindungsstruktur elektrisch verbunden werden. Wenn die Abstandshalterstruktur leitend ist, wobei jede Kontaktinsel eine elektrisch separate Stütze hat, die darauf angeordnet ist, erstrecken sich die Kontaktlöcher nur durch die erste dielektrische Schicht, damit ein Teil der oberen Oberfläche der leitenden Stützen freigelegt wird.
  • Gemäß einer bevorzugten Ausführungsform wird dielektrisches Material auf den elektronischen Bauelementen angeordnet und derart strukturiert, daß nur ihre überdeckungsempfindliche Bereiche unbedeckt gelassen werden. Das verbleibende dielektrische Material bildet dann die Abstandshalterstruktur. Dieses dielektrische Material für die Abstandshalterstruktur wird vorzugsweise aufgespritzt oder aufgeschleudert; es kann jedoch gewünschtenfalls laminiert werden. Dann wird auf die Abstandshalterstruktur eine erste dielektrische Schicht der dichtgepackten Verbindungsstruktur mit einem thermoplastischen Klebstoff laminiert. Diese erste dielektrische Schicht wird während des Laminierverfahrens ausreichend straff bzw. gespannt gehalten, damit sie nach der Beendigung des Laminierverfahrens mit einem Abstand von den überdeckungsempfindlichen Bereichen der elektronischen Bauelemente angeordnet bleibt, der im wesentlichen gleich der Höhe der Abstandshalterstruktur ist.
  • Die Abstandshalterstruktur kann eine Vielzahl von im Abstand gehaltenen Stützen oder einen kontinuierlichen Steg bzw. Streifen wie z. B. eine ringförmige Wand aus einem polymeren Dielektrikum, die sich entlang dem Umfang eines Chips erstreckt, enthalten. Solch eine Wand oder solch ein Steg bzw. Streifen kann separate Stützen oder vorstehende Teile enthalten, die sich nach außen über Kontaktinseln erstrecken, die die dielektrische Wand sonst nicht bedecken würde.
  • Die Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert.
  • Fig. 1 ist eine perspektivische Zeichnung von zwei Chips einer integrierten Schaltung, die mit einem Substrat für eine dichtgepackte Verbindungsstruktur verbunden bzw. darauf gebondet und für die Fertigung der darüberliegenden dichtgepackten Verbindungsstruktur bereit sind.
  • Fig. 2 bis 6 veranschaulichen aufeinanderfolgende Stufen der Fertigung einer dichtgepackten Verbindungsstruktur auf dem Substrat und den Chips von Fig. 1.
  • Fig. 7 und 8 veranschaulichen alternative Anordnungen für die in Fig. 3 veranschaulichte Abstandshalterstruktur.
  • Fig. 9 veranschaulicht eine weitere alternative Anordnung für die Abstandshalterstruktur und die Kontaktinseln auf dem Chip der integrierten Schaltung.
  • Fig. 10 ist eine perspektivische Schnittzeichnung einer dichtgepackten Mehrschicht-Verbindungsstruktur, die in der dichtgepackten Verbindungsstruktur Luftzwischenräume bzw. -spalte hat.
  • Fig. 1 ist eine perspektivische, teilweise im Schnitt dargestellte Zeichnung eines Substrats 12 für eine dichtgepackte Verbindungsstruktur, das eine Vertiefung 14 hat, in der eine Vielzahl von Chips 16 einer integrierten Schaltung angeordnet sind. In der Figur sind zwei dieser Chips veranschaulicht. Die Chips 16 haben Kontaktinseln bzw. -stellen 18, die auf ihrer oberen Oberfläche angeordnet sind. Bei dieser Struktur sind die Chips 16 der integrierten Schaltung durch einen thermoplastischen Klebstoff 15, der vorzugsweise ein Polyetherimid wie z. B. ULTEM® 6000-Polyetherimidharz, das von General Electric Company erhältlich ist, sein kann, mit dem Boden der Vertiefung 14 verbunden worden, und die Struktur ist bereit für die Fertigung einer darauf angeordneten dichtgepackten Verbindungsstruktur.
  • Die Fertigung dieser dichtgepackten Verbindungsstruktur beginnt mit der Fertigung einer Abstandshalterstruktur. Gemäß einer Ausführungsform der Erfindung besteht ein erster Schritt des Verfahrens der Bildung der Abstandshalterstruktur im Auftragen einer gleichmäßigen Schicht aus Polyamicsäure sowohl auf die Chips 16 der integrierten Schaltung als auch auf die freiliegende Oberfläche des Substrats 12. Diese Struktur wird dann 0,5 h lang bei 100°C wärmebehandelt, um das Lösungsmittel zu entfernen, das in dem Polyamicsäure-Polymer enthalten ist, wobei eine Schicht 22 aus trockener Polyamicsäure zurückbleibt. Dann wird auf die getrocknete Polyamicsäure-Schicht 22 eine Schicht 23 aus Photoresist aufgetragen. Die Struktur am Ende dieses Schrittes ist in Fig. 2 veranschaulicht.
  • Dann wird der Photoresist 23 unter Anwendung einer maskierten Lichtquelle oder eines Lasers belichtet, wobei eine Struktur zurückbleibt, bei der der Photoresist nur auf den Bereichen der getrockneten Polyamicsäure, die sich mit der gewünschten Stelle der Abstandshalterstruktur decken, in seinem Entwickler unlöslich ist. Der Photoresist wird dann in der normalen Weise mit einem verdünnten basischen Entwickler entwickelt. Diese Entwicklung entfernt die löslichen Bereiche des Photoresists und die darunter befindliche Polyamicsäure. Danach wird der zurückgebliebene Photoresist in normaler Weise mit einem organischen Lösungsmittel entfernt, wobei die in Fig. 3 veranschaulichte Struktur zurückbleibt, bei der die Polyamicsäure 22 auf der gesamten oberen Oberfläche des Substrats 12 und an örtlich begrenzten Stellen auf den Chips 16 der integrierten Schaltung vorhanden ist. Über jeder der Kontaktinseln 18 der Chips 16, mit denen während der Fertigung der dichtgepackten Verbindungsstruktur elektrischer Kontakt herzustellen ist, wird vorzugsweise ein Stützenbereich 22P der trockenen Polyamicsäure angeordnet. Stützen 22P können auch anderswo auf dem Chip oder auf dem Substrat bereitgestellt werden. In dieser Stufe wird die Struktur vorzugsweise bei 250°C wärmebehandelt, damit die Polyamicsäureschicht imidisiert und dadurch die hohe Wärmebeständigkeit von Polyimiden erzielt wird. Die polymerisierte Polyamicsäure wird nach der Wärmebehandlung wegen ihrer veränderten chemischen Struktur mit der Bezugszahl 24 bezeichnet. Dann wird über die in Fig. 3 veranschaulichte Struktur ein Film 27 aus einem wärmebeständigen polymeren Dielektrikum wie z. B. Kapton ®-Polyimid, das von E. I. DuPont de Nemours erhältlich ist, laminiert. Dies kann vorzugsweise durchgeführt werden, indem als thermoplastischer Klebstoff 25 für den Polyimidfilm 27 UL- TEM® 1000-Polyetherimidharz, das von General Electric Company erhältlich ist, verwendet wird. Der thermoplastische Klebstoff 25 und der Polyimidfilm 27 bilden zusammen eine dielektrische Schicht 26 der dichtgepackten Verbindungsstruktur. Dieses Laminieren erfolgt mit dem straff bzw. gespannt gehaltenen KAPTON- Polyimid und unter Anwendung einer Laminiertemperatur, die weder die Polyimid-Abstandshalterstruktur noch die Chips der integrierten Schaltung selbst beeinträchtigt. Nach Beendigung dieses Laminierschrittes wird die laminierte dielektrische Schicht 26 von der Oberfläche der integrierten Schaltung in einem Abstand gehalten, der im wesentlichen gleich der Dicke der Abstandshalterstruktur ist, wie es in Fig. 4 gezeigt ist.
  • Dann werden in der dielektrischen Schicht 26 Kontaktlöcher 28 unter Ausrichtung zu den Kontaktinseln 18, mit denen elektrischer Kontakt erwünscht ist, gebildet, wie es in Fig. 5 gezeigt ist. Diese Kontaktlöcher werden vorzugsweise durch Laserbohren gebildet, jedoch können andere Verfahren wie z. B. reaktives Ionenätzen (RIE) angewandt werden.
  • Dann wird auf der anfänglichen dielektrischen Schicht 26 eine erste strukturierte Metallisierungsschicht gebildet. Diese Metallisierung kann vorzugsweise gebildet werden, indem auf die in Fig. 5 veranschaulichte Struktur eine anfängliche Schicht oder Sperrschicht aus Titan aufgestäubt wird, worauf eine (dünne) Kupferschicht aufgestäubt wird, die dann bis zur Erzielung einer gewünschten Dicke elektroplattiert werden kann, wonach auf dem Kupfer eine zweite Titanschicht gebildet wird. Diese Ti/Cu/Ti-Metallisierungsschicht wird dann strukturiert, wobei nur die Leiter 32 zurückgelassen werden, die in dieser ersten Metallisierungsschicht der dichtgepackten Verbindungsstruktur erwünscht sind, wie es in Fig. 6 gezeigt ist. Zu den Leitern 32 gehören Kontaktloch-Leiterteile 34, die sich unter Herstellung von ohmschem Kontakt mit den Kontaktinseln 18, die sich an den Böden der Kontaktlöcher 28 befinden, nach unten in die Kontaktlöcher erstrecken.
  • Gewünschtenfalls können auf der in Fig. 6 veranschaulichten Struktur zusätzliche Schichten aus Dielektrikum und Leitern gebildet werden, bis alle nötigen Verbindungen vorhanden sind.
  • Die Höhe der Abstandshalterstruktur sollte in Übereinstimmung mit der Empfindlichkeit der elektronischen Bauelemente gewählt werden. Für Mikrowellenanwendungen wird eine Höhe der Abstandshalterstruktur bevorzugt, die größer als oder gleich etwa 12 µm ist, weil eine Abstandshalterstruktur mit einer Dicke von weniger als etwa 6 µm für eine Minimierung der Wirkung der dichtgepackten Verbindungsstruktur auf die Betriebskenndaten der elektronischen Hochfrequenz-Bauelemente kaum von Nutzen ist und eine Abstandshalterstruktur, die dicker als etwa 25 µm ist, nur einen sehr geringen zusätzlichen Schutz der elektronischen Bauelemente gegen die Wirkung der darüberliegenden dielektrischen Materialien der dichtgepackten Verbindungsstruktur liefert.
  • Das Verfahren, das beschrieben worden ist, hat den möglichen Nachteil, daß der Klebstoff für die erste laminierte dielektrische Schicht den Zwischenraum, der durch die Abstandshalterstruktur bereitgestellt wird, teilweise ausfüllt, wenn der Klebstoff in einer zu großen Dicke aufgebracht wird oder stärker als erwartet fließt. Die Möglichkeit, daß dieses Problem auftritt, kann durch folgende Abänderung des Verfahrens vermieden werden. Das Material der Abstandshalterstruktur oder sein Vorläufer wird auf dem Substrat und auf den Chips in Form einer kontinuierlichen Schicht bereitgestellt. Wenn das Abstandshaltermaterial ein hitzehärtbares bzw. duroplastisches Material ist, wird dieses Material dann vor seiner Strukturierung hitzegehärtet. Der Klebstoff für die erste laminierte dielektrische Schicht wird dann auf diese unstrukturierte Abstandshalterschicht aufgespritzt oder aufgeschleudert. Diese kombinierte Schicht wird dann als Einheit strukturiert und nur dort zurückgelassen, wo die Abstandshalterstruktur erwünscht ist. Dies kann in verschiedener Weise durchgeführt werden. Auf die kombinierte Abstandshalter/Klebstoff-Schicht kann eine Maskierungsschicht aufgebracht und mit Photoresist oder durch andere Verfahren derart strukturiert werden, daß sie nur auf der Abstandshalterstruktur zurückgelassen wird. Die Struktur wird danach geätzt, um die freiliegenden Bereiche der Abstandshalter/- Klebstoff-Schicht zu entfernen. Mit einer Siliciumnitridmaske kann dies unter Anwendung des reaktiven Ionenätzens durchgeführt werden. Mit einer reflektierenden bzw. spiegelnden Metallmaske kann dies unter Anwendung eines Excimer-Lasers zum Abtragen der Abstandshalter/Klebstoff-Schicht durchgeführt werden. Die Maskierungsschicht kann dann entfernt werden. Die Strukturierung kann alternativ unter Anwendung eines fokussierten, rasterartig geführten Laserstrahls zum Abtragen der nicht benötigten Bereiche durchgeführt werden. Am Ende dieses Verfahrens, nötigenfalls nach einer zweckmäßigen Reinigung, wird die erste laminierte dielektrische Schicht unter Anwendung des zurückgebliebenen Klebstoffs als ihr Bindemittel auf die Abstandshalterstruktur laminiert. Dies wird vorzugsweise durchgeführt, ohne daß auf dem zu laminierenden Film vor seinem Laminieren Klebstoff angeordnet wird. Klebstoff kann jedoch auch auf dem zu laminierenden Film bereitgestellt werden, obwohl dadurch der Zweck der Bereitstellung des Klebstoffs auf der Abstandshalterstruktur teilweise zunichte gemacht wird.
  • Durch die Behandlung in der soeben beschriebenen Weise ist die Schicht aus Abstandshalterstrukturmaterial (Polyimid) überall auf der Oberseite des Substrates in Form einer gleichmäßigen Schicht vorhanden, außer wenn die Polyamicsäure in diesem Bereich strukturiert wird, um über Leiterzügen, die sich auf der Substratoberfläche befinden, Luftzwischenräume bzw. -spalte bereitzustellen. Wenn auf der Hauptoberfläche des Substrats keine solche strukturierte Abstandshalterstruktur erwünscht ist, kann das Polyimid der Abstandshalterstruktur dort weggelassen werden, indem eine Chiphaltevertiefung 14 bereitgestellt wird, die um die Höhe der Stützen tiefer ist, und die Polyamicsäure von der gesamten oberen Oberfläche des Substrats entfernt wird, so daß sie nur auf den Chips in strukturierter Weise zurückgelassen wird. Dies würde dazu führen, daß der laminierte Film 27 planar und direkt auf die obere Oberfläche des Substrats laminiert ist.
  • Als Alternative zu den einzelnen Stützen 24P, die in Fig. 3 veranschaulicht sind, kann die Abstandshalterstruktur die in Fig. 7 veranschaulichte Steg- bzw. Streifenanordnung haben. In Fig. 7 hat ein Chip 116 einer integrierten Schaltung keine isolierten Stützen, die in der in Fig. 3 gezeigten Weise auf seinen Kontaktinseln 118 angeordnet sind, sondern auf der oberen Oberfläche des Chips 116 ist entlang dem Umfang des Chips ein kontinuierlicher Steg bzw. Streifen 124R aus polymerem dielektrischem Material bereitgestellt. Dieser Steg bzw. Streifen 124R kann über den Kontaktinseln 118 des Chips der integrierten Schaltung liegen, wie es in Fig. 7 gezeigt ist, oder ein Steg bzw. Streifen 124R' kann außerhalb der Kontaktinseln 118 angeordnet sein, wie es in Fig. 8 gezeigt ist, wobei über den einzelnen Kontaktinseln 118 einzelne Stützen 124P angeordnet sind. Die in Fig. 8 gezeigte Anordnung wird bevorzugt, weil durch die höhere Dielektrizitätskonstante zwischen den Kontaktinseln in Fig. 7 im Vergleich zu Fig. 8 die kapazitive Kopplung und Belastung erhöht werden, wodurch die Betriebskenndaten des Systems beeinflußt werden. In der veranschaulichten Weise können bei diesen beiden Ausführungsformen auch zusätzliche isolierte Stützen 124P bereitgestellt werden, um zum Aufhängen der laminierten dielektrischen Schicht über weiten Räumen, die sonst ohne Halt sind, beizutragen oder um einen Teil der Abstandshalterstruktur über isolierten Kontaktinseln bereitzustellen oder um einen anderen Zweck zu erfüllen. Bei einer abgeänderten Form der Anordnung von Fig. 8 können an dem Steg bzw. Streifen 124R einzelne Vorsprünge bereitgestellt werden, die sich über einzelne Kontaktinseln erstrecken, statt daß einzelne isolierte Stützen bereitgestellt werden. Bei flexiblen dichtgepackten Verbindungsstrukturen, von denen das Substrat entfernt wird, nachdem die Fertigung beendet ist, wie es aus der vorstehend aufgeführten US-Patentschrift 5,019,946 mit dem Titel "High Density Interconnect With High Volumetric Efficiency" und aus der EP-A1 0450950 bekannt ist, ist diese Steg- bzw. Streifen- Abstandshalterstruktur der Fig. 7 und 8 vorteilhaft, weil sie in Verbindung mit der laminierten anfänglichen dielektrischen Schicht die Ränder der oberen Oberfläche des Chips abdichtet.
  • In Fig. 9 ist eine weitere alternative Ausführungsform für eine dielektrische Abstandshalterstruktur 220 veranschaulicht, bei der als Abstandshalter ein hervorstehender bzw. erhabener Steg bzw. Streifen 224R dient und sich die Kontaktinseln 218 nach oben auf den Steg bzw. Streifen 224R erstrecken. Bei dieser Anordnung kann die Abstandshalterstruktur selbst eine Glasschicht oder eine andere geeignete dielektrische Schicht sein, die während der Fertigung des Chips der integrierten Schaltung bereitgestellt werden kann, bevor das Metall der Kontaktinseln, die sich vorzugsweise nach oben auf die Oberseite der Abstandshalterstruktur erstrecken, abgeschieden wird. Auf diese Weise wird das Chip mit seiner darauf befindlichen Abstandshalterstruktur 224R in einer Vertiefung mit einer geeigneten Tiefe angeordnet, damit die obere Oberfläche der Abstandshalterstruktur im wesentlichen in dieselbe Ebene wie der Plateaubereich der oberen Oberfläche des Substrats 212 gebracht wird. Die erste dielektrische Schicht 226 der Verbindungsstruktur kann direkt über das Substrat und das Chip laminiert werden und bleibt wegen des Stegs bzw. Streifens 224R der Abstandshalterstruktur mit Abstand von den überdeckungsempfindlichen Bereichen der Chipoberfläche angeordnet. Gewünschtenfalls können bei dieser Ausführungsform während der Fertigung der integrierten Schaltung zusätzlich zu dem Steg bzw. Streifen, der um den Umfang herum angeordnet ist, in dem inneren Bereich des Chips Stützen 224P bereitgestellt werden. Bei dieser Struktur wird die Verbindung zwischen der ersten Metallisierungsschicht der dichtgepackten Verbindungsstruktur und den Kontaktinseln in einer Art hergestellt, die der Art, die in dem Fall angewandt wird, daß eine dichtgepackte Verbindungsstruktur keine Abstandshalterstruktur enthält, in der Hinsicht ähnlich ist, daß sich das Kontaktloch nur durch die anfängliche dielektrische Schicht zu den Kontaktinseln erstreckt.
  • Bei einigen Strukturen kann es als erwünscht angesehen werden, zwischen den einzelnen Metallisierungsschichten in der dichtgepackten Verbindungsstruktur selbst Abstandshalterstrukturen einzuschließen, um die Dielektrizitätskonstante zu minimieren, die von Leiterzügen in der dichtgepackten Verbindungsstruktur selbst wahrgenommen wird. Solch eine Struktur ist in Fig. 10 im Schnitt veranschaulicht. Bei dieser Struktur wird auf den Leitern 332 der ersten Metallisierungsschicht der dichtgepackten Verbindungsstruktur 300 eine Abstandshalterstruktur 344 gebildet, bevor über der zweiten Abstandshalterstruktur 344 eine zweite dielektrische Schicht 346 laminiert wird. Nach diesem zweiten Laminiervorgang werden in der zweiten laminierten dielektrischen Schicht 346 und durch die zweite Abstandshalterstruktur 344 zu der ersten Metallisierungsschicht 332 an den Stellen, wo elektrischer Kontakt zwischen der ersten und der zweiten Metallisierungsschicht erwünscht ist, Kontaktlöcher 348 gebohrt. Dann wird auf der zweiten dielektrischen Schicht die zweite Metallschicht abgeschieden und in einer Weise, wie sie in den verwandten Patentschriften und -anmeldungen beschrieben worden ist, strukturiert, um Leiter 352 bereitzustellen.
  • Wenn in der dichtgepackten Verbindungsstruktur selbst eine Luftspaltstruktur erwünscht ist, wie sie in Fig. 10 gezeigt ist, wird es als erwünscht angesehen, für jede nachfolgende Laminierung eine Klebstoffschicht mit fortschreitend niedrigerem Tg-Wert zu verwenden, um sicherzustellen, daß vorangehende Laminierungen während nachfolgender Laminierschritte nicht gestört werden. Geeignete Klebstoffe und eine weitere Beschreibung der zweckmäßigen Verfahren sind in den verwandten US-Patentanmeldungen mit den Serien-Nrn. . . . (RD-20,055) und . . . (RD-18,938) enthalten. Ein möglicher Vorteil dieser Struktur ist die Fähigkeit, ein teilweises Luft-Dielektrikum für Mikrowellen-Übertragungsleitungen bereitzustellen, die in der dichtgepackten Verbindungsstruktur gebildet sind, wie es in der verwandten US-Patentanmeldung mit der Serien-Nr. 07/504,821 und dem Titel "HDI Microwave Circuit Assembly" gelehrt wird. Ein Luft-Dielektrikum kann bereitgestellt werden, indem ein metallisierter KAPTON-Film in Verbindung mit dem nur auf der bereits vorhandenen dichtgepackten Verbindungsstruktur bereitgestellten Laminierungsklebstoff verwendet wird, wobei dieses metallisierte KAPTON mit seiner metallisierten Seite auf die dichtgepackte Verbindungsstruktur laminiert wird. Eine Vorstrukturierung der Metallisierung auf dem KAPTON ist erwünscht, wenn Kontakt von oberhalb des metallisierten KAPTONs zu einer Stelle unterhalb dieser metallisierten KAPTON-Schicht hergestellt werden muß.
  • Bei dem in Verbindung mit Fig. 2 bis 6 beschriebenen Verfahren werden die anfänglichen Kontaktlöcher sowohl durch die erste laminierte dielektrische Schicht 26 als auch durch die Stützen 24 der Abstandshalterstruktur gebohrt. Ein alternativer, jedoch nicht bevorzugter Lösungsweg besteht darin, daß in der Abstandshalterstruktur Kontaktlöcher gebildet werden, bevor die erste dielektrische Schicht 26 darüber laminiert wird. Diese Kontaktlöcher würden über jeder Kontaktinsel angeordnet werden, mit der elektrischer Kontakt herzustellen ist. Die Struktur würde in diesem Fall eine darauf gebildete strukturierte Metallisierung haben, bei der sich die Metallstruktur in jedes der Kontaktlöcher unter Herstellung von ohmschem Kontakt mit der darunterliegenden Kontaktinsel erstreckt und auf der Abstandshalterstruktur eine geeignete Oberfläche für den Kontakt mit nachfolgenden Metallisierungsschichten bereitstellt. Diese strukturierte Metallschicht würde vorzugsweise durch selektive Abscheidung gebildet werden, damit Risiken für die Bereiche der elektronischen Bauelemente oder Chips, die nicht durch die Abstandshalterschicht 24 bedeckt sind, minimiert werden. Die erste dielektrische Schicht 26 würde in diesem Fall über dieser metallisierten Abstandshalterstruktur laminiert werden, und Kontaktlöcher würden in dieser dielektrischen Schicht unter Ausrichtung zu der Metallisierung der Abstandshalterstruktur in ähnlicher Weise, wie es vorstehend in Verbindung mit Fig. 5 und 6 beschrieben wurde, gebohrt werden.
  • Als Alternative zur Verwendung von Polyamicsäure als Vorläufer der Abstandshalterstruktur kann als Abstandshalterstruktur ein Thermoplast verwendet werden. Dies hat mehrere Vorteile. Erstens kann die thermoplastische Abstandshalterstruktur während der Reparatur einer dichtgepackten Verbindungsstruktur in einer Art entfernt werden, die der Art ähnlich ist, in der die dichtgepackte Verbindungsstruktur selbst zur Reparatur entfernt wird, wie es in den Patentschriften und -anmeldungen, die den Stand der Technik bilden, beschrieben ist. Zweitens kann in dem Fall, daß der Thermoplast selbst auf das Substrat 12 und das Chip 16 bei einer Temperatur in der Nähe seines eigenen Tg -Wertes laminiert wird, vermieden werden, daß die Chips hohen Temperaturen ausgesetzt werden, wie es während des Trocknens zur Lösungsmittelentfernung und während der Imidisierung des Polyamicsäureverfahrens der Fall ist.
  • Als alternativer Lösungsweg zur Bildung der Abstandshalterstruktur kann eine Siliciumnitridmaske vorzugsweise auf thermoplastische oder auf hitzehärtbare bzw. duroplastische polymere Abstandshalterschichten aufgedampft und unter Anwendung von Photoresist und eines Siliciumnitrid-Ätzmittels, z. B. durch RIE (reaktives Ionenätzen) mit CF4, strukturiert werden. Danach kann die darunterliegende polymere dielektrische Schicht durch reaktives Ionenätzen in einer O2-Atmosphäre strukturiert werden. Reaktives Ionenätzen in dieser Atmosphäre hat im wesentlichen keine Wirkung auf die Siliciumnitridschicht, was zur Folge hat, daß in dieser Weise eine Abstandshalterstruktur, die im wesentlichen eine beliebige zweckmäßige Höhe hat, strukturiert werden kann. Der Photoresist kann vor dem reaktiven Ionenätzen von den zurückgebliebenen Bereichen der Siliciumnitridschicht entfernt werden oder kann während dieses Ätzens an Ort und Stelle gelassen werden, wobei in diesem Fall durch das reaktive Ionenätzen gleichzeitig mit der Entfernung der ungeschützten, darunterliegenden Bereiche des polymeren Materials der Abstandshalterstruktur auch dieses Photoresistmaterial entfernt wird. Nach der Beendigung der Strukturierung der Abstandshalterstruktur wird vorzugsweise die Siliciumnitridmaske unter Anwendung eines CF4-RIE-Ätzvorganges von der Oberseite der Abstandshalterstruktur entfernt. RIE ist ein verhältnismäßig langsames Verfahren für die Entfernung organischer Materialien dieser Art. Es kann folglich als vorzuziehend angesehen werden, eine Metallmaske statt einer Siliciumnitridmaske bereitzustellen und zum Abtragen aller ungeschützten Bereiche des Abstandshalterstrukturmaterials einen Excimer-Laser anzuwenden, damit die gewünschte Abstandshalteranordnung bereitgestellt wird. Die Metallmaske wird nach Beendigung dieses Strukturierungsschritts entfernt, und das Verfahren schreitet wie beschrieben fort.
  • Als weitere Alternative kann die Abstandshalterstruktur in dem Fall, daß sie einzelne Stützen enthält, die über einzelnen Kontaktinseln angeordnet sind, aus leitfähigem Material wie z. B. einem Metall gebildet werden. Dies kann erfolgen, indem die Struktur maskiert wird, um die Metallabscheidung auf die Kontaktinseln zu beschränken, und dann zusätzliches Metall auf die Kontaktinseln elektroplattiert wird, wie es aus der verwandten US-Patentschrift 4,988,412 mit dem Titel "Selective Electrolytic Deposition on Conductive and Non-Conductive Substrates", und der verwandten EP-A1 0436282 bekannt ist. Auf diese Weise kann eine aus einzelnen metallischen Stützen bestehende Abstandshalterstruktur mit einer gewünschten Dicke gebildet werden. Es ist zu beachten, daß diese Abstandshalterstruktur auf den Chips der integrierten Schaltung gebildet werden kann, bevor diese Chips auf dem Substrat befestigt werden. Wenn diese Abstandshalterstruktur an Ort und Stelle ist, wird die erste dielektrische Schicht 26 auf das Substrat und die Stützen der Abstandshalterstruktur laminiert. Dann werden in der ersten dielektrischen Schicht Kontaktlöcher gebohrt, um einen Teil der oberen Oberfläche von jeder Stütze, mit der elektrischer Kontakt durch die dichtgepackte Verbindungsstruktur erwünscht ist, freizulegen. Dann wird auf der ersten dielektrischen Schicht eine erste Metallisierungsschicht gebildet und strukturiert, um die Leiter bereitzustellen, die in dieser Schicht erwünscht sind.
  • Wenn es notwendig ist, diese Struktur für ihre Umarbeitung oder Reparatur auseinanderzunehmen, können die Stützen der Abstandshalterstruktur mit einem geeigneten Lösungsmittel entfernt werden, wenn sie thermoplastisch sind. Thermoplastische und hitzehärtbare bzw. duroplastische Stützen und alle Klebstoffschichten können je nachdem, was als vorzuziehend angesehen wird, durch RIE oder Plasmaätzen oder durch Abtragen mit einem Excimer-Laser oder einem anderen Laser entfernt werden.
  • Während die Beschreibung unter Bezugnahme auf Polyimid- und Polyetherimidmaterialien erfolgt ist, können auch die Materialien, die in der US-Patentanmeldung mit der Serien-Nr. . . . (RD- 20,055) offenbart sind, sowie Materialien mit niedriger Dielektrizitätskonstante wie z. B. Teflon verwendet werden.
  • Unter "Polyamicsäure" ist Polysäureamid zu verstehen.

Claims (34)

1. Dichtgepackte Verbindungsstruktur der Art, die ein elektronisches Bauelement, das auf einer ersten Oberfläche davon Kontaktinseln hat, enthält, wobei eine darüber befindliche Verbindungsstruktur eine erste Schicht aus polymerem dielektrischem Material, die über dem elektronischen Bauelement angeordnet ist, wobei sich in der Schicht aus polymerem dielektrischem Material Öffnungen befinden, die unter Ausrichtung zu mindestens ausgewählten der Kontaktinseln angeordnet sind, und eine erste strukturierte leitende Schicht, die über der ersten dielektrischen Schicht liegt und sich in die Öffnungen unter Herstellung von ohmschem Kontakt mit den ausgewählten der Kontaktinseln erstreckt, enthält, dadurch gekennzeichnet, daß
auf dem elektronischen Bauelement eine Abstandshalterstruktur angeordnet ist und
die erste Schicht aus polymerem dielektrischem Material mit der Abstandshalterstruktur verbunden ist und durch die Abstandshalterstruktur im Abstand von der Oberfläche des elektronischen Bauelements gehalten wird.
2. Dichtgepackte Verbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß
die Abstandshalterstruktur ein polymeres Dielektrikum enthält und
die erwähnte Oberfläche des elektronischen Bauelements im wesentlichen frei von polymerem dielektrischem Material mit Ausnahme der Abstandshalterstruktur ist.
3. Dichtgepackte Verbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Abstandshalterstruktur einen länglichen Steg bzw. Streifen aus dielektrischem Material enthält.
4. Dichtgepackte Verbindungsstruktur nach Anspruch 3, dadurch gekennzeichnet, daß der Steg bzw. Streifen kontinuierlich ist, in sich geschlossen bzw. zusammenhängend ist und einen Teil der ersten Oberfläche des elektronischen Bauelements umgibt.
5. Dichtgepackte Verbindungsstruktur nach Anspruch 4, dadurch gekennzeichnet, daß
das elektronische Bauelement ein Halbleiterchip enthält und mindestens einige der Kontaktinseln entlang dem Umfang der ersten Oberfläche des Halbleiterchips angeordnet sind und
der Steg bzw. Streifen um den Umfang des Chips herum eine Wand bildet.
6. Dichtgepackte Verbindungsstruktur nach Anspruch 5, dadurch gekennzeichnet, daß
die Kontaktinseln, die in elektrischem Kontakt mit einem Leiter der Verbindungsstruktur angeordnet sind, als verbundene Kontaktinseln bezeichnet werden und
auf den verbundenen Kontaktinseln dielektrisches Material des Stegs bzw. Streifens angeordnet ist.
7. Dichtgepackte Verbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Abstandshalterstruktur eine Vielzahl von im Abstand gehaltenen Stützen enthält.
8. Dichtgepackte Verbindungsstruktur nach Anspruch 7, dadurch gekennzeichnet, daß jede Kontaktinsel, die in elektrischem Kontakt mit einem Leiter der Verbindungsstruktur angeordnet ist, eine darauf angeordnete Stütze hat und als verbundene Kontaktinsel bezeichnet wird.
9. Dichtgepackte Verbindungsstruktur nach Anspruch 8, dadurch gekennzeichnet, daß
die Stützen ein Polymer enthalten,
wobei in jeder der Stützen, die auf einer der verbundenen Kontaktinseln angeordnet ist, ein Kontaktloch vorhanden ist, in dem sich ein Leiter der Verbindungsstruktur zum elektrischen Kontakt mit der darunter angeordneten Kontaktinsel erstreckt.
10. Dichtgepackte Verbindungsstruktur nach Anspruch 7, dadurch gekennzeichnet, daß die Stützen ein Metall enthalten.
11. Dichtgepackte Verbindungsstruktur nach Anspruch 10, dadurch gekennzeichnet, daß die Stützen metallisch sind.
12. Dichtgepackte Verbindungsstruktur nach Anspruch 7, dadurch gekennzeichnet, daß die Stützen ein Polymer enthalten.
13. Dichtgepackte Verbindungsstruktur nach Anspruch 12, dadurch gekennzeichnet, daß die Stützen ein thermoplastisches Material enthalten.
14. Dichtgepackte Verbindungsstruktur nach Anspruch 13, dadurch gekennzeichnet, daß das thermoplastische Material ein Polyetherimid ist.
15. Dichtgepackte Verbindungsstruktur nach Anspruch 12, dadurch gekennzeichnet, daß die Stützen ein hitzehärtbares bzw. duroplastisches Material enthalten.
16. Dichtgepackte Verbindungsstruktur nach Anspruch 15, dadurch gekennzeichnet, daß das hitzehärtbare bzw. duroplastische Material Polyimid ist.
17. Dichtgepackte Verbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht aus polymerem dielektrischem Material in einem Abstand von der Oberfläche des elektronischen Bauelements gehalten wird, der im wesentlichen gleich der Höhe der Abstandshalterstruktur ist.
18. Dichtgepackte Verbindungsstruktur der Art, die ein elektronisches Bauelement, das auf einer ersten Oberfläche davon Kontaktinseln hat, enthält, wobei eine darüber befindliche Verbindungsstruktur eine erste Schicht aus polymerem dielektrischem Material, die über dem elektronischen Bauelement angeordnet ist, wobei sich in der Schicht aus polymerem dielektrischem Material Öffnungen befinden, die unter Ausrichtung zu mindestens ersten ausgewählten der Kontaktinseln angeordnet sind, eine erste strukturierte leitende Schicht, die über der ersten dielektrischen Schicht liegt und sich in die Öffnungen unter Herstellung von ohmschem Kontakt mit den ausgewählten der Kontaktinseln erstreckt, eine zweite Schicht aus polymerem dielektrischem Material, die über der ersten Schicht aus dielektrischem Material angeordnet ist, wobei sich in der zweiten Schicht aus polymerem dielektrischem Material Öffnungen befinden, die unter Ausrichtung zu zweiten ausgewählten der Kontaktinseln und/oder zu ausgewählten Teilen der ersten strukturierten leitenden Schicht angeordnet sind, und eine zweite strukturierte leitende Schicht, die über der zweiten dielektrischen Schicht liegt und sich in die Öffnungen unter Herstellung von ohmschem Kontakt mit den zweiten ausgewählten der Kontaktinseln und/oder mit ausgewählten Teilen der ersten strukturierten leitenden Schicht erstreckt, enthält, dadurch gekennzeichnet, daß
auf der ersten Schicht aus dielektrischem Material eine Abstandshalterstruktur angeordnet ist und
die zweite Schicht aus polymerem dielektrischem Material mit der Abstandshalterstruktur verbunden ist und anderswo durch die Abstandshalterstruktur im Abstand von der Oberfläche der ersten strukturierten leitenden Schicht gehalten wird.
19. Dichtgepackte Verbindungsstruktur nach Anspruch 18, dadurch gekennzeichnet, daß
eine weitere Abstandshalterstruktur auf dem elektronischen Bauelement angeordnet ist und
die erste Schicht aus polymerem dielektrischem Material mit der erwähnten Abstandshalterstruktur verbunden ist und anderswo in einem Abstand von der Oberfläche des elektronischen Bauelements gehalten wird, der im wesentlichen gleich der Höhe der erwähnten Abstandshalterstruktur ist.
20. Dichtgepackte Verbindungsstruktur der Art, die ein elektronisches Bauelement, auf dem sich Kontaktinseln befinden, eine oder mehr als eine darüber angeordnete Schicht aus polymerem dielektrischem Material, in der sich Öffnungen befinden, und eine oder mehr als eine strukturierte leitende Schicht, die über ausgewählten der dielektrischen Schichten liegt und sich in ausgewählte der Öffnungen unter Herstellung von ohmschem Kontakt mit ausgewählten Kontaktinseln oder anderen leitenden Schichten erstreckt, enthält, dadurch gekennzeichnet, daß
auf dem elektronischen Bauelement eine Vielzahl von Stützen angeordnet ist, wobei jede Kontaktinsel, die in elektrischem Kontakt mit einem Leiter der strukturierten leitenden Schichten angeordnet ist, eine darauf angeordnete Stütze hat und als verbundene Kontaktinsel bezeichnet wird, und
die eine der Schichten aus polymerem dielektrischem Material, die in größter Nähe zu dem elektronischen Bauelement angeordnet ist, mit den Stützen verbunden ist und anderswo in einem Abstand von der Oberfläche des elektronischen Bauelements gehalten wird, der im wesentlichen gleich der Höhe der Stützen ist.
21. Dichtgepackte Verbindungsstruktur nach Anspruch 20, dadurch gekennzeichnet, daß
die Stützen ein Polymer enthalten,
wobei in jeder der Stützen, die auf einer der verbundenen Kontaktinseln angeordnet ist, ein Kontaktloch vorhanden ist, durch das sich ein Leiter von einer der Leiterschichten zum elektrischen Kontakt mit der darunter angeordneten Kontaktinsel erstreckt.
22. Dichtgepackte Verbindungsstruktur nach Anspruch 20, dadurch gekennzeichnet, daß die Stützen ein Metall enthalten.
23. Dichtgepackte Verbindungsstruktur nach Anspruch 20, dadurch gekennzeichnet, daß die Stützen ein Polymer enthalten.
24. Verfahren zur Herstellung eines elektronischen Systems der Art, bei dem eine Vielzahl von elektronischen Bauelementen, von denen jedes Kontaktinseln enthält, bereitgestellt wird und eine dichtgepackte Verbindungsstruktur, die mit den Bauelementen verbunden bzw. auf diese gebondet ist, gebildet wird, indem über den Bauelementen eine Schicht aus dielektrischem Material angeordnet wird, in der Schicht aus dielektrischem Material Kontaktlöcher bereitgestellt werden und auf der Schicht aus dielektrischem Material ein Muster bzw. eine Struktur von Leitern gebildet wird, wobei sich die Leiter dieser Struktur in die Kontaktlöcher erstrecken, um eine elektrische Verbindung mit den Kontaktinseln der elektronischen Bauelemente herzustellen, dadurch gekennzeichnet, daß
auf den elektronischen Bauelementen vor dem Anordnen der Schicht aus dielektrischem Material über den Bauelementen eine Abstandshalterstruktur gebildet wird, wobei die Abstandshalterstruktur aus einer strukturierten hervorstehenden bzw. erhabenen Struktur besteht, in der sich Zwischenräume befinden, und
die Schicht aus dielektrischem Material derart mit der Abstandshalterstruktur verbunden wird, daß die Schicht aus dielektrischem Material die Zwischenräume, die sich in der Abstandshalterstruktur befinden, überbrückt, damit in den Bereichen der Zwischenräume ein Nichtfestkörper-Dielektrikum bereitgestellt wird, das an die elektronischen Bauelemente angrenzt.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß bei dem Schritt der Bildung der Abstandshalterstruktur
auf die elektronischen Bauelemente ein dielektrisches Material aufgetragen wird und
das dielektrische Material strukturiert wird.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
daß die Abstandshalterstruktur ein hitzehärtbares bzw. duroplastisches Material ist und
daß ferner ein Schritt durchgeführt wird, bei dem das dielektrische Material behandelt wird, um es unlöslich zu machen.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet,
daß ferner ein Schritt durchgeführt wird, bei dem auf dem hitzehärtbaren bzw. duroplastischen Material vor der Strukturierung des hitzehärtbaren bzw. duroplastischen Materials eine Schicht aus Klebstoff bereitgestellt wird, und
daß bei dem Strukturierungsschritt sowohl der Klebstoff als auch das hitzehärtbare bzw. duroplastische Material strukturiert wird.
28. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
daß das aufgetragene dielektrische Material ein thermoplastisches Material ist,
daß ferner ein Schritt durchgeführt wird, bei dem auf dem aufgetragenen thermoplastischen dielektrischen Material vor der Strukturierung des aufgetragenen thermoplastischen dielektrischen Materials eine Schicht aus Klebstoff bereitgestellt wird, und
daß bei dem Strukturierungsschritt sowohl der Klebstoff als auch das aufgetragene thermoplastische dielektrische Material strukturiert wird.
29. Halbleiterchip mit
einem Körper aus Halbleitermaterial, der eine Hauptoberfläche hat, und
einer Vielzahl von Kontaktinseln, die auf der Hauptoberfläche des Körpers angeordnet sind,
gekennzeichnet durch eine strukturierte Abstandshalterstruktur, die auf der Hauptoberfläche des Körpers und auf mindestens ausgewählten der Kontaktinseln angeordnet ist, wobei die Abstandshalterstruktur einen hervorstehenden bzw. erhabenen Teil und einen Zwischenraum enthält.
30. Halbleiterchip nach Anspruch 29, dadurch gekennzeichnet, daß die Abstandshalterstruktur ein polymeres dielektrisches Material ist.
31. Halbleiterchip nach Anspruch 29, dadurch gekennzeichnet, daß die Abstandshalterstruktur leitfähig ist.
32. Halbleiterchip mit einem Körper aus Halbleitermaterial, der eine Hauptoberfläche hat, gekennzeichnet durch
eine strukturierte Abstandshalterstruktur, die auf der Hauptoberfläche des Körpers angeordnet ist und einen hervorstehenden bzw. erhabenen Teil und einen Zwischenraum enthält, und
eine Vielzahl von Kontaktinseln, die auf dem hervorstehenden bzw. erhabenen Teil der Abstandshalterstruktur angeordnet sind, wodurch die Kontaktinseln in einem Abstand über der Hauptoberfläche des Körpers gehalten werden.
33. Halbleiterchip nach Anspruch 32, dadurch gekennzeichnet, daß die Abstandshalterstruktur ein anorganisches dielektrisches Material ist.
34. Halbleiterchip nach Anspruch 32, dadurch gekennzeichnet, daß die Abstandshalterstruktur ein polymeres dielektrisches Material ist.
DE4135654A 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält Withdrawn DE4135654A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4135654A DE4135654A1 (de) 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
GB9125671A GB2274200B (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
SG1996001126A SG44503A1 (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
FR9115006A FR2701336B1 (fr) 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4135654A DE4135654A1 (de) 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
GB9125671A GB2274200B (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
SG1996001126A SG44503A1 (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
FR9115006A FR2701336B1 (fr) 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Publications (1)

Publication Number Publication Date
DE4135654A1 true DE4135654A1 (de) 2003-03-27

Family

ID=27435311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4135654A Withdrawn DE4135654A1 (de) 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält

Country Status (4)

Country Link
DE (1) DE4135654A1 (de)
FR (1) FR2701336B1 (de)
GB (1) GB2274200B (de)
SG (1) SG44503A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
EP0735806B1 (de) * 1995-03-22 1997-09-10 Hitachi, Ltd. Kompaktleiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE3232659A1 (de) * 1982-09-02 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Tauchloetfaehiges chip-bauelement zum einsatz in platinen
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5034799A (en) * 1989-02-22 1991-07-23 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a hollow multi-layered lead structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1223704A (en) * 1967-04-19 1971-03-03 Hitachi Ltd Semiconductor device
JPS5144391B1 (de) * 1967-04-19 1976-11-27
JPS4834686A (de) * 1971-09-09 1973-05-21
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
FR2635916B1 (fr) * 1988-08-23 1990-10-12 Bull Sa Support de circuit integre de haute densite et son procede de fabrication
US5016082A (en) * 1988-09-16 1991-05-14 Delco Electronics Corporation Integrated circuit interconnect design
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
WO1990009093A1 (en) * 1989-01-25 1990-08-23 Polylithics, Inc. Extended integration semiconductor structure and method of making the same
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
JPH04127452A (ja) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
JP3415144B2 (ja) * 1989-12-21 2003-06-09 ロックヒード マーティン コーポレーション エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路
GB2279803B (en) * 1990-04-05 1995-05-24 Gen Electric A high density interconnect structure including a chamber

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
DE3232659A1 (de) * 1982-09-02 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Tauchloetfaehiges chip-bauelement zum einsatz in platinen
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5034799A (en) * 1989-02-22 1991-07-23 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device having a hollow multi-layered lead structure

Also Published As

Publication number Publication date
FR2701336A1 (fr) 1994-08-12
SG44503A1 (en) 1997-12-19
GB2274200A (en) 1994-07-13
GB9125671D0 (en) 1994-05-11
FR2701336B1 (fr) 1995-11-10
GB2274200B (en) 1996-03-20

Similar Documents

Publication Publication Date Title
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69216502T2 (de) Elektrische Durchführungsstruktur und Herstellungsverfahren
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69533789T2 (de) Verarbeiten von materialien mit niedriger dieelektrizitätskonstante für die hochgeschwindigkeitselektronik
DE69120198T2 (de) Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung
DE69125333T2 (de) Herstellen von Metallmustern auf einem Substrat
DE60132660T2 (de) Verteilte kapazität
DE4115043A1 (de) Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
DE10040143A1 (de) Bauteilplatte, Halbleiterkomponente und Verfahren zum Herstellen derselben
DE4027072C2 (de) Halbleiteranordnung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE10295940T5 (de) Plattenförmiger Schaltungsblock und Verfahren zu dessen Herstellung
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE69024704T2 (de) Verfahren zur Herstellung einer mehrschichtigen Zwischenverbindungs-Leiterplattenanordnung unter Anwendung der Dünnfilmtechnik
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE19648728A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19940633A1 (de) IC-Gehäuse
CH444969A (de) Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP0022176A1 (de) Modul für Schaltungschips
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee