FR2701336A1 - Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication. - Google Patents

Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication. Download PDF

Info

Publication number
FR2701336A1
FR2701336A1 FR9115006A FR9115006A FR2701336A1 FR 2701336 A1 FR2701336 A1 FR 2701336A1 FR 9115006 A FR9115006 A FR 9115006A FR 9115006 A FR9115006 A FR 9115006A FR 2701336 A1 FR2701336 A1 FR 2701336A1
Authority
FR
France
Prior art keywords
layer
high density
dielectric material
interconnection structure
contact pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9115006A
Other languages
English (en)
Other versions
FR2701336B1 (fr
Inventor
Cole Herbert Stanley Jr
Rose James Wilson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE4135654A priority Critical patent/DE4135654A1/de
Priority to GB9125671A priority patent/GB2274200B/en
Priority to SG1996001126A priority patent/SG44503A1/en
Application filed by General Electric Co filed Critical General Electric Co
Priority to FR9115006A priority patent/FR2701336B1/fr
Publication of FR2701336A1 publication Critical patent/FR2701336A1/fr
Application granted granted Critical
Publication of FR2701336B1 publication Critical patent/FR2701336B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Un composant électronique (16) fonctionnant à des fréquences élevées, qui est interconnecté avec d'autres composants par l'intermédiaire d'une structure d'interconnexion à densité élevée, n'est en contact qu'avec un diélectrique consistant en air dans la structure d'interconnexion, du fait qu'une structure d'espacement (24P) se trouvant sur le composant électronique, espace le diélectrique (26) de la structure d'interconnexion par rapport à la surface du composant électronique, d'une distance suffisante pour que la constante diélectrique plus élevée des couches diélectriques en polymère (26) n'ait qu'une influence minimale sur les caractéristiques de fonctionnement des composants électroniques.

Description

STRUCTURE D'INTERCONNEXION A DENSITE ELEVEE,
PUCE DE SEMICONDUCTEUR COMPRENANT CETTE STRUCTURE
ET PROCEDE DE FABRICATION
La présente invention concerne le domaine des circuits interconnectés à densité élevée, et en particulier des circuits interconnectés à densité élevée fonctionnant en haute fréquence.
Des systèmes micro-ondes sont fréquemment constitués par des circuits intégrés micro-ondes monolithiques (ou CIMM), d'autres dispositifs micro-ondes actifs, tels que des transistors à l'arséniure de gallium (GaAs), des composants micro-ondes passifs et d'autres composants non micro-ondes, tels que des structures logiques et de commande.
Un circuit intégré micro-onde monolithique, ou
CIMM, est un circuit intégré qui est conçu pour fonctionner aux fréquences correspondant aux micro-ondes. Les circuits intégrés micro-ondes monolithiques sont normalement fabriqués en GaAs, du fait de la fréquence de fonctionnement potentielle beaucoup plus élevée que permet d'obtenir le
GaAs, en comparaison avec le silicium. Un CIMM de type caractéristique peut comprendre un ou plusieurs amplificateurs, des composants passifs et une ou plusieurs boucles de réaction qui établissent une réaction à partir de la sortie d'un amplificateur ou d'un circuit vers son entrée, pour établir une fonction de transfert désirée pour ce circuit.
On connaît la technique qui consiste à fabriquer des systèmes micro-ondes à partir de divers composants des types précités, en employant un substrat en céramique sur lequel sont formés des circuits RF de type micro-ruban, des lignes (conducteurs) d'alimentation continue, des lignes logiques, des lignes de commande et des plots de contact, et en fixant sur le substrat des dispositifs et des composants tels que des circuits CIMM, des transistors au GaAs, et d'autres composants micro-ondes et de support, et en les connectant aux circuits qui sont formés sur le substrat, par l'utilisation de connexions par fils ou d'interconnexions par languettes.
De telles techniques de fabrication présentent un certain nombre d'inconvénients qui sont examinés de façon plus complète dans la demande de brevet France n 91 09606.
Une structure ou un système d'interconnexion à densité élevée (ou HDI) qui a été développé par General
Electric Company, offre de nombreux avantages dans l'assemblage avec un faible encombrement de systèmes numériques et d'autres systèmes électroniques. A titre d'exemple, un système électronique tel qu'un micro-ordinateur qui comprend entre 30 et 50 puces, peut être entièrement assemblé et interconnecté sur un seul substrat qui mesure 51 mm de longueur sur 51 mm de largeur sur 1,3 mm d'épaisseur. A l'heure actuelle, la fréquence de fonctionnement maximale de tels systèmes est normalement inférieure à environ 50
MHz.Un point encore plus important que le faible encombrement de cette structure d'interconnexion à densité élevée, consiste en ce qu'on peut la désassembler pour la réparation ou le remplacement d'un composant défectueux, et on peut ensuite la réassembler sans risque notable pour les composants en bon état qui sont incorporés dans le système.
Cette possibilité de reprise de fabrication ou de répara tion est un progrès important par rapport à des systèmes de connexion antérieurs dans lesquels une reprise de fabrication du système pour remplacer des composants endommagés était soit impossible, soit relativement dangereuse pour les composants en bon état.
Brièvement, dans cette structure d'interconnexion à densité élevée, on utilise un substrat en céramique, par exemple en alumine, qui peut mesurer 2,5 mm d'épaisseur et qui peut avoir une taille et une résistance mécanique appropriées pour le système global. Cette taille est de façon caractéristique inférieure à celle d'un carré de 5 cm de côté mais elle peut être supérieure ou inférieure. Une fois qu'on a spécifié la position des diverses puces, on prépare des cavités individuelles ou une seule grande cavité, ayant une profondeur appropriée, aux emplacements prévus de différentes puces. On peut effectuer ceci en partant d'un substrat nu ayant une épaisseur uniforme et la taille désirée. On peut utiliser un usinage classique, par ultrasons ou par laser pour former les cavités dans lesquelles seront positionnés les diverses puces et d'autres composants.Pour de nombreux systèmes dans lesquels on désire placer des puces presques bord à bord, une seule grande cavité est satisfaisante. Cette grande cavité peut avoir de façon caractéristique une profondeur uniforme lorsque les puces de semiconducteur ont une épaisseur pratiquement uniforme. A l'endroit où sera placé un composant particulièrement épais ou particulièrement mince, on peut faire en sorte que le fond de la cavité soit respectivement situé à une plus grande ou à une plus faible profondeur, pour placer la surface supérieure du composant correspondant pratiquement dans le même plan que la surface supérieure du reste des composants et de la partie du substrat qui entoure la cavité.On forme ensuite sur le fond de la cavité une couche adhésive thermoplastique qui peut être constituée de préférence par la résine de polyéthérimide qui est commer cialisée par General Electric Company sous la désignation commerciale ULTEM 6000 (marque déposée). On place ensuite les divers composants dans leurs positions désirées à l'intérieur de la cavité, on chauffe l'ensemble de la structure à environ 300 C, ce qui est une température supérieure au point de ramollissement du polyéthérimide ULTEM (qui est au voisinage de 235 C), et on refroidit ensuite la structure pour faire adhérer de façon thermoplastique les composants individuels au substrat.Ensuite, on pré-traite pour favoriser l'adhérence, par attaque ionique réactive (ou RIE), une pellicule de polyimide qui peut être constituée par le polyimide Kapton (marque déposée), commercialisé par E.I.
Du Pont de Nemours Company, qui mesure environ 12,5 - 75 microns d'épaisseur. On revêt ensuite le substrat et les puces avec la résine de polyéthérimide ULTEM 1000 ou une autre résine thermoplastique, et on applique la pellicule de Kapton sur la surface supérieure des puces, de n'importe quels autres composants et du substrat, la résine ULTEM remplissant la fonction d'un adhésif thermoplastique pour maintenir la pellicule de Kapton en place. Ensuite, on forme des trous (de préférence par perçage par laser) dans les couches de Kapton et d'ULTEM, en alignement avec les plots de contact sur les composants électroniques avec lesquels on désire établir un contact. Une couche de métallisation qui est déposée sur la couche de Kapton s'étend à l'intérieur des trous de passage et elle établit un contact électrique avec les plots de contact qui se trouvent audessous. On peut former un motif dans cette couche de métallisation pour définir des conducteurs individuels pendant le processus de dépôt, ou bien on peut déposer cette couche sous la forme d'une couche continue et former ensuite un motif en utilisant une résine photosensible et une opération de gravure. La résine photosensible est de préférence exposée au moyen d'un laser pour former un motif conducteur aligné de façon précise à la fin du processus.
Selon une variante, on peut utiliser l'exposition à travers un masque.
On forme des couches diélectriques et de métallisations supplémentaires, en fonction des besoins, de façon à établir toutes les connexions électriques désirées entre les puces. Tout écart de positionnement des composants électriques individuels et de leurs plots de contact est compensé par un système de lithographie par laser adaptatif qui constitue le sujet de certains des brevets des E.U.A.
qui figurent dans la liste ci-dessous.
Cette structure d'interconnexion à densité élevée, des procédés pour la fabriquer et des outils pour sa fabrication sont décrits dans les brevets des E.U.A. suivants : n0 4 783 695, intitulé"Multichip Integrated Circuit
Packaging Configuration and Method" par C.W. Eichelberger, et al; n0 4 835 704, intitulé "Adaptive Lithography System to Provide High Density Interconnect" par C.W. Eichelberger et al., n0 4 714 516, intitulé "Method to Produce Via Holes in Polymer Dielectrics for Multiple Electronis Circuit Chip
Packaging" par C.W. Eichelberger et al.; n0 4 780 177, intitulé "Excimer Laser Patterning of a Novel Resist" par
R.J. Wojnarowski et al.
Ce système d'interconnexion à densité élevée a été développé en vue de l'utilisation dans l'interconnexion de puces de semiconducteurs pour former des systèmes numé- riques; c'est-à-dire pour la connexion de systèmes dont les fréquences de fonctionnement sont de façon caractéristique inférieures à environ 50 MHz, ce qui est une fréquence suffisamment basse pour qu'il ne soit pas nécessaire de prendre en considération des effets de ligne de transmission et d'autres effets d'adaptation d'impédance caractéristique et de charge diélectrique.
L'interconnexion de structures ou de dispositifs micro-ondes qui sont destinés à fonctionner à des fréquences atteignant ou dépassant le gigahertz, présente de nom breux problèmes et fait intervenir des considérations et des difficultés que l'on ne rencontre pas dans l'interconnexion de systèmes numériques qui fonctionnent à des fréquences inférieures à 50 MHz. L'utilisation de fréquences dans la gamme des micro-ondes exige de prendre en considération des caractéristiques d'ondes, des effets de ligne de transmission, des propriétés des matériaux à des fréquences dans la gamme des micro-ondes, la présence de structures délicates à nu sur des circuits CIMM et d'autres composants, ainsi que des caractéristiques de système et de composants qui n'existent pas aux fréquences de fonctionnement inférieures de tels systèmes numériques.Ces considérations comprennent la question de savoir si les matériaux diélectriques conviennent pour l'utilisation à des fréquences dans la gamme des micro-ondes, du fait que des matériaux qui sont de bons diélectriques à des fréquences inférieures peuvent présenter des pertes notables ou même être conducteurs à des fréquences dans la gamme des micro-ondes. En outre, même si le diélectrique ne présente pas de pertes à des fréquences dans la gamme des micro-ondes, sa constante diélectrique elle-même peut être suffisamment élevée pour modifier de façon inacceptable les caractéristiques de fonctionnement de circuits CIMM, de transistors au GaAs et d'autres composants ou structures micro-ondes qui pourraient être interconnectés en utilisant une structure d'interconnexion à densité élevée.
La demande de brevet des E.U.A. n0 07/504821, intitulée "HDI Microwave Circuit Assembly", résout le problème de la constante diélectrique élevée du matériau diélectrique de la structure d'interconnexion à densité élevée, en enlevant le diélectrique d'interconnexion à densité élevée dans des parties de la puce qui sont sensibles à la présence d'une couche de recouvrement.On entend par "sensible à la présence d'une couche de recouvrement" le fait que les caractéristiques fonctionnelles du dispo sitif ou du composant ne sont pas les mêmes lorsque le dispositif ou le composant est dépourvu de matériau diélectrique de structure d'interconnexion à densité élevée, et lorsque le matériau diélectrique de structure d'interconnexion à densité élevée est placé sur la puce ou la structure, ou tout au moins sur des parties de la puce ou de la structure qui sont sensibles à la présence d'une couche de recouvrement.
Malheureusement, les techniques qui sont décrites dans la demande de brevet n0 07/504821 présentent l'inconvénient qui consiste dans le fait que la nécessité d'exclure la couche diélectrique de structure d'interconnexion à densité élevée de la surface de composants micro-ondes sensibles à la présence d'une couche de recouvrement, restreint sévèrement l'aire de la surface disponible pour le cheminement de conducteurs de la structure d'interconnexion à densité élevée, du fait qu'on ne peut pas faire passer ces conducteurs sur la zone de laquelle la couche diélectrique doit être retirée.Lorsque des puces sont implantées à faible distance les unes des autres pour obtenir une densité maximale, ceci limite fondamentalement la structure d'interconnexion à densité élevée à une configuration dans laquelle les conducteurs passent dans les parties de "rues" et "d'avenues" de la structure qui s'étendent à partir des plots de contact d'une puce vers les plots de contact de la puce adjacente. Pour des systèmes dans lesquels une densité d'interconnexion relativement faible est exigée, on peut tolérer cette limitation sans influence importante sur la structure ou le fonctionnement du système.Cependant, lorsqu'une densité élevée de conducteurs d'interconnexion est exigée, une telle restriction peut supprimer toute possibilité de cheminement des conducteurs d'un système, ou peut exiger des nombres excessifs de couches de conducteurs d'interconnexion, ou peut exiger que les puces soient mutuellement espacées de façon plus importante qu'il serait par ailleurs nécessaire, simplement dans le but d'élargir les rues et les avenues pour pouvoir loger la quantité exigée de conducteurs d'interconnexion.
Des systèmes numériques qui sont conçus avec de très petits éléments et/ou qui sont conçus pour fonctionner à des fréquences dans la gamme des gigahertz, peuvent être sensibles à la présence d'une couche diélectrique au-dessus d'eux, même s'ils ne sont pas des circuits micro-ondes au sens classique, dans la mesure où ils n'emploient pas des lignes de transmission et des techniques analogues. Dans ce tels systèmes numériques fonctionnant à fréquence très élevée, il est nécessaire d'utiliser une densité élevée d'interconnexions qui est similaire à celle nécessaire dans de tels systèmes qui fonctionnent dans la gamme de fréquence de 50 MHz et moins. Le fait d'enlever la couche diélectrique sur le centre des puces restreint fortement l'aire disponible pour le cheminement de conducteurs.
Dans la demande de brevet France n 91 09606, des puces sensibles à la présence d'une couche de recouvrement sont placées dans des cavités suffisamment profondes pour que leurs surfaces supérieures soient situées à une certaine distance au-dessous de la surface supérieure du substrat, et la couche diélectrique d'interconnexion à densité élevée initiale est appliquée sur les puces et le substrat d'une manière telle que la couche diélectrique s'incurve vers le bas et descende sur les surfaces en retrait de ces puces. Une métallisation qui est formée sur cette première couche diélectrique vient en contact avec chacun des plots de contact en retrait, et s'étend sur la déclivité de la partie incurvée, pour monter jusque sur la partie plane de cette couche diélectrique initiale. Cette couche diélectrique initiale est ensuite enlevée des parties des puces qui sont sensibles à la présence d'une couche de recouvrement. Une seconde couche diélectrique tendue est ensuite appliquée sur toute l'étendue de la structure. Cette seconde couche diélectrique est espacée de la partie des puces en retrait qui est sensible à la présence d'une couche de recouvrement, d'une distance égale à la profondeur à laquelle se trouvent les sommets de ces puces. Une couche de métallisation normale d'une structure d'interconnexion à densité élevée est ensuite formée sur cette seconde couche diélectrique, et le contact avec les plots de contact en retrait est établi par l'intermédiaire des parties de la métallisation initiale qui sont disposées sur la surface supérieure du substrat.
Bien que cette structure réponde au besoin, sa fabrication est plus malcommode que celle de structures d'interconnexion à densité élevée normales, et elle n'est pas directement applicable à des structures d'interconnexion à densité élevée flexibles qui doivent être séparées de leur support de fabrication (substrat) après la fabrication, comme il est indiqué dans le brevet E.U.A. n0 5 019 946 et dans la demande de brevet France n0 91 09606.
Il existe donc un besoin portant sur une structure d'interconnexion à densité élevée qui tienne compte de la sensiblité de nombreux composants à la présence d'une couche de recouvrement, sans sacrifier la densité de cheminement de conducteurs de la structure d'interconnexion à densité élevée, qui soit applicable à des structures d'interconnexion à densité élevée dépourvues de substrat, et dont la fabrication soit plus similaire au processus de fabrication classique.
Un but essentiel de la présente invention est donc de procurer une structure d'interconnexion à densité élevée comportant un diélectrique consistant en air placé au-dessus de parties de circuits intégrés et d'autres com posants qui sont sensibles à la présence d'une couche de recouvrement.
Un autre but de la présente invention est de procurer une structure d'ensemble simplifiée pour un tel système.
Un autre but de la présente invention est de procurer un processus simplifié pour fabriquer une structure d'interconnexion à densité élevée, avec un diélectrique consistant en air disposé entre des parties de composants électroniques qui sont sensibles à la présence d'une couche de recouvrement, et un matériau diélectrique de recouvrement.
Un autre but de la présente invention est de procurer un procédé pour former un espace d'air dans une structure d'interconnexion à densité élevée qui ne fasse intervenir qu'une seule étape d'application d'une pellicule.
Les buts ci-dessus, ainsi que d'autres qui ressortiront de la description prise dans son ensemble, avec les dessins, sont atteints conformément à la présente invention, par l'établissement d'une structure d'espacement sur des circuits intégrés et d'autres composants qui sont sensibles à la présence d'une couche de recouvrement. La couche diélectrique initiale de la structure d'interconnexion à densité élevée est appliquée sur cette structure d'espacement, et cette couche diélectrique est espacée de la surface des composants électroniques d'une distance pratiquement égale à l'épaisseur de la structure d'espacement. Cette structure d'espacement est de préférence décalée latéralement par rapport à des parties du ou des composants électroniques qui sont sensibles à la présence d'une couche de recouvrement.On appelle plots de contact connectés des plots de contact qui sont connectés à des conducteurs de la structure d'interconnexion à densité élevée. La structure d'espacement est de préférence disposée sur chacun des plots de contact connectés de façon que des passages d'interconnexion puissent être formés dans une couche diélectrique de recouvrement, en alignement avec les plots de contact, ces passages s'étendant de façon à venir en contact avec les plots de contact, et ayant des parois pleines, ininterrompues, qui conviennent pour le dépôt ultérieur du métal de la structure d'interconnexion à densité élevée dans les passages qui connectent les plots de contact aux pistes conductrices dans la structure d'interconnexion à densité élevée elle-même.Lorsque la structure d'espacement est non conductrice, ces trous de passage s'étendent de préférence à travers la totalité de l'épaisseur de la structure d'espacement, en alignement avec des plots de contact connectés, dans le but de les connecter électriquement à la structure d'interconnexion à densité élevée. Lorsque la structure d'espacement est conductrice, et lorsqu'un bloc électriquement séparé est disposé sur chaque plot de contact, les trous de passage s'étendent seulement à travers la première couche diélectrique, pour mettre à nu une partie de la surface supérieure des blocs conducteurs.
Conformément à un mode de réalisation préféré, un matériau diélectrique est disposé sur les composants électroniques, et un motif est défini dans ce matériau pour que seules les parties de ces composants électroniques qui sont sensibles à la présence d'une couche de recouvrement restent découvertes. Le matériau diélectrique restant constitue alors la structure d'espacement. Ce matériau diélectrique de structure d'espacement est de préférence déposé par pulvérisation ou centrifugation, mais il peut être appliqué sous la forme d'une pellicule, si on le désire. Une première couche diélectrique de structure d'interconnexion à densité élevée est ensuite appliquée sur la structure d'espacement, en employant un adhésif thermoplastique.
Cette première couche diélectrique est maintenue suffisam ment tendue pendant le processus d'application de la couche, pour qu'après l'achèvement du processus d'application elle reste espacée par rapport aux parties des composants électroniques qui sont sensibles à la présence d'une couche de recouvrement, avec un espacement pratiquement égal à la hauteur de la structure d'espacement.
La structure d'espacement peut comprendre un ensemble de blocs mutuellement espacés, ou une moulure continue, telle qu'une paroi diélectrique en polymère de forme annulaire s'étendant le long de la périphérie d'une puce. Une telle paroi ou moulure peut comprendre des blocs séparés ou des parties en saillie qui s'étendent vers l'extérieur au-dessus de plots de contact qui ne seraient par ailleurs pas recouverts par la paroi diélectrique.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels
La figure 1 est une illustration en perspective de deux puces de circuit intégré qui sont fixées sur un substrat d'une structure d'interconnexion à densité élevée, prêt pour la fabrication de la structure d'interconnexion à densité élevée qui est placée en recouvrement;
Les figures 2-6 illustrent des phases séquentielles dans la fabrication d'une structure d'interconnexion à densité élevée sur le substrat et les puces de la figure 1;
Les figures 7 et 8 illustrent d'autres configurations possibles pour la structure d'espacement qui est représentée sur la figure 3; ;
La figure 9 illustre une autre configuration possible pour la structure d'espacement et les plots de contact sur la puce de circuit intégré; et
La figure 10 est une représentation en perspective et en coupe d'une structure d'interconnexion à densité élevée multicouche qui comporte des espaces d'air à l'intérieur de la structure d'interconnexion à densité élevée.
La figure 1 est une représentation en perspective, avec une partie découpée, d'un substrat 12 d'une structure d'interconnexion à densité élevée, comportant une cavité 14 dans laquelle sont disposées plusieurs puces de circuit intégré 16. Deux de ces puces sont représentées sur la figure. Les puces 16 comportent des plots de contact 18 disposés sur leur surface supérieure. Dans cette structure, les puces de circuit intégré 16 ont été fixées sur le fond de la cavité 14 au moyen d'un adhésif thermoplastique 15 qui peut être de préférence un polyéthérimide tel que la résine de polyéthérimide ULTEM 6000 (marque déposée) qui est commercialisée par General Electric Company, et la structure est prête pour que l'on fabrique au-dessus d'elle une structure d'interconnexion à densité élevée.
La fabrication de cette structure d'interconnexion à densité élevée commence par la fabrication d'une structure d'espacement. Conformément à un mode de réalisation de l'invention, une première étape dans le processus de formation de la structure d'espacement comprend le dépôt d'une couche uniforme de poly(amide-acide) sur la surface supérieure des deux puces de circuit intégré 16, et sur la surface à nu du substrat 12. Cette structure est ensuite étuvée à 1000 pendant une demi-heure pour éliminer le solvant dans le polymère consistant en poly(amide-acide), de façon à laisser une couche 22 de poly(amide-acide) sec.
Ensuite, on dépose une couche 23 de résine photosensible sur la surface supérieure de la couche de poly(amide-acide) 22 qui est séchée. La figure 2 illustre la structure à la fin de cette étape.
Ensuite, on expose la résine photosensible 23 en utilisant une source de lumière masquée ou un laser, pour laisser une structure dans laquelle une résine photosensible est insoluble dans son développateur seulement dans les parties du poly(amide-acide) séché qui coîncident avec l'emplacement désiré de la structure d'espacement. On développe ensuite la résine photosensible de la manière normale, avec un développateur basique dilué. Ce développement fait disparaître les parties solubles de la résine photosensible et le poly(amide-acide) qui se trouve audessous.Ensuite, on enlève d'une manière normale la résine photosensible restante, avec un solvant organique, de façon à laisser la structure représentée sur la figure 3, dans laquelle le poly(amide-acide) 22 est présent sur la totalité de la surface supérieure du substrat 22 et dans des emplacements localisés sur les puces de circuit intégré 16.
Un bloc 22P du poly(amide-acide) sec est de préférence disposé sur chacun des plots de contact 18 des puces 16 avec lesquels un contact électrique doit être établi au cours de la fabrication de la structure d'interconnexion à densité élevée. Des blocs 22P peuvent également être formés ailleurs sur la puce ou sur le substrat. A ce stade, la structure est de préférence étuvée à 2500C pour transformer en polyimide la couche de poly(amide-acide), et pour obtenir ainsi la caractéristique de stabilité thermique élevée des polyimides. Après étuvage, le poly(amide-acide) polymérisé est identifié par la référence numérique 80, à cause de sa structure chimique changée.On applique ensuite sur la structure qui est illustrée sur la figure 3 une pellicule diélectrique 27 d'un polymère stable au point de vue thermique, tel que le polyimide KAPTON (marque déposée) qui est commercialisé par E.I. DuPont de Nemours. On peut effectuer ceci de préférence en utilisant la résine de polyéthérimide ULTEM 1000 (marque déposée) qui est commercialisée par General Electric Company, à titre d'adhésif thermoplastique pour la pellicule de polyimide 27. L'adhésif thermoplastique 25 pour la pellicule de polyimide 27 constitue en association avec cette dernière une couche de diélectrique d'interconnexion à densité élevée 26.Cette opération d'application de pellicule est effectuée en maintenant le polyimide KAPTON dans un état tendu, et en utilisant une température d'application qui n'affecte pas défavorablement la structure d'espacement en polyimide ou les puces de circuit intégré elles-mêmes. Après l'achèvement de cette étape d'application, la couche diélectrique appliquée 26 est espacée de la surface du circuit intégré d'une distance qui est pratiquement égale à l'épaisseur de la structure d'espacement, comme représenté sur la figure 4.
Ensuite, on forme des trous de passage 28 dans la couche diélectrique 26, en alignement avec les plots de contact 18 avec lesquels on désire établir un contact électrique, comme représenté sur la figure 5. On forme de préférence ces trous de passage par perçage par laser. On peut cependant utiliser d'autres procédés, tels que l'attaque ionique réactive (ou RIE).
On forme ensuite sur la couche diélectrique initiale 26 une première couche de métallisation définissant un motif. Il est préférable de former cette métallisation en déposant, par pulvérisation cathodique, une couche initiale ou de barrière, en titane, sur la structure représentée sur la figure 5, cette opération étant suivie par le dépôt, par pulvérisation cathodique, d'une couche (mince) de cuivre, dont on peut ensuite augmenter l'épaisseur par électrodéposition jusqu a une épaisseur désirée, après quoi on forme une seconde couche de titane sur la surface supérieure du cuivre. On forme ensuite un motif dans cette couche de métallisation Ti/Cu/Ti, pour laisser seulement les conducteurs 32 désirés dans cette première couche de métallisation de la structure d'interconnexion à densité élevée, comme représenté sur la figure 6.Les conducteurs 32 comprennent des parties de passage 34 qui descendent dans les trous de passage 28 jusqu'à venir en contact ohmique avec les plots de contact 18 au fond des trous de passage. Lorsqu'on le désire, on peut former des couches de diélectrique et des conducteurs supplémentaires sur la structure qui est représentée sur la figure 6, jusqu'à ce que toutes les connexions exigées soient établies.
On doit choisir la hauteur de la structure d'espacement en fonction de la sensibilité des composants électroniques. Une hauteur de structure d'espacement supérieure ou égale à environ 12 microns est préférable pour des applications micro-ondes, du fait qu'une structure d'espacement dont l'épaisseur est inférieure à environ 6 microns ne procure qu'un faible avantage pour minimiser l'effet de la structure d'interconnexion à densité élevée sur les caractéristiques de fonctionnement des composants électroniques à fréquence élevée, tandis qu'une structure d'espacement dont l'épaisseur est supérieure à environ 25 microns ne procure que très peu d'isolation supplémentaire des composants électriques vis-à-vis de l'effet des matériaux diélectriques de la structure d'interconnexion à densité élevée se trouvant en recouvrement.
Le processus que l'on a décrit présente un inconvénient potentiel qui consiste en ce que l'adhésif pour la première couche diélectrique appliquée remplit partiellement l'espace qui est formé par la structure d'espacement, si cet adhésif est déposé avec une trop grande épaisseur ou s'il coule plus qu'il n'est prévu. La variante de processus suivante permet d'éviter le risque d'apparition de cet inconvénient. Le matériau de la structure d'espacement, ou son précurseur, est déposé sous la forme d'une couche continue sur le substrat et les puces. Lorsque le matériau de la structure d'espacement est un matériau thermodurcissable, on le durcit ensuite par l'action de la chaleur avant d'y définir un motif. On dépose ensuite l'adhésif pour la première couche diélectrique appliquée, en procédant par pulvérisation ou par centrifugation, sur la surface supérieure de cette couche d'espacement dans laquelle on n'a pas défini de motif. On définit ensuite un motif dans l'ensemble de cette couche combinée, pour la laisser seulement aux endroits auxquels on désire la structure d'espacement. On peut effectuer ceci de plusieurs façons. On peut déposer une couche de masquage sur la couche d'espacement/ d'adhésif combinée, et on peut définir un motif dans cette couche avec une résine photosensible ou d'autres techniques, pour la laisser seulement sur la structure d'espacement. Ensuite, on grave la structure pour enlever les parties à nu de la couche d'espacement/d'adhésif. Avec un masque de nitrure de silicium, on peut effectuer ceci par attaque ionique réactive.Avec un masque de métal réfléchissant, on peut effectuer ceci en utilisant un laser à excimères pour enlever par ablation la couche d'espacement/ d'adhésif. On peut ensuite enlever la couche de masquage.
Selon une variante, on peut effectuer ceci en utilisant un faisceau laser focalisé et animé d'un mouvement de balayage, pour enlever par ablation les parties inutiles. A la fin de ce processus, après un nettoyage approprié, si nécessaire, on applique la première couche diélectrique sur la surface supérieure de la structure d'espacement, en utilisant l'adhésif conservé à titre d'agent de fixation. On effectue de préférence ceci en ne plaçant aucun adhésif sur la pellicule qui doit être appliquée, avant son application. On peut cependant placer également un adhésif sur la pellicule à appliquer, bien que ceci aille partiellement à l'encontre du but recherché en plaçant l'adhésif sur la structure d'espacement.
En procédant de la manière que l'on vient de décrire, la couche de matériau de structure d'espacement (polyimide) est présents partout sur la surface supérieure du substrat, sous la forme d'une couche uniforme, à moins qu'un motif ne soit formé dans le poly(amide-acide) dans cette zone, pour former des espaces d'air sur des longueurs de conducteurs, sur la surface du substrat.Lorsqu'on ne désire pas une telle structure d'espacement avec un motif sur la surface principale du substrat, on peut omettre à cet endroit le polyimide de la structure d'espacement, en formant une cavité de logement de puce 14 qui a une profondeur supérieure, d'une valeur égale à la hauteur des blocs, et en enlevant le poly(amide-acide) de la totalité de la surface supérieure du substrat, pour le laisser seulement sur les puces, d'une manière définissant un motif. Ceci conduirait à une configuration dans laquelle la pellicule appliquée 27 est plane et est directement appliquée sur la surface supérieure du substrat.
A titre de variante aux blocs individuels 24P qui sont représentés sur la figure 4, la structure d'espacement peut avoir la configuration de moulure qui est représentée sur la figure 7. Sur la figure 7, au lieu que la puce de circuit intégré 116 comporte des blocs isolés disposés sur la surface supérieure de ses plots de contact 118, de la manière représentée sur la figure 3, une moulure continue 124R en un matériau diélectrique polymère est formée sur la surface supérieure de la puce 116, le long de la périphérie de cette dernière. Cette moulure 124R peut recouvrir les plots de contact 118 de la puce de circuit, comme représenté sur la figure 7, ou bien une moulure 124R' peut être disposée à l'extérieur des plots de contact 118, comme représenté sur la figure 8, avec des blocs individuels 124P disposés sur les plots de contact individuels 118.La configuration de la figure 8 est préférable, du fait que la constante diélectrique supérieure entre les plots de contact sur la figure 7, en comparaison avec la figure 8, augmente la charge et le couplage capacitifs, ce qui affecte les caractéristiques de fonctionnement du système. Comme représenté, des blocs isolés supplémentaires 124P peuvent égamement être formés dans l'un ou l'autre de ces modes de réalisation, pour contribuer à suspendre la couche diélectrique appliquée sur de grandes étendues qui sont par ailleurs démunies de support, ou pour former une partie de la structure d'espacement sur des plots de contact isolés, ou pour d'autres raisons.Dans une version modifiée de la configuration de la figure 8, on peut former des saillies individuelles sur la moulure 124R, de façon qu'elles s'étendent sur des plots de contact individuels, au lieu de former des blocs isolés individuels. Dans des structures d'interconnexion à densité élevée flexibles, dans lesquelles le substrat est enlevé après l'achèvement de la fabrication, comme il est décrit dans les brevets E.U.A.
n0 5 019 946 et EP n0 0 450 950, cette structure d'espacement à moulure des figures 7 et 8 est avantageuse du fait qu'en combinaison avec la couche diélectrique initiale appliquée, elle établit une jonction hermétique aux bords de la surface supérieure de la puce.
La figure 9 illustre un autre mode de réalisation supplémentaire pour une structure d'espacement diélectrique 220, dans laquelle une moulure surélevée 224R remplit la fonction de l'élément d'espacement, et les plots de contact 218 s'élèvent jusque sur la moulure 224R. Dans cette configuration la structure d'espacement elle-même peut être une couche de verre ou une autre couche diélectrique appropriée qui peut être formée pendant la fabrication de la puce de circuit intégré, avant le dépôt du métal des plots de contact, qui s'élèvent de préférence jusque sur la surface supérieure de la structure d'espacement.De cette manière, la puce, qui porte sa structure d'espacement 224R, est disposée dans une cavité d'une profondeur appropriée pour que la surface supérieure de la structure d'espacement se trouve pratiquement dans le même plan que la partie de plateau de la surface supérieure du substrat 212. La première couche diélectrique 226 de la structure d'interconne xion peut être appliquée directement sur le substrat et la puce, et elle restera espacée des parties de la surface de la puce qui sont sensibles à la présence d'une couche de recouvrement, à cause de la moulure 224R de la structure d'espacement. Si on le désire, pendant la fabrication du circuit intégré dans ce mode de réalisation, des blocs 224P peuvent être formés dans la partie intérieure de la puce, en plus de la moulure à la périphérie.Dans cette structure, une connexion est établie entre la première couche de métallisation de la structure d'interconnexion à densité élevée et les plots de contact, d'une manière qui est similaire à celle que l'on utilise lorsqu'une structure d'interconnexion à densité élevée ne comporte pas une structure d'espacement, dans la mesure où le trou de passage qui traverse la couche diélectrique initiale jusqu'aux plots de contact s'étend seulement à travers cette couche diélectrique initiale.
Dans certaines structures, on peut trouver qu'il est souhaitable d'incorporer des structures d'espacement entre les couches de métallisation individuelles à l'intérieur de la structure d'interconnexion à densité élevée elle-même, dans le but de minimiser la constante diélectrique que voient des longueurs de conducteurs à l'intérieur de la structure d'interconnexion à densité élevée ellemême. Une telle structure est représentée en coupe sur la figure 10. Dans cette structure, une structure d'espacement 344 est formée sur la surface supérieure des conducteurs 332 de la première couche de métallisation de la structure d'interconnexion à densité élevée 300, avant l'application d'une seconde couche diélectrique 346 sur cette seconde structure d'espacement. A la suite de cette seconde application de couche, des trous de passage 348 sont percés dans la seconde couche diélectrique appliquée 346, et à travers la seconde structure d'espacement 344, jusqu'à la première couche de métallisation 332, dans les positions dans les quelles on désire un contact électrique entre les première et seconde couches de métallisation. On dépose ensuite la seconde couche de métal sur la seconde couche diélectrique et on définit un motif dans cette couche de métal d'une manière qui a été décrite par exemple dans les brevets et demandes de brevet connexes, pour former les conducteurs 352.
Lorsqu'on désire une structure d'espace d'air à l'intérieur de la structure d'interconnexion à densité élevée elle-même, comme représenté sur la figure 10, on considère qu'il est souhaitable d'utiliser des couches adhésives ayant des températures de transition vitreuse progressivement inférieures pour chaque couche successive, pour faire en sorte que les couches précédentes ne soient pas perturbées au cours d'étapes d'application de couches suivantes. La demande de brevet EP n0 91 305960.6 indique des adhésifs appropriés et donne une description supplémentaire des techniques appropriées.Un avantage potentiel de cette structure réside dans l'aptitude à établir un diélectrique consistant partiellement en air pour des lignes de transmission microondes qui sont formées à l'intérieur de la structure d'interconnexion à densité élevée, comme il est indiqué dans la demande de brevet des E.U.A. connexe n0 07/504821, intitulée "HDI Microwave Circuit Assembly". On peut former un diélectrique consistant en air en employant une pellicule de KAPTON métallisée, en combinaison avec l'adhésif pour l'application de la pellicule, placé seulement sur la structure d'interconnexion à densité élevée qui existe déjà, et en appliquant cette pellicule de KAPTON métallisée avec sa face métallisée du côté de cette structure d'interconnexion à densité élevée.Il est souhaitable de former préalablement un motif dans la métallisation sur la pellicule de KAPTON, lorsqu'un contact doit être établi à partir d'un emplacement situé au-dessus de la pellicule de KAPTON métallisée, vers un emplacement situé au-dessous de cette dernière.
Dans la procédure qui est décrite en relation avec les figures 2-6, les trous de passage initiaux sont percés à la fois à travers la première couche diélectrique 26 qui est appliquée, et les blocs 24 de la structure d'espacement. Une autre technique possible, mais qui n'est pas préférable, consiste à former des trous de passage dans la structure d'espacement avant d'appliquer la première couche diélectrique 26 sur cette structure. Ces trous de passage seraient placés au-dessus de chaque plot de contact avec lesquels un contact électrique doit être établi.On formerait ensuite sur la structure une métallisation définissant un motif, dans laquelle le motif métallique pénètre dans chacun des trous de passage en étant en contact ohmique avec le plot de contact sous-jacent, et procure une surface appropriée à la partie supérieure de la structure d'espacement pour venir en contact avec des couches de métallisation suivantes. Cette couche de métal définissant un motif serait de préférence formée par dépôt sélectif, dans le but de minimiser les risques pour les parties des composants électroniques ou des puces qui ne sont pas recouvertes par la structure d'espacement 24.La première couche diélectrique 26 serait ensuite appliquée sur cette structure d'espacement métallisée, et des trous de passage seraient percés dans cette couche diélectrique, en alignement avec la métallisation de la structure d'espacement, d'une manière similaire à celle décrite ci-dessus en relation avec les figures 5 et 6.
A titre de variante à l'utilisation du poly(amide-acide) à titre de précurseur de la structure d'espacement, on peut employer une résine thermoplastique pour la structure d'espacement. Ceci présente plusieurs avantages. Premièrement, on peut enlever la structure d'espacement en résine thermoplastique pendant une répara tion d'une structure d'interconnexion à densité élevée, d'une manière similaire à celle selon laquelle la structure d'interconnexion à densité élevée elle-même est enlevée pour la réparation comme décrit dans certains brevets et certaines demandes de brevet de l'art antérieur.Secondement, si la matière thermoplastique est elle-même appliquée sur le substrat 12 et la puce 16 à une température au voisinage de sa propre température de transition vitreuse, on peut éviter d'exposer les puces à une température élevée pendant le processus d'élimination du solvant par étuvage et de formation d'un polyimide à partir du poly(amideacide).
Selon une autre technique possible pour former la structure d'espacement, il peut être préférable d'évaporer un masque de nitrure de silicium sur la surface supérieure des couches d'espacement en polymère de type thermoplastique ou thermodurcissable, et de définir un motif dans ce masque en utilisant une résine photosensible et un agent d'attaque du nitrure de silicium, en procédant par exemple par attaque ionique réactive (ou RIE) avec CF4. On peut ensuite définir un motif dans la couche diélectrique en polymère sous-jacente, par attaque ionique réactive dans une atmosphère consistant en 02. L'attaque ionique réactive dans cette atmosphère n'a pratiquement aucun effet sur la couche de nitrure de silicium, ce qui fait qu'on peut ainsi définir un motif dans une structure d'espacement ayant pratiquement n'importe quelle hauteur utile.On peut enlever la résine photosensible dans les parties conservées de la couche de nitrure de silicium, avant l'attaque ionique réactive, ou bien on peut la laisser en place pendant cette attaque, auquel cas l'attaque ionique réactive enlève également cette résine photosensible en même temps qu'elle enlève les parties sous-jacentes non protégées du polymère de la structure d'espacement. A la suite de l'achèvement de la définition du motif de la structure d'espacement, on enlève de préférence le masque de nitrure de silicium se trouvant à la surface supérieure de la structure d'espacement, en utilisant une opération d'attaque ionique réactive dans une atmosphère de CF4. L'attaque ionique réactive est un processus relativement lent pour enlever des matières organiques de ce type.On peut donc considérer qu'il est préférable de former un masque métallique au lieu d'un masque de nitrure de silicium, et d'utiliser un laser à excimères pour enlever par ablation les parties non protégées du matériau de la structure d'espacement, pour former la configuration d'espacement désirée. Après l'achèvement de cette étape de formation de motif, on enlève le masque en métal et le processus se poursuit de la manière que l'on a décrite.
A titre de variante supplémentaire, lorsque la structure d'espacement comprend des blocs individuels disposés sur des plots de contact individuels, la structure d'espacement peut être formée par un matériau conducteur tel qu'un métal. On peut réaliser ceci en masquant la structure pour restreindre le dépôt de métal aux plots de contact, et en déposant ensuite un métal supplémentaire, par électrodéposition, sur les plots de contact, de la manière qui est décrite dans les brevets E.U.A. n0 4 988 412
EP n0 0 436 282. De cette manière, on peut former avec une épaisseur désirée une structure d'espacement constituée par des blocs métalliques individuels. On notera qu'on peut former cette structure d'espacement sur les puces de circuit intégré avant la fixation de ces puces sur le substrat. Avec cette structure d'espacement en place, on applique la première couche diélectrique 26 sur le substrat et les blocs de la structure d'espacement. On perce ensuite des trous de passage dans la première couche diélectrique, pour mettre à nu une partie de la surface supérieure de chacun des blocs avec lesquels on désire établir un contact électrique au moyen de la structure d'interconnexion à densité élevée. On forme ensuite une première métallisation sur la première couche diélectrique et on définit un motif dans cette couche de métallisation, pour former les conducteurs désirés dans cette couche.
S'il est nécessaire de désassembler cette structure pour la modifier ou la réparer, on peut enlever les blocs de la structure d'espacement avec un solvant approprié s'ils sont thermoplastiques. On peut enlever des blocs thermoplastiques et thermodurcissables et n'importe quelles couches adhésives paral,Sque ionique réactive, par attaque par plasma ou par ablation avec un laser à excimères ou d'un autre type, en fonction de ce que l'on considère préférable.
Bien qu'on ait effectué la description en considérant des matériaux de type polyimide et polyéthérimide, on peut également utiliser des matériaux à faible constante diélectrique tels que le Téflon.
Il va de soi que de nombreuses modifications peuvent etre apportées aux dispositifs et procédés décrits et représentés, sans sortir du cadre de l'invention.

Claims (34)

REVENDICATIONS
1. Structure d'interconnexion à densité élevée, du type comprenant un composant électronique (16) qui comporte des plots de contact (18) sur une première surface de ce composant, et une structure d'interconnexion au-dessus de cette surface et comprenant une première couche d'un matériau diélectrique polymère (26) disposée sur le composant électronique, cette couche de matériau diélectrique polymère (26) contenant des ouvertures (28) qui sont disposées en alignement avec au moins des plots de contact (18) sélectionnés, une première couche conductrice (32) dans laquelle on a défini un motif, recouvrant la première couche diélectrique (26) et s'étendant dans les ouvertures (28), en contact ohmique avec les plots de contact (18) sélectionnés, caractérisée en ce qu'elle comprend une structure d'espacement (24, 24P) qui est disposée sur le composant électronique (16); et en ce que la première couche de matériau diélectrique polymère (26) est fixée sur la structure d'espacement (24, 24P) et est espacée par rapport à la surface du composant électronique (16) par la structure d'espacement (24, 24P).
2. Structure d'interconnexion selon la revendication 1, caractérisée en ce que la structure d'espacement (24, 24P) consiste en un diélectrique polymère; et la surface du composant électronique (16) est pratiquement dépourvue de matériau diélectrique polymère, à l'exception de la structure d'espacement (24, 24P).
3. Structure d'interconnexion à densité élevée selon la revendication 1, caractérisée en ce que la structure d'espacement comprend une moulure allongée (124R) en un matériau diélectrique.
4. Structure d'interconnexion à densité élevée selon la revendication 3, caractérisée en ce que la moulure (124R) est continue, fermée sur elle-même, et entoure une partie de la première surface du composant électronique (116).
5. Structure d'interconnexion à densité élevée selon la revendication 4, caractérisée en ce que le composant électronique consiste en une puce de semiconducteur (116), et certains au moins des plots de contact (118) sont disposés le long de la périphérie de la première surface de la puce de semiconducteur (116); et la moulure (124R) constitue une paroi située à la périphérie de la puce.
6. Structure d'interconnexion à densité élevée selon la revendication 5, caractérisée en ce que : les plots de contact (118) qui sont placés en contact avec un conducteur (32) de la structure d'interconnexion sont appeles des plots de contact connectés; et le matériau diélectrique de la moulure (124R) est disposé sur ces plots de contact connectés.
7. Structure d'interconnexion à densité élevée selon la revendication 1, caractérisée en ce que la structure d'espacement comprend un ensemble de blocs mutuellement espacés (24P).
8. Structure d'interconnexion à densité élevée selon la revendication 7, caractérisée en ce que chaque plot de contact (18) qui est placé en contact électrique avec un conducteur (32) de la structure d'interconnexion est surmonté par un bloc (24P), et constitue ce que l'on appelle un plot de contact connecté.
9. Structure d'interconnexion à densité élevée selon la revendication 8, caractérisée en ce que les blocs (24P) sont constitués par un polymère, et chacun des blocs (24P) se trouvant sur l'un des plots de contact connectés (18) contient un trou de passage (28) dans lequel un conducteur(32)de la structure d'interconnexion pénètre pour venir en contact électrique avec le plot de contact (18) se trouvant au-dessous.
10. Structure d'interconnexion à densité élevée selon la revendication 7, caractérisée en ce que les blocs (24P) comprennent un métal.
11. Structure d'interconnexion à densité élevée selon la revendication 10, caractérisée en ce que les blocs (24P) sont métalliques.
12. Structure d'interconnexion à densité élevée selon la revendication 7, caractérisée en ce que les blocs (24P) sont constitués par un polymère.
13. Structure d'interconnexion à densité élevée selon la revendication 12, caractérisée en ce que les blocs (24P) sont constitués par un matériau thermoplastique.
14. Structure d'interconnexion selon la revendication 13, caractérisée en ce que le matériau thermoplastique est un polyéthérimide.
15. Structure d'interconnexion à densité élevée selon la revendication 12, caractérisée en ce que les blocs (24P) sont constitués par un matériau thermodurcissable.
16. Structure d'interconnexion à densité élevée selon la revendication 15, caractérisée en ce que le matériau- thermodurcissable est un polyimide.
17. Structure d'interconnexion à densité élevée selon la revendication 1, caractérisée en ce que la première couche de matériau diélectrique polymère est espacée de la surface du composant électronique (16) d'une distance pratiquement égale à la hauteur de la structure d'espacement (24, 24P).
18. Structure d'interconnexion à densité élevée du type comprenant un composant électronique (316) dont une première surface porte des plots de contact (318), une structure d'interconnexion placée sur cette surface et comprenant une première couche d'un matériau diélectrique polymère (326) qui se trouve sur le composant électronique (316), cette couche de matériau diélectrique polymère contenant des ouvertures (334) qui sont placées en alignement avec au moins des premiers plots sélectionnés parmi les plots de contact (318), une première couche conductrice définissant un motif (332), recouvrant la première couche diélectrique (326) et pénétrant dans les ouvertures précitées (334) pour venir en contact ohmique avec les plots de contact (318) sélectionnés, une seconde couche de matériau diélectrique polymère (346) placée sur la première couche de matériau diélectrique polymère (326), cette seconde couche de matériau diélectrique polymère (346) contenant des ouvertures (348) qui sont placées en alignement avec des seconds plots sélectionnés parmi les plots de contact (318) et/ou des parties sélectionnées de la première couche conductrice définissant un motif (322), une seconde couche conductrice définissant un motif (352) qui recouvre la seconde couche diélectrique (346) et qui pénètre dans les ouvertures (348) pour venir en contact ohmique avec les seconds plots de contact sélectionnés (318) et/ou avec des parties sélectionnées de la première couche conductrice définissant un motif (332), caractérisée en ce qu'elle comprend une structure d'espacement (344) qui est formée sur la première couche de matériau diélectrique (326); et la seconde couche de matériau diélectrique polymère (346) est fixée sur la structure d'espacement (344) et elle est espacée partout ailleurs de la surface de la première couche conductrice définissant un motif (332) par la structure d'espacement (344).
19. Structure d'interconnexion à densité élevée selon la revendication 18, caractérisée en ce qu'elle comprend en outre une structure d'espacement supplémentaire (324, 324P) qui est placée sur le composant électronique (316); et la première couche de matériau diélectrique polymère (326) est fixée sur cette structure d'espacement (324, 324P) et elle est espacée partout ailleurs de la surface du composant électronique (316), d'une distance pratiquement égale à la hauteur de cette structure d'espacement (324, 324P).
20. Structure d'interconnexion à densité élevée du type comprenant un composant électronique (316) qui porte des plots de contact (318), une ou plusieurs couches de matériau diélectrique polymère (326, 346) placées sur le composant électronique et contenant des ouvertures (334, 348), une ou plusieurs couches conductrices définissant un motif (332, 352) qui recouvrent des couches sélectionnées parmi les couches diélectriques (326, 346) et qui pénètrent dans des ouvertures sélectionnées (334, 348), pour venir en contact ohmique avec des plots de contact sélectionnés (328) ou d'autres couches conductrices (332), caractérisée en ce qu'elle comprend un ensemble de blocs (324P) qui sont placés sur le composant électronique (316), chaque plot de contact (318) qui se trouve en contact électrique avec un conducteur des couches conductrices définissant un motif (332) étant surmonté par un bloc (324P) et constituant ce que l'on appelle un plot de contact connecté; et celle (326) des couches de matériau diélectrique polymère qui est la plus proche du composant électronique (316) étant fixée sur les blocs (324P) et espacée ailleurs de la surface du composant électronique (316), d'une distance pratiquement égale à la hauteur des blocs (324P).
21. Structure d'interconnexion à densité élevée selon la revendication 20, caractérisée en ce que les blocs (324P) sont constitués par un polymère; et chacun des blocs (324P) qui se trouve sur l'un des plots de contact connectés (318) contient un trou de passage (334) à travers lequel un conducteur de l'une des couches conductrices (332) s'étend de façon à venir en contact électrique avec le plot de contact (318) qui se trouve au-dessous.
22. Structure d'interconnexion à densité élevée selon la revendication 20, caractérisée en ce que les blocs (324P) sont constitués par un métal.
23. Structure d'interconnexion à densité élevée selon la revendication 20, caractérisée en ce que les blocs sont constitués par un polymère.
24. Procédé de fabrication d'un système électronique du type comprenant un ensemble de composants électroniques (16), chacun d'eux comprenant des plots de contact (18), dans lequel on forme une structure d'interconnexion à densité élevée qui est fixée sur les composants (16), en plaçant une couche de matériau diélectrique (26) sur les composants (16), en formant des trous de passage (28) dans la couche de matériau diélectrique (26) et en formant un motif de conducteurs (32) sur la couche de matériau diélectrique (26), avec une configuration dans laquelle les conducteurs du motif pénètrent dans les trous de passage (28) pour établir une connexion électrique avec les plots de contact (18) des composants électroniques, caractérisé en ce qu'il comprend les étapes suivantes : on forme une structure d'espacement (24, 24P) sur les composants électroniques (16), avant de placer la couche de matériau diélectrique (26) sur ces composants, cette structure d'espacement consistant en une structure surélevée définissant un motif, dans laquelle existent des espaces; et on fixe la couche de matériau diélectrique (26) sur la structure d'espacement (24, 24P), d'une manière telle que la couche de matériau diélectrique (26) forme des ponts sur les espaces précités dans la structure d'espacement (24, 24P), pour établir un diélectrique non solide en position adjacente aux composants électroniques (16) dans les régions des espaces précités.
25. Procédé selon la revendication 24, caractérisé en ce que l'étape de formation de la structure d'espacement (24, 24P) comprend le dépôt d'un matériau diélectrique (22) sur les composants électroniques (16); et la formation d'un motif dans ce matériau diélectrique (22).
26. Procédé selon la revendication 25, dans lequel la structure d'espacement (24, 24P) consiste en un matériau thermodurcissable, caractérisé en ce qu'il comprend en outre l'étape qui consiste à traiter le matériau diélectrique (22) pour le rendre insoluble.
27. Procédé selon la revendication 26, caractérisé en ce qu'il comprend en outre l'étape qui consiste à former une couche d'un matériau adhésif (25) sur le matériau thermodurcissable (24) avant de définir un motif dans le matériau thermodurcissable; et l'étape de définition de motif définit un motif à la fois dans le matériau adhésif (25) et dans le matériau thermodurcissable (24).
28. Procédé selon la revendication 25, dans lequel le matériau diélectrique déposé (24) est un matériau thermoplastique, caractérisé en ce qu'il comprend en outre l'étape qui consiste à former une couche de matériau adhésif (25) sur le matériau diélectrique thermoplastique déposé (24), avant de définir un motif dans ce matériau diélectrique thermoplastique déposé (24); et l'étape de définition de motif définit un motif à la fois dans le matériau adhésif (25) et dans le matériau diélectrique thermoplastique déposé (24).
29. Puce de semiconducteur, caractérisée en ce qu'elle comprend : un bloc de matériau semiconducteur ayant une surface principale; un ensemble de plots de contact (18) placés sur la surface principale du bloc de semiconducteur; et une structure d'espacement définissant un motif (24P) qui est placée sur la surface principale du bloc de semiconducteur et au moins sur certains plots de contact sélectionnés (18), cette structure d'espacement comprenant une partie surélevée (24P) et un espace.
30. Puce de semiconducteur selon la revendication 29, caractérisée en ce que la structure d'espacement (24P) consiste en un matériau diélectrique polymère.
31. Puce de semiconducteur selon la revendication 29, caractérisée en ce que la structure d'espacement (24P) est conductrice.
32. Puce de semiconducteur caractérisée en ce qu'elle comprend : un bloc de matériau semiconducteur ayant une surface principale; une structure d'espacement définissant un motif (220) qui est placée sur la surface principale du bloc de semiconducteur et qui comprend une partie surélevée (224R) et un espace; et un ensemble de plots de contact (218) placés sur la partie surélevée de la structure d'espacement (220), grâce à quoi les plots de contact (218) sont espacés au-dessus de la surface principale du bloc de semiconducteur.
33. Puce de semiconducteur selon la revendication 32, caractérisée en ce que la structure d'espacement (220) consiste en un matériau diélectrique inorganique.
34. Puce de semiconducteur selon la revendication 32, caractérisée en ce que la structure d'espacement (220) consiste en un matériau diélectrique polymère.
FR9115006A 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication. Expired - Fee Related FR2701336B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE4135654A DE4135654A1 (de) 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
GB9125671A GB2274200B (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
SG1996001126A SG44503A1 (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
FR9115006A FR2701336B1 (fr) 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE4135654A DE4135654A1 (de) 1991-10-29 1991-10-29 Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
GB9125671A GB2274200B (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
SG1996001126A SG44503A1 (en) 1991-10-29 1991-11-22 A high density interconnect structure including a spacer structure and a gap
FR9115006A FR2701336B1 (fr) 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Publications (2)

Publication Number Publication Date
FR2701336A1 true FR2701336A1 (fr) 1994-08-12
FR2701336B1 FR2701336B1 (fr) 1995-11-10

Family

ID=27435311

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9115006A Expired - Fee Related FR2701336B1 (fr) 1991-10-29 1991-12-04 Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Country Status (4)

Country Link
DE (1) DE4135654A1 (fr)
FR (1) FR2701336B1 (fr)
GB (1) GB2274200B (fr)
SG (1) SG44503A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
EP0735806B1 (fr) * 1995-03-22 1997-09-10 Hitachi, Ltd. Plaquette de circuit compacte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0356300A1 (fr) * 1988-08-23 1990-02-28 Bull S.A. Support de circuit intégré de haute densité et son procédé de fabrication
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
EP0415526A2 (fr) * 1989-06-30 1991-03-06 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur comprenant des couches conductrices
US5016082A (en) * 1988-09-16 1991-05-14 Delco Electronics Corporation Integrated circuit interconnect design
EP0434311A1 (fr) * 1989-12-21 1991-06-26 General Electric Company Diélectrique en copolymère mixte d'époxy/polyimide et circuit multicouche contenant celui-ci

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1223705A (en) * 1967-04-19 1971-03-03 Hitachi Ltd Semiconductor devices
JPS5144391B1 (fr) * 1967-04-19 1976-11-27
JPS4834686A (fr) * 1971-09-09 1973-05-21
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
DE3232659A1 (de) * 1982-09-02 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Tauchloetfaehiges chip-bauelement zum einsatz in platinen
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
AU5094890A (en) * 1989-01-25 1990-09-05 Polylithics, Inc. Extended integration semiconductor structure and method of making the same
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
GB2279803B (en) * 1990-04-05 1995-05-24 Gen Electric A high density interconnect structure including a chamber

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0356300A1 (fr) * 1988-08-23 1990-02-28 Bull S.A. Support de circuit intégré de haute densité et son procédé de fabrication
US5016082A (en) * 1988-09-16 1991-05-14 Delco Electronics Corporation Integrated circuit interconnect design
EP0415526A2 (fr) * 1989-06-30 1991-03-06 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur comprenant des couches conductrices
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
EP0434311A1 (fr) * 1989-12-21 1991-06-26 General Electric Company Diélectrique en copolymère mixte d'époxy/polyimide et circuit multicouche contenant celui-ci

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
19th Conference on Solid State Devices and *

Also Published As

Publication number Publication date
GB9125671D0 (en) 1994-05-11
DE4135654A1 (de) 2003-03-27
SG44503A1 (en) 1997-12-19
GB2274200B (en) 1996-03-20
GB2274200A (en) 1994-07-13
FR2701336B1 (fr) 1995-11-10

Similar Documents

Publication Publication Date Title
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2704692A1 (fr) Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.
EP2053646B1 (fr) Procede d'interconnexion verticale au sein de modules electroniques 3D utilisant des vias
EP1966825B1 (fr) Procede de fabrication collective de modules electroniques 3d
FR2797740A1 (fr) Carte de circuit, composant semiconducteur et son procede de fabrication
FR2788176A1 (fr) Dispositif a ondes acoustiques guidees dans une fine couche de materiau piezo-electrique collee par une colle moleculaire sur un substrat porteur et procede de fabrication
CA2320343A1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
FR2666173A1 (fr) Structure hybride d'interconnexion de circuits integres et procede de fabrication.
FR2905198A1 (fr) Procede de fabrication collective de modules electroniques 3d
FR2917234A1 (fr) Dispositif multi composants integres dans une matrice semi-conductrice.
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP0044247B1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
FR2736206A1 (fr) Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception
FR2738395A1 (fr) Dispositif autoporte pour la propagation d'ondes hyperfrequences et procedes de realisation d'un tel dispositif
FR2701336A1 (fr) Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
FR2965659A1 (fr) Procédé de fabrication d'un circuit intégré
FR2837982A1 (fr) Module de circuits integres et procede de fabrication correspondant
FR2917233A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues.
EP0793269A1 (fr) Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
FR2667443A1 (fr) Procede de realisation d'un module hybride.
FR2655195A1 (fr) Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication.
FR2674682A1 (fr) Module hybride et procede de realisation.
FR2843485A1 (fr) Procede de fabrication d'un module de circuits integres et module correspondant
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants

Legal Events

Date Code Title Description
ST Notification of lapse
RN Application for restoration
TP Transmission of property
FC Decision of inpi director general to approve request for restoration
ST Notification of lapse

Effective date: 20120427