DE3114971A1 - Dmos-halbleiterbauelement - Google Patents

Dmos-halbleiterbauelement

Info

Publication number
DE3114971A1
DE3114971A1 DE19813114971 DE3114971A DE3114971A1 DE 3114971 A1 DE3114971 A1 DE 3114971A1 DE 19813114971 DE19813114971 DE 19813114971 DE 3114971 A DE3114971 A DE 3114971A DE 3114971 A1 DE3114971 A1 DE 3114971A1
Authority
DE
Germany
Prior art keywords
source
semiconductor component
contact
region
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813114971
Other languages
English (en)
Inventor
Des Erfinders Auf Nennung Verzicht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Supertex LLC
Original Assignee
Supertex LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Supertex LLC filed Critical Supertex LLC
Publication of DE3114971A1 publication Critical patent/DE3114971A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • DMOS - Halbleiterbauelement
  • Die Erfindung betrifft allgemein Halbleiterbauelemente und bezieht sich insbesondere auf ein DNOS-Halbleiterbauelement.
  • Während bipolare Halbleiterbauelemente heute noch in Hochgeschwindigkeits-Schaltungen weit verbreitet sind und die Technologie weitgehend beherrschen, wenn hohe Leistungen erforderlich sind, und zwar in diskreten Schaltungen, sind kürzlich Entwicklungen betrieben worden, um MOS-Halbleiterbauelemente herzustellen, die in einer Vielfalt von Schaltungen für hohe Leistungen verwendbar sind. Ein Beispiel eines solchen Hochleistungs-MOS-Halbleiterbauelementes ist ein VMOS-Halbleiterbauelement, wie es in der US PS 4 145 703 beschrieben ist.
  • MOS-Halbleiterbauelemente haben Vorteile gegenüber bipolaren Halbleiterbauelementen, da sie mit Maåoritätsträgern arbeiten und folglich keine flinoritätsträger-Verzögerungszeiten aufweisen, welche ein Problem darstellen, wenn bei bipolaren Halbleiterbauelementen Hochgeschwindigkeits-Schaltvorgänge realisiert werden sollen. Da MOS-Halbleiterbauelemente spannungsgesteuerte Bauelemente sind und dadurch eingeschaltet oder ausgeschaltet werden können, daß an das Gate ein entsprechendes Potential oder eine Spannung angelegt wird, benötigen sie nur geringe Ströme zum Betrieb, da sie eine hohe Eingangsimpedanz aufweisen.
  • Ein Nachteil bekannter MOS-Halbleiterbauelemente besteht darin, daß davon ausgegangen wurde, daß sie mehr Halbleitermaterial (d.h.. Silizium) als bipolare Bauelemente benötigen.
  • Wegen der Kosten des Halbleitermaterials und dem Mangel an Halbleitermaterial aufgrund des großen Bedarfs der Industrie, besteht eine Notwendigkeit, Hochleistungs-NOS-Bauelemente zur Verfügung zu stellen, welche weniger Halbleitermaterial benötigen, für eine hohe Leistung geeignet sind und alle Vorteile von #OS-Halbleiterbauelementen aufweisen.
  • Das D#OS-Verfahren, welches kürzlich für Hochleistungs-NOS-Halbleiterbauelemente entwickelt wurde, benötigt gewöhnlich einen zweistufigen Diffusionsvorgang durch eine einzige Maskenöffnung, so daß dadurch Kanäle entstehen, die eine Länge von etwa einem Mikron aufweisen, wobei die Herstellung einfach und verhältnismäßig preiswert ist. Während Kanäle bei herkömmlichen MOS-Halbleiterbauelementen gewöhnlich eine genaue Steuerung des Kanals erfordern, ist bei DMOS-Kanälen die Steuerung wesentlich einfacher.
  • Bei einem bekannten Hochleistungs-D#OS-Bauelement wurde eine in einer geflossenen Schleife angeordnet#e, kontinuierliche Gate-Anordnung verwendet, welche zwei Kanäle überlappte, d.h. es wurden zwei getrennte Source-Bereiche verwendet, bei denen ein Kanal jedem Source-Bereich zugeordnet war. Der Drain-Bereich dieses bekannten DMOS-Halbleiterbauelementes war auf einem Oberflächenbereich des Substrats zwischen den zwei Oberflächen-Source-Bereichen angeordnet, und der Drain-Bereich erstreckte sich nach unten zu dem Unterseitenbereich der Bauelementenanordnung.
  • Deshalb mußte zur elektrischen Kontaktierung der Source-Bereich auf einander gegenüber angeordneten Seiten einer Polysilizium-Gate-Elektrode oder einer Elektrode von einem anderen Typ eine Technik angewandt werden, die als Heftverbindung zu bezeichnen ist. Diese Technik war einerseits konstruktiv nicht sehr zweckmäßig und führte andererseits zu einem erhöhten elektrischen Widerstand in den Source-Bereichen Deshalb besteht eine Notwendigkeit, eine Hochleistungs-D#OS-Halbleiteranordnung zu schaffen, welche Kontakte mit besonders geringem elektrischen Widerstand zu den Mehrfach-Source-Bereichen ermöglicht und auch zu der Gate-Elektrode, um den Wirkungsgrad und den Betrieb eines D#OS-Halbleiterbauelementes zu verbessern.
  • Der Erfindung liegt die A u f g a b e zugrunde, ein Hochleistungs-D#OS-Halbleiterbauelement zu schaffen, welches im Hinblick auf einen besonders guten Wirkungsgrad bei möglichst einfachem Aufbau einen außerordentlich geringen Widerstand bei den elektrischen Kontakten aufweist.
  • Gemäß der Erfindung soll auch ein DNOS-Halbleiterbauelement mit mehrfachen elektrischen Source-Kontakten geschaffen werden, bei welchem keine Notwendigkeit besteht, eine Heftverbindung dazu zu verwenden, einen elektrischen Kontakt mit getrennten Source-Bereichen herzustellen.
  • Weiterhin soll gemäß der Erfindung ein D#OS-Halbleiterbauelement geschaffen werden, bei welchem eine Mehrzahl von getrennten Source-Bereichen mit einem einzigen Kontakt verbunden werden können und bei welchem eine Mehrzahl von Gate-Elektroden mit einem einzigen Kontakt verbunden sein können.
  • Zur Lösung dieserAufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
  • Gemäß einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß ein Source-Kontakt vorgesehen ist, welcher einen ersten gemeinsamen Kont akt abschnitt und wenigstens einen ersten und einen zweiten vorspringenden, auf Abstand angeordneten Teil aufweist, der sich jeweils von dem ersten gemeinsamen Abschnitt aus erstreckt und den ersten bzw. zweiten Source-Bereich kontaktiert.
  • Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen: Fig. 1 einen Schnitt durch ein bekanntes D#OS-Halbleiter-Bauelement, welches eine Heftverbindung zwischen getrennten Source-Bereichen erfordert, Fig.lA in einer teilweise weggebrochenen Darstellung einen Grundriß eines Teils der in der Fig. 1 dargestellten Anordnung, wobei die Reftverbindung über den Gate-Elektrodenbereich veranschaulicht ist, welche dazu dient, die Source-Bereiche N+ und die Umgebungsbereiche zu kontaktieren, Big. 2 einen Grundriß eines D#OS-Bauelementes gemäß der Erfindung, bei welchem getrennte Gate-Elektrodenbereiche mit einer gemeinsamen Elektrode verbunden sind, die mit einem einzigen externen elektrischen Kontakt kontaktiert ist, wobei getrennte Source-Bereiche elektrisch gemeinsam mit einem gemeinsamen Elektrodenbereich verbunden sind, der durch einen einzigen externen Kontakt elektrisch kontaktiert ist, und Fig.28 und 2B eine teilweise im Schnitt dargestellte, vergrößerte Seitenansicht,welche verschiedene ohmige Kontakte mit den Bereichen N+ und P darstellt.
  • Die Fig. 1 veranschaulicht ein Doppel-Source-D#OS-Bauelement gemäß dem Stand der Technik. Ein erster und ein zweiter Bereich "P",die mit 4 bzw. 6 bezeichnet sind, werden durch Diffusion oder Implantation in ein Halbleiter-Substrat 2 vom Typ "N-" eingebracht. Getrennte Source-Bereiche 8 und 10 werden dann durch Ionenimplantation oder Diffusion in einen Bereich 4 bzw. 6 vom Typ "P" eingebracht, so daß Kanalbereiche 12 und 14 gebildet werden.
  • tber den Kanalbereichen 12 und 14 vom Typ P sind vorzugsweise ein dünner Gate-Isolator oder ein Oxidbereich 16 und ein dotierter Polysilizium- oder Metall-Gate-Elektrodenbereich 18 vorhanden. Die getrennten Source-Bereiche 8 und 10 vom Typ N+ (siehe Fig. 1 und die Bereiche 4 und 6 vom Typ P) werden kontaktiert, wie es durch den Leiter 20 veranschaulicht ist, in dem die oben erwähnte Technik der Heftverbindung um die Gate-Elektrode 18 und eine Oxidschicht 19 und einen Schutzisolator angewandt wird, welcher beispielsweise durch thermisches Oxidwachstum gebildet wird. Ein Drain-Metallkontakt 22 erscheint auf der gegenüberliegenden Seite des Substrats 2.
  • Das Bauelement nach der Fig. 2 vermeidet die Heftverbindung.
  • Gemäß der Darstellung in der Zeichnung werden eine Mehrzahl von getrennten Bereichen 26 ausgebildet, die beispielsweise als Source-Bereiche vom Typ N+ ausgebildet sein können und die innerhalb eines einzigen Halbleiterbereichs 24 vom Typ P angeordnet sind. Gemäß der Darstellung in der Fig. 2A ist der Source-Bereich Nf mit einem ohmigen Kontakt kontaktiert, der aus einem mit N+ dotierten Polysilizium besteht. Weiterhin ist ein ohmiger Metallkontakt (d.h. Aluminium) in elektrischem Kontakt mit dem Umgebungsbereich P dargestellt. Gemäß der Darstellung in der Fig. 2B ist der Source-Bereich Nf mit einem ohmigen Polysiliziumkontakt kontaktiert, der aus einem mit N+ dotierten Polysilizium besteht. Der Umgebungsbereich P ist gemäß der Darstellung mit einem ohmigen Kontakt kontaktiert, der aus einem mit P+ dotierten Polysilizium besteht. Eine dotierte Polysilizium-oder Metall-Gate-Anordnung 28, welche fingerähnliche Ansätze 30 aufweist, erstreckt sich über eine (nicht dargestellte) Oxid-oder Isolierschicht, die auf Kanalbereichen vom Typ P angeordnet ist (die auf Abschnitten des Bereichs 24 vom Typ P ausgebildet sind, welcher Paare von Source-Bereichen 26 vom Typ N+ trennt). In ähnlicher Weise hat ein Metallkontakt oder ein dotierter Polysilizium-Source-Kontakt 32 Finger oder Vorsprünge 34, welche dazu dienen, die Mehrzahl der Source-Bereiche 26 vom Typ N+ über (nicht dargestellte) Öffnungen in einer Oxidschicht oder Isolierschicht (die nicht dargestellt ist) elektrisch zu kontaktieren, wobei die Oxidschicht oder Isolierschicht (die nicht dargestellt ist) die Halbleiterfläche unter dem Kontakt 32 abdeckt. Auf diese Weise können die Gate-Bereiche einschließlich der Vorsprünge 30 der Gate-Elektrode 28 ebenso wie die Source-Elektrode, einschließlich der Vorsprünge 34 des Source-Kontaktes 32 jeweils durch einen getrennten einzelnen externen elektrischen Kontakt kontaktiert werden, so daß eine Verbindung mit dem verhältnismäßig großen gemeinsamen Verbindungsabschnitt entsteht, welcher dazu dient, jeden der Vorsprünge oder Ansätze mit jedem anderen elektrisch zu verbinden, und zwar in der Weise, daß ein hoher Widerstand und mechanische Verbindungsprobleme vermieden werden, wie sie bei der Heftverbindung auftreten.
  • Aus der Fig. 2 ist ersichtlich, daß sowohl die Source-Elektrode 32 als auch die Gate-Elektrode 28 gegebenenfalls auf im wesentlichen derselben Ebene hergestellt werden können, so daß dadurch die Notwendigkeit entfällt, daß entweder eine Metallisation oder dotierte elektrische Polysiliziumkontakte auf verschiedenen Ebenen hergestellt werden müssen, welche durch Schichten aus Isoliermaterial voneinander getrennt sind. Dadurch können die Kosten erheblich vermindert werden, welche damit verbunden sind, eine Metallisation in mehreren Ebenen durchzuführen oder dotierte Polysilizium-Elektrodenschichten in mehreren Ebenen anzuordnen, indem die Elektrodenstruktur gemäß Fig.2 für eine DMOS-Halbleiteranordnung verwendet wird, bei welcher eine einzige Schicht mit entsprechenden elektrischen Verbindungen verwendet wird.
  • Bei einigen Anwendungen (d.h. zur Verminderung einer parasitären Kapazität) kann es zweckmäßiger sein, die Gate-Elektrode 28 mit ihren Ansätzen 30 auf einer Metallisationsebene oder einer dotierten Polysiliziumebene zu haben und eine Isolationaschutzachicht (d.h. Siliziumdioxid) darüber anzuordnen, wobei die Metallelektrode oder die dotierte Polysilizium-Source-Elektrode 32 und ihre Vorsprünge 34 auf der Isolationsschutzschicht angeordnet sind, welche die Gate-Elektrode 28 und die Ansätze 3o abdeckt. Bei dieser Ausführungsform würden die unteren Abschnitte der Vorsprünge 34 der Source-Elektrode 32 mit den mit 26 bezeichneten Source-Bereichen N+ bzw.
  • mit den Körperbereichen 24 in Berührung stehen, und zwar durch Öffnungen hindurch, welche sich durch die beiden Isolierschichten hindurch erstrecken, welche oberhalb und unterhalb der Gate-Elektrode 28 mit ihren Ansätzen 30 angeordnet sind.
  • Gegebenenfalls können die Beitfähigkeitstypen der in der Fig.2 veranschaulichten Halbleiterbereiche umgekehrt werden, um ein DMOS-Bauelement zu schaffen, welches Source-Bereiche vom Typ P für die Bereiche 26 und einen Drain-Bereich vom Typ P- aufweist. In diesem Fall hätte der Bereich 24 eine Leitfähigkeit vom Typ N und wäre in einem Drain-Bereich mit einer Leitfähigkeit vom Typ P- angeordnet. Bei jedem Typ eines entsprechenden Bauelementes ist der (nicht dargestellte) Drain-Elektrodenkontakt derart ausgebildet, daß er auf der entgegengesetzten Seite des Oberflächenbereichs des Substrats angeordnet ist, wie es beispielsweise in der Fig.1 veranschaulicht ist. Bei einigen Anwendungsfällen kann es zweckmäßiger sein, einen Drain-Kontakt herzustellen, der einen niedrigen Widerstand aufweist oder stark durch Diffusion oder Ionenimplantation dotiert ist. Ein solcher Bereich (der nicht dargestellt ist) könnte auf der Oberseite des in der Fig.2 veranschaulichten DNOS-Halbleiterbauelementes angeordnet sein.Er wäre in dem Drain-Bereich angeordnet, welcher den in der Fig.2 veranschaulichten Bereich 24 umgibt.
  • Für den Fachmann sollte erkennbar sein, daß eine beliebige Anzahl von Ansätzen 30 verwendet werden könnte, um die Gate-Elektrode 28 zu bilden, und zwar mit einer entsprechenden, um eins erhöhten Anzahl von Vorsprüngen 34 für die Source-Elektrode 32.
  • Ein erheblicher Vorteil der in der Fig.2 veranschaulichten DMOS-Anordnung besteht darin, daß die getrennten Source-Bereiche 26 nach einem Verfahren hergestellt werden können, welches dafür sorgt, daß sie sich selbst ausrichten, nachdem zuvor die Gate-Elektrode 28 mit ihren Ansätzen 30 ausgebildet wurde (welche in diesem Ausführungsbeispiel anstatt aus Metall aus Polysilizium bestehen könnte). Bei dieser bevorzugten Ausführungsform werden die Ansätze 30 der Gate-Elektrode, welche auf einer (nicht dargestellten) Siliziumdioxidschicht angeordnet sind, dazu verwendet, die Ausbildung von selbst ausgerichteten, getrennten Source-Bereichen 26 in einer einzigen Diffusion oder lonenimplantation zu ermöglichen, um auf diese Weise die Bereiche 26 auszubilden und gleichzeitig die Ansätze 30 zu dotieren und den übrigen Bereich der Gate-Elektrode 28. Deshalb wird bei dieser Ausführungsform ein elektrischer Kontakt mit jedem der getrennten Source-Bereiche 26 erreicht, die auf entgegengesetzten Seiten jedes Gate-Ansatzes 30 liegen, indem die unten vorspringenden Bereiche der Vorsprünge 34 der Source-Elektrode 32 ausgenutzt werden (welche aufgebracht und ausgebildet wird, nachdem die Öffnungen in der Oxidschicht unter den Bereichen gebildet sind, in welchen die Endabschnitte der Vorsprünge 34 über den zuvor ausgebildeten getrennten Source-Bereichen 26 gebildet werden sollen). Die Source-Elektrode 32 mit ihren Vorsprüngen 34 wird dotiert, um einen geringen elektrischen Widerstand herbeizuführen.
  • Die Dotierung der Source-Elektrode 32 mit ihren Vorsprüngen 34 erzeugt einen höher dotierten Bereich in dem Halbleiterabschnitt jeden getrennten Source-Bereichs, der direkt darunter angeordnet ist, wo der unten vorspringende Abschnitt der Vorsprünge 34 die Halbleiterfläche durch die (nicht dargestellten) Öffnungen in der Isolierschicht kontaktiert, die unter der Source-Elektrode 32 angeordnet ins4, nachdem anschließend ein Heizvorgang abgeschlossen ist, und zwar auf Grund der effektiven Dotierquelle, welche durch die Source-Elektrode und die Vorsprünge 34 geliefert wird.
  • Gegebenenfalls kann eine Ionenimplantation verwendet werden, um die selbst ausgerichteten, getrennten Source-Bereiche 26 auszubilden, und zwar entweder durch Öffnungen hindurch, die auf gegenüberliegenden Seiten der Gate-Ansätze 30 ausgebildet sind, oder es wäre eine dünne Isolierschicht erforderlich, die auf gegenüberliegenden Seiten der Gate-Ansätze 30 verwendet wird, um die Ausbildung der getrennten Source-Bereiche 26 durch Ionenimplantation herbeizuführen.
  • Die Verwendung des oben beschriebenen Verfahrens der Selbstausrichtung bei der Herstellung eines D#0S-Halbleiterbauelementes nach der Fig.2 führt zu einer dichteren Packung als es bisher bei entsprechenden DM0S-Bauelementen möglich war.
  • Weiterhin kann ein gemäß der Erfindung hergestelltes Bauelement auch eine höhere Leistung verarbeiten, und zwar durch die wesentlich verbesserte, entsprechend ineinander geschachtelte Source-Gate-Elektrodenstruktur gemäß der Fig.2.
  • Die erfindungsgemäße Anordnung könnte auch derart abgewandelt sein, daß der gemeinsame Kontaktbereich der Gate-Elektrode auf einer dickeren Oxidschicht angeordnet wäre als die damit verbundenen Gate-Elektroden-Vorsprünge, die sich über die dünnen Gate-Oxidbereiche erstrecken würden, welche über den Kanälen angeordnet wären, die zwischen dem Source-Bereich und dem Körper-Bereich und dem Drain-Bereich ausgebildet sind. Während oben ein gemeinsamer Drain-Bereich mit getrennten Source-Bereichen beschrieben wurde, kann offenbar auch im Rahmen der Erfindung ein gemeinsamer Source-Bereich für den gemeinsamen Drain-Bereich verwendet werden,und in entsprechender Weise können getrennte Drain-Bereiche anstatt der getrennten Source-Bereiche vorgesehen werden. Es wird daher darauf hingewiesen, daß durch die Formulierung des Patentbegehrens die Definition der Drain-und Source-Bereiche derart gewählt ist, daß vom Patentbegehren Ausführungsformen umfaßt werden, bei denen die Drain-und die Source-Bereiche austauschbar sind. Vom Patentbegehren wird auch eine Ausführungsform umfaßt, bei welcher ein langgestreckter und verhältnismäßig breiter Metallkontakt sich entlang dem mittleren Abschnitt einer dotierten Polysilizium-Gate-Elektrode erstreckt, um den elektrischen Widerstand der dotierten Polysilizium-Gate-Elektrode zu vermindern.
  • Leerseite

Claims (10)

  1. Patentansprüche ly I)MOS-Halbleiterbauelement, bei welchem zumindest ein erster und ein zweiter getrennter Source-Bereich in einem ersten Oberflächenabschnitt eines Substrats vorgesehen sind und ein gemeinsamer Drain-Bereich zwischen den getrennten Source-Bereichen angeordnet ist und sich bis zu dem gegenüberliegenden Oberflächenbereich des Substrats erstreckt, mit einem Halbleitersubstrat, welches einen gemeinsamen Drain-Halbleiterbereich aufweist, mit wenigstens einem ersten und einem zweiten Bereich eines zweiten teitfähigkeitstyps, die in einem ersten Oberflächenabschnitt des Substrats angeordnet sind, mit wenigstens einem ersten und einem zweiten Source-Bereich des ersten teitfähigkeitstyps, die jeweils in dem ersten bzw. zweiten Bereich angeordnet sind, mit einem ersten und einem zweiten Kanal, der jeweils zwischen dem ersten und dem zweiten Source-Bereich und dem gemeinsamen Drain-Bereich angeordnet ist, und mit einer Gate-Anordnung, die auf dem ersten Oberflächenabschnitt angeordnet ist und sich über den ersten und den zweiten Kanal erstreckt, dadurch g e -k e n n z e i c h n e t, daß ein Source-Kontakt vorgesehen ist, welcher einen ersten gemeinsamen Kontaktabschnitt und wenigstens einen ersten und einen zweiten vorspringenden, auf Abstand angeordneten Teil aufweist, der sich jeweils von dem ersten gemeinsamen Abschnitt aus erstreckt und den ersten bzw. zweiten Source-Bereich kontaktiert.
  2. 2. DMOS-Halbleiterbauelement nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß ein zweiter gemeinsamer Kontaktabschnitt vorhanden ist und daß wenigstens ein Paar von auf Abstand angeordneten Ansätzen oder Vorsprüngen vorhanden sind, welche sich von dem zweiten gemeinsamen Abschnitt bei jedem der auf Abstand angeordneten Vorsprünge oder Ansätze des Paares erstrecken, wobei einer von dem ersten und dem zweiten Kanal überlappt wird.
  3. 3. DMOS-Halbleiterbauelement nach Anspruch 2, dadurch g e k e n n z e i c h n e t, daß das Paar von Ansätzen oder Vorsprüngen der Gate-Anordnung sich in Richtung auf den ersten und den zweiten, auf Abstand angeordneten Ansatz oder Vorsprung des Source-Eontaktes erstreckt.
  4. 4. DMOS-Halbleiterbauelement nach Anspruch 3, dadurch g e k e n n z e i c h n e t, daß das Paar von Vorsprüngen oder Ansätzen der Gate-Anordnung und der erste sowie der zweite auf Abstand angeordnete Ansatz oder Vorsprung des Source-Eontaktes eine ineinander verschachtelte Elektrodenanordnung bilden.
  5. 5. D#OS-Halbleiterbauelement nach Anspruch 4, dadurch g e k e n n z e i c h n e t, daß die verschachtelte Elektrodenanordnung auf im wesentlichen derselben Höhe angeordnet ist.
  6. 6. DMOS-Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß der Source-Kontakt und die Gate-Anordnung jeweils als dotierte Polysilizium-Elektroden ausgebildet sind.
  7. 7. DMOS-Halbleiterbauelement nach einem der Ansprüche 1,2,3,4,5 oder 6, dadurch g e k e n n z e i c h n e t, daß der Source-Kontakt und die Gate-Anordnung jeweils als Metallelektroden ausgebildet sind.
  8. 8. DMOS-Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß eine Siliziumdioridschicht unter dem Source-Kontakt und der Gate-Anordnung angeordnet ist, daß das Halbleitersubstrat ein Silizium-Xalbleitersubstrat ist und daß ein Drain-Kontakt in elektrischem Kontakt mit dem gemeinsamen Drain-Halbleiterbereich steht.
  9. 9. DMOS-Halbleiterbauelement nach einem der Ansprüche 1,2,3,4 oder 5, dadurch g e k e n n z e i c h n e t, daß der Source-Kontakt aus Metall gebildet ist und daß die Gate-Anordnung eine dotierte Polysiliziumelektrode ist.
  10. 10. DMOS-Halbleiterbauelement nach einem der Ansprüche 1,2,3,4 oder 5, dadurch g e k e n n z e i c h n e t, daß der Source-Kontakt eine dotierte Polysiliziumelektrode ist und daß die Gate-Anordnung aus Metall besteht.
DE19813114971 1980-04-14 1981-04-13 Dmos-halbleiterbauelement Withdrawn DE3114971A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13963780A 1980-04-14 1980-04-14

Publications (1)

Publication Number Publication Date
DE3114971A1 true DE3114971A1 (de) 1982-01-14

Family

ID=22487598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813114971 Withdrawn DE3114971A1 (de) 1980-04-14 1981-04-13 Dmos-halbleiterbauelement

Country Status (2)

Country Link
JP (1) JPS5735375A (de)
DE (1) DE3114971A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0114371A2 (de) * 1983-01-19 1984-08-01 Siemens Aktiengesellschaft MISFET mit Eingangsverstärker
US4985743A (en) * 1987-07-21 1991-01-15 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5428229A (en) * 1991-04-23 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Pressure contact type MOS semiconductor device and fabrication method of the same
GB2529297A (en) * 2014-06-24 2016-02-17 Gen Electric Cellular layout for semiconductor devices
US10192958B2 (en) 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148014U (ja) * 1984-09-01 1986-03-31 株式会社 栗田機械製作所 フイルタプレスの濾布吊棒位置検出装置
JPS61207071A (ja) * 1985-03-11 1986-09-13 Tdk Corp 半導体装置
JPH064171Y2 (ja) * 1987-05-01 1994-02-02 大同特殊鋼株式会社 ラジアントチユ−ブ
JPS63179407U (de) * 1987-05-08 1988-11-21

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0114371A2 (de) * 1983-01-19 1984-08-01 Siemens Aktiengesellschaft MISFET mit Eingangsverstärker
EP0114371A3 (en) * 1983-01-19 1986-03-12 Siemens Aktiengesellschaft Misfet with input amplifier
US4985743A (en) * 1987-07-21 1991-01-15 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5428229A (en) * 1991-04-23 1995-06-27 Mitsubishi Denki Kabushiki Kaisha Pressure contact type MOS semiconductor device and fabrication method of the same
GB2529297A (en) * 2014-06-24 2016-02-17 Gen Electric Cellular layout for semiconductor devices
GB2529297B (en) * 2014-06-24 2017-04-19 Gen Electric Cellular layout for semiconductor devices
US10192958B2 (en) 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices
US10199465B2 (en) 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices

Also Published As

Publication number Publication date
JPS5735375A (en) 1982-02-25

Similar Documents

Publication Publication Date Title
DE3816002C2 (de)
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE69225552T2 (de) Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
DE69224709T2 (de) Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE69329242T2 (de) Siliciumcarbid-leistungs-mosfet mit schwebendem feldring und schwebender feldplatte.
DE102004055640B4 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
EP0332822A1 (de) Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
DE10203164A1 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE3537004A1 (de) Vdmos-baustein
DE102004041622A1 (de) Halbleiterbauteil
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE10225860A1 (de) Halbleiterbauteil
DE2607203A1 (de) Kantenloser transistor
EP1027735B1 (de) Siliziumcarbid-junction-feldeffekttransistor
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee