DE102014110873B4 - Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung - Google Patents

Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung Download PDF

Info

Publication number
DE102014110873B4
DE102014110873B4 DE102014110873.6A DE102014110873A DE102014110873B4 DE 102014110873 B4 DE102014110873 B4 DE 102014110873B4 DE 102014110873 A DE102014110873 A DE 102014110873A DE 102014110873 B4 DE102014110873 B4 DE 102014110873B4
Authority
DE
Germany
Prior art keywords
substrate
chip
component
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014110873.6A
Other languages
English (en)
Other versions
DE102014110873A1 (de
Inventor
Martin Gruber
Andreas Munding
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014110873A1 publication Critical patent/DE102014110873A1/de
Application granted granted Critical
Publication of DE102014110873B4 publication Critical patent/DE102014110873B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterchip, der aufweist:
ein Substrat (152), das eine erste Seite (153) und eine zweite Seite (154) aufweist, wobei die zweite Seite (154) der ersten Seite (153) gegenüberliegt;
ein Halbleiterbauelement (158; 208), das auf der ersten Seite (153) des Substrats gebildet (152) ist und einen vertikalen Stromfluss zwischen der ersten Seite (153) und der zweiten Seite (154) des Substrats aufweist;
eine elektrisch isolierende Schicht (162), die auf einem Teil der zweiten Seite (154) des Substrats (152) gebildet ist;
ein passives Bauelement (160), das auf einem Teil der elektrisch isolierenden Schicht (162) auf der zweiten Seite (154) des Substrats (152) gebildet ist, wobei das passive Bauelement (160) von dem Halbleiterbauelement (158; 208) elektrisch isoliert ist,
einen Chipträger, der einen ersten Teil (174-3; 124-2) und einen zweiten Teil (174-1; 124-1) aufweist, wobei der erste Teil (174-3; 124-2) von dem zweiten Teil (174-1; 124-1) elektrisch isoliert ist,
eine erste Elektrode (172-2), die elektrisch an eine erste Platte (168; 118) des passiven Bauelements (160) gekoppelt ist, wobei die erste Elektrode (172-2) mechanisch an dem ersten Teil (174-3; 124-2) des Chipträgers befestigt ist
wobei der zweite Teil (174-1; 124-1) des Chipträgers über eine Struktur (180), die von dem passiven Bauelement (160) getrennt ist, an der zweiten Seite (154) des Substrats (152) befestigt ist.

Description

  • Diese Offenbarung betrifft allgemein Halbleiterbauelemente, und im Speziellen Halbleiterbauelemente, die mit passiven Bauelementen kombiniert sind und von diesen passiven Bauelementen elektrisch isoliert sind.
  • Ein elektrisches Bauelement umfasst typischerweise ein passives Bauelement, beispielsweise einen Kondensator oder eine Induktivität als Teil einer elektronischen Bauelementanordnung (engl.: electronic device package). Bei dem passiven Bauelement kann es sich um ein separates Bauelement handeln oder um ein Bauelement, das mit einem aktiven Bauelement auf einem Chip kombiniert ist. Herkömmliche Chips mit mehr als einem Bauelement sind oft auf vertikal unstrukturierte Bauelemente beschränkt und kommen oft in Anwendungen wie Hochfrequenzbauelementen und Logikbauelementen mit niedriger Leistung zum Einsatz.
  • Die JP 2005 032 763 A beschreibt eine Anordnung mit einem Halbleiterchip und einem auf dem Halbleiterchip angeordneten Kondensator, wobei der Halbleiterchip an einer dem Kondensator abgewandten Seite Kontakte aufweist, die an eine Leiterplatte angeschlossen sind. Der Kondensator weist an einer dem Halbleiterchip abgewandten Seite Kontakte auf, die über Drähte an die Leiterplatte angeschlossen sind.
  • Die US 2008/0001285 A1 beschreibt eine Anordnung mit einem Halbleiterchip, in dem eine Schaltung integriert ist, und passiven Elementen, die auf einer Dielektrikumsschicht auf dem Halbleiterchip realisiert sind. Über elektrische leitende Vias sind die passiven Elemente mit der integrierten Schaltung verbunden. Die elektrisch leitenden Vias sind außerdem an einen Träger angeschlossen, der den Halbleiterchip trägt und der an einer dem Halbleiterchip abgewandten Seite ballförmige Anschlusskontakte aufweist.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Halbleiterchip mit einem Halbleiterbauelement und einem passiven Bauelement zur Verfügung zu stellen, bei dem das Halbleiterbauelement und das passive Bauelement in platzsparender Weise einen Chipträger kontaktiert, und ein Verfahren zum Herstellen eines solchen Halbleiterchips zur Verfügung zu stellen. Diese Aufgabe wird durch einen Halbleiterchip nach Anspruch 1 und durch ein Verfahren nach Anspruch 10 gelöst.
  • Allgemein beschreibt diese Offenbarung Halbleiterbauelemente, die ein oder mehrere passive Bauelemente auf einer Rückseite eines Substrats aufweisen. So wird beispielsweise ein Halbleiterchip beschrieben, welcher ein Halbleiterbauelement und einen Kondensator aufweist, die derart auf einem einzelnen Substrat gebildet sind, dass das Halbleiterbauelement und der Kondensator elektrisch voneinander isoliert sind. So weist ein Halbleiterchip beispielsweise ein Halbleiterbauelement auf, das auf einer ersten Seite eines Substrats gebildet ist, und eine elektrisch isolierende Schicht, die auf mindestens einem Teil einer rückwärtigen zweiten Seite des Substrats gebildet ist. Der Halbleiterchip kann ein oder mehrere passive Bauelemente aufweisen, die auf der Rückseite des Substrats gebildet sind.
  • Die Einzelheiten zu einem oder mehreren Beispielen und Techniken dieser Offenbarung sind in den begleitenden Zeichnungen und der nachstehenden Beschreibung dargelegt. Andere Merkmale, Ziele und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Patentansprüchen ersichtlich.
    • 1 ist ein Blockdiagramm, das einen beispielhaften Halbleiterchip veranschaulicht, welcher ein passives Bauelement aufweist, das gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite des Chips ohne vertikalen Stromfluss gebildet ist.
    • 2A und 2B sind Blockdiagramme, die beispielhafte Kondensatoraufbauten auf der Rückseite eines Chips gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken veranschaulichen.
    • 3 ist ein Blockdiagramm, das einen beispielhaften Halbleiterchip veranschaulicht, welcher einen Kondensator aufweist, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf einer Rückseite ohne vertikalen Stromfluss gebildet ist.
    • 4 ist ein Blockdiagramm, das ein beispielhaftes Halbleiterbauelement veranschaulicht, das einen vertikalen Stromfluss und einen Kondensator, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf einer Rückseite gebildet ist, aufweist.
    • 5 ist ein Blockdiagramm, das ein beispielhaftes Halbleiterbauelement veranschaulicht, welches eine Leuchtdiode (Light Emitting Diode, LED) und einen Kondensator, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite des Halbleiterbauelements gebildet ist, aufweist.
    • 6 ist ein Blockdiagramm, das einen weiteren beispielhaften Halbleiterchip veranschaulicht, der einen Kondensator aufweist, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite eines Substrats gebildet ist, und welcher mit einer auf der Chiprückseite befindlichen Elektrode verbunden ist.
    • 7A und 7B sind Blockdiagramme, die beispielhafte Rückseiten von Halbleiterchips gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken veranschaulichen.
    • 8 ist ein Ablaufdiagramm, das ein beispielhaftes Verfahren für das Herstellen eines Halbleiterbauelements gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken veranschaulicht.
  • Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu.
  • Diese Offenbarung beschreibt einen einzelnen Halbleiterchip, der über ein oder mehrere aktive Bauelemente verfügt, und über ein oder mehrere passive Bauelemente, die derart auf einem Substrat gebildet sind, dass die aktiven Bauelemente und die passiven Bauelemente elektrisch voneinander isoliert sind, sofern sie nicht anders elektrisch verbunden sind. Ein aktives Bauelement kann auf mindestens einer Vorderseite eines Substrats gebildet sein, während ein passives Bauelement auf einer Rückseite des Substrats gebildet ist, die zumindest teilweise von dem aktiven Bauelement ungenutzt ist. Auf diese Weise können die Bauelemente in eine einzelne Chipanordnung (engl.: chip package) integriert sein, welches als Teil einer integrierten Schaltung verwendet werden kann. Die dieser Offenbarung beschriebenen Beispiele und Techniken erweitern ferner die Verwendung einer Chiprückseite auf aktive Bauelemente, die über vertikal strukturierte Metallschichten, dielektrische Schichten und Metallschichten verfügen.
  • Aktive Bauelemente können beispielsweise für Logikbauelemente, Halbleiterbauelemente, einschließlich Feldeffekttransistoren (FETs), Leuchtdioden (LEDs) oder andere elektronische Bauelemente ausgelegt sein. Bei einem aktiven Bauelement kann es sich um eine Komponente einer integrierten Schaltung eines elektrischen Bauelements handeln. Bei passiven Bauelementen kann es sich beispielsweise um Kondensatoren, Induktivitäten und Widerstände handeln. Ein passives Bauelement kann von dem aktiven Bauelement elektrisch isoliert sein (z. B. können die Massepotentiale des passiven Bauelements und des aktiven Bauelements unterschiedlich sein). Bei Halbleiterbauelementen, die auch Kondensatoren aufweisen, können die in dieser Offenbarung beschriebenen Aufbauten die Flächenkapazität der Kondensatoren erhöhen.
  • In dieser Offenbarung beschriebene beispielhafte Halbleiterchips ermöglichen einen direkten Zugang zu einer Elektrode auf der Chiprückseite. Der direkte Zugang zu der rückseitigen Elektrode ermöglicht eine Verbindung zu der Elektrode, ohne elektrische Einbindung des Substrats, an das die Elektrode angebracht ist. Der direkte Zugang zu der rückseitigen Elektrode verhindert, dass der Widerstand des Substrats in Reihe mit dem aktiven Bauelement liegt und reduziert somit parasitäre Widerstände.
  • Wie hier beschrieben, können aktive Bauelemente und passive Bauelemente in einem Montageschritt gebildet werden. Durch Integrieren von Kondensatoren, Induktivitäten oder Widerständen auf der Rückseite eines Chips mit einem aktiven Bauelement kann die Funktion eines Filters oder Puffers in dem Chip bereitgestellt werden, ohne zusätzliche Montageschritte hinzuzufügen. Ferner können gemäß dieser Offenbarung aufgebaute Halbleiterchips über eine höhere Leistung pro Volumen (z. B. Kilowatt/Kubikzentimeter (kW/cm3)) und eine höhere Leistung pro Gewicht (z. B. Kilowatt/Gramm (kW/g)) aufweisen als dies mit zwei getrennten Chips möglich wäre. Darüber hinaus können die in dieser Offenbarung beschriebenen Halbleiterbauelemente für Leistungsbauelemente verwendet werden.
  • Das Integrieren von zwei oder mehr Bauelementen in eine einzelne Chipanordnung senkt die Kosten, reduziert die Anzahl von Montageschritten und reduziert die Anzahl separater Chips, die für ein elektronisches Bauelement erforderlich sind. Durch Kombinieren eines passiven Bauelements auf der Rückseite eines Chips reduzieren sich die Kosten gegenüber nicht kombinierten Bauelementen, da das kombinierte Bauelement eine Rückseitenverarbeitung verwendet, was preiswerter ist als die teurere Vorderseitenverarbeitung. Da zwei oder mehr Bauelemente in einem einzelnen Chip integriert sind, müssen weniger Bauelemente hergestellt und montiert werden als dies der Fall wäre, wenn separate Bauelemente verwendet würden. Somit reduzieren sich die Kosten für Herstellung, Lagerung, Montage und sonstige Aspekte der Erstellung und Verwendung von Halbleiterbauelementen.
  • Des Weiteren können die in dieser Offenbarung beschriebenen Aufbauten passive Bauelemente auf der Rückseite eines Mikrochips mit einem vertikalen Stromaufbau kombinieren, beispielsweise einem vertikalen FET. Die aktiven Bauelemente können über vertikal aufgebaute Metallschichten, dielektrische Schichten und Metallschichten verfügen.
  • Zur Veranschaulichung werden die in dieser Offenbarung beschriebenen Halbleiterchips in Bezug auf einen Kondensator beschrieben, der das passive Bauelement bildet. Allerdings sind die in dieser Offenbarung beschriebenen Halbleiterchips nicht darauf beschränkt und können auf andere Arten von elektrischen Bauelementen erweitert werden. Des Weiteren sind die in dieser Offenbarung beschriebenen aktiven Bauelemente nicht auf Bauelemente wie FETs, LEDs, integrierte Schaltungsbauelemente beschränkt, und jede Art von aktiven Bauelementen, die auf der Vorderseite eines Substrats gebildet werden können oder die über einen vertikalen Substrataufbau verfügen, können verwendet werden.
  • 1 ist ein Blockdiagramm, das einen beispielhaften Chip veranschaulicht, welcher ein passives Bauelement 12 aufweist, das gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite des Chips 2 ohne vertikalen Stromfluss gebildet ist. Der Chip 2 weist ein Substrat 4 auf, das über eine Vorderseite 20 und über eine Rückseite 22 verfügt. Die hier verwendete Formulierung „Vorderseite eines Chips“ bezieht sich beispielsweise auf alles, was auf der Vorderseite 20 eines Substrats 4 gebildet worden ist, wobei dies direkt auf der Vorderseite 20 gebildet sein kann oder nicht. Die Vorderseite 20 kann auch als „aktive Oberfläche“ eines Chips 2 bezeichnet werden. Die Formulierung „Rückseite eines Chips“ bezieht sich beispielsweise auf alles, was auf der Rückseite 22 eines Substrats 4 gebildet worden ist, wobei dies direkt auf der Rückseite 22 gebildet sein kann oder nicht. Die hier verwendete Formulierung „vertikaler Stromfluss“ bezieht sich auf jegliche Ströme, die zwischen der Vorderseite 20 und der Rückseite 22 fließen, oder umgekehrt, und nicht notwendigerweise auf die Ausrichtung des Chips 2.
  • Der Chip 2 kann einen Halbleiterchip umfassen und kann ein aktives Bauelement 6 aufweisen, das auf der Vorderseite 20 des Substrats 4 gebildet ist. Beispiele für aktive Bauelemente 6 beinhalten jegliche Bauelemente, die keinen vertikalen Stromfluss aufweisen, beispielsweise Logikbauelemente und integrierte Schaltungsbauelemente. Beispiele für Substrate 4 beinhalten jegliche Materialien, auf welchen aktive Bauelemente 6 gebildet werden können, beispielsweise Silizium.
  • In dem Beispiel aus 1 weist der Chip 2 eine elektrisch isolierende Schicht 10 auf, die auf der Rückseite 22 des Substrats 4 gebildet ist. Die elektrisch isolierende Schicht 10 kann direkt auf der Rückseite 22 gebildet sein oder es kann zwischengeschaltete Schichten zwischen der elektrisch isolierenden Schicht 10 und der Rückseite 22 geben. Die elektrisch isolierende Schicht 10 fungiert als Isolationsbarriere zwischen dem aktiven Bauelement 6 und dem passiven Bauelement 12, so dass es keinen direkten Strompfad von dem aktiven Bauelement 6 zu dem passiven Bauelement 12 durch das Substrat 4 gibt. Auf diese Weise können das passive Bauelement 12 und das aktive Bauelement 6 unabhängig voneinander sein. Das passive Bauelement 12 ist von allem, was auf der Vorderseite 20 des Chips 2 gebildet ist, elektrisch isoliert.
  • Das passive Bauelement 12 kann auf mindestens einem Teil der elektrisch isolierenden Schicht 10 gebildet sein. Beispiele für ein passives Bauelement 12 beinhalten einen Kondensator, einen Widerstand und eine Induktivität. Das passive Bauelement 12 kann wie nachstehend ausführlich beschrieben auf einer oder mehreren Schichten gebildet sein. Das Integrieren eines passiven Bauelements 12 auf der Rückseite 22 eines Chips 2 reduziert die Kosten für die Herstellung und Montage von zwei separaten Bauelementen mit der Funktionalität des aktiven Bauelements 6 und des passiven Bauelements 12. Das Herstellen eines Chips 2 gemäß den hier beschriebenen Techniken führt zu einem kleineren, vielseitigeren, preiswerteren und kompakteren Chip als dies der Fall ist, wenn man mehrere separate Chips hat.
  • Der Chip 2 kann drei oder mehr separate Elektroden 14-1, 14-2 und 14-3 aufweisen (kollektiv als „Elektroden 14“ bezeichnet). Die Elektroden 14 sind elektrisch unabhängig voneinander. Elektrode 14-1 ist elektrisch an das passive Bauelement 12 gekoppelt. Elektrode 14-2 ist an einer elektrisch isolierenden Schicht 10 befestigt. In dem Beispiel aus 1 ist Elektrode 14-2 unabhängig von dem passiven Bauelement 12 und dem aktiven Bauelement 6, aber in anderen Bauspielen kann Elektrode 14-2 elektrisch an das eine oder das andere Bauelement gekoppelt sein. Elektrode 14-3 ist elektrisch an das aktive Bauelement 6 gekoppelt. In einigen Beispielen weist der Chip 2 mehr oder weniger Elektroden als in 1 veranschaulicht auf.
  • 1 veranschaulicht Chip 2 mit zwei Teilen eines Chipträgers, einem ersten Chipträgerteil 18-1 und einem zweiten Chipträgerteil 18-2 (kollektiv als „Chipträger 18“ bezeichnet). Der Chipträger 18 kann aus einem elektrisch leitfähigen Material gebildet sein, beispielsweise einem Metall. Der erste Chipträgerteil 18-1 ist an dem passiven Bauelement 12 und der Elektrode 14-1 befestigt oder sonstwie daran angebracht. Der zweite Chipträgerteil 18-2 ist an der Elektrode 14-2 befestigt oder sonstwie an dieser angebracht. In einigen Beispielen sind der erste Chipträgerteil 18-1 und der zweite Chipträgerteil 18-2 elektrisch voneinander isoliert. Das heißt, der erste Chipträgerteil 18-1 und der zweite Chipträgerteil 18-2 weisen ein unterschiedliches Potenzial auf. Der Chipträger 18 kann derart ausgelegt sein, dass er den Anschlusspunkten des passiven Bauelements 12, beispielsweise den Elektroden 14, entspricht. Somit erfolgt der elektrische Zugang zu dem passiven Bauelement 12 durch den Chipträger 18.
  • Das Bereitstellen von Spannung für das aktive Bauelement 6 kann auf verschiedene Art und Weise erfolgen. Als ein Beispiel kann eine externe Energiequelle elektrisch mit dem aktiven Bauelement 6 verbunden werden. In einem Beispiel kann das passive Bauelement 12 die Energie für das aktive Bauelement 6 bereitstellen. Als weiteres Beispiel kann es sich bei dem passiven Bauelement 12 um einen Kondensator handeln, der eine Spannung für das aktive Bauelement 6 bereitstellt, wenn er aufgeladen ist. In diesem Beispiel ist das passive Bauelement 12 über externe Verbindungen, beispielsweise durch Verdrahtung oder durch Spuren einer gedruckten Leiterplatte (Printed Circuit Board, PCB) zwischen den Elektroden 14-1 und 14-3, elektrisch mit dem aktiven Bauelement 6 verbunden.
  • Bei dem in 1 veranschaulichten Aufbau kann der Chip 2 zwei oder mehr Bauelemente 6 und 12 auf einem einzelnen Substrat 4 kombinieren. Der Chip 2 reduziert potenziell die Anzahl von separaten Bauelementen, die für ein elektronisches Bauelement erforderlich sind, und reduziert die Kosten gegenüber separaten Bauelementen hinsichtlich Fertigung, Lagerung und Montage. Des Weiteren stellt der Aufbau des Chips 2 einen direkten Zugang zu der rückseitigen Elektrode 14-1 bereit.
  • 2A und 2B sind Blockdiagramme, die beispielhafte Kondensatoren veranschaulichen, welche gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite eines Substrats gebildet sind. 2A veranschaulicht einen Chip 28 mit einem Kondensator 46, der einen auf einer Rückseite 34 eines Substrats 30 gebildeten planaren Aufbau aufweist. 2B veranschaulicht einen Chip 48 mit einem Kondensator 66, der einen auf einer Rückseite 54 eines Substrats 60 gebildeten Grabenaufbau aufweist. Die Chips 28 und 48 können dieselben oder ähnliche Merkmale aufweisen wie der Chip 2 aus 1. In einigen Beispielen weisen die Chips 28 und 48 andere Merkmale auf als der Chip 2 aus 1.
  • In 2A weist der Chip 28 ein Substrat 30 auf, welches über eine Vorderseite 32 und über eine Rückseite 34 verfügt, wobei die Vorderseite 32 gegenüber der Rückseite 34 ist. Bei dem Substrat 30 kann es sich um ein Siliziumsubstrat handeln, und das Substrat kann eine Stärke von annähernd 20 Mikrometern (µm) bis annähernd 700 µm aufweisen; aber auch andere Stärken sind möglich. Das Substrat 30 kann über ein oder mehrere aktive Bauelemente verfügen, die auf der Vorderseite 32 gebildet sind, beispielsweise FETs, LEDs oder andere integrierte Schaltungsbauelemente. Eine erste Isolationsschicht 36 ist auf mindestens einem Teil der Rückseite 34 des Substrats 32 gebildet. Bei der ersten Isolationsschicht 36 kann es sich um eine elektrisch isolierende Schicht handeln, so dass auf einer ersten Isolationsschicht 36 gebildete Bauelemente von auf der Vorderseite 32 gebildeten Bauelementen elektrisch unabhängig sind. Beispiele einer ersten Isolationsschicht 36 weisen eine Oxidschicht auf, beispielsweise ein beliebiges Material mit der chemischen Zusammensetzung von SiOx oder SiNx. Andere Beispiele einer ersten Isolationsschicht 36 weisen ein beliebiges isolierendes organisches Material oder Polymer auf. Die Isolationsschicht 36 kann mit einer Stärke gebildet sein, die geeignet ist, eine elektrische Isolierung zwischen Kondensator 46 und Substrat 30 für die jeweilige Anwendung bereitzustellen, für welche der Chip 28 verwendet werden soll. Beispielhafte Stärken der Isolationsschicht 36 weisen annähernd 50 Nanometer (nm) bis annähernd 2000 nm auf. In einigen Beispielen ist die Stärke der hier beschriebenen Schichten unter Umständen nicht über die gesamte Schicht einheitlich.
  • Der Kondensator 46 wird auf einer Isolationsschicht 34 gebildet und weist eine erste Metallschicht 38, eine dielektrische Schicht 40 und eine zweite Metallschicht 42 auf. Eine erste Metallschicht 38, welche als obere Kondensatorplatte 46 fungieren kann, ist auf einem ersten Teil einer Isolationsschicht 34 gebildet. Eine dielektrische Schicht 40 ist auf mindestens einem Teil der ersten Metallschicht 38 gebildet. Eine zweite Metallschicht 42 ist auf mindestens einem Teil der dielektrischen Schicht 40 gebildet. Die Schichten 38, 40 und 42 können beliebige Materialien und Stärken aufweisen, die sich für einen Kondensator eignen. So kann es sich beispielsweise bei der dielektrischen Schicht 40 um ein beliebiges dielektrisches Material handeln, einschließlich solcher Materialien mit einer relativ hohen dielektrischen Konstante (κ), beispielsweise dielektrische Materialien wie Siliziumnitrid (Si3N4), Aluminiumoxid (Al2O3), Yttriumoxid (Y2O3), Zirconiumdioxid (ZrO2), Hafniumoxid (HfO2), Lanthanoxid (La2O3), Tantalpentoxid (Ta2O5) und Titandioxid (TiO2). Die dielektrische Schicht 40 kann eine Stärke in einem Bereich von annähernd 1 nm bis 100 nm aufweisen.
  • Die erste Metallschicht 38 und die zweite Metallschicht 42 können aus einem beliebigen Metall oder einer Metalllegierung bestehen, die beispielsweise durch Sputtern, Abscheiden, chemisches Aufdampfen oder Galvanisieren aufgebracht wird. Solche Metalle können Aluminium (Al), Kupfer (Cu), Aluminiumkupfer (AlCu), Aluminiumsiliziumkupfer (AlSiCu), Titan (Ti), Wolfram (W), Titanwolfram (TiW) und Gold (Au) beinhalten. Die erste Metallschicht 38 und die zweite Metallschicht 42 können jeweils eine Stärke aufweisen, die in einem Bereich von annähernd 10 nm bis annähernd 1000 nm liegt. Ferner kann die Schicht 38, 40 und 42 horizontal gebildet sein.
  • Eine zweite Isolationsschicht 44 kann auf mindestens einem Teil der zweiten Metallschicht 42 gebildet sein. Die zweite Isolationsschicht 44 kann den Kondensator 46 elektrisch oder thermisch von einem Chipträger oder einem Leiterrahmen isolieren, an dem der Chip 28 angebracht ist. In einigen Beispielen ähnelt die zweite Isolationsschicht 44 der ersten Isolationsschicht 36 hinsichtlich Zusammensetzung und Aufbau.
  • Die Schichten 36, 38, 40, 42 und 44 können unter Verwendung von Aufdampftechniken wie Sputtern, physikalisches Aufdampfen (Physical Vapor Deposition, PVD), chemisches Aufdampfen (Chemical Vapor Deposition, CVD), elektrochemisches Abscheiden (Electrochemical Deposition, ECD), Molekularstrahl-Epitaxie (Molecular Beam Epitaxy, MBE), Atomlagenabscheidung (Atomic Layer Deposition, ALD) oder irgendeiner anderen Technik für das Konstruieren von Schichten bei der Fertigung von Halbleiterbauelementen gebildet sein.
  • 2B veranschaulicht einen beispielhaften Chip 48, der einen Kondensator 66 mit Grabenaufbau aufweist. Ähnlich wie der Chip 28 aus 2A weist der Chip 48 ein Substrat 50 auf, das über eine Vorderseite 52 und über eine der Vorderseite 52 gegenüberliegende Rückseite 54 verfügt. Der Chip 48 weist ferner eine erste Isolationsschicht 56 auf, die auf mindestens einem Teil der Rückseite 54 des Substrats 50 gebildet ist. Der Chip 48 weist einen Kondensator 66 auf, welcher eine erste Metallschicht 58 aufweist, die auf mindestens einem Teil der ersten Isolationsschicht 56 gebildet ist, eine dielektrische Schicht 60, die auf mindestens einem Teil der ersten Metallschicht 58 gebildet ist, und eine zweite Metallschicht 62, die auf mindestens einem Teil der dielektrischen Schicht 60 gebildet ist. Eine zweite Isolationsschicht 64 ist auf mindestens einem Teil der zweiten Metallschicht 62 gebildet worden. In einigen Beispielen ist es denkbar, dass der Kondensator 66 weitere Isolationsschichten 56 und 64 aufweist.
  • Die Zusammensetzungen der Schichten 56, 58, 60, 62 und 64 können identisch mit oder abweichend von den entsprechenden Schichten 36, 38, 40, 42 und 44 aus 2A sein. Allerdings haben die Schichten 54, 56, 58, 60, 62 und 64 einen Grabenaufbau. Ist alles andere gleich, erzielt der Kondensator 66, welcher über die in 2B gezeigte Grabenschicht verfügt, unter Umständen eine größere Flächenkapazität als ein Kondensator 46 mit dem in 2A gezeigten planaren Schichtaufbau.
  • Ein beispielhafter Prozess für das Erstellen eines Grabenschichtaufbau ist wie folgt: Zuerst werden unter Verwendung eines Grabenbildungsprozesses wie Lithographie, anisotropes Ätzen, Trockenätzen oder dergleichen Gräben in das Substrat 50 geätzt. Als nächstes werden die Gräben mit einer Oxidschicht gefüllt, um eine erste Isolationsschicht 56 zu bilden. Ein Teil der ersten Isolationsschicht 56 wird weggeätzt, um den Grabenaufbau beizubehalten. Dann werden die Schichten 58, 60 und 62 des Kondensators 66 unter Verwendung von Sputtertechniken annähernd konform gebildet, beispielsweise entlang einer Seitenwand einer ersten Isolationsschicht 56 innerhalb der Gräben. Abschließend wird eine zweite Isolationsschicht 64 aufgebracht, welche die Gräben auffüllen kann.
  • 2A und 2B veranschaulichen die Kondensatoren 46 und 66 mit einem Metall-Isolator-Metall-Aufbau (MIM). Allerdings können die Kondensatoren 46 und 66 in anderen Beispielen andere Aufbauten aufweisen, beispielsweise einen Poly-Isolator-Poly-Aufbau (PIP) oder einen Metall-Oxid-Silizium-Aufbau (MOS).
  • 3 ist ein Blockdiagramm, das einen beispielhaften Halbleiterchip 100 veranschaulicht, welcher einen Kondensator 110 aufweist, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf einer Rückseite 106 ohne vertikalen Stromfluss gebildet ist. 3 zeigt eine Querschnittsansicht des Chips 100. Der Chip 100 weist ein Substrat 102 auf, das über eine Vorderseite 104 und über eine der Vorderseite 104 gegenüberliegende Rückseite 106 verfügt. Beispiele für Substrate 102 beinhalten jegliche Materialien, auf welchen aktive Bauelemente 108 gebildet werden können, beispielsweise Silizium. Der Chip 100 weist ein aktives Bauelement 108 auf, das auf der Vorderseite 104 des Substrats 104 gebildet ist, und einen Kondensator 110, der auf der Rückseite 106 des Substrats 104 gebildet ist. Beispiele für aktive Bauelemente 108 beinhalten jegliche Bauelemente, die keinen vertikalen Stromfluss durch das Substrat 102 aufweisen, beispielsweise integrierte Schaltungsbauelemente.
  • In dem Beispiel aus 1 weist der Chip 100 eine Isolation-zu-Chip-Schicht 112 auf, die auf der Rückseite 106 des Substrats 102 gebildet ist. Die Isolation-zu-Chip-Schicht 112 ist eine elektrisch isolierende Schicht und kann direkt auf der Rückseite 106 gebildet sein, oder es kann zwischengeschaltete Schichten zwischen dieser elektrisch isolierenden Schicht und der Rückseite 106 geben. Die Isolation-zu-Chip-Schicht 112 fungiert als Isolationsbarriere zwischen dem aktiven Bauelement 108 und dem Kondensator 110, so dass es keinen direkten Strompfad von dem aktiven Bauelement 108 zu dem Kondensator 110 gibt. Auf diese Weise können der Kondensator 110 und das aktive Bauelement 108 unabhängig voneinander sein. Somit ist der Kondensator 110 von allem, was auf der Vorderseite 104 des Chips 102 gebildet ist, elektrisch isoliert.
  • Ein Kondensator 110 ist auf mindestens einem Teil der Rückseite 106 des Substrats 102 gebildet. Wie in 3 gezeigt, hat der Kondensator 110 einen planaren Stapelschichtaufbau, der mit dem in 2A gezeigten Aufbau vergleichbar ist. Allerdings kann der Kondensator in anderen Beispielen 110 einen anderen Aufbau haben, beispielsweise den in 2B gezeigten Grabenstapelaufbau. Eine erste Metallschicht 114 ist auf mindestens einem Teil der Isolation-zu-Chip-Schicht 112 gebildet. Eine dielektrische Schicht 116 ist auf mindestens einem Teil der ersten Metallschicht 114 gebildet. Eine zweite Metallschicht 118 ist auf mindestens einem Teil der dielektrischen Schicht 116 gebildet. Eine zweite Isolationsschicht 120 ist auf mindestens einem Teil der zweiten Metallschicht 118 gebildet.
  • Der Chip 100 kann vier separate Elektroden 122-1, 122-2, 122-3 und 122-4 aufweisen (kollektiv als „Elektroden 122“ bezeichnet). Einige der Elektroden 122 können elektrisch unabhängig voneinander sein. Die Elektroden 122-1 und 122-2 sind elektrisch an das aktive Bauelement 108 gekoppelt. Die Elektrode 122-3 ist auf mindestens einem Teil der ersten Metallschicht 114 gebildet und stellt eine elektrische Verbindung zu einer ersten Kondensatorplatte 110 (z. B. der oberen Kondensatorplatte) her. In gleicher Weise ist die Elektrode 122-4 auf mindestens einem Teil der zweiten Metallschicht 118 gebildet und stellt eine elektrische Verbindung zu einer zweiten Kondensatorplatte 110 (z. B. der unteren Kondensatorplatte) her. In dem Beispiel aus 3 sind die Elektroden 122-1 und 122-2 elektrisch unabhängig von dem Kondensator 110, und die Elektroden 122-3 und 122-4 sind elektrisch unabhängig von dem aktiven Bauelement 108. In anderen Beispielen weist der Chip 100 mehr oder weniger Elektroden als in 3 veranschaulicht auf. Ferner können die Elektroden 122 in anderen Beispielen an unterschiedliche Merkmale oder Schichten des Chips 100 gebondet und elektrisch gekoppelt sein.
  • [0043] 3 veranschaulicht einen Chip 124 mit zwei Chipträgerteilen, einem ersten Chipträgerteil 124-1 und einem zweiten Chipträgerteil 124-2 (kollektiv als „Chipträger“ 124 bezeichnet). Der erste Chipträgerteil 124-1 ist an der Elektrode befestigt oder sonstwie an dieser angebracht. Der zweite Chipträgerteil 124-2 ist an der Elektrode 122-4 befestigt oder sonstwie an dieser angebracht. Der erste Chipträgerteil 124-1 und der zweite Chipträgerteil 124-2 können elektrisch voneinander isoliert sein. Bei dem Chipträger 124 kann es sich um einen elektrischen Leiter handeln. Die elektrische Verbindung zu dem Kondensator 110 kann durch den ersten Chipträgerteil 124-1 und den zweiten Chipträgerteil 124-2 erfolgen. Ein solcher Aufbau ermöglicht einen schnellen und direkten Zugang zu dem Kondensator 110, welcher sich auf der Rückseite 106 des Chips 100 befindet. Die Verbindungen zu dem Chipträger 124 können beispielsweise durch leitfähige Klebstoff- oder Lötverbindungen hergestellt werden. In anderen Beispielen kommen andere Befestigungsmechanismen oder -techniken zum Einsatz. In anderen Beispielen ist ein Leiterrahmen an dem Kondensator 66 anstelle des Chipträgers 124 angebracht.
  • In anderen Beispielen, in denen es sich bei dem passiven Bauelement, beispielsweise dem passiven Bauelement 12 aus 1, um einen Widerstand oder eine Induktivität handelt, können einige der hier beschriebenen Elektroden elektrisch an ein erstes und ein zweites Ende des Widerstands bzw. der Induktivität gekoppelt sein.
  • 4 ist ein Blockdiagramm, das ein beispielhaftes Halbleiterbauelement 150 veranschaulicht, welches über einen vertikalen Stromfluss verfügt, und über einen Kondensator 160, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf einer Rückseite gebildet ist. 4 zeigt eine Querschnittsansicht der Halbleiterbauelements 150. Das Halbleiterbauelement 150 kann in Leistungsanwendungen verwendet werden, da es relativ große Ströme transportieren kann.
  • Das Halbleiterbauelement 150 weist ein Substrat 152 auf, das über eine erste Seite 153 und über eine der ersten Seite 153 gegenüberliegende zweite Seite 154 verfügt. Die erste Seite 153 und die zweite Seite 154 können auch als „Vorderseite“ bzw. „Rückseite“ bezeichnet werden. Beispiele für Substrate 152 beinhalten jegliche Materialien, auf welchen aktive Bauelemente 108 gebildet werden können, beispielsweise Silizium (Si) und Galliumnitrid (GaN).
  • Das Halbleiterbauelement 150 weist einen Feldeffekttransistor (FET) 158 auf, der auf der ersten Seite 154 des Substrats 152 gebildet ist. Der FET 158 ist ein aktives Bauelement des Halbleiterbauelements 150. Bei dem FET 158 kann es sich um einen beliebigen vertikalen Transistortyp handeln, beispielsweise um einen Metalloxid-Halbleiter-FET (Metal Oxide Semiconductor FET, MOSFET), einen Sperrschicht-FET (Junction FET, JFET) oder einen ionensensitiven FET (Ion-sensitive FET, ISFET). In anderen Beispielen handelt es sich bei dem FET 158 um einen anderen aktiven Bauelementetyp, beispielsweise eine Diode, einen bipolaren Sperrschichttransistor (Bipolar Junction Transistor, BJT), ein komplementäres CMOS-Bauelement (Complementary Metal Oxide Semiconductor, CMOS) oder dergleichen. Des Weiteren kann das Halbleiterbauelement 150 GaN-basierte Schaltbauelemente aufweisen.
  • Das aktive Bauelement 158 weist eine Source 157, ein Gate 159 und eine Drain 156 auf. Strom kann beispielsweise je nach Funktionalität und Typ des FETs 158 in beiden Richtungen zwischen der Source 157 und der Drain 156 fließen. Der FET 158 kann eine oder mehrere Schichten aufweisen und verschiedene nach Stand der Technik bekannte Aufbauten haben. Die Funktionalität des FET 158 befindet sich mehr auf der linken Seite des Halbleiterbauelements 150, da ein Kanal zwischen Source 157 und Drain 156 geöffnet ist, damit Strom fließen kann. Strom fließt typischerweise nicht zwischen der Source 157 und der Isolationsschicht 162. In diesen Beispielen ist der Bereich der Drain 156 groß genug, damit er sich nicht nachteilig auf die Leistung des Halbleiterbauelements 150 auswirkt.
  • Das Halbleiterbauelement 150 weist einen Kondensator 160 auf, der auf mindestens einem Teil der zweiten Seite 154 des Substrats 152 gebildet ist. Der Kondensator 160 weist eine Isolationsschicht 162 auf, die auf mindestens einem Teil der zweiten Seite 154 des Substrats 152 gebildet ist. Die Isolationsschicht 162 ist eine elektrisch isolierende Schicht und kann direkt auf der zweiten Seite 154 gebildet sein, oder es kann zwischengeschaltete Schichten zwischen dieser Isolationsschicht 162 und der zweiten Seite 154 geben. Die elektrisch isolierende Schicht 162 fungiert als eine Isolationsbarriere zwischen dem FET 158 und dem Kondensator 160, so dass es keinen direkten Strompfad zwischen dem FET 158 und dem Kondensator 160 gibt. Auf diese Weise können der Kondensator 160 und der FET 158 unabhängig voneinander sein. Somit ist der Kondensator 160 von allem, was auf der ersten Seite 153 des Substrats 152 gebildet ist, elektrisch isoliert. Während die linke Seite des Halbleiterbauelements 150 die Funktionalität des FET 158 aufweist, ist die rechte Seite des Halbleiterbauelements 150 aufgrund der Isolationsschicht 162 von dem Kondensator 160 elektrisch isoliert.
  • Wie in 4 gezeigt, hat der Kondensator 160 einen planaren Stapelschichtaufbau, der mit dem in 2A gezeigten Aufbau vergleichbar ist. Allerdings kann der Kondensator in anderen Beispielen 160 einen anderen Aufbau haben, beispielsweise den in 2B gezeigten Grabenstapelaufbau. Eine erste Metallschicht 164 ist auf mindestens einem Teil der Isolationsschicht 162 gebildet. Eine dielektrische Schicht 166 ist auf mindestens einem Teil der ersten Metallschicht 164 gebildet. Eine zweite Metallschicht 168 ist auf mindestens einem Teil der dielektrischen Schicht 166 gebildet. Eine zweite Isolationsschicht 170 ist auf mindestens einem Teil der zweiten Metallschicht 168 gebildet.
  • Zwei Elektroden 172-1 und 172-2 sind elektrisch an den Kondensator 160 gekoppelt. Die Elektrode 172-1 ist auf mindestens einem Teil der ersten Metallschicht 164 gebildet und stellt eine elektrische Verbindung zu einer ersten oder der oberen Kondensatorplatte 160 her. In gleicher Weise, ist die Elektrode 172-2 auf mindestens einem Teil der zweiten Metallschicht 168 gebildet und stellt eine elektrische Verbindung zu einer zweiten Kondensatorplatte 160 her. In dem Beispiel aus 4 sind die Elektroden 172-1 und 172-2 elektrisch unabhängig von der Source 157, der Drain 156 und dem Gate 159 des FET 158. In anderen Beispielen weist der Chip 150 mehr oder weniger Elektroden auf als in 4 veranschaulicht. Ferner können in anderen Beispielen die Elektroden 172-1 und 172-2 an unterschiedliche Merkmale oder Schichten des Halbleiterbauelements 150 gebondet und elektrisch gekoppelt sein.
  • Das Halbleiterbauelement 150 weist drei Chipträgerteile auf, einen ersten Teil 174-1, einen zweiten Teil 174-2 und einen dritten Teil 174-3 (kollektiv als „Chipträger 174“ bezeichnet). Der erste Chipträgerteil 174-1 ist an der Elektrodendrain 156 befestigt oder sonstwie an dieser angebracht. Allerdings kann der Aufbau 180 zwischen der Drain 156 und dem ersten Chipträgerteil 174-1 angeordnet sein. In einigen Beispielen ist der Aufbau 180 Teil der Drain 156. Der Aufbau 180 kann eine oder mehrere Schichten aufweisen, beispielsweise eine oder mehrere Oxidschichten, eine oder mehrere Metallschichten und andere Arten von Schichten.
  • Der zweite Chipträgerteil 174-2 ist an der Elektrode 172-2 befestigt oder sonstwie an dieser angebracht. Der dritte Chipträgerteil 174-3 ist an der Elektrode 172-2 befestigt oder sonstwie an dieser angebracht. Der erste Chipträgerteil 174-1 kann von dem zweiten Chipträgerteil 174-2 und dem dritten Chipträgerteil 174-3 elektrisch isoliert sein. Darüber hinaus können ein zweiter Chipträgerteil 174-2 und ein dritter Chipträgerteil 174-3 elektrisch voneinander isoliert sein. Bei dem Chipträger 174 kann es sich um einen elektrischen Leiter handeln. Die elektrische Verbindung zu dem Kondensator 110 kann durch einen zweiten Chipträgerteil 174-2 und einen dritten Chipträgerteil 174-3 hergestellt werden. Ein solcher Aufbau ermöglicht einen schnellen und direkten Zugang zu dem Kondensator 160, welcher sich auf der zweiten Seite 154 des Halbleiterbauelements 150 befindet. Die Verbindungen zu dem Chipträger 174 können beispielsweise durch leitfähige Klebstoff- oder Lötverbindungen hergestellt werden. In anderen Beispielen kommen andere Befestigungsmechanismen oder -techniken zum Einsatz.
  • 5 ist ein Blockdiagramm, das eine beispielhafte Leuchtdiode (Light Emitting Diode, LED) 208 und einen Kondensator 160 veranschaulicht, der gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken auf der Rückseite 154 eines Halbleiterbauelements 200 gebildet ist. 5 zeigt eine Querschnittsansicht des Halbleiterbauelements 200. Das Halbleiterbauelement 200 kann in Leistungsanwendungen verwendet werden, da es relativ große Ströme transportieren kann. Merkmale des Halbleiterbauelementes 200 mit derselben Nummerierung wie in 3 oder 4 haben eine ähnliche Zusammensetzung, einen ähnlichen Aufbau und eine ähnliche Funktionalität wie die entsprechenden in 3 und 4 beschriebenen Merkmale.
  • Die LED 208 ist auf der Vorderseite 153 des Substrats 152 gebildet. Die LED 208 weist eine Anode 210 und eine Kathode 212 auf. Strom kann zwischen der Anode 210 und der Kathode 212 fließen. Der Kondensator 160 ist auf der Rückseite 154 gebildet und weist ähnliche Merkmale auf wie der Kondensator 160 aus 3.
  • In einem Beispiel sind zwei oder mehr Halbleiterbauelemente 200 in Reihe geschaltet (z. B. in Ketten), um ein LED-Panel 208 zu erstellen. In einigen Anwendungen wird ein LED-Panel 208 unter Verwendung einer Gleichstromspannung (DC-Spannung) betrieben. Allerdings können die LEDs 208 auch mit Wechselstrom (AC) angesteuert werden. In Anwendungen, bei denen LEDs 208 unter Verwendung von AC betrieben werden, können Nulldurchgänge der AC-Spannung bewirken, dass die LEDs 208 flackern, was für das menschliche Auge erkennbar sein kann. Früher wurde, um dem entgegenzuwirken, so dass die LEDs nicht flackern, während sie mit einer AC-Spannung betrieben werden, unter Umständen ein Kondensator mit der Kette der LEDs 208 verbunden, bei dem es sich typischerweise um einen großen Ladebankkondensator handelte, der mit der Kette der LEDs 208 auf dem LED-Treiber verbunden war. Der Ladebankkondensator würde groß ausfallen und wäre unter Umständen zu groß für das gewünschte Mikrochip-Anordnung (engl.: microchip package). Ferner erfordert der Ladebankkondensator eine hohe Spannung, um eine Pufferkapazität für die gesamte LED-Kette bereitzustellen.
  • Im Gegensatz dazu kann, gemäß den in dieser Offenbarung beschriebenen Beispielen, jedes Substrat 152 mit LED 208 ferner einen Kondensator 160 aufweisen, der auf demselben Substrat 152 gebildet ist. Der Kondensator 160 stellt eine Pufferkapazität für die LED 208 (oder für eine andere LED in der LED-Kette 208) derart bereit, dass die LED 208 bei Nulldurchgängen der mit AC-Spannung angesteuerten LED 208 eingeschaltet bleibt. Der rückseitige Kondensator 160 bietet eine preiswertere und kleinere Lösung für das Bereitstellen von Pufferkapazität an die LED 208, um ein Flackern der LED zu verhindern. Von daher kann der Kondensator 160 als Glättungskondensator fungieren. In einigen Beispielen weist jede LED in der LED-Kette einen Kondensator auf, der auf der Rückseite des LED-Substrats gebildet ist. Des Weiteren kann die für jeden Kondensator 160 erforderliche Spannung zum Puffern der LED 208 geringer sein als die Spannung, die für einen einzelnen Ladebankkondensator erforderlich ist.
  • 6 ist ein Blockdiagramm, das einen weiteren beispielhaften Halbleiterchip 250 veranschaulicht, welcher einen Kondensator 160 aufweist, der auf der Rückseite 152 eines Substrats 152 gebildet ist, und welcher gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken mit einer auf der Chiprückseite befindlichen Elektrode 258 verbunden ist. Merkmale des Halbleiterbauelementes 250 mit derselben Nummerierung wie in 3 oder 4 haben eine ähnliche Zusammensetzung, einen ähnlichen Aufbau und eine ähnliche Funktionalität wie die entsprechenden in 3 und 4 beschriebenen Merkmale.
  • In dem Beispiel aus 6 weist der Halbleiterchip 250 einen FET 158 auf, der auf der Vorderseite 153 gebildet ist, während der Kondensator 160 auf der Rückseite 154 gebildet ist. Allerdings ist der Kondensator 160 in diesem Beispiel elektrisch mit der auf der Chiprückseite befindlichen Elektrode 258 verbunden. Wie gezeigt ist die Isolationsschicht 162 auf mindestens einem Teil der Rückseite 154 des Substrats 152 gebildet. Eine erste Metallschicht 252 ist auf mindestens einem Teil der Rückseite 154 und mindestens einem Teil der Isolationsschicht 162 gebildet. Somit kann die erste Metallschicht 252 direkt mit dem Substrat 152 verbunden sein. Der Teil der Rückseite 154, auf dem die Isolationsschicht 162 gebildet ist, kann von dem Teil der Rückseite 154, auf dem die erste Metallschicht 252 gebildet ist, abweichen.
  • Eine dielektrische Schicht 254 ist auf mindestens einem Teil der Isolationsschicht 162 und mindestens einem Teil der ersten Metallschicht 252 gebildet. Bei der ersten Metallschicht 252 kann es sich um eine Rückseitenmetallisierung (Back Side Metallisation, BSM) der Rückseite 154 des Substrats 152 handeln. Der Teil der Isolationsschicht 162, auf dem die dielektrische Schicht 254 gebildet ist, kann von dem Teil der Isolationsschicht 162, auf dem die erste Metallschicht 252 gebildet ist, abweichen. Die dielektrische Schicht 254 kann in einem oder mehreren Schritten aufgebracht werden. Eine zweite Metallschicht 260 kann auf mindestens einem Teil der dielektrischen Schicht 254 gebildet sein. Eine Isolation-zu-Chipträger-Schicht 264 ist auf mindestens einem Teil der zweiten Metallschicht 260 gebildet.
  • Eine Elektrode 256 ist auf mindestens einem Teil der zweiten Metallschicht 260 gebildet und stellt einen elektrischen Zugang zu der unteren Kondensatorplatte 160 bereit. Ein Aufbau 258, welcher als Elektrode fungieren kann, ist auf mindestens einem Teil der ersten Metallschicht 252 gebildet. Der Aufbau 258 verbindet die Drain 156 des FET 158 und die Kondensatorelektrode 252. Der Halbleiterchip 250 kann auch zusätzliche Bauelemente zu den in 6 veranschaulichten Bauelementen aufweisen.
  • 7A und 7B sind Blockdiagramme, die beispielhafte Rückseiten 300 und 350 von Halbleiterchips gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken veranschaulichen. 7A und 7B können rückwärtige Ansichten der in dieser Offenbarung beschriebenen Bauelemente zeigen, bevor Chipträger oder Leiterrahmen angebracht werden.
  • 7A veranschaulicht ein Ausführungsbeispiel der Rückseitenaufteilung für die Halbleiterbauelemente 150 aus 4. Das heißt, bei der Rückseite 300 aus 7A kann es sich um eine rückwärtige Ansicht für das Halbleiterbauelement 150 aus 4 handeln. Die unterschiedlichen Bereiche der verfügbaren Oberfläche der Rückseite 302 können durch Strukturieren der verfügbaren Oberfläche realisiert werden. 7A veranschaulicht die Rückseite 302 eines Chips. Bei der Rückseite 302 kann es sich um die Rückseite eines Substrats handeln, beispielsweise die Rückseite 154 des Substrats 152. Die Rückseite 302 stellt einen Bereich für eine Drain des Chips bereit, beispielsweise die Drain 156 des FET 158 aus 4.
  • Die Rückseite 300 zeigt ferner eine Elektrode 304. Bei der Elektrode 304 kann es sich um einen ersten Verbindungspunkt eines Kondensators handeln. So handelt es sich beispielsweise bei Elektrode 304 um Elektrode 172-1, die eine elektrische Verbindung zu der oberen Kondensatorplatte, der ersten Metallschicht 164 des Kondensators 160, bereitstellt. Die Größe und Form der Elektrode 304 können annähernd äquivalent zu einem Bereich des Kondensators 160 sein. Die Rückseite veranschaulicht ferner die Elektrode 306. Bei der Elektrode 306 kann es sich um einen zweiten Verbindungspunkt eines Kondensators handeln. So handelt es sich beispielsweise bei Elektrode 306 um Elektrode 172-2, die eine elektrische Verbindung zu der unteren Kondensatorplatte, der zweiten Metallschicht 168 des Kondensators 160, bereitstellt. In anderen Beispielen sind auch andere Regionen und Konfigurationen möglich.
  • 7B veranschaulicht ein Ausführungsbeispiel der Rückseitenaufteilung für die Halbleiterbauelemente 200 aus 5. Das heißt, bei der rückwärtigen Ansicht 320 aus 7B kann es sich um eine rückwärtige Ansicht für das Halbleiterbauelement 200 aus 5 handeln. 7A veranschaulicht die Rückseite 322 eines Chips. Bei der Rückseite 322 kann es sich um die Rückseite eines Substrats handeln, beispielsweise die Rückseite 154 des Substrats 152. Unterschiedliche Schichten oder Merkmale können auf der Rückseite 322 gebildet sein. So kann beispielsweise ein Kathodenbereich 324 eine oder mehrere Schichten aufweisen und auf der Rückseite 322 gebildet sein. Der Kathodenbereich 324 stellt einen Bereich für eine Kathode des Chips bereit, beispielsweise die Kathode 212 der LED 208 aus 5. Der Kathodenbereich 324 kann dem Aufbau 180 aus 5 entsprechen.
  • Die rückwärtige Ansicht 320 veranschaulicht ferner die Isolation-zu-Chipträger-Schicht 326. Die Isolation-zu-Chipträger-Schicht 326 kann der Isolationsschicht 120 aus 5 entsprechen. Die Größe und Form der Isolation-zu-Chipträger-Schicht 326 können annähernd äquivalent zu einem Bereich des Kondensators 160 sein. 7B veranschaulicht ferner eine Bereichsisolierung für die Chipträger-Schicht 326 (z. B. Schicht 120 aus 5), die nicht auf einer ersten Metallschicht 328 (z. B. der ersten Metallschicht 164 aus 5) gebildet ist.
  • Die rückwärtige Ansicht 320 veranschaulicht ferner zwei Elektroden, 330-1 und 330-2. Die Elektrode 330-1 kann elektrisch mit der ersten Metallschicht 328 verbunden sein und als erster Verbindungspunkt eines Kondensators fungieren. So ist beispielsweise die Elektrode 330-1 mit der ersten Metallschicht 164 aus 5 verbunden. Das heißt, die Elektrode 330-1 stellt eine elektrische Verbindung zu der oberen Kondensatorplatte, der ersten Metallschicht 164, des Kondensators 160 her. Darüber hinaus kann es sich bei der Elektrode 330-2 um einen zweiten Verbindungspunkt eines Kondensators handeln. So ist beispielsweise Elektrode 330-2 die Elektrode 172-2 in 5 und stellt eine elektrische Verbindung zu der unteren Kondensatorplatte, der zweiten Metallschicht 118, des Kondensators 160 her. In anderen Beispielen sind auch andere Regionen und Konfigurationen möglich.
  • 8 ist ein Ablaufdiagramm, das ein beispielhaftes Verfahren für das Herstellen eines Halbleiterbauelements gemäß einer oder mehrerer der in dieser Offenbarung beschriebenen Techniken veranschaulicht. Das beispielhafte Verfahren 400 kann eingesetzt werden, um die in dieser Offenbarung veranschaulichten Bauelemente und Techniken zu bilden.
  • Das Verfahren 400 beinhaltet das Herstellen eines Halbleiterbauelements auf einer ersten Seite eines Substrats (402). Die Vorderseitenverarbeitung kann verwendet werden, um das Halbleiterbauelement auf der ersten Seite des Substrats zu bilden. So kann beispielsweise die Vorderseitenverarbeitung verwendet werden, um das aktive Bauelement 6, das aktive Bauelement 108, den FET 158 und die LED 208 aus 1 bzw. 3-6 zu bilden.
  • Das Verfahren 400 beinhaltet ferner das Herstellen einer elektrisch isolierenden Schicht auf mindestens einem Teil einer zweiten Seite des Substrats, wobei die zweite Seite der ersten Seite (404) gegenüberliegt. So kann beispielsweise die elektrisch isolierende Schicht 10 aus 1 auf der Rückseite 22 des Substrats 4 gebildet werden. In einigen Beispielen kann der Rückseitenaufbau an dem Aufbau auf der Vorderseite ausgerichtet sein.
  • Zusätzlich beinhaltet das Verfahren 400 das Herstellen eines passiven Bauelements auf mindestens einem Teil der elektrisch isolierenden Schicht, wobei das passive Bauelement von dem Halbleiterbauelement (406) elektrisch isoliert ist. In einigen Beispielen handelt es sich bei der elektrisch isolierenden Schicht um eine Oxidschicht.
  • In einigen Beispielen beinhaltet das Verfahren 400 ferner das Anbringen eines oder mehrerer Chipträgerteile an dem passiven Bauelement derart, dass das passive Bauelement von dem Halbleiterbauelement elektrisch isoliert ist. In einigen Beispielen können ein oder mehrere Leiterrahmen an der Rückseite des Chips angebracht sein. Ein Leiterrahmen kann teilweise geätzt werden, bevor er an einer Chiprückseite, beispielsweise einer Isolation-zu-Chipträger-Schicht, angebracht wird. So kann beispielsweise eine Seite des Leiterrahmens in einen entsprechenden Spuraufbau geätzt werden, um elektrische Verbindungen zu dem Halbleiterbauelement herzustellen. Während des Fertigungsprozesses kann die andere Seite des Leiterrahmens wie gewünscht geätzt werden. Die Größe der Spuren kann von der Spannung der vorgesehenen Anwendung für den Chip abhängen.
  • In einigen Beispielen beinhaltet das Verfahren 400 ferner das Herstellen eines Kondensators auf der Rückseite des Chips. Das Verfahren 400 kann beispielsweise das Herstellen einer ersten Metallschicht auf mindestens einem Teil der elektrisch isolierenden Schicht beinhalten. Das Verfahren 400 kann ferner das Herstellen einer dielektrischen Schicht auf mindestens einem ersten Teil der ersten Metallschicht beinhalten sowie das Herstellen einer zweiten Metallschicht auf mindestens einem Teil der dielektrischen Schicht. Das Verfahren 400 kann außerdem das Herstellen einer Isolationsschicht beinhalten, die auf mindestens einem ersten Teil der zweiten Metallschicht gebildet wird.
  • In einigen Beispielen kann das Verfahren 400 ferner einen Schichtstapel über mindestens einem Teil eines zweiten Teils der zweiten Seite des Substrats beinhalten. Das Verfahren 400 kann außerdem das Herstellen einer ersten Elektrode auf mindestens einem zweiten Teil der ersten Metallschicht beinhalten sowie das Herstellen einer zweiten Elektrode auf einem zweiten Teil der zweiten Metallschicht. Ferner kann das Verfahren 400 das mechanische Koppeln eines ersten Teils eines Chipträgers an mindestens einen Teil des Schichtstapels beinhalten sowie das mechanische Koppeln eines zweiten Teils des Chipträgers an die erste Elektrode. Das Verfahren 400 kann außerdem das mechanische Koppeln eines dritten Teils des Chipträgers an mindestens einen Teil der Isolation-zu-Chipträger-Schicht und die zweite Elektrode beinhalten, wobei der erste, der zweite und der dritte Teil des Chipträgers elektrisch voneinander isoliert sind.
  • In einem anderen Beispiel beinhaltet das Verfahren 400 das Herstellen einer Metallschicht auf mindestens einem Teil der Oxidschicht und auf mindestens einem zweiten Teil der zweiten Seite des Substrats. Das Verfahren 400 kann das Herstellen eines Schichtstapels über mindestens einem zweiten Teil der Metallschicht beinhalten, wobei sich der zweite Teil der Metallschicht auf dem zweiten Teil der zweiten Seite des Substrats befindet.
  • In einigen Beispielen beinhaltet das Verfahren 400 das Erstellen eines Grabenschichtaufbaus. Zuerst können Gräben in das Substrat geätzt werden, beispielsweise das Substrat 50 aus 2B. Die Gräben können unter Verwendung eines Lithographie-Grabenbildungsprozesses wie anisotropes Ätzen, Trockenätzen oder dergleichen gebildet sein. Als nächstes werden die Gräben mit einer Oxidschicht gefüllt, um eine erste Isolationsschicht zu bilden, beispielsweise die erste Isolationsschicht 56. In einigen Regionen kann die Oxidschicht weiter geätzt sein, um direkte elektrische Verbindungen zu der Chiprückseite zu erstellen. Ein Teil der ersten Isolationsschicht 56 wird weggeätzt, um den Grabenaufbau beizubehalten. Dann werden die zusätzlichen Schichten konform auf die geätzte erste Isolationsschicht aufgebracht. So werden beispielsweise die Schichten 58, 60 und 62 des Kondensators 66 unter Verwendung von Sputtertechniken annähernd konform gebildet. Abschließend wird die zweite Isolationsschicht, beispielsweise eine zweite Isolationsschicht 64, auf der vorherigen Schicht aufgebracht, was unter Umständen die Gräben auffüllt.
  • Jede Verarbeitung auf der Rückseite des Substrats kann unter Verwendung von Vorderseiten-Verarbeitungstechniken erfolgen. So kann beispielsweise die Vorderseitenverarbeitung verwendet werden, um die elektrisch isolierende Schicht 10 aus 1 zu bilden. Das heißt, die Techniken der Offenbarung können Technologien und Werkzeuge nutzen, die beim Herstellen der Frontendenbauelemente verwendet werden, um die Rückseite eines Chips zu gestalten und einen Kondensator mit dem Aufbau auf der Rückseite zu produzieren.
  • Verschiedene Beispiele und Techniken sind beschrieben worden. Aspekte oder Merkmale von hier beschriebenen Beispielen können mit jedem anderen Aspekt oder Merkmal, die in einem anderen Beispiel beschrieben werden, kombiniert werden.

Claims (11)

  1. Halbleiterchip, der aufweist: ein Substrat (152), das eine erste Seite (153) und eine zweite Seite (154) aufweist, wobei die zweite Seite (154) der ersten Seite (153) gegenüberliegt; ein Halbleiterbauelement (158; 208), das auf der ersten Seite (153) des Substrats gebildet (152) ist und einen vertikalen Stromfluss zwischen der ersten Seite (153) und der zweiten Seite (154) des Substrats aufweist; eine elektrisch isolierende Schicht (162), die auf einem Teil der zweiten Seite (154) des Substrats (152) gebildet ist; ein passives Bauelement (160), das auf einem Teil der elektrisch isolierenden Schicht (162) auf der zweiten Seite (154) des Substrats (152) gebildet ist, wobei das passive Bauelement (160) von dem Halbleiterbauelement (158; 208) elektrisch isoliert ist, einen Chipträger, der einen ersten Teil (174-3; 124-2) und einen zweiten Teil (174-1; 124-1) aufweist, wobei der erste Teil (174-3; 124-2) von dem zweiten Teil (174-1; 124-1) elektrisch isoliert ist, eine erste Elektrode (172-2), die elektrisch an eine erste Platte (168; 118) des passiven Bauelements (160) gekoppelt ist, wobei die erste Elektrode (172-2) mechanisch an dem ersten Teil (174-3; 124-2) des Chipträgers befestigt ist wobei der zweite Teil (174-1; 124-1) des Chipträgers über eine Struktur (180), die von dem passiven Bauelement (160) getrennt ist, an der zweiten Seite (154) des Substrats (152) befestigt ist.
  2. Halbleiterchip nach Anspruch 1, bei dem das passive Bauelement ein Kondensatorbauelement ist.
  3. Halbleiterchip nach Anspruch 2, bei dem die elektrisch isolierende Schicht (162) eine Oxidschicht aufweist und bei dem das Kondensatorbauelement weiterhin aufweist: eine erste Metallschicht (164), die auf mindestens einem Teil der Oxidschicht (162) gebildet ist; eine dielektrische Schicht (166; 116), die auf mindestens einem Teil der ersten Metallschicht (164) gebildet ist; eine zweite Metallschicht (168; 118), die auf mindestens einem Teil der dielektrischen Schicht (166; 116) gebildet ist und die die erste Platte bildet; und eine Isolation-zu-Chipträger-Schicht (170; 120), die auf mindestens einem Teil der zweiten Metallschicht (168; 118) gebildet ist.
  4. Halbleiterchip nach Anspruch 3, wobei das Halbleiterbauelement ein Feldeffekttransistor ist.
  5. Halbleiterchip nach Anspruch 4, der weiterhin aufweist: einen dritten Teil (174-2) des Chipträgers, der mechanisch an eine zweite Elektrode (172-1) gekoppelt ist, wobei der erste, der zweite und der dritte Teil des Chipträgers elektrisch voneinander isoliert sind und wobei die zweite Elektrode (172-1) elektrisch an die erste Metallschicht (164) des Kondensatorbauelements (160) gekoppelt ist.
  6. Halbleiterchip nach einem der Ansprüche 1 bis 3, bei dem das Halbleiterbauelement eine Leuchtdiode (LED) (208) ist.
  7. Halbleiterchip nach einem der vorstehenden Ansprüche, bei dem das passive Bauelement eine Grabenstruktur besitzt.
  8. Halbleiterchip nach einem der vorstehenden Ansprüche, bei dem es sich bei dem Teil der elektrisch isolierenden Schicht um einen ersten Teil der elektrisch isolierenden Schicht handelt und bei dem es sich bei dem passiven Bauelement um ein erstes passives Bauelement handelt, wobei der Halbleiterchip weiterhin aufweist: ein zweites passives Bauelement, das auf wenigstens einem zweiten Teil der elektrisch isolierenden Schicht auf der zweiten Seite (154) des Substrats (152) gebildet ist, wobei das zweite passive Bauelement von dem Halbleiterbauelement und dem ersten passiven Bauelement elektrisch isoliert ist.
  9. Halbleiterchipanordnung nach einem der Ansprüche 1-3, bei dem das Halbleiterbauelement eine erste Leuchtdiode (Light Emitting Diode, LED) ist und bei dem die Halbleiterchipanordnung weiterhin aufweist: eine Anode der ersten LED, die auf der ersten Seite (153) oder auf der zweiten Seite (154) des Substrats (152) gebildet ist, wobei die Anode dazu ausgebildet ist, eine elektrische Verbindung zu einer Kathode einer zweiten LED herzustellen; und eine Kathode der ersten LED, die auf der gegenüberliegenden Seite des Substrats gebildet ist, auf der die Anode gebildet ist, wobei die Kathode dazu ausgebildet ist, eine elektrische Verbindung zu einer Anode einer dritten LED herzustellen.
  10. Verfahren zum Herstellen eines Halbleiterchips, das aufweist: Herstellen eines Halbleiterbauelements (158; 208) auf einer ersten Seite (153) eines Substrats (152), das einen vertikalen Stromfluss zwischen der ersten Seite (153) und einer der ersten Seite (153) gegenüberliegenden zweiten Seiten (154) des Substrats (152) aufweist; Herstellen einer elektrisch isolierenden Schicht (162) auf einem Teil der zweiten Seite (154) des Substrats (152); Herstellen eines passiven Bauelements (160) auf einem Teil der elektrisch isolierenden Schicht (162), wobei das passive Bauelement (160) von dem Halbleiterbauelement (158; 208) elektrisch isoliert ist, mechanisches Koppeln einer ersten Elektrode (172-2) an eine erste Platte (168; 118) des passiven Bauelements (160) und mechanisches Befestigen der ersten Elektrode (172-2) an einem ersten Teil (174-3; 124-2) eines Chipträgers; Befestigen eines zweiten Teils (174-1; 124-1) des Chipträgers über eine Struktur (180), die von dem passiven Bauelement getrennt ist, an der zweiten Seite (154) des Substrats (152), wobei der erste Teil (174-3; 124-2) des Chipträgers von dem zweiten Teil (174-1; 124-1) elektrisch isoliert ist.
  11. Verfahren nach Anspruch 10, bei dem die elektrisch isolierende Schicht (162) eine Oxidschicht aufweist, wobei das passive Bauelement (160) ein Kondensatorbauelement ist und wobei das Herstellen des Kondensatorbauelements (160) weiterhin umfasst: Herstellen einer ersten Metallschicht (164) auf wenigstens einem Teil der Oxidschicht (162); Herstellen einer dielektrischen Schicht (166; 116) auf wenigstens einem ersten Teil der ersten Metallschicht (164); Herstellen einer zweiten Metallschicht (168), die die erste Platte bildet, auf wenigstens einem Teil der dielektrischen Schicht (166; 116); und Herstellen einer Isolationsschicht (170; 120), die auf wenigstens einem ersten Teil der zweiten Metallschicht (168) gebildet ist.
DE102014110873.6A 2013-07-31 2014-07-31 Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung Active DE102014110873B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/955,587 2013-07-31
US13/955,587 US9123735B2 (en) 2013-07-31 2013-07-31 Semiconductor device with combined passive device on chip back side

Publications (2)

Publication Number Publication Date
DE102014110873A1 DE102014110873A1 (de) 2015-02-05
DE102014110873B4 true DE102014110873B4 (de) 2020-11-26

Family

ID=52342104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014110873.6A Active DE102014110873B4 (de) 2013-07-31 2014-07-31 Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung

Country Status (3)

Country Link
US (2) US9123735B2 (de)
CN (1) CN104347617B (de)
DE (1) DE102014110873B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123735B2 (en) 2013-07-31 2015-09-01 Infineon Technologies Austria Ag Semiconductor device with combined passive device on chip back side
TWI540739B (zh) * 2013-09-12 2016-07-01 璨圓光電股份有限公司 電容結構以及堆疊型電容結構
US10028284B2 (en) 2014-08-14 2018-07-17 Qualcomm Incorporated Systems and methods for improved communication efficiency in wireless networks
US9711552B2 (en) * 2014-08-19 2017-07-18 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having a silicon substrate, and fabrication methods for such modules
CN107871732A (zh) * 2016-09-23 2018-04-03 深圳市中兴微电子技术有限公司 封装结构
US9899372B1 (en) 2016-10-31 2018-02-20 International Business Machines Corporation Forming on-chip metal-insulator-semiconductor capacitor
CN110752207B (zh) * 2019-09-10 2021-04-30 福建省福联集成电路有限公司 一种背面电容结构及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
US20080001285A1 (en) * 2006-06-29 2008-01-03 Seung Taek Yang Semiconductor package having embedded passive elements and method for manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6373127B1 (en) 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
KR101131760B1 (ko) * 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
US7541265B2 (en) * 2005-01-10 2009-06-02 Endicott Interconnect Technologies, Inc. Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JP2007294848A (ja) * 2006-03-30 2007-11-08 Eudyna Devices Inc キャパシタおよび電子回路
US20080129143A1 (en) * 2006-12-05 2008-06-05 Honeywell International Inc. Trimming element and sensor on a single chip
US20090014832A1 (en) * 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value
US8698278B2 (en) * 2008-03-24 2014-04-15 Ngk Spark Plug Co., Ltd. Component-incorporating wiring board
JP5214652B2 (ja) 2010-03-10 2013-06-19 株式会社東芝 半導体装置
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8759947B2 (en) * 2012-03-27 2014-06-24 Globalfoundries Singapore Pte. Ltd. Back-side MOM/MIM devices
US9123735B2 (en) 2013-07-31 2015-09-01 Infineon Technologies Austria Ag Semiconductor device with combined passive device on chip back side

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
US20080001285A1 (en) * 2006-06-29 2008-01-03 Seung Taek Yang Semiconductor package having embedded passive elements and method for manufacturing the same

Also Published As

Publication number Publication date
CN104347617A (zh) 2015-02-11
US9123735B2 (en) 2015-09-01
US20150311149A1 (en) 2015-10-29
DE102014110873A1 (de) 2015-02-05
US20150034995A1 (en) 2015-02-05
CN104347617B (zh) 2017-12-15
US9524932B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
DE102014110873B4 (de) Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE19522364C1 (de) Halbleiter-Bauelement
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102012213407A1 (de) Halbleiteranordnung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE102014111279A1 (de) Halbleiterchip mit integrierten Serienwiderständen
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE112020006801T5 (de) Metall-isolator-metall (mim) kondensator
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102015208150A1 (de) Verfahren zum Herstellen einer elektronischen Schaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
WO2013186035A1 (de) Optoelektronischer halbleiterchip
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102017127089B4 (de) Multi-Die-Gehäuse und Leistungswandler
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE102022109792A1 (de) Leistungshalbleitermodul
DE102017109515A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative