DE112020006801T5 - Metall-isolator-metall (mim) kondensator - Google Patents

Metall-isolator-metall (mim) kondensator Download PDF

Info

Publication number
DE112020006801T5
DE112020006801T5 DE112020006801.3T DE112020006801T DE112020006801T5 DE 112020006801 T5 DE112020006801 T5 DE 112020006801T5 DE 112020006801 T DE112020006801 T DE 112020006801T DE 112020006801 T5 DE112020006801 T5 DE 112020006801T5
Authority
DE
Germany
Prior art keywords
copper
plate
mim capacitor
capacitor device
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112020006801.3T
Other languages
English (en)
Other versions
DE112020006801B4 (de
Inventor
Yaojian Leng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112020006801T5 publication Critical patent/DE112020006801T5/de
Application granted granted Critical
Publication of DE112020006801B4 publication Critical patent/DE112020006801B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05086—Structure of the additional element
    • H01L2224/05087—Structure of the additional element being a via with at least a lining layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05096—Uniform arrangement, i.e. array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zum Ausbilden eines Metall-Isolator-Metall- (MIM-) Kondensators mit oberen und unteren Kupferplatten kann mit einer Kupferverbindungsschicht (z. B. Cu-MTOP) beginnen, die eine Kupferstruktur aufweist, die die untere Kondensatorplatte definiert. Ein Passivierungsbereich wird über der Bodenplatte ausgebildet, und eine breite Öffnung der oberen Platte wird in den Passivierungsbereich geätzt, um die Bodenplatte freizulegen. Eine dielektrische Schicht wird in die Öffnung der oberen Platte und auf die freigelegte untere Platte aufgebracht. Dann werden schmale Durchkontaktierungsöffnungen in den Passivierungsbereich geätzt. Die breite obere Plattenöffnung und schmale Durchkontaktierungsöffnung(en) werden gleichzeitig mit Kupfer gefüllt, um eine obere Kupferplatte und Kupferdurchkontaktierungen in Kontakt mit der unteren Platte zu definieren. Auf der oberen Kupferplatte wird ein erstes Aluminium-Bondpad ausgebildet, und ein zweites Aluminium-Bondpad wird in Kontakt mit der/den Kupfer-Durchkontaktierung(en) ausgebildet, um eine leitende Kopplung mit der unteren Platte bereitzustellen.

Description

  • Die vorliegende Offenbarung bezieht sich auf Metall-Isolator-Metall- (MIM-) Kondensatoren und insbesondere auf einen MIM-Kondensator mit einer oberen und einer unteren Platte aus Kupfer.
  • Ein Metall-Isolator-Metall- (MIM) Kondensator ist ein Kondensator, der aus einer oberen Metallplatte, einer unteren Metallplatte und einem zwischen den beiden Metallplatten angeordneten Isolator (Dielektrikum) aufgebaut ist.
  • MIM-Kondensatoren sind wichtige Komponenten in vielen elektrischen Schaltungen, beispielsweise vielen analogen, Mixed-Signal- und Hochfrequenz-Komplementär-Metalloxid-Halbleiter- (HF CMOS) Schaltungen. MIM-Kondensatoren bieten aufgrund des geringeren Widerstands, der besseren Anpassung und/oder des besseren Signal-Rausch-Verhältnisses in der Regel eine bessere Leistung als Alternativen wie POP-Kondensatoren (Poly-Oxid-Poly) und MOM-Kondensatoren (Metal-Oxide-Metal Lateral Flux).
  • MIM-Kondensatoren werden typischerweise direkt unter der oberen Metallschicht aufgebaut, beispielsweise durch Verwenden der vorhandenen Top-1-Metallschicht als Bodenplatte; Konstruieren einer oberen Platte, typischerweise unter Verwendung eines anderen Metalls (z. B. Ti/TiN, Ta/TaN, W) oder manchmal unter Verwendung des gleichen Metalls wie das Top-1-Metall; und Verbinden einer darüber liegenden Top-Metal-Schicht mit den oberen und unteren Platten des Kondensators durch entsprechende Durchkontaktierungen. Die obere Platte weist typischerweise einen höheren Widerstand auf als die untere Platte, z. B. weil die obere Platte durch Dickenbeschränkungen und/oder das gewählte Material zur Integration in die relevante IC-Struktur begrenzt sein kann, wodurch die Leistung herkömmlicher MIM-Kondensatoren begrenzt wird.
  • 1A und 1B zeigen zwei Beispiele herkömmlicher MIM-Kondensatorstrukturen. 1A zeigt einen herkömmlichen MIM-Kondensator 100A, der auf einer Aluminiumverbindung aufgebaut ist. Der MIM-Kondensator 100A weist eine Isolatorschicht 112A auf, die zwischen einer unteren Aluminiumplatte 114A (Top-1-Metallschicht) und einer oberen Metallplatte 116A (z. B. Ti, TiN oder Al) ausgebildet ist. Die untere Al-Platte 114A und die obere Metallplatte 116A sind jeweils mit einem entsprechenden Kontakt 120A und 122A (ausgebildet in der oberen Metallschicht) durch eine oder mehrere Durchkontaktierungen 124A und 126A verbunden, die z. B. jeweils durch Füllen einer Durchkontaktierungsöffnung mit Wolfram (W) oder einem anderen geeigneten Metall ausgebildet sind. Die Isolatorschicht 112A kann beispielsweise eine SiN-Schicht mit einer Dicke von etwa 500 Ä sein.
  • 1B zeigt einen weiteren herkömmlichen MIM-Kondensator 100B, der auf einer Kupfer-(Cu-) Verbindung aufgebaut ist. Der MIM-Kondensator 100B weist eine Isolatorschicht 112B auf, die zwischen einer Cu-Bodenplatte 114B (Top-1-Metallschicht) und einer oberen Metallplatte 116B (z. B. Ta, TaN oder TiN) ausgebildet ist. Die untere Cu-Platte 114B und die obere Metallplatte 116B sind jeweils mit einem jeweiligen Kontakt 120B und 122B (obere Metallschicht) durch eine oder mehrere Durchkontaktierungen 124B und 126B verbunden, z. B. jeweils ausgebildet durch Füllen einer Durchkontaktierungsöffnung mit Wolfram oder einem anderen geeigneten Metall. Wie bei dem auf einer Al-Verbindung aufgebauten Kondensator 100A kann die Isolatorschicht 112B des auf einer Cu-Verbindung aufgebauten Kondensators 10B eine SiN-Schicht mit einer Dicke von beispielsweise etwa 500 Ä sein. Die Schicht 112B wirkt auch als dielektrische Diffusionsbarriere für das Kupfer der Bodenplatte 114B.
  • Wie hierin verwendet, bezieht sich eine „Durchgangskontaktierung“ auf eine leitende Durchgangskontaktierung, die durch Verstopfen oder anderweitiges Abscheiden eines leitenden Materials (z. B. Wolfram) in einer Durchkontaktierungsöffnung (oder einem „Durchgangsloch“) mit einem kleinen Durchmesser oder einer kleinen Breite ausgebildet wird, z.B. Breite unter 1 µm und somit mit einem relativ großen Widerstand, z. B. einem Widerstand von zumindest 1 Ohm pro Durchgangskontaktierung. Herkömmliche Durchkontaktierungen (z. B. Durchkontaktierungen 124A, 126A, 124B und/oder 126B, die in 1A und 1B gezeigt sind) weisen beispielsweise typischerweise einen kleinen Durchmesser im Bereich von 0,1 µm bis 0,5 µm auf und können einen Widerstand von etwa 10 Ohm je Durchkontaktierung aufweisen, zum Beispiel, insbesondere für Durchkontaktierungen, die aus Wolfram oder einem anderen hochohmigen Material ausgebildet sind. Daher weisen herkömmliche MIM-Kondensatoren häufig mehrere Durchkontaktierungen auf (z. B. mehrere Durchkontaktierungen zwischen der oberen Platte und dem Kontakt der oberen Platte und/oder mehrere Durchkontaktierungen zwischen der unteren Platte und dem Kontakt der unteren Platte), um den Gesamtwiderstand zu verringern. Wie hierin verwendet, bezieht sich eine „Durchgangsverbindung“ im Zusammenhang mit einem MIM-Kondensator auf eine Durchgangskontaktierung, die sich von einer Kondensatorplatte (obere Platte oder untere Platte) zu einem darüber liegenden leitfähigen Kontakt erstreckt.
  • Außerdem sind MIM-Kondensatoren typischerweise teuer in der Herstellung, z. B. im Vergleich zu anderen bestimmten Arten von Kondensatoren. Zum Beispiel erfordern MIM-Kondensatoren typischerweise zusätzliche Maskenschichten und viele zusätzliche Prozessschritte im Vergleich zu POP- (Poly-Oxid-Poly) Kondensatoren und MOM- (Metal-Oxide-Metal Lateral Flux) Kondensatoren.
  • Aus der Japanischen Patentanmeldung JP2008147300 ist eine Halbleitervorrichtung und Herstellungsverfahren derselben bekannt. Aus der US Patentanmeldung US2006/0189069 ist eine Struktur und Verfahren zum Integrieren von MIM Kondensatoren in „back end of line“ (BEOL) Metallisierungsschichten bekannt.
  • Es besteht ein Bedarf an MIM-Kondensatoren, die kostengünstiger und mit verbesserter Leistung hergestellt werden können. Diese und andere Aufgaben werden durch die unabhängigen Ansprüche gelöst. Weiterbildungen sind Kennzeichen der Unteransprüche.
  • In integrierten Schaltungsstrukturen, die Kupferverbindungen verwenden, enden die Kupferverbindungen typischerweise an Aluminium-Bondpads, um mit Bestandsgehäusen vollständig kompatibel zu sein. Die Aluminiumbondpads sind typischerweise mit einer darunterliegenden oberen Metallschicht (Cu-MTOP-Schicht) durch Wolfram-Durchkontaktierungen verbunden, die sich vertikal durch eine Passivierungsschicht erstrecken, die über den Durchkontaktierungen der Cu-MTOP-Schicht ausgebildet ist. 2 ist eine Querschnittsansicht, die diese herkömmliche Struktur zeigt, wobei eine Passivierungsschicht 250 über einer Cu-MTOP-Schicht 252 ausgebildet ist, Wolfram-Durchkontaktierungen 254 in geätzten Öffnungen in der Passivierungsschicht 250 ausgebildet sind und Al-Bondpads 256 auf den Durchgängen 254 ausgebildet sind.
  • Bestimmte bekannte Metall-Isolator-Metall- (MIM-) Kondensatoren verwenden Wolfram-Durchgangslöcher, um die obere Platte und/oder die untere Platte des Kondensators mit einem jeweiligen Bondpad oder einem anderen leitfähigen Kontakt zu verbinden. Im Gegensatz dazu können Ausführungsformen der vorliegenden Erfindung die Wolfram-Durchkontaktierungen durch Kupfer-Durchkontaktierungen im Zusammenhang mit einer Damascene-Kupfertechnik ersetzen, bei der die Kupfer-Durchkontaktierungen (die verwendet werden, um eine untere Kupferplatte mit einem Bondpad zu verbinden) gleichzeitig mit einer breiten Kupferoberplatte ausgebildet werden.
  • Einige Ausführungsformen der vorliegenden Erfindung stellen einen MIM-Kondensator bereit, der in einer integrierten Schaltungsstruktur ausgebildet ist, wobei der MIM-Kondensator eine breite obere Platte und schmale Kontaktlöcher zum Kontaktieren einer darunter liegenden unteren Kondensatorplatte aufweist. Der/die Durchgangskontakt(e) der breiten oberen Platte und der schmalen unteren Platte kann/können gleichzeitig durch Abscheiden von Kupfer in einer breiten Öffnung der oberen Platte (auch als „Wannenöffnung“ bezeichnet) und einer oder mehreren schmalen Durchgangskontaktöffnungen ausgebildet werden, z.B. durch einzelne Damaszener-Kupferabscheidung. Kupfer kann verwendet werden, um gleichzeitig sowohl die wannenartige obere Plattenöffnung als auch schmale Kontaktdurchgangsöffnungen gemäß einem Bottom-Up-Fill- oder „Super-Fill“-Prozess zu füllen. Im Gegensatz dazu füllt die Wolframabscheidung eine Öffnung auf formangeglichene Weise und ist im Allgemeinen nicht geeignet, um gleichzeitig sowohl eine breite oder wannenförmige Öffnung als auch viel schmalere Durchkontaktierungsöffnungen zu füllen, wie unten ausführlicher unter Bezugnahme auf die 3A - 3C erörtert wird. Somit wird die einzelne Damascene-Kupferabscheidung verwendet, um sowohl die wannenartige Öffnung der oberen Platte zu füllen, und schmale Durchgangskontaktöffnungen gemäß Ausführungsformen der vorliegenden Erfindung können dadurch die Wolframdurchkontaktierungen ersetzen, die in bestimmten bekannten MIM-Kondensatoren verwendet werden.
  • In einem Aspekt der Erfindung weist eine MIM-Kondensatorvorrichtung eine durch einen Teil einer Kupferverbindungsschicht definierte untere Kupferplatte auf, eine über der unteren Kupferplatte ausgebildete Kondensatordielektrikumsschicht, eine über der Kondensatordielektrikumsschicht ausgebildete Kupferoberplatte, ein Oberseitenplatten-Bondpad, das direkt auf der oberen Kupferplatte ausgebildet ist, und ein Bodenplatten-Bondpad, das durch zumindest eine Kupfer-Durchkontaktierung leitend mit dem Bodenplatten-Bondpad gekoppelt ist. Die Bondpads können aus Aluminium oder einem anderen geeigneten Material ausgebildet sein.
  • In einigen Ausführungsformen ist in einer horizontalen Ebene, die sich durch die MIM-Kondensatorvorrichtung erstreckt, eine laterale Breite der oberen Kupferplatte größer als 1 µm, und eine laterale Breite jeder Kupferdurchkontaktierung ist kleiner als 1 µm. In einigen Ausführungsformen ist eine laterale Breite der oberen Kupferplatte größer als 2 µm und eine laterale Breite jeder Kupferdurchkontaktierung ist kleiner als 1 µm. In einigen Ausführungsformen liegt eine laterale Breite der oberen Kupferplatte im Bereich von 1-5 µm, und eine laterale Breite jeder Kupferdurchkontaktierung beträgt weniger als 1 µm. In einigen Ausführungsformen liegt eine laterale Breite der oberen Kupferplatte im Bereich von 2-3 µm, und eine laterale Breite jeder Kupferdurchkontaktierung beträgt weniger als 0,5 µm.
  • In einigen Ausführungsformen weist die Kupferverbindungsschicht, die die untere Kupferplatte definiert, einen Teil einer obersten Damascene-Kupferschicht einer integrierten Schaltungsvorrichtung auf.
  • In einigen Ausführungsformen weisen die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung Teile derselben Kupferschicht auf, z. B. innerhalb jeweiliger Öffnungen einer Passivierungsschicht, die über der unteren Kupferplatte ausgebildet ist.
  • In einigen Ausführungsformen werden die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung gleichzeitig ausgebildet.
  • In einigen Ausführungsformen ist die obere Kupferplatte über einem ersten Bereich der unteren Kupferplatte ausgebildet, und die zumindest eine Kupferdurchkontaktierung ist über einem zweiten Bereich der unteren Kupferplatte ausgebildet.
  • In einigen Ausführungsformen weist sowohl die obere Platte als auch die untere Platte eine Dicke auf, die einen Schichtwiderstand von weniger als 100 Milliohm pro Quadrat bereitstellt.
  • In einigen Ausführungsformen weist die dielektrische Kondensatorschicht SiN auf. In einigen Ausführungsformen weist die dielektrische Kondensatorschicht eine SiN-Schicht mit einer Dicke im Bereich von 400 Å-1.000 Å auf. In einigen Ausführungsformen liegt die Dicke der SiN-Schicht im Bereich von 400 Å-500 Å.
  • In einigen Ausführungsformen weist die dielektrische Kondensatorschicht zumindest eine nach oben verlaufende Ecke an einem Übergang von einem sich lateral erstreckenden Bodenbereich der dielektrischen Kondensatorschicht zu einer sich vertikal erstreckenden Seitenwand der dielektrischen Kondensatorschicht auf, wobei die zumindest eine nach oben verlaufende Ecke der dielektrischen Kondensatorschicht die Durchbruchspannung der MIM-Kondensatorvorrichtung verbessert.
  • In einigen Ausführungsformen weist die dielektrische Kondensatorschicht einen sich lateral erstreckenden unteren Bereich und zumindest eine sich vertikal erstreckende Seitenwand auf, die sich von zumindest einer Kante des sich lateral erstreckenden unteren Bereichs nach oben erstreckt, um dadurch eine kappenförmige oder schalenförmige Kondensatordielektrikumsschicht zu definieren, und die obere Kupferplatte ist in einem Bereich ausgebildet, der durch die kappenförmige oder schalenförmige dielektrische Schicht des Kondensators definiert ist.
  • Ein weiterer Aspekt der Erfindung stellt eine integrierte Schaltungsvorrichtung bereit, die mehrere elektronische Vorrichtungen und eine MIM-Kondensatorvorrichtung beinhaltet. Die MIM-Kondensatorvorrichtung weist eine untere Kupferplatte auf, die durch eine Kupferstruktur der Kupferverbindungsschicht definiert ist, eine über der unteren Kupferplatte ausgebildete Kondensatordielektrikumschicht, eine über der Kondensatordielektrikumschicht ausgebildete Kupferoberplatte, ein direkt auf der oberen Kupferplatte ausgebildetes Oberplattenbondpad und ein Bondpad der unteren Platte, das durch zumindest eine Kupferdurchkontaktierung leitend mit dem Bondpad der unteren Platte gekoppelt ist.
  • In einigen Ausführungsformen weisen die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung Teile derselben Kupferschicht auf. In einigen Ausführungsformen werden die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung gleichzeitig ausgebildet.
  • In einigen Ausführungsformen weisen das Bondpad der oberen Platte und das Bondpad der unteren Platte Aluminium-Bondpads auf.
  • In einigen Ausführungsformen weist die dielektrische Kondensatorschicht zumindest eine nach oben verlaufende Ecke an einem Übergang von einem sich lateral erstreckenden Bodenbereich der dielektrischen Kondensatorschicht zu einer sich vertikal erstreckenden Seitenwand der dielektrischen Kondensatorschicht auf, wobei die zumindest eine nach oben verlaufende Ecke der dielektrischen Kondensatorschicht die Durchbruchspannung der MIM-Kondensatorvorrichtung verbessert.
  • Ein weiterer Aspekt der Erfindung stellt ein Verfahren zum Ausbilden eines MIM-Kondensators bereit. Eine Kupferverbindungsschicht wird ausgebildet, einschließlich eines Kupferbereichs, der eine untere Kupferplatte des MIM-Kondensators definiert. Über der Bodenplatte des Kondensators wird ein Passivierungsbereich ausgebildet. Eine obere Plattenöffnung wird in den Passivierungsbereich geätzt, wodurch eine obere Oberfläche der unteren Kupferplatte freigelegt wird. Eine dielektrische Kondensatorschicht wird abgeschieden, die sich in die im Passivierungsbereich gebildete obere Plattenöffnung und auf die freigelegte obere Oberfläche der unteren Kupferplatte erstreckt. Durchkontaktierungsöffnung(en) der unteren Platte werden dann in den Passivierungsbereich geätzt. Kupfer kann dann abgeschieden werden, um gleichzeitig (a) eine obere Kupferplatte in der oberen Plattenöffnung und (b) Kupfer-Durchgangslöcher in der unteren Plattenkontakt-Durchkontaktierungsöffnung(en) auszubilden. Schließlich wird ein Bondpad der oberen Platte direkt auf der oberen Kupferplatte ausgebildet, und ein Bondpad der unteren Platte wird in Kontakt mit der/den Kupferdurchkontaktierung(en) ausgebildet, wobei das Bondpad der unteren Platte durch die Kupferdurchkontaktierung(en) leitend mit der unteren Kupferplatte gekoppelt ist.
  • In einigen Ausführungsformen weisen das obere Bondpad und das untere Bondpad Aluminium-Bondpads auf.
  • In einigen Ausführungsformen wird eine Sperrschicht in der Öffnung der oberen Platte und der Kontaktdurchgangsöffnung(en) der unteren Platte abgeschieden, bevor das Kupfer abgeschieden wird, um gleichzeitig die obere Kupferplatte und die Kupferdurchkontaktierung(en) auszubilden. In einer Ausführungsform können einer Kupferplattierungslösung organische Zusätze wie etwa Beschleuniger, Unterdrücker und/oder Einebner zugesetzt werden, um das Wachstum von Kupfer in der Öffnung der oberen Platte und der/den Kontaktöffnung(en) der unteren Platte während des Elektroplattierens von Kupfer zu beeinflussen, um gleichzeitig die obere Kupferplatte und die Kupferdurchkontaktierung(en) auszubilden.
  • In einigen Ausführungsformen weist der Schritt des Ausbildens der Kupferverbindungsschicht einschließlich des Kupferbereichs, der die Kondensatorbodenplatte des MIM-Kondensators definiert, das Ausbilden einer Damascene-Kupferschicht einer integrierten Schaltungsvorrichtung auf.
  • In einigen Ausführungsformen wird die dielektrische Kondensatorschicht ausgebildet durch (a) Ausbilden einer dielektrischen Schicht, die sich in die Öffnung der oberen Platte in dem Passivierungsbereich und auf die freigelegte obere Oberfläche der unteren Kupferplatte erstreckt, und (b) Entfernen von Bereichen der dielektrischen Schicht um die dielektrische Kondensatorschicht zu definieren, die einen sich lateral erstreckenden Bodenbereich aufweist, der in zumindest eine sich vertikal erstreckende Seitenwand übergeht, um zumindest eine nach oben verlaufende Ecke der dielektrischen Kondensatorschicht zu definieren, wobei die zumindest eine nach oben verlaufende Ecke der dielektrischen Kondensatorschicht die Durchbruchspannung der MIM-Kondensatorvorrichtung verbessert.
  • Ein vollständigeres Verständnis der vorliegenden Offenbarung kann durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen erlangt werden, wobei:
    • 1A einen herkömmlichen MIM-Kondensator zeigt, der auf einer Aluminiumverbindung aufgebaut ist;
    • 1B einen herkömmlichen MIM-Kondensator zeigt, der auf einer Kupferverbindung aufgebaut ist;
    • 2 eine Querschnittsansicht ist, die einen herkömmlichen Ansatz zum leitenden Verbinden eines Al-Bondpads mit einer Cu-MTOP-Schicht unter Verwendung von Wolfram-Durchkontaktierungen zeigt, die sich durch eine Passivierungsschicht erstrecken;
    • 3A - 3C Querschnittsansichten einer beispielhaften Halbleiterbauelementstruktur sind, die einen herkömmlichen Prozess zum Füllen von Durchkontaktierungsöffnungen mit Wolfram (W) zeigen;
    • 4A - 4C Querschnittsansichten sind, die einen beispielhaften Prozess zum Füllen sowohl breiter als auch schmaler Öffnungen in einer Halbleitervorrichtung zeigen und die Ungeeignetheit von Wolfram für eine solche Anwendung zeigen;
    • 5A und 5B Querschnittsansichten sind, die ein Beispiel einer Kupferfüllung einer breiten „Wanne“-Öffnung in einer Halbleitervorrichtung zeigen;
    • 6A-6C Querschnittsansichten sind, die einen beispielhaften Prozess zum gleichzeitigen Füllen sowohl breiter als auch schmaler Öffnungen in einer Halbleitervorrichtung unter Verwendung eines Kupfer-Bottom-Up-Fill-Prozesses gemäß Ausführungsformen der vorliegenden Erfindung zeigen;
    • 7A-7H Querschnittsansichten sind, die einen beispielhaften Prozess zum Ausbilden eines MIM-Kondensators mit einer oberen und unteren Kupferplatte gemäß einer Ausführungsform der Erfindung veranschaulichen; und
    • 8 eine Querschnittsansicht einer beispielhaften integrierten Schaltungsstruktur mit einem MIM-Kondensator mit einer oberen und unteren Kupferplatte gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung ist.
  • Es versteht sich, dass die Bezugsziffer für jedes dargestellte Element, das in mehreren unterschiedlichen Figuren erscheint, über die mehreren Figuren hinweg die gleiche Bedeutung hat, und dass die Erwähnung oder Erörterung eines beliebigen dargestellten Elements hierin im Kontext einer beliebigen bestimmten Figur auch für jede andere Figur gilt, falls vorhanden, in der das gleiche dargestellte Element gezeigt wird.
  • Ausführungsformen der vorliegenden Erfindung stellen einen MIM-Kondensator und Verfahren zum Ausbilden eines MIM-Kondensators (zusammen mit einer integrierten Schaltungsvorrichtung, die einen MIM-Kondensator beinhaltet) mit einer breiten oberen Kupferplatte und einer unteren Kupferplatte bereit, die durch schmale Kupfer-Durchkontaktierungen kontaktiert sind. Die obere Kupferplatte und die Kupferdurchkontaktierung(en) werden gleichzeitig ausgebildet, indem gleichzeitig eine breite obere Plattenöffnung (z. B. 2-10 µm Breite oder Durchmesser) und schmale Durchkontaktierungsöffnungen (z. B. 0,1-0,5 µm Breite oder Durchmesser) mit Kupfer gefüllt werden, z. B. unter Verwendung einer einzelnen Damascene-Kupferabscheidung. Aluminium(Al)-Bondpads können über dem MIM-Kondensator ausgebildet sein, wobei ein erstes Al-Bondpad auf der oberen Kupferplatte ausgebildet ist und eine zweite Al-Bondplatte auf der/den Kupferkontakt-Durchkontaktierung(en) ausgebildet ist, um einen leitenden Kontakt zur unteren Kupferplatte bereitzustellen.
  • Wie oben besprochen, ermöglicht das Ausbilden von Kupfer-Durchkontaktierungen anstelle von herkömmlichen Wolfram-Durchkontaktierungen aufgrund der vorteilhaften Fülleigenschaften von Kupfer für diesen Zweck, verglichen mit der herkömmlichen Verwendung von Wolfram, dass die breite Öffnung der oberen Platte und die schmalen Kontakt-Durchkontaktierungen der unteren Platte gleichzeitig ausgebildet werden (z. B. unter Verwendung einer einzelnen Damascene-Kupferabscheidung). Zum Beispiel bildet abgeschiedenes Wolfram, wie oben diskutiert, eine konforme Schicht und ist daher nicht effektiv zum gleichzeitigen Füllen breiter Öffnungen (z. B. > 1 µm Breite oder Durchmesser) und schmaler Öffnungen (z. B. < 1 µm Breite oder Durchmesser). Im Gegensatz dazu kann abgeschiedenes Kupfer offene Volumina von unten nach oben füllen und somit gleichzeitig sowohl breite Öffnungen als auch schmale Öffnungen effektiv füllen.
  • Die 3A - 3C sind Querschnittsansichten einer beispielhaften Halbleitervorrichtungsstruktur 300, die einen herkömmlichen Prozess zum Füllen von Durchkontaktierungsöffnungen 302 mit Wolfram (W) unter Verwendung eines Wolfram-CVD- (Chemical Vapor Deposition) Prozesses zeigen. In einer typischen Halbleitervorrichtungsstruktur kann jede Durchkontaktierungsöffnung 302 eine laterale Breite oder einen lateralen Durchmesser im Bereich von 0,1-0,5 µm aufweisen. Zuerst wird, wie in 3A gezeigt, eine TiN-Sperrschicht 310 über der Struktur 300 abgeschieden und erstreckt sich in jede Durchkontaktierungsöffnung 302 hinein. Nach dem Abscheiden der Sperrschicht 310 wird ein Wolfram-CVD-Prozess gestartet, der eine dünne konforme Wolframschicht 320 in den Durchkontaktierungsöffnungen 302 ausbildet. Als nächstes, wie in 3B gezeigt, wächst die konforme Wolframschicht 320 in jeder Durchkontaktierungsöffnung 302 in der Dicke an, wenn mehr Wolfram abgeschieden wird, d. h. in einer radialen Richtung von den Durchkontaktierungsseitenwänden nach innen, so dass eine vertikale Lücke 330 schrumpft, wenn die Dicke der konformen Wolframschicht 320 zunimmt. Schließlich füllt die konforme Wolframschicht 320, wie in 3C gezeigt, die Durchkontaktierungsöffnungen 300 vollständig aus und erstreckt sich vollständig über die Oberseite der Struktur 300.
  • Wolfram-CVD, wie in den 3A - 3C gezeigt, wird üblicherweise verwendet, um Durchkontaktierungen bei der Herstellung von Halbleitervorrichtungen auszubilden. Wie oben erwähnt, ist die Wolframabscheidung jedoch typischerweise nicht für größere Öffnungen geeignet, z. B. aufgrund der inhärenten belastungsbezogenen Eigenschaften von Wolfram. Wenn eine konforme Wolframschicht eine bestimmte Dicke erreicht, z. B. im Bereich von 0,5-0,7 µm, beginnt sie, sich von der darunter liegenden Sperrschicht (z. B. TiN-Schicht) zu trennen oder abzuschälen. Wenn die Dicke des Wolframs zunimmt, kann es außerdem zu übermäßigen Spannungen im Halbleiterwafer selbst führen und in einem nachfolgenden Prozess, wie beispielsweise einem typischen chemisch-mechanischen Polierprozess (CMP), zu einem Bruch des Wafers führen. Daher ist die Wolframabscheidung in der Praxis typischerweise auf Öffnungen beschränkt, die eine Breite oder einen Durchmesser von weniger als etwa 1,0 µm aufweisen, abhängig von der speziellen Anwendung.
  • Die 4A-4C stellen eine Reihe von Querschnittsansichten einer beispielhaften Halbleiterbauelementstruktur 400 bereit, die die Ungeeignetheit von Wolfram für ein Bauelement mit sowohl breiten als auch schmalen Öffnungen veranschaulichen, beispielsweise einen MIM-Kondensator gemäß der vorliegenden Erfindung mit breiter oberer Plattenöffnung und enger/n Durchkontaktierungsöffnung(en). Wie in 4A gezeigt, weist die Halbleitervorrichtungsstruktur 400 eine schmale Durchkontaktierungsöffnung 410 (z. B. Breite Wv = 0,3 µm) und eine breite Öffnung oder „Wannenöffnung“ 420 (z. B. Breite WT = 3 µm) auf. Eine (nicht gezeigte) TiN-Sperrschicht kann über der Struktur ausgebildet werden und sich in die Öffnungen 410 und 420 erstrecken, um dadurch die freigelegten Oberflächen der Durchgangs- und Wannenöffnungen 410 und 420 zu beschichten. Dann wird, wie in 4B gezeigt, ein Wolframabscheidungsprozess (z.B. CVD) gestartet, was eine konforme Wolframschicht 430 ausbildet. Wie in 4C gezeigt, nimmt die Dicke Tw der konformen Wolframschicht 430 zu, wenn die Wolframabscheidung fortgesetzt wird. Sobald die Wolframschicht 430 eine bestimmte Dicke erreicht, z. B. Tw = 0,7 µm, kann sich die Wolframschicht 430 in der Wannenöffnung 420 von der darunter liegenden TiN-Barriere ablösen oder trennen und/oder beginnen, belastungsbedingte Ausfälle zu erleiden oder zu verursachen. Somit ist die Wolframabscheidung nicht in der Lage, die Wannenöffnung 420 effektiv zu füllen.
  • Der Erfinder hat erdacht, einen MIM-Kondensator mit einer breiten oberen Plattenöffnung und schmalen Durchkontaktierungsöffnung(en) auszubilden, indem er Kupfer oder ein anderes Metall verwendet, das geeignet ist, solche Öffnungen von unten nach oben zu füllen, z. B. Nickel oder Kobalt, anstatt auf konforme Weise wie bei Wolfram. Wie oben diskutiert, ermöglicht das Ausbilden von Kupfer-Durchkontaktierungen anstelle herkömmlicher Wolfram-Durchkontaktierungen, dass die breite obere Plattenöffnung und schmale Durchkontaktierungsöffnung(en) gleichzeitig ausgebildet werden (z. B. unter Verwendung einer einzelnen Damascene-Kupferabscheidung). Abgeschiedenes Kupfer kann vorteilhafterweise offene Volumina von unten nach oben füllen und kann somit gleichzeitig sowohl breite Öffnungen als auch schmale Öffnungen effektiv füllen.
  • Die 5A und 5B sind Querschnittsansichten einer beispielhaften Halbleitervorrichtungsstruktur 500, die ein Beispiel einer Kupferfüllung einer breiten „Wanne“-Öffnung 510 zeigen. Die Wannenöffnung 510 kann eine laterale Breite oder einen lateralen Durchmesser von mehr als 1 µm aufweisen, beispielsweise im Bereich von 2-10 µm. Wie in 5A gezeigt, kann sich, wenn Kupfer 520 abgeschieden wird, das Kupfer am Boden der Wannenöffnung 510 aufbauen, wie bei 520A angezeigt. Diese Füllung von unten nach oben kann fortgesetzt werden, bis die Wannenöffnung 510 vollständig mit Kupfer 520 gefüllt ist, wie in 5B gezeigt. Die Art des Füllens der Wannenöffnung 510 von unten nach oben kann die oben erörterten Probleme im Zusammenhang mit der Wolframabscheidung vermeiden.
  • In einigen Ausführungsformen wird das Füllen von unten nach oben erreicht, indem der elektrochemischen Kupferplattierungslösung organische Additive zugesetzt werden, um die Plattierungsrate auf der Oberfläche des Wafers zu unterdrücken, während die Plattierungsrate innerhalb der Öffnungen erhöht wird. In einigen Ausführungsformen kann die Bottom-up-Kupferfüllung weiter verbessert werden, indem die organischen Zusatzstoffe, wie etwa Beschleuniger, Unterdrücker und/oder Einebner in der elektrochemischen Kupferplattierungslösung oder dem Plattierungsbad optimiert werden.
  • Die 6A-6C stellen eine Reihe von Querschnittsansichten bereit, die einen beispielhaften Prozess zum gleichzeitigen Füllen sowohl breiter als auch schmaler Öffnungen in einer Halbleiterbauelementstruktur 600 unter Verwendung eines Kupfer-Bottom-Up-Fill-Prozesses veranschaulichen, z. B. für die Konstruktion einer oberen Platte und einer Kontaktdurchgangsöffnung der unteren Platten eines MIM-Kondensators gemäß der vorliegenden Erfindung. Die 6A-6C stehen im Allgemeinen im Gegensatz zu den oben diskutierten 4A-4C, die die Ungeeignetheit von Wolfram zum Füllen solcher Öffnungen zeigen. Wie in 6A gezeigt, beinhaltet die Halbleitervorrichtungsstruktur 600 eine breite Öffnung oder „Wannenöffnung“ 610 (z. B. Breite Wv = 3 µm) und eine schmale Durchkontaktierungsöffnung 612 (z. B. Breite WT = 0,3 µm). In einigen Ausführungsformen kann eine Kupfersperrschicht 630 gefolgt von einer dünnen Keimschicht 632 über der Halbleiterbauelementstruktur 600 ausgebildet werden und sich in die Öffnungen 610 und 612 erstrecken, um dadurch die freigelegten Oberflächen der Öffnungen 610 und 612 zu beschichten. Die Sperrschicht 630 kann eine TaN/Ta-Doppelschicht oder andere geeignete Materialien aufweisen und kann eine Dicke im Bereich von 100-400 Ä aufweisen. Die Keimschicht 632 kann Kupfer oder andere geeignete Materialien aufweisen und kann eine Dicke im Bereich von 600-1200 Å aufweisen.
  • Dann kann, wie in 6B gezeigt, ein Kupferabscheidungsprozess gestartet werden, der damit beginnt, jede Öffnung 610 und 612 von unten nach oben mit Kupfer 620 zu füllen. 6C zeigt die Wannenöffnung 610 und die Durchkontaktierungsöffnung 612, nachdem sie vollständig mit Kupfer 720 gefüllt wurden. Somit ist Kupfer im Gegensatz zu Wolfram zum gleichzeitigen Füllen sowohl schmaler als auch breiter Öffnungen eines MIM-Kondensators gemäß der vorliegenden Erfindung geeignet, wie unten ausführlicher diskutiert wird.
  • 7A bis 7H veranschaulichen einen beispielhaften Prozess zum Ausbilden eines MIM-Kondensators, der eine obere und eine untere Kupferplatte aufweist, gemäß einer Ausführungsform der Erfindung. Jede der 7A bis 7H zeigt eine Querschnittsansicht an zwei Stellen einer im Aufbau befindlichen integrierten Schaltungsstruktur 700, nämlich einer ersten Stelle (mit „Bond Pad“ bezeichnet), an der ein erstes Al-Bondpad durch Kupferdurchkontaktierungen mit einer Kupferverbindungsschicht verbunden ist (z.B. Cu-MTOP-Schicht), und eine zweite Stelle (bezeichnet als „MIM-Kondensator“), an der ein MIM-Kondensator gemäß der vorliegenden Erfindung mit einer unteren Kupferplatte, die durch die Kupferverbindungsschicht (z. B. Cu-MTOP-Schicht) definiert ist, und einer Kupferoberplatte über der unteren Kupferplatte ausgebildet ist. In den nachstehend erörterten beispielhaften Ausführungsformen (z. B. in 7A bis 7H und 8) ist die untere Kupferplatte des MIM-Kondensators in einer oberen Metallschicht einer Kupferverbindungsstruktur definiert, die hierin als die Cu-MTOP-Schicht bezeichnet wird. In anderen Ausführungsformen kann die untere Kupferplatte des MIM-Kondensators in einer anderen Kupferverbindungsschicht oder einer anderen Kupferschicht einer integrierten Schaltungsvorrichtung definiert sein.
  • Zuerst wird, wie in 7A gezeigt, nach dem Ausbilden einer oberen Cu-Metallschicht (Cu-MTOP-Schicht) 702, die eine erste Cu-MTOP-Struktur 702A und eine zweite Cu-MTOP-Struktur 702B beinhaltet, eine chemisch-mechanische Planarisierung (CMP) des oberen Metalls aus Kupfer durchgeführt und ein Passivierungsbereich 704 wird über der Cu-MTOP-Schicht 702 abgeschieden. Der Passivierungsbereich 704 weist einen ersten Passivierungsbereichsabschnitt 704A auf, der über der ersten Cu-MTOP-Struktur 702A abgeschieden ist, und einen zweiten Passivierungsbereichsabschnitt 704B, der über der zweiten Cu-MTOP-Struktur 702B abgeschieden ist. Der Passivierungsbereich 704 ist typischerweise eine Kombination aus mehreren Schichten dielektrischer Filme, die so konfiguriert sind, dass sie darunterliegende aktive integrierte Schaltungen schützen. Beispielsweise kann der Passivierungsbereich 704 die folgenden vier Schichten enthalten, die in der folgenden Reihenfolge abgeschieden werden: (1) 0,1 µm Siliziumnitrid, (2) 0,1 µm siliziumreiches Oxid (SRO), (3) 0,68 µm Phosphorsilikatglas (PSG) und (4) 0,58 µm Siliziumoxynitrid (SiON).
  • Als nächstes wird, wie in 7B gezeigt, eine Fotolackschicht 710 über dem Passivierungsbereich 704 abgeschieden und gemustert, um eine Öffnung 712 zu definieren. Dann wird ein Ätzen durch die Öffnung 712 durchgeführt, um eine obere Plattenöffnung 720 in dem zweiten Passivierungsbereich 704B zu definieren, die einen oberen Oberflächenbereich 722 der zweiten Cu-MTOP-Struktur 702B freilegt. Dann kann ein Abdeckungsabstreifen durchgeführt werden, um verbleibende Teile der Fotolackschicht 710 zu entfernen.
  • Als Nächstes wird, wie in 7C gezeigt, eine dielektrische Schicht 730, z. B. eine SiN-Schicht, über dem Passivierungsbereich 704 abgeschieden und erstreckt sich in die geätzte obere Plattenöffnung 720, um den freigelegten oberen Oberflächenbereich 722 der zweiten Cu-MTOP-Struktur 702B zu bedecken. Die dielektrische Schicht 730 (z. B. SiN-Schicht) kann einen doppelten Zweck aufweisen: erstens definiert die dielektrische Schicht 730 die Isolatorschicht in dem MIM-Kondensator, der ausgebildet wird; und zweitens dient die dielektrische Schicht 730 als eine Diffusionsbarriere für die benachbarten Kupferstrukturen. Die abgeschiedene dielektrische Schicht 730 kann jede geeignete Dicke zum anschließenden Definieren der Isolatorschicht des MIM-Kondensators aufweisen, der ausgebildet wird, z. B. eine Dicke im Bereich von 200-1000 Å, beispielsweise 300-700 Å, beispielsweise 400-600 Å, oder ungefähr 500 Å.
  • Als Nächstes kann, wie in 7D gezeigt, eine Fotolackschicht 740 über der Struktur ausgebildet und gemustert werden, um Öffnungen 742 zum Ätzen von Durchkontaktierungen in dem darunter liegenden Passivierungsbereich 704 zu definieren. Wie in 7E gezeigt, kann eine Durchgangsöffnungs-Ätzung durch Öffnungen 742der Fotolackschicht durchgeführt werden, um Durchkontaktierungsöffnungen auszubilden, die sich vertikal durch sowohl die dielektrische Schicht 730 als auch die Passivierungsschicht 704 erstrecken, einschließlich (a) Durchkontaktierungsöffnungen 746A zum Verbinden der ersten Cu-MTOP-Struktur 702A mit einem nachfolgend ausgebildeten Bondpad (siehe 7H, Bondpad 770A), und (b) Bodenplattenkontaktdurchgangsöffnungen 746B zum Verbinden der zweiten Cu-MTOP-Struktur 702B (d. h. der unteren Kupferplatte) mit einem nachfolgend ausgebildeten Bodenplattenbondpad (siehe 7H, Bondpad 770C). Dann kann ein Lackabstreifen durchgeführt werden, um verbleibende Teile des Fotolacks 740 zu entfernen.
  • Die Durchkontaktierungsöffnungen 746A und 746B können dann zusammen mit der oberen Plattenöffnung 720 mit Kupfer gefüllt werden, z. B. unter Verwendung eines einzelnen Damascene-Kupferabscheidungsprozesses, der Folgendes umfassen kann: (a) Abscheiden einer Sperrschicht und einer Kupferkeimschicht, (b) Durchführen einer elektrochemischen Kupferplattierung, (c) Durchführen eines Kupfertemperns und (d) Durchführen eines Kupfer-CMP, wie nachstehend erörtert.
  • In dieser beispielhaften Ausführungsform werden zuerst eine Sperrschicht und eine Keimschicht in den Öffnungen abgeschieden, gefolgt von einer elektrochemischen Kupferplattierung, um die Öffnungen zu füllen, z. B. wie in den oben diskutierten 6A bis 6C gezeigt. Dementsprechend werden, wie in 7F gezeigt, zuerst eine Barriereschicht und eine Keimschicht, die als Kombination 750 angezeigt sind, in den Durchkontaktierungsöffnungen 746A, 746B und der oberen Plattenöffnung 720 abgeschieden. Die Barriereschicht kann eine TaN/Ta-Doppelschicht oder eine beliebige andere geeignete Sperrschicht aufweisen, und die Keimschicht kann Kupfer oder ein anderes geeignetes Material aufweisen. Dann wird Kupfer 754 elektrochemisch plattiert, um die Öffnungen zu füllen, wie in 7G gezeigt. In einigen Ausführungsformen können Zusätze (z. B. Beschleuniger, Unterdrücker und/oder Einebner) in die Plattierungslösung gegeben werden, um die Bottom-up-Kupferfüllung zu verbessern. Das elektrochemisch plattierte Kupfer 754 bildet Durchkontaktierungen 760A in den Durchkontaktierungsöffnungen 746A aus, Kupferbodenplatte-Kontaktdurchgangsöffnungen 760B in den Durchkontaktierungsöffnungen 746B und die obere Kupferplatte 762 in der oberen Plattenöffnung 720, vorzugsweise in einer einzelnen Damascene-Kupferabscheidung.
  • Sobald die Kontaktdurchgangsöffnungen 746B der unteren Platte und die Öffnung 720 der oberen Platte mit Kupfer 754 gefüllt sind, um die untere Kupferplatte-Kontaktdurchgangsöffnungen 760B der unteren Kupferplatte und die obere Kupferplatte 762 auszubilden, ist ein MIM-Kondensator 780 definiert, wobei die zweite Cu-MTOP-Struktur 702B die Kondensatorbodenplatte definiert, die obere Kupferplatte 762 bildet die obere Kondensatorplatte aus, und die untere Kupferplatte 702B ist von der oberen Kupferplatte 762 durch die dielektrische Schicht 730 getrennt. Die Kontaktdurchgangsöffnungen 760B stehen in Kontakt mit der unteren Kupferplatte 702B, um die untere Kupferplatte 702B mit einem darüber liegenden Bondpad zu verbinden. Die obere Kupferplatte 762 kann anschließend durch ein direkt auf der oberen Kupferplatte 762 ausgebildetes Bondpad der oberen Platte kontaktiert werden, und die untere Kupferplatte 702B kann durch ein Bondpad der unteren Platte kontaktiert werden, das durch die Kontaktdurchgangsöffnungen 760B leitend mit der unteren Kupferplatte 702B gekoppelt ist, wie unten besprochen.
  • In einigen Ausführungsformen kann das abgeschiedene Kupfer 754 dann getempert werden, beispielsweise in einem Ofen für 30-105 min bei einer Temperatur von 200°C. Dann kann eine Kupfer-CMP (chemisch-mechanische Planarisierung) durchgeführt werden, um die Struktur zumindest bis hinunter zur oberen Oberfläche des Passivierungsbereichs 704 (oder teilweise bis in die Dicke des Passivierungsbereichs 704 hinein) zu planarisieren, wodurch obere Teile des abgeschiedenen Kupfers 754, Sperrschicht 750 und dielektrische Schicht 730 entfernt werden. Die resultierende Struktur nach dem CMP ist in 7G gezeigt.
  • Schließlich können, wie in 7H gezeigt, Aluminiumbondpads oben auf der Struktur 700 zum Verbinden mit den darunter liegenden Kupferstrukturen ausgebildet werden. Beispielsweise kann eine Aluminiumschicht oder ein Stapel von Schichten über der Struktur abgeschieden werden, um die Aluminiumbondpads auszubilden. In einer Ausführungsform werden die Aluminiumbondpads aus einem Aluminiumpadstapel ausgebildet, der einen dreischichtigen Stapel aufweisen kann, der eine Aluminiumschicht beinhaltet, die zwischen einem Paar von Ti/TiN-Schichten angeordnet ist. In einer anderen Ausführungsform kann der Aluminiumpadstapel eine Aluminiumschicht aufweisen, die über einer TaN/Ta-Schicht ausgebildet ist. In jeder dieser Ausführungsformen stellt die Ti/TiN- und/oder TaN/Ta-Schicht unter der Aluminiumschicht eine Kupferdiffusionsbarriere bereit.
  • Der abgeschiedene Aluminiumbondpadstapel kann dann strukturiert und geätzt werden, um (a) ein erstes Bondpad 770A zu definieren, das über Kupferdurchkontaktierungen 760A ausgebildet ist, zum leitenden Koppeln mit der ersten Cu-MTOP-Struktur 702A und (b) ein Paar Bondpads für das MIM Kondensator 780: insbesondere ein Bondpad 770B der oberen Platte, das direkt über der oberen Kupferplatte 762 ausgebildet ist, und ein Bondpad 770C der unteren Platte, das über Kupferdurchkontaktierungen 760B zum leitenden Koppeln mit der unteren Kupferplatte 702B ausgebildet ist.
  • Wie in 7H gezeigt, weist die wie oben beschrieben ausgebildete dielektrische Schicht 730 (MIM-Kondensatorisolator) eine Schalenform oder eine umgedrehte Kappenform auf, die einen sich lateral erstreckenden Bodenabschnitt 730A und sich vertikal erstreckende Seitenwandabschnitte 730B aufweist, die sich von Seitenkanten des unteren Bereichs 730A nach oben erstrecken. Der Übergang von dem sich lateral erstreckenden Bodenabschnitt 730A zu jedem sich vertikal erstreckenden Seitenwandabschnitt 730B definiert eine nach oben gerichtete Wendeecke oder „Wrap-up-corner“ der dielektrischen Kondensatorschicht, die bei 732 angezeigt ist. Diese Wrap-up-corner 732 verbessern die Durchbruchspannung der MIM-Kondensatorvorrichtung, da die Ecken ein erhöhtes elektrisches Feld aufweisen.
  • 8 zeigt eine beispielhafte Struktur eines Bereichs einer integrierten Schaltungsvorrichtung 800 mit einem MIM-Kondensator 802, einer Kupferverbindungsstruktur 806, verschiedenen anderen Halbleiterschaltungselementen 804, wie beispielsweise Transistoren und Zwischenverbindungen, ohne Einschränkung, gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Wie oben diskutiert, kann die untere Platte des MIM-Kondensators 802, angezeigt bei 810, durch ein Element einer oberen Metallschicht aus Kupfer (MTOP-Cu-Schicht) 820 ausgebildet werden, in der sich Elemente der Kupferverbindungsstruktur 806 und/oder andere Schaltungselemente ausgebildet sind. Der MIM-Kondensator 802 beinhaltet die untere Kupferplatte 810, die von einer breiten oberen Kupferplatte 812 durch einen dielektrischen Isolator (z. B. eine SiN-Schicht) 814 getrennt ist, wobei der Begriff breit in Bezug auf die Breite einer Durchkontaktierung definiert ist, wie etwa Kupferdurchkontaktierungen 824, 816. Ein Paar Aluminium-(Al)-Bondpads 840A und 840B sind über dem MIM-Kondensator 802 ausgebildet, wobei ein erstes Al-Bondpad 840A über der oberen Kupferplatte 812 ausgebildet ist und ein zweites Al-Bondpad 840B über der Kupferdurchkontaktierung (oder mehrere Kupferdurchkontaktierungen) 816 ausgebildet ist, in Kontakt mit der unteren Kupferplatte 810, um dadurch einen leitenden Kontakt mit der unteren Platte 810 bereitzustellen.
  • Zusätzliche Al-Bondpads 840C werden über Kupferverbindungs-Durchkontaktierungen 824 der Kupferverbindungsstruktur 806 ausgebildet, die sich über mehrere Schichten nach unten in die Vorrichtungsstruktur erstrecken können. 8 zeigt eine einzelne untere Ebene 850, die als Kupfer-MTOP-1-Schicht als Referenz angegeben ist.
  • In einigen Ausführungsformen werden die obere Kupferplatte 812 und Kupferdurchkontaktierungen 816 des MIM-Kondensators 802 zusammen mit Kupferverbindungsdurchkontaktierungen 824 in einer gemeinsamen Passivierungsschicht 826 durch gleichzeitiges Füllen einer breiten „Wanne“-Öffnung für die obere Platte 812 und schmale Durchkontaktierungsöffnungen unter Verwendung eines Einzel-Damaszener-Kupfer-Durchkontaktierungsprozesses ausgebildet. Dieses gleichzeitige Ausbilden der oberen Kondensatorplatte und der Durchkontaktierungen kann Verarbeitungsschritte (und somit Zeit und Kosten) reduzieren, z. B. im Vergleich zu einem Prozess, bei dem ein MIM-Kondensator separat von Verbindungsdurchkontaktierungen der jeweiligen integrierten Schaltungsvorrichtung ausgebildet wird. Jedes Kupferelement, z. B. die obere Platte 812 des MIM-Kondensators, die untere Platte 810 und die Durchkontaktierung(en) 816, können zusammen mit Elementen der Kupferverbindungsstruktur 806 über einer metallischen Sperrschicht (z. B. Ta/Tan) 830 ausgebildet werden, abgeschieden vor dem jeweiligen Kupferelement.
  • Die Verwendung von Kupfer für die Verbindungsdurchkontaktierungen kann ermöglichen, dass sowohl die obere Plattenöffnung des Wannentyps als auch schmale Durchkontaktierungsöffnungen gleichzeitig durch eine Kupferfüllung von unten nach oben gefüllt werden, wie oben erörtert. Dies ist bei Verwendung von Wolfram aufgrund der konformen Natur von Wolframabscheidungen im Allgemeinen nicht möglich. Weiterhin können sowohl die obere Kupferplatte als auch die untere Kupferplatte des MIM-Kondensators 802 dick sein, was den parasitären Reihenwiderstand und somit die Leistung des Kondensators erheblich verringern kann, z. B. im Vergleich zu Kondensatoren, die nur Durchkontaktierungsverbindungen verwenden, um beide Oberseiten zu kontaktieren und Bodenplatten (wie beispielsweise in 1A und 1B gezeigt). In einigen Ausführungsformen ist der Widerstand durch den Schichtwiderstand des Metalls begrenzt, das jede der unteren Kupferplatten und oberen Kupferplatten ausbildet.
  • In einigen Ausführungsformen beträgt die vertikale Dicke der oberen Platte und/oder der unteren Platte zumindest 0,3 µm, z. B. im Bereich von 0,3 µm bis 2,0 µm. In einigen Ausführungsformen kann die obere Kupferplatte 812 einen Durchmesser oder eine Breite im Bereich zwischen 1 µm und 100 µm aufweisen, z. B. im Bereich von 1-5 µm. In einer beispielhaften Ausführungsform kann die obere Kupferplatte 812 einen Durchmesser oder eine Breite im Bereich von 2-3 µm aufweisen.
  • In einigen Ausführungsformen liegt der Schichtwiderstand der oberen Platte unter 100 Milliohm pro Quadrat, z. B. im Bereich von 8-100 Milliohm pro Quadrat, was wesentlich niedriger ist (z. B. um zumindest 2 oder 3 Größenordnungen) als der Schichtwiderstand, der durch Verbindungen herkömmlicher Bauart bereitgestellt wird. Sowohl die obere Kupferplatte 812 als auch die untere Kupferplatte 812 kann eine beliebige Querschnittsform aufweisen, z. B. quadratisch, rechteckig, kreisförmig oder oval.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008147300 [0009]
    • US 20060189069 [0009]

Claims (22)

  1. Metall-Isolator-Metall- (MIM-) Kondensatorvorrichtung, die aufweist: eine untere Kupferplatte, die in einem Teil einer Kupferverbindungsschicht definiert ist; eine dielektrische Schicht, die über der unteren Kupferplatte ausgebildet ist; eine obere Kupferplatte, die über der dielektrischen Schicht ausgebildet ist; ein Bondpad der oberen Platte, das auf der oberen Kupferplatte ausgebildet ist; und ein Bondpad der unteren Platte, das durch zumindest eine Kupferdurchkontaktierung leitend mit dem Bondpad der unteren Platte gekoppelt ist.
  2. MIM-Kondensatorvorrichtung nach Anspruch 1, wobei das Bondpad der oberen Platte direkt auf der oberen Kupferplatte ausgebildet ist.
  3. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 2, wobei in einer horizontalen Ebene, die sich durch die MIM-Kondensatorvorrichtung erstreckt, eine laterale Breite der oberen Kupferplatte größer als 1 µm ist und eine laterale Breite jeder Kupferdurchkontaktierung kleiner als 1 µm ist.
  4. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 2, wobei in einer horizontalen Ebene, die sich durch die MIM-Kondensatorvorrichtung erstreckt, eine laterale Breite der oberen Kupferplatte größer als 2 µm ist und eine laterale Breite jeder Kupferdurchkontaktierung kleiner als 1 µm ist.
  5. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 2, wobei in einer horizontalen Ebene, die sich durch die MIM-Kondensatorvorrichtung erstreckt, eine laterale Breite der oberen Kupferplatte im Bereich von 1-10 µm liegt, und eine laterale Breite von jeder Kupferdurchkontaktierung kleiner als 1 µm ist.
  6. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 2, wobei in einer horizontalen Ebene, die sich durch die MIM-Kondensatorvorrichtung erstreckt, eine laterale Breite der oberen Kupferplatte im Bereich von 2-3 µm liegt, und eine laterale Breite von jeder Kupferdurchkontaktierung kleiner als 0,5 µm ist.
  7. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 6, wobei das Bondpad der oberen Platte und das Bondpad der unteren Platte Aluminiumbondpads aufweisen.
  8. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 7, wobei die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung Bereiche derselben Kupferschicht oder -abscheidung aufweisen.
  9. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 8, wobei die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung gleichzeitig ausgebildet werden.
  10. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 9, wobei die obere Kupferplatte und die zumindest eine Kupferdurchkontaktierung in Öffnungen in einem Passivierungsbereich ausgebildet sind, der über der unteren Kupferplatte ausgebildet ist.
  11. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 10, wobei: die obere Kupferplatte über einem ersten Bereich der unteren Kupferplatte ausgebildet ist, und die zumindest eine Kupferdurchkontaktierung über einem zweiten Bereich der unteren Kupferplatte ausgebildet ist.
  12. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 11, wobei die Kupferverbindungsschicht, die die untere Kupferplatte definiert, einen Bereich einer obersten Kupferschicht einer integrierten Schaltungsvorrichtung aufweist.
  13. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 12, wobei sowohl die obere Kupferplatte als auch die untere Kupferplatte eine Dicke aufweisen, die einen Schichtwiderstand von weniger als 100 Milliohm pro Quadrat bereitstellt.
  14. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 13, wobei die dielektrische Schicht eine SiN-Schicht mit einer Dicke im Bereich von 400 Ä-1000 Ä aufweist.
  15. MIM-Kondensatorvorrichtung nach einem der Ansprüche 1 bis 14, wobei die Dielektrikumsschicht zumindest eine nach oben verlaufende Ecke an einem Übergang von einem sich lateral erstreckenden Bodenbereich der Dielektrikumsschicht zu einer sich vertikal erstreckenden Seitenwand der Dielektrikumsschicht aufweist.
  16. Integrierte Schaltungsvorrichtung, die aufweist: eine Vielzahl elektronischer Vorrichtungen; und eine Metall-Isolator-Metall- (MIM-) Kondensatorvorrichtung nach einem der Ansprüche 1 bis 15.
  17. Verfahren zum Ausbilden eines Metall-Isolator-Metall- (MIM-) Kondensators, das aufweist: Ausbilden einer Kupferverbindungsschicht, die einen Kupferbereich beinhaltet, der eine untere Kupferplatte des MIM-Kondensators definiert; Ausbilden eines Passivierungsbereichs über der Kondensatorbodenplatte; Ätzen einer oberen Plattenöffnung in dem Passivierungsbereich, wodurch eine obere Oberfläche der unteren Kupferplatte freigelegt wird; Ausbilden einer dielektrischen Schicht, die sich in die Öffnung der oberen Platte, die in dem Passivierungsbereich ausgebildet ist, und auf die freigelegte obere Oberfläche der unteren Kupferplatte erstreckt; Ätzen zumindest einer Bodenplattenkontakt-Durchkontaktierungsöffnung in dem Passivierungsbereich; Abscheiden von Kupfer, um gleichzeitig (a) eine obere Kupferplatte in der Öffnung der oberen Platte und (b) zumindest eine Kupferdurchkontaktierung in der zumindest einen Kupferdurchkontaktierungsöffnung der unteren Platte auszubilden; Ausbilden eines Bondpads der oberen Platte auf der oberen Kupferplatte und eines Bondpads der unteren Platte in Kontakt mit der zumindest einen Kupferdurchkontaktierung, wobei das Bondpad der unteren Platte durch die zumindest eine Kupferdurchkontaktierung leitend mit der unteren Kupferplatte gekoppelt ist.
  18. Verfahren nach Anspruch 17, wobei: eine laterale Breite der geätzten oberen Plattenöffnung größer als 1 µm ist, und eine laterale Breite jeder geätzten Bodenplattenkontakt-Durchkontaktierungsöffnung weniger als 1 µm beträgt.
  19. Verfahren nach Anspruch 17, wobei: eine laterale Breite der geätzten oberen Plattenöffnung im Bereich von 2-10 µm liegt, und eine laterale Breite jeder geätzten Bodenplattenkontakt-Durchkontaktierungsöffnung weniger als 1 µm beträgt.
  20. Verfahren nach einem der Ansprüche 17 bis 20, wobei das Ausbilden des oberen Bondpads und des unteren Bondpads das Ausbilden von Aluminiumbondpads aufweist.
  21. Verfahren nach den Ansprüchen 17 bis 20, wobei das Ausbilden der dielektrischen Schicht aufweist: Ausbilden einer dielektrischen Schicht, die sich in die Öffnung der oberen Platte in dem Passivierungsbereich und auf die freigelegte obere Oberfläche der unteren Kupferplatte erstreckt; und Entfernen von Teilbereichen der dielektrischen Schicht; wobei die dielektrische Schicht einen sich lateral erstreckenden Bodenbereich aufweist, der in zumindest eine sich vertikal erstreckende Seitenwand übergeht, um zumindest eine nach oben verlaufende Ecke der dielektrischen Schicht zu definieren.
  22. Verfahren, welches das Ausbilden einer Metall-Isolator-Metall- (MIM-) Kondensatorvorrichtung nach einem der Ansprüche 1 bis 15 aufweist.
DE112020006801.3T 2020-02-24 2020-08-24 Metall-isolator-metall (mim) kondensator Active DE112020006801B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062980485P 2020-02-24 2020-02-24
US62/980,485 2020-02-24
US16/999,358 US11545428B2 (en) 2020-02-24 2020-08-21 Metal-insulator-metal (MIM) capacitor
US16/999,358 2020-08-21
PCT/US2020/047581 WO2021173182A1 (en) 2020-02-24 2020-08-24 Metal-insulator-metal (mim) capacitor

Publications (2)

Publication Number Publication Date
DE112020006801T5 true DE112020006801T5 (de) 2023-01-12
DE112020006801B4 DE112020006801B4 (de) 2024-02-22

Family

ID=77366409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020006801.3T Active DE112020006801B4 (de) 2020-02-24 2020-08-24 Metall-isolator-metall (mim) kondensator

Country Status (4)

Country Link
US (2) US11545428B2 (de)
CN (1) CN114730837A (de)
DE (1) DE112020006801B4 (de)
WO (1) WO2021173182A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015052B2 (en) 2021-12-27 2024-06-18 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor module including a cup-shaped structure with a rounded corner region
US12021115B2 (en) 2022-02-23 2024-06-25 Microchip Technology Incorporated Metal-insulator-metal (MIM) capacitor module with dielectric sidewall spacer
WO2023239387A1 (en) * 2022-06-07 2023-12-14 Microchip Technology Incorporated Metal-insulator-metal (mim) capacitor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189069A1 (en) 2005-02-23 2006-08-24 International Business Machines Corporation Structure and method for integrating mim capacitor in beol wiring levels
JP2008147300A (ja) 2006-12-07 2008-06-26 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670237B1 (en) 2002-08-01 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Method for an advanced MIM capacitor
US20050255664A1 (en) * 2004-05-12 2005-11-17 Ching-Hung Kao Method of forming a metal-insulator-metal capacitor
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
JP2007214284A (ja) 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置
US9269663B2 (en) * 2012-12-06 2016-02-23 Texas Instruments Incorporated Single pattern high precision capacitor
US8884400B2 (en) * 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
US9899467B2 (en) * 2013-12-10 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and capacitors
US10236852B2 (en) 2016-12-09 2019-03-19 Nxp Usa, Inc. Parallel LC resonator and method therefor
US10658455B2 (en) * 2017-09-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal insulator metal capacitor structure having high capacitance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189069A1 (en) 2005-02-23 2006-08-24 International Business Machines Corporation Structure and method for integrating mim capacitor in beol wiring levels
JP2008147300A (ja) 2006-12-07 2008-06-26 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN114730837A (zh) 2022-07-08
US11545428B2 (en) 2023-01-03
US20210265263A1 (en) 2021-08-26
US11769722B2 (en) 2023-09-26
WO2021173182A1 (en) 2021-09-02
US20230079474A1 (en) 2023-03-16
DE112020006801B4 (de) 2024-02-22

Similar Documents

Publication Publication Date Title
DE69712968T2 (de) Metal-Isolator-Metall-Kondensator
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102004004532B4 (de) Halbleitervorrichtung
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE102018215812A1 (de) Hochdichte Metall-Isolator-Metall-Kondensatoren
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE112021004450B4 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102018125005B4 (de) Vorrichtung, die einen mim-kondensator und einen widerstand aufweist, sowie verfahren zu ihrer herstellung
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102021100639A1 (de) Verschaltungsstruktur einer halbleitervorrichtung
DE112020006814T5 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von TFR-Deckschicht(en) als Ätzstopp und/oder Hartmaske
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102022130259A1 (de) Galvanische Isolierung unter Verwendung einer Isolationsunterbrechung zwischen Umverteilungsschichtelektroden
DE112022004353T5 (de) Metall-isolator-metall (mim) kondensatormodul
DE112020006806B4 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von Nassätzung einer dielektrischen Deckschicht
DE102022100017A1 (de) Bump-integration mit umverteilungsschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division