JP5127721B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5127721B2
JP5127721B2 JP2008542057A JP2008542057A JP5127721B2 JP 5127721 B2 JP5127721 B2 JP 5127721B2 JP 2008542057 A JP2008542057 A JP 2008542057A JP 2008542057 A JP2008542057 A JP 2008542057A JP 5127721 B2 JP5127721 B2 JP 5127721B2
Authority
JP
Japan
Prior art keywords
source
drain
pad
substrate
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008542057A
Other languages
English (en)
Other versions
JPWO2008053748A1 (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008542057A priority Critical patent/JP5127721B2/ja
Publication of JPWO2008053748A1 publication Critical patent/JPWO2008053748A1/ja
Application granted granted Critical
Publication of JP5127721B2 publication Critical patent/JP5127721B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置に関し、特に、複数の電極の配置に特徴を有する半導体装置に関する。
ソース電極、ゲート電極及びドレイン電極がそれぞれ複数のフィンガーにより形成されるマルチフィンガー型電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を備えた半導体装置としては、特許文献１に記載のものが知られている。
特許文献１：特開平１１−８７３６７号公報
図５は、特許文献１の半導体装置の電極構造を説明するための図である。
すなわち、この半導体装置は、図５（ａ）に示すように、その長方形の基板５３上のほぼ中央部に、ゲートフィンガー電極２、ソースフィンガー電極３およびドレインフィンガー電極４が相互に歯合するように配列される。すなわち、ソースフィンガー電極３とドレインフィンガー電極４との間にゲートフィンガー電極２が配置されるような関係が繰り返されるように配列される。ゲートフィンガー電極２が接続されるゲートパッド５０とソースフィンガー電極３が接続されるソースパッド５１とが基板５３の１辺（図の下辺）に沿って交互に配列される。そしてドレインフィンガー電極４が接続されるドレインパッド５２が基板５３の対向する辺（図の上辺）に沿って配列される。
基板５３は、図５（ｂ）に示すように、その裏面にグランドとしての金属製のグランドプレート５４が形成されている。基板５３の入力側及び出力側には、表面上に入力側整合回路および出力側整合回路（図示省略）がそれぞれ形成された入力側基板５５及び出力側基板５６が設けられる。グランドプレート５４は、その一部が、入力側基板５５及び基板５３の間において基板表面に露出するように形成される。
ソースパッド５１は、ワイヤ５７によりグランドプレート５４の露出部５８にボンディングされ、これにより、ソース電極が接地される。また、ゲートパッド５０は、入力側基板５５上の入力用の整合回路にワイヤ５９を介して接続され、ドレインパッド５２は、ワイヤ６０、６１により出力側基板５６上の出力用の整合回路に接続される。
また、従来、このようなマルチフィンガー型ＦＥＴにおいて、ソースパッドがビアホール（ＶＩＡ）を介して接地される構造の半導体装置としては、特許文献２に記載のものが知られている。
特許文献２：特開平１１−２８３９９６号公報
上述した図５に示した従来の半導体装置においては、入力側基板５５上の入力用の整合回路とゲートパッド５０とを接続するワイヤ５９は、グランドプレートの露出部５８を跨いで接続されるため、露出部５８の幅に相当する分だけ長いワイヤ長を要することになる。この結果、ゲート電極の入力インダクタンスが大きくなり、共振周波数を低下させる欠点がある。このため、高い周波数での動作に対して整合回路が構成できなくなる。
さらに、ゲート電極のフィンガー部と、ソース電極のフィンガー部とが重なる部分、すなわち、オーバーレイ６２による寄生容量は、ＦＥＴの利得に大きな影響を与える。
図６は、特許文献２の半導体装置の電極構造を説明するための図である。この半導体装置は、図６に示すように、ゲートパッド５０とソースパッド５１の配置と構造が図５に示す半導体装置と異なっている。すなわち、図６に示す半導体装置においては、ゲートパッド５０とソースパッド５１は基板５３の下辺に沿って、２列に配列されている。ソースパッド５１は基板５３の裏面に設けられた金属製のグランドプレート(図示省略)にビアホール６３を介して接続されている。ゲートパッド５０は、ソースパッド５１に対し、それらの間の位置に配置されるように、基板５３の下辺に沿ってずらせて配置されている。ゲートパッド５０は、それぞれ、隣接するソースパッド５１の間を通過するゲート配線６５により、各ゲートフィンガー電極２に接続されている。なお、図６においては、図５に示す半導体装置の構成部分に対応する部分には同一の番号が付されている。
図６に示す従来装置においては、ゲートパッド５０及びゲート電極２間がゲート配線６５により接続されているため、やはり、ゲートの配線長が長くなり、入力インダクタンスが大きくなる。
そこで本発明は、上記の課題に鑑み、小さな入力インダクタンスを有するＦＥＴを提供することを目的とする。
上記目的を達成するための本発明の一態様によれば、主基板と、主基板上において所定方向に配列された複数本のソースフィンガー電極と、複数本のソースフィンガー電極に、それぞれ所定間隔をおいて配列された複数本のドレインフィンガー電極と、複数本のソースフィンガー電極および複数本のドレインフィンガー電極の間に配列された複数本のゲートフィンガー電極と、複数本のフィンガー電極配列の出力側のみに所定の間隔をおいて配列された複数個のソースパッドと、複数個のソースパッドの間に配列された複数個のドレインパッドと、複数本のフィンガー電極配列の入力側に所定の間隔をおいて配列された複数個のゲートパッドと、複数個のソースパッドに、所定本数のソースフィンガー電極を接続するソース電極配線と、複数個のドレインパッドに、所定本数のドレインフィンガー電極を接続するドレイン電極配線と、複数個のゲートパッドに、所定本数の前記ゲートフィンガー電極を接続するゲート電極配線とを備え、ソース電極配線とドレイン電極配線とは、ソースフィンガー電極およびドレインフィンガー電極の配列方向に沿って交互に配列され、ソース電極配線とドレイン電極配線とは、一方が他方を跨ぐオーバーレイもしくはエアブリッジ配線部分を有し、ソース電極配線は、ドレインパッドに対応する位置に設けられ、ソースフィンガー電極の配列方向における各ドレインパッドの幅の範囲内に配列されたソースフィンガー電極は、当該ドレインパッドに対応する位置に設けられたソース電極配線により共通接続され、ソース電極配線は、その両端部において当該ドレインパッドの両側にあるソースパッドに接続され、ドレイン電極配線は、ソースパッドに対応する位置に設けられ、ドレインフィンガー電極の配列方向における各ソースパッドの幅の範囲内に配列されたドレインフィンガー電極は、当該ソースパッドに対応する位置に設けられたドレイン電極配線により共通接続され、ドレイン電極配線は、その両端部において当該ソースパッドの両側にあるドレインパッドに接続され、ソースフィンガー電極の配列方向における各ソースパッドの幅の範囲内に配列されたソースフィンガー電極は、オーバーレイもしくはエアブリッジ配線によりソースパッドに接続され、ドレインフィンガー電極の配列方向における各ドレインパッドの幅の範囲内に配列されたドレインフィンガー電極は、オーバーレイもしくはエアブリッジ配線によりドレインパッドに接続される半導体装置が提供される。
本発明の第１の実施の形態に係る半導体装置の電極構造を示す平面図である。 本発明の第１の実施の形態に係る半導体装置の一部の構成を説明するための斜視図である。 本発明の第２の実施の形態に係る半導体装置の電極構造を示す平面図である。 本発明の第２の実施の形態に係る半導体装置の一部の構成を説明するための斜視図である。 従来の半導体装置の電極構造を説明するための図である。 従来の他の半導体装置の電極構造を説明するための図である。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
以下の説明において、半導体素子は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板上に形成される。
特に、例えば、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板を使用する場合には、半導体素子は、ヘテロ接合界面に誘起される２次元ガス（２ＤＥＧ：Two Dimensional Electron Gas）中の高電子移動度を利用する高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）として構成される。また、例えば、ＧａＮ／ＳｉＣ基板を使用する場合には、半導体素子は、ショットキーゲート（Schottky Gate）を利用する金属―半導体（ＭＥＳ：Metal semiconductor）ＦＥＴとして構成可能である。
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る半導体装置の電極構造の平面図を示す。また、図２は、本発明の第１の実施の形態に係る半導体装置の一部の構成を説明するための斜視図を示す。
本発明の第１の実施の形態に係る半導体装置は、図１および図２に示すように、主基板１と、主基板１上において所定方向に配列された複数本のソースフィンガー電極３と、複数本のソースフィンガー電極３に、それぞれ所定間隔をおいて配列された複数本のドレインフィンガー電極４と、複数本のソースフィンガー電極３および複数本のドレインフィンガー電極４の間に配列された複数本のゲートフィンガー電極２と、複数本のフィンガー電極配列の一方の側に所定の間隔をおいて配列された複数個のソースパッド６と、複数個のソースパッド６の間に配列された複数個のドレインパッド７と、複数本のフィンガー電極配列の他方の側に所定の間隔をおいて配列された複数個のゲートパッド５と、複数個のソースパッド６に、所定本数のソースフィンガー電極３を接続するソース電極配線（ＬＳ，ＮＳ，Ｍ）と、複数個のドレインパッド７に、所定本数のドレインフィンガー電極４を接続するドレイン電極配線（ＬＤ，ＮＤ，Ｐ）と、複数個のゲートパッド５に、所定本数のゲートフィンガー電極２を接続するゲート電極配線ＬＧとを備える。
また、図１に示すように、ソース電極配線（ＬＳ，ＮＳ，Ｍ）とドレイン電極配線（ＬＤ，ＮＤ，Ｐ）とは、一方が他方を跨ぐオーバーレイもしくはエアブリッジ配線部１５を有する。
また、図１および図２に示すように、主基板１上に配置された複数個のゲートパッド５の配列側に隣接配置された入力側整合回路基板８と、入力側整合回路基板８上の出力端子８−１とゲートパッド５とを接続するワイヤ９と、主基板１上に配置された複数個のソースパッド６および複数個のドレインパッド７の配列側に所定の間隔をおいて配置された出力側整合回路基板１０と、出力側整合回路基板１０上の入力端子１０−１とドレインパッド７とを接続するワイヤ１１と、主基板１、入力側整合回路基板８および出力側整合回路基板１０の裏面に共通に配置され、一部が主基板１および出力側整合回路基板１０間を介して主基板１表面に露出する露出部１４を有するグランドプレート１２と、露出部１４にソースパッド６を接続するワイヤ１３とを備える。
本発明の第１の実施の形態に係る半導体装置はマルチフィンガー型ＦＥＴであり、図１に示すように、主基板１上に複数のソースフィンガー電極３と複数のドレインフィンガー電極４とが交互に配列されている。そして任意の隣接する一対のソースフィンガー電極３とドレインフィンガー電極４との間に１本のゲートフィンガー電極２が配置されている。
これらの各フィンガー電極配列の一方の側、例えば図１の上辺側には、矩形のソースパッド６およびドレインパッド７がフィンガー電極配列に沿って交互に配列されている。他方、フィンガー電極配列の他方の側、例えば図１の下辺側には、矩形のゲートパッド５が配列されている。
これらの各ゲートパッド５、ソースパッド６、ドレインパッド７と各ゲートフィンガー電極２、ソースフィンガー電極３、ドレインフィンガー電極４との配置関係は次のとおりである。
すなわち、ソースパッド６の下部にはソースフィンガー電極３の他にドレインフィンガー電極４も配置される。同様に、ドレインパッド７の下部にはドレインフィンガー電極４の他にソースフィンガー電極３も配置される。
ソースパッド６とソースフィンガー電極３との接続は次のように行われる。すなわち、ドレインパッド７の下側で、フィンガー電極配列方向におけるパッド幅の範囲内に配列された、例えば、４本のソースフィンガー電極３は、バスラインソース電極配線ＬＳによりそれらの上端部が共通接続され、このバスラインソース電極配線ＬＳの左右両端部において、ドレインパッド７の両側のソースパッド６に主基板１の表面に形成されたソース電極配線Ｍにより接続される。
また、ソースパッド６の下側で、フィンガー電極配列方向におけるパッド幅の範囲内に配列された例えば２本のソースフィンガー電極３は、それぞれオーバーレイソース電極配線ＮＳによりソースパッド６に接続される。
次に、ドレインパッド７とドレインフィンガー電極４との接続は次のように行われる。すなわち、ソースパッド６の下側で、フィンガー電極配列方向におけるパッド幅の範囲内に配列された例えば３本のドレインフィンガー電極４は、フィンガー電極配列方向に延長形成されたバスラインドレイン電極配線ＬＤによりそれらの上端部が共通接続され、このバスラインドレイン電極配線ＬＤの左右両端部において、ソースパッド６の両側のドレインパッド７にオーバーレイドレイン電極配線Ｐにより接続される。
また、ドレインパッド７の下側で、フィンガー電極配列方向におけるパッド幅の範囲内に配列された例えば３本のドレインフィンガー電極４は、それぞれオーバーレイドレイン電極配線ＮＤによりドレインパッド７に接続される。
さらに、ゲートパッド５とゲートフィンガー電極２との接続は次のように行われる。すなわち、連続する６本のゲートフィンガー電極２は、フィンガー電極配列方向に延長形成されたバスラインゲート電極配線ＬＧによりそれらの下端部が共通接続され、バスラインゲート電極配線ＬＧの中央部が近傍に配置されたゲートパッド５に接続される。
次に、図２を参照して、各ゲートパッド５、ソースパッド６、ドレインパッド７と入力側基板８および出力側基板１０との接続について述べる。
入力側基板８および出力側基板１０は、図２に示すように、基板１とともに、それらの裏面には金属製のグランドプレート１２が形成されている。そしてグランドプレート１２には、基板１と出力側基板１０との間においては、それらの表面に露出する凸状の露出部１４が形成されている。このグランドプレート１２は、主基板１、入力側基板８および出力側基板１０上に形成される回路に対して共通の接地電位として機能する。
ゲートパッド５は、図２に示すように、主基板１の入力側に設けられ，入力側基板８上に形成された入力整合回路（出力端子８−１）にワイヤ９を介して接続される。
ソースパッド６は、グランドプレート１２の露出部１４にワイヤ１３を介して接続される。そしてドレインパッド７は、出力側基板１０上に形成された出力整合回路（入力端子１０−１）にそれぞれワイヤ１１を介して接続される。
このように、本発明の第１の実施の形態に係る半導体装置においては、ソースパッド６を基板１においてドレインパッド７と同じ側に配置することにより、グランドプレート１２の露出部１４をＦＥＴの入力側ではなく出力側に設け、この結果、ゲートパッド５と入力側基板８上の回路とを接続するワイヤ９の長さを短くすることができる。
なお、この結果、ドレインパッド７と出力側基板１０上に形成された出力整合回路（入力端子１０−１）とを接続するワイヤ１１は、グランドプレート１２の露出部１４を跨いで配線されるため、その長さは長くなり、ＦＥＴの出力インダクタンスが大きくなる。
しかし一般に、ＦＥＴの出力インピーダンスは入力インピーダンスに比べて数倍以上の値を有するため、出力インダクタンスの増分によるＦＥＴの特性への影響は、入力インダクタンスに比べて深刻ではない。
また、第１の実施の形態に係る半導体装置では、ドレインパッド７とドレインフィンガー電極４とを接続するドレイン電極配線（ＬＤ，ＮＤ，Ｐ）としての配線部材と、ソースパッド６とソースフィンガー電極３とを接続するソース電極配線（ＬＳ，ＮＳ，Ｍ）としての配線部材とが交叉する部分、すなわち、オーバーレイもしくはエアブリッジ配線部１５が、ソースパッド６及びドレインパッド７の近傍に配置される。
一方、ゲート電極配線ＬＧとドレイン電極配線（ＬＤ，ＮＤ，Ｐ）との間のオーバーレイ、又はゲート電極配線ＬＧとソース電極配線（ＬＳ，ＮＳ，Ｍ）との間のオーバーレイは生じない。
従って、第１の実施の形態に係る半導体装置では、ゲート電極配線ＬＧとドレイン電極配線（ＬＤ，ＮＤ，Ｐ）との間の重なりに起因する浮遊容量、あるいはゲート電極配線ＬＧとソース電極配線（ＬＳ，ＮＳ，Ｍ）との間の重なりに起因する浮遊容量は発生しない。
本発明の第１の実施の形態に係る半導体装置によれば、ＧａＮ（窒化ガリウム）やＳｉＣ（炭化ケイ素）など、ビアホールの形成が困難な半導体素子においても、接地電極を形成することができるようになる。
本発明の第１の実施の形態によれば、ゲートパッド５と入力用の整合回路とを接続するワイヤ長が短くて済むため、低入力インダクタンスの半導体装置を提供することができる。
[第２の実施の形態]
図３は、本発明の第２の実施の形態に係る半導体装置の電極構造を示す平面図を示す。また、図４は、本発明の第２の実施の形態に係る半導体装置の一部の構成を説明するための斜視図を示す。
本発明の第２の実施の形態に係る半導体装置は、図３および図４に示すように、主基板１７と、主基板１７上において所定方向に配列された複数本のソースフィンガー電極３と、複数本のソースフィンガー電極３に、それぞれ所定間隔をおいて配列された複数本のドレインフィンガー電極４と、複数本のソースフィンガー電極３および複数本のドレインフィンガー電極４の間に配列された複数本のゲートフィンガー電極２と、複数本のフィンガー電極配列の一方の側に所定の間隔をおいて配列された複数個のソースパッド６と、複数個のソースパッド６の間に配列された複数個のドレインパッド７と、複数本のフィンガー電極配列の他方の側に所定の間隔をおいて配列された複数個のゲートパッド５と、複数個のソースパッド６に、所定本数のソースフィンガー電極３を接続するソース電極配線（ＬＳ，ＮＳ，Ｍ）と、複数個のドレインパッド７に、所定本数のドレインフィンガー電極４を接続するドレイン電極配線（ＬＤ，ＮＤ，Ｐ）と、複数個のゲートパッド５に、所定本数のゲートフィンガー電極２を接続するゲート電極配線ＬＧとを備える。
また、図３に示すように、ソース電極配線（ＬＳ，ＮＳ，Ｍ）とドレイン電極配線（ＬＤ，ＮＤ，Ｐ）とは、一方が他方を跨ぐオーバーレイもしくはエアブリッジ配線部１５を有する。
また、図３および図４に示すように、主基板１７上に配置された複数個のゲートパッド５の配列側に隣接配置された入力側整合回路基板８と、入力側整合回路基板８上の出力端子８−１とゲートパッド５とを接続するワイヤ９と、主基板１７上に配置された複数個のソースパッド６および複数個のドレインパッド７の配列側に隣接配置された出力側整合回路基板１０と、出力側整合回路基板１０上の入力端子１０−１とドレインパッド７とを接続するワイヤ１１と、主基板１を貫通し、複数個のソースパッド６とそれぞれ接続される複数個のビアホール１６と、主基板１７、入力側整合回路基板８および出力側整合回路基板１０の裏面に共通に配置され、複数個のビアホール１６を介して複数個のソースパッド６と接続されるグランドプレート１２とを備える。
上記の第１の実施の形態に係る半導体装置では、ソースパッド６はボンディング用のワイヤ１３を介してグランドプレート１２の露出部１４に接地されていた。本発明の第２の実施の形態に係る半導体装置においては、図３、図４に示すように、ソースパッド６は、ソースパッド６の下の主基板１７内に形成されたビアホール１６を介してグランドプレート１２に接続されて、接地されている。その他の構成は図１および図２と同様である。
本発明の第２の実施の形態に係る半導体装置は、ソースパッド６の位置が、図５、図６に示す従来装置におけるドレインパッド５２の位置に置き換えられており、かつソースパッド６にビアホール１６が形成されるため、ゲートパッド５とゲートフィンガー電極２との間の配線長を短くすることができる。
また、ゲート電極２には、他のソース電極３，ドレイン電極４とのオーバーレイが生じないため、ゲートフィンガー電極２の浮遊容量も小さくできるため、ＦＥＴの周波数特性に対する影響を小さくできる。
本発明の第２の実施の形態によれば、ゲートパッドと入力用の整合回路とを接続するワイヤ長が短くて済むため、低入力インダクタンスの半導体装置を提供することができる。
[その他の実施の形態]
上記のように、本発明は第１乃至第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
尚、本発明は上記の実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、基板上において、ソースパッド６及びドレインパッド７の順序は入れ替えられて配置されてもよく、この場合には、ソースフィンガー３及びドレインフィンガー４の順序も入れ替えられて配置される。上記の説明における主基板１、１７の辺の長さや、各フィンガーの長さ及び配置の間隔や、各パッドの辺の長さ及び配置の間隔や、オーバーレイもしくはエアブリッジ配線部１５における配線部材の重なりの構造や、ビアホール１６の直径などの値は種々変更可能である。
また、上記の実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
第１乃至第２の実施の形態において、半導体素子に用いられる主基板１，１７として、ＳｉＣ基板を挙げているが、これに限定されるものではなく、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板などの放熱性の良好な基板を用いる場合においても、ヴィアホール１６の形成により接地することが可能となる。
シリコンやＧａＡｓ基板の場合には、ヴィアホールの形成のための加工が容易であるが、ＳｉＣ基板やサファイア基板などのヴィアホールの形成のための加工が困難な基板を用いる場合にも適用することも有効である。
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

Claims (4)

  1. 主基板と、
    前記主基板上において所定方向に配列された複数本のソースフィンガー電極と、
    前記複数本のソースフィンガー電極に、それぞれ所定間隔をおいて配列された複数本のドレインフィンガー電極と、
    前記複数本のソースフィンガー電極および前記複数本のドレインフィンガー電極の間に配列された複数本のゲートフィンガー電極と、
    前記複数本のフィンガー電極配列の出力側のみに所定の間隔をおいて配列された複数個のソースパッドと、
    前記複数個のソースパッドの間に配列された複数個のドレインパッドと、
    前記複数本のフィンガー電極配列の入力側に所定の間隔をおいて配列された複数個のゲートパッドと、
    前記複数個のソースパッドに、所定本数の前記ソースフィンガー電極を接続するソース電極配線と、
    前記複数個のドレインパッドに、所定本数の前記ドレインフィンガー電極を接続するドレイン電極配線と、
    前記複数個のゲートパッドに、所定本数の前記ゲートフィンガー電極を接続するゲート電極配線と
    を備え、
    前記ソース電極配線と前記ドレイン電極配線とは、前記ソースフィンガー電極および前記ドレインフィンガー電極の配列方向に沿って交互に配列され、
    前記ソース電極配線と前記ドレイン電極配線とは、一方が他方を跨ぐオーバーレイもしくはエアブリッジ配線部分を有し、
    前記ソース電極配線は、前記ドレインパッドに対応する位置に設けられ、前記ソースフィンガー電極の配列方向における前記各ドレインパッドの幅の範囲内に配列された前記ソースフィンガー電極は、当該ドレインパッドに対応する位置に設けられた前記ソース電極配線により共通接続され、前記ソース電極配線は、その両端部において当該ドレインパッドの両側にある前記ソースパッドに接続され、
    前記ドレイン電極配線は、前記ソースパッドに対応する位置に設けられ、前記ドレインフィンガー電極の配列方向における前記各ソースパッドの幅の範囲内に配列された前記ドレインフィンガー電極は、当該ソースパッドに対応する位置に設けられた前記ドレイン電極配線により共通接続され、前記ドレイン電極配線は、その両端部において当該ソースパッドの両側にある前記ドレインパッドに接続され、
    前記ソースフィンガー電極の配列方向における前記各ソースパッドの幅の範囲内に配列された前記ソースフィンガー電極は、前記オーバーレイもしくはエアブリッジ配線により前記ソースパッドに接続され、
    前記ドレインフィンガー電極の配列方向における前記各ドレインパッドの幅の範囲内に配列された前記ドレインフィンガー電極は、前記オーバーレイもしくはエアブリッジ配線により前記ドレインパッドに接続されることを特徴とする半導体装置。
  2. 前記主基板上に配置された前記複数個のゲートパッド配列側に隣接配置された入力側整合回路基板と、
    前記入力側整合回路基板上の出力端子と前記ゲートパッドとを接続する第１ワイヤと、
    前記主基板上に配置された前記複数個のソースパッドおよび前記複数個のドレインパッド配列側に所定の間隔をおいて配置された出力側整合回路基板と、
    前記出力側整合回路基板上の入力端子と前記ドレインパッドとを接続する第２ワイヤと、
    前記主基板、前記入力側整合回路基板および前記出力側整合回路基板の裏面に共通に配置され、一部が前記主基板および前記出力側整合回路基板間を介して前記主基板表面に露出する露出部を有するグランドプレートと、
    前記露出部に前記ソースパッドを接続する第３ワイヤと
    を備えたことを特徴とする請求項１記載の半導体装置。
  3. 前記主基板上に配置された前記複数個のゲートパッド配列側に隣接配置された入力側整合回路基板と、
    前記入力側整合回路基板上の出力端子と前記ゲートパッドとを接続する第１ワイヤと、
    前記主基板上に配置された前記複数個のソースパッドおよび前記複数個のドレインパッド配列側に隣接配置された出力側整合回路基板と、
    前記出力側整合回路基板上の入力端子と前記ドレインパッドとを接続する第２ワイヤと、
    前記主基板を貫通し、前記複数個のソースパッドとそれぞれ接続される複数個のビアホールと、
    前記主基板、前記入力側整合回路基板および前記出力側整合回路基板の裏面に共通に配置され、前記複数個のビアホールを介して前記複数個のソースパッドと接続されるグランドプレートと
    を備えたことを特徴とする請求項１に記載の半導体装置。
  4. 前記主基板は、ＳｉＣ基板、ＧａＮ／ＳｉＣ基板、ＡｌＧａＮ／ＧａＮ／ＳｉＣ基板、ダイヤモンド基板、サファイア基板より選択された基板であることを特徴とする請求項１に記載の半導体装置。
JP2008542057A 2006-11-02 2007-10-23 半導体装置 Expired - Fee Related JP5127721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008542057A JP5127721B2 (ja) 2006-11-02 2007-10-23 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006298820 2006-11-02
JP2006298820 2006-11-02
JP2008542057A JP5127721B2 (ja) 2006-11-02 2007-10-23 半導体装置
PCT/JP2007/070640 WO2008053748A1 (fr) 2006-11-02 2007-10-23 Dispositif semiconducteur

Publications (2)

Publication Number Publication Date
JPWO2008053748A1 JPWO2008053748A1 (ja) 2010-02-25
JP5127721B2 true JP5127721B2 (ja) 2013-01-23

Family

ID=39344091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008542057A Expired - Fee Related JP5127721B2 (ja) 2006-11-02 2007-10-23 半導体装置

Country Status (6)

Country Link
US (1) US8097906B2 (ja)
EP (1) EP2088620B1 (ja)
JP (1) JP5127721B2 (ja)
KR (1) KR20090004978A (ja)
TW (1) TW200830549A (ja)
WO (1) WO2008053748A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928525A (zh) * 2014-04-25 2014-07-16 中国科学院微电子研究所 场效应晶体管液体传感器及其制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4995890B2 (ja) * 2009-12-25 2012-08-08 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US8319256B2 (en) 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
JP2012175070A (ja) * 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ
JP5361934B2 (ja) 2011-04-19 2013-12-04 株式会社東芝 電力増幅器
CN102270659B (zh) * 2011-08-11 2012-09-26 中国科学院微电子研究所 一种多栅指GaN HEMTs
JP5444383B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5443519B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5443520B2 (ja) * 2012-01-16 2014-03-19 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
EP3474316B1 (en) * 2016-07-25 2021-03-03 Mitsubishi Electric Corporation Semiconductor device
US10545055B2 (en) 2017-06-13 2020-01-28 Semiconductor Components Industries, Llc Electronic device including a temperature sensor
CN107083994B (zh) 2017-06-16 2023-03-24 传孚科技（厦门）有限公司 气压发动机
US10629526B1 (en) * 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
EP3951848A4 (en) * 2019-03-29 2023-01-11 Kabushiki Kaisha Toshiba SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE FABRICATION METHOD
US11574854B2 (en) 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
US11715720B2 (en) * 2020-09-11 2023-08-01 Navitas Semiconductor Limited Integrated half-bridge power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196965A (ja) * 1987-10-09 1989-04-14 Toshiba Corp 電界効果型半導体装置
JPH06209015A (ja) * 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
JPH07226489A (ja) * 1994-02-15 1995-08-22 Toshiba Corp マイクロ波半導体装置
JPH10233404A (ja) * 1997-02-21 1998-09-02 Mitsubishi Electric Corp 半導体装置
JP2002319593A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The 半導体デバイスおよび電極形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150851A (ja) * 1989-11-08 1991-06-27 Hitachi Ltd 高利得半導体素子電極構造
JP3150851B2 (ja) 1994-07-08 2001-03-26 三晃金属工業株式会社 彎曲状外囲体
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JP3147048B2 (ja) 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
JP3114687B2 (ja) 1998-03-30 2000-12-04 日本電気株式会社 半導体装置
JP4439358B2 (ja) * 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0196965A (ja) * 1987-10-09 1989-04-14 Toshiba Corp 電界効果型半導体装置
JPH06209015A (ja) * 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
JPH07226489A (ja) * 1994-02-15 1995-08-22 Toshiba Corp マイクロ波半導体装置
JPH10233404A (ja) * 1997-02-21 1998-09-02 Mitsubishi Electric Corp 半導体装置
JP2002319593A (ja) * 2001-04-19 2002-10-31 Furukawa Electric Co Ltd:The 半導体デバイスおよび電極形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928525A (zh) * 2014-04-25 2014-07-16 中国科学院微电子研究所 场效应晶体管液体传感器及其制备方法

Also Published As

Publication number Publication date
US20100237437A1 (en) 2010-09-23
KR20090004978A (ko) 2009-01-12
EP2088620A4 (en) 2011-11-30
TWI355741B (ja) 2012-01-01
WO2008053748A1 (fr) 2008-05-08
TW200830549A (en) 2008-07-16
EP2088620B1 (en) 2016-03-16
EP2088620A1 (en) 2009-08-12
JPWO2008053748A1 (ja) 2010-02-25
US8097906B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
JP5127721B2 (ja) 半導体装置
KR101388812B1 (ko) 반도체 장치
US6900482B2 (en) Semiconductor device having divided active regions with comb-teeth electrodes thereon
JP5658874B2 (ja) 高周波半導体装置
US8536622B2 (en) Semiconductor device and power supply apparatus
JP5072862B2 (ja) 半導体装置及び半導体装置の製造方法
JP6338832B2 (ja) 半導体装置
JP6211867B2 (ja) 半導体装置
TW201403819A (zh) 半導體裝置
JP2005183770A (ja) 高周波用半導体装置
JP7154284B2 (ja) ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法
JP6615414B1 (ja) 高周波増幅器および高周波増幅器モジュール
KR101058991B1 (ko) 반도체 장치
JP7456517B2 (ja) トランジスタ
KR100985807B1 (ko) 전계 효과 트랜지스터
JP5951265B2 (ja) 広帯域増幅器
JP2017201722A (ja) 半導体装置
US20220013451A1 (en) Compact transistor utilizing shield structure arrangement
JP5892770B2 (ja) 高周波半導体装置
US11728419B2 (en) High electron mobility transistor
JP3171155B2 (ja) 半導体装置及びその製造方法
JP2017139518A (ja) 半導体装置および送信器
TW202249209A (zh) 半導體裝置
TWI540703B (zh) 半導體元件及其製作方法
CN116646350A (zh) 半导体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees