JP7154284B2 - ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法 - Google Patents

ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法 Download PDF

Info

Publication number
JP7154284B2
JP7154284B2 JP2020516901A JP2020516901A JP7154284B2 JP 7154284 B2 JP7154284 B2 JP 7154284B2 JP 2020516901 A JP2020516901 A JP 2020516901A JP 2020516901 A JP2020516901 A JP 2020516901A JP 7154284 B2 JP7154284 B2 JP 7154284B2
Authority
JP
Japan
Prior art keywords
output
input
pad
transistor amplifier
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020516901A
Other languages
English (en)
Other versions
JP2020536411A (ja
Inventor
フラワーズ、ミッチェル
アンドレ、ウルフ
フェイド、カーレッド
ウッド、サイモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2020536411A publication Critical patent/JP2020536411A/ja
Application granted granted Critical
Publication of JP7154284B2 publication Critical patent/JP7154284B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Description

本明細書において説明する発明の概念は、トランジスタ増幅器に関し、とりわけユニット・セル・トランジスタを有するトランジスタ増幅器に関する。
大電力取り扱い能力を有するトランジスタ増幅器は、多岐にわたるアプリケーションにおいて今日使用されている。出力電力の増大を実現するために、これらのトランジスタ増幅器は、大きな実効ゲート周囲長を有するトランジスタを含むことができる。トランジスタの実効ゲート周囲長を大きくするための１つの技術は、並列に接続されている複数のユニット・セル・トランジスタを設けることである。このようなデバイスでは、実効ゲート周囲長を、個別のトランジスタのゲート周囲長の合計とすることができる。
ハイ・パワー・トランジスタ増幅器の１つの実例タイプは、内部整合型電界効果トランジスタ（「ＦＥＴ：field effect transistor」）であり、これはまた、ＩＭＦＥＴとも呼ばれる。ＩＭＦＥＴは、複数の並列増幅経路を形成するために並列に配置されている複数のユニット・セル・トランジスタを各々が有することができる１つ又は複数のトランジスタ増幅器集積回路チップを含むパッケージングされたトランジスタ増幅器である。ユニット・セル・トランジスタは、例えば、高電子移動度トランジスタすなわち「ＨＥＭＴ：high electron mobility transistor」を含むことができ、例えば、ＨＥＭＴを炭化ケイ素及び／又は窒化ガリウム系の半導体材料などのワイド・バンドギャップ半導体材料を使用して形成することができる。トランジスタ増幅器集積回路チップは、インピーダンス整合ネットワーク、伝送ライン、電力分割及び統合構造等を含む、例えばプリント回路ボード又はセラミック回路基板などの他の回路基板とともにパッケージにパッケージングすることができる。パッケージは、１つ又は複数の入力リード及び出力リードを含むことができる。集積回路チップと他の回路基板を相互接続するために及び／又は回路基板をパッケージの入力／出力リードに接続するために、ボンディング・ワイアを使用することができる。例えば、１００ＭＨｚと２８ＧＨｚ又はそれどころかより高い周波数との間になることがある特定の周波数帯域内にある動作周波数を有するように、ＩＭＦＥＴトランジスタ増幅器を設計することができる。
モノリシック・マイクロ波集積回路（「ＭＭＩＣ：monolithic microwave integrated circuit」）は、もう１つのタイプのハイ・パワー・トランジスタ増幅器であり、これは付随する整合回路、給電ネットワーク、等とともに並列に配置された複数のユニット・セル・トランジスタを含む。ＩＭＦＥＴトランジスタ増幅器のように、ＭＭＩＣトランジスタ増幅器は、並列に接続されている複数のユニット・セルＨＥＭＴトランジスタを含むことができる。ＩＭＦＥＴトランジスタ増幅器とＭＭＩＣトランジスタ増幅器との間の主な違いは、ＭＭＩＣトランジスタ増幅器では、トランジスタ、インピーダンス整合ネットワーク、及び給電ネットワークを含め、増幅器の回路素子のすべてが単一の「モノリシック」集積回路チップの上に形成されことであるが、ＩＭＦＥＴトランジスタ増幅器は、パッケージングされるデバイス内に包含された多数の集積回路チップ及び他の回路基板を有する場合があることである。ＭＭＩＣトランジスタ増幅器の単一の集積回路チップを保護パッケージの入力／出力リードに接続するために、ボンディング・ワイアを使用することができる。
ＩＭＦＥＴトランジスタ増幅器又はＭＭＩＣトランジスタ増幅器内の個別のユニット・セル・トランジスタは、増幅器を製作するために使用する製造プロセス及び／又は組み立てプロセスにつきものの変動のためにわずかに異なるように振る舞うことがある。これらの変動が微細であるとしても、これらの変動が、デバイスに典型的に含まれるインピーダンス整合ネットワークによって拡大されることがある。これらの拡大された変動は、並列増幅経路内の異なるレグ同士の間の位相及び／又は他のパラメータのアンバランスをもたらすことがあり、これらのアンバランスが出力信号に発振を生じさせることがある。発振は、トランジスタ増幅器の動作周波数帯域内で及び／又は外で発生することがあるスプリアス信号の形態を取ることがある。帯域内であろうとも帯域外であろうとも、発振は、所望の出力信号のパワーを低下させることがある及び／又は相互変調積を生じ得る付加的な望まれない信号として現れることがある。加えて、帯域内発振は、所望の出力信号に雑音として現れることがある。
発振が十分に大きい場合には、発振は、増幅器の性能を極めて大きく劣化させることがある。したがって、いわゆる「ループ解析」が、発振の大きさ及び効果を決定するためにトランジスタ増幅器に関する設計段階中に実行される。発振が十分に大きいことをループ解析が示す場合、設計者はそのときには、出力信号の発振を減少させるためにアンバランスを安定化させるためユニット・セル・トランジスタを通る並列増幅経路に沿って直列抵抗及び／又はシャント抵抗を追加することができる。あいにく、このような抵抗を含むことは、増幅器の利得及び効率の両方を低下させ、そしてまた、デバイスの出力電力レベルも低下させることもあり、これらはＩＭＦＥＴパワー増幅器及びＭＭＩＣパワー増幅器に関する鍵となる性能パラメータのうちの３つである。
米国特許出願公開第２００２／００６６９０８（Ａ１）号 米国特許出願公開第２００２／０１６７０２３（Ａ１）号 米国特許出願公開第２００４／００６１１２９号 米国特許第７，９０６，７９９号 米国特許第６，３１６，７９３号 米国特許出願公開第２００３／０１０２４８２（Ａ１）号
本発明の実施例によれば、パッケージングされたトランジスタ増幅器が提供され、入力リード及び出力リードを有するパッケージと、並列に電気的に接続され、上記入力リードにつなげられる複数のユニット・セル・トランジスタを有するトランジスタ段であって、上記ユニット・セル・トランジスタの各々が出力部を有する、トランジスタ段と、第１の給電ネットワークにより上記ユニット・セル・トランジスタの上記出力部の第１のサブセットにつなげられる第１の出力ボンディング・パッドと、上記第１の出力ボンディング・パッドとは別の第２の出力ボンディング・パッドであって、上記第２の出力ボンディング・パッドが第２の給電ネットワークにより上記ユニット・セル・トランジスタの上記出力部の第２のサブセットにつなげられる、第２の出力ボンディング・パッドと、上記第１の出力ボンディング・パッドと上記出力リードとの間につなげられる第１の出力ボンディング・ワイアと、上記第２の出力ボンディング・パッドと上記出力リードとの間につなげられる第２の出力ボンディング・ワイアとを含む。
いくつかの実施例では、上記第１の出力ボンディング・ワイアが、上記第１の出力ボンディング・パッドに直接接続されることがあり、上記第２の出力ボンディング・ワイアが、上記第２の出力ボンディング・パッドに直接接続されることがある。
いくつかの実施例では、１つ又は複数の回路基板が、上記パッケージ内に含まれ、上記第１及び第２の出力ボンディング・ワイアの各々の第１の端部が、上記１つ又は複数の回路基板に直接接続されることがあり、上記第１及び第２の出力ボンディング・ワイアの各々の第２の端部が、上記パッケージに直接接続されることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、少なくとも第１及び第２の入力ボンディング・パッド並びに少なくとも第１及び第２の入力ボンディング・ワイアを含むことができ、上記第１及び第２の入力ボンディング・ワイアが上記入力リードを上記それぞれの第１及び第２の入力ボンディング・パッドに電気的に接続される。このような実施例では、上記第１及び第２の入力ボンディング・ワイアが、上記それぞれの第１及び第２の入力ボンディング・パッドに直接接続されることがある。
いくつかの実施例では、上記第１の出力ボンディング・ワイアが、上記第１の出力ボンディング・パッドに直接接続されることがあり、上記第２の出力ボンディング・ワイアが、上記第２の出力ボンディング・パッドに直接接続されることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、モノリシック・マイクロ波集積回路パワー増幅器を備えることができる。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、内部整合型電界効果トランジスタ・パワー増幅器を備えることができる。
いくつかの実施例では、上記第１の出力ボンディング・パッドが、上記第２の出力ボンディング・パッドに直接隣接することがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、異なる数の入力ボンディング・ワイア及び出力ボンディング・ワイアを含むことがある。
いくつかの実施例では、上記第１及び第２の入力ボンディング・ワイアのうちの少なくとも１つのインダクタンスが、少なくとも１０％だけ上記第１及び第２の出力ボンディング・ワイアのうちの少なくとも１つのインダクタンスとは異なることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、第３の給電ネットワークにより上記ユニット・セル・トランジスタの上記出力部の第３のサブセットにつなげられる第３の出力ボンディング・パッドと、上記第３の出力ボンディング・パッドと上記出力リードとの間につなげられる第３の出力ボンディング・ワイアとをさらに含むことができる。
本発明の別の実施例によれば、パッケージングされたトランジスタ増幅器が提供され、入力リード及び出力リードを有するパッケージと、上記入力リードにつなげられる入力インピーダンス整合ネットワークと、電気的に並列である複数のユニット・セル・トランジスタを有するトランジスタ段であって、上記トランジスタ段が上記入力インピーダンス整合ネットワークにつなげられ、上記ユニット・セル・トランジスタの各々が出力部を有する、トランジスタ段と、上記トランジスタ段につなげられる出力インピーダンス整合ネットワークと、上記出力インピーダンス整合ネットワークと上記出力リードとの間につなげられる複数の出力ボンディング・ワイアと、上記複数のユニット・セル・トランジスタの上記出力部につなげられる出力統合ノードとを含む。上記複数の出力ボンディング・ワイアが、上記トランジスタ段と上記出力統合ノードとの間にある。
いくつかの実施例では、上記出力ボンディング・ワイアの各々が、上記パッケージに直接接続されることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、第１及び第２の出力ボンディング・パッドをさらに含むことができ、上記出力ボンディング・ワイアのうちの第１の出力ボンディング・ワイアが上記第１の出力ボンディング・パッドと上記出力リード用のリード・パッドとの間に延び、上記出力ボンディング・ワイアのうちの第２の出力ボンディング・ワイアが上記第２の出力ボンディング・パッドと上記出力リード用の上記リード・パッドとの間に延びる。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、少なくとも第１及び第２の入力ボンディング・パッド並びに上記入力リードを上記それぞれの第１及び第２の入力ボンディング・パッドに電気的に接続する少なくとも第１及び第２の入力ボンディング・ワイアを含む。
いくつかの実施例では、上記第１及び第２の入力ボンディング・ワイアが、上記パッケージと上記それぞれの第１及び第２の入力ボンディング・パッドとの間に直接接続されることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、モノリシック・マイクロ波集積回路パワー増幅器及び／又は内部整合型電界効果トランジスタ・パワー増幅器を備えることができる。
いくつかの実施例では、上記第１の出力ボンディング・パッドが、上記第２の出力ボンディング・パッドに直接隣接することがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、異なる数の入力ボンディング・ワイア及び出力ボンディング・ワイアを含むことができる。
いくつかの実施例では、上記入力ボンディング・ワイアのうちの少なくとも１つのインダクタンスが、少なくとも１０％だけ上記出力ボンディング・ワイアのうちの少なくとも１つのインダクタンスとは異なることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、第３の出力ボンディング・パッドをさらに含むことができ、上記出力ボンディング・ワイアのうちの第３のものが、上記第３の出力ボンディング・パッドと上記出力リードとの間につなげられる。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、第３の入力ボンディング・パッド及び第３の入力ボンディング・ワイアをさらに含むことができ、上記第３の入力ボンディング・ワイアが上記第３の入力ボンディング・パッドと上記入力リードとの間につなげられる。
本発明のさらに別の実施例によれば、パッケージングされたトランジスタ増幅器が提供され、入力リード及び出力リードを有するパッケージと、上記パッケージ内の１つ又は複数の回路基板であって、上記１つ又は複数の回路基板が複数の電気的並列増幅経路を含み、上記増幅経路の各々が上記入力リード及び上記出力リードにつなげられる、１つ又は複数の回路基板と、上記出力リードを上記１つ又は複数の回路基板のうちの少なくとも１つにつなげる複数の出力ボンディング・ワイアとを含む。上記出力ボンディング・ワイアが、上記１つ又は複数の回路基板と上記電気的並列増幅経路のすべてが最初に統合される場所との間にある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、少なくとも第１及び第２の入力ボンディング・パッド並びに上記入力リードを上記それぞれの第１及び第２の入力ボンディング・パッドに電気的に接続する少なくとも第１及び第２の入力ボンディング・ワイアを含むことができる。
いくつかの実施例では、上記第１及び第２の入力ボンディング・ワイアが、上記パッケージと上記それぞれの第１及び第２の入力ボンディング・パッドとの間に直接接続されることがある。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、モノリシック・マイクロ波集積回路パワー増幅器及び／又は内部整合型電界効果トランジスタ・パワー増幅器を備えることができる。
いくつかの実施例では、上記第１及び第２の入力ボンディング・ワイアが、複数の入力ボンディング・ワイアの一部であり、上記パッケージングされたトランジスタ増幅器が、異なる数の入力ボンディング・ワイア及び出力ボンディング・ワイアを含むことができる。
いくつかの実施例では、上記第１の入力ボンディング・ワイアのインダクタンスが、少なくとも１０％だけ上記出力ボンディング・ワイアのうちの少なくとも１つのインダクタンスとは異なることがある。
本発明のさらに追加の実施例によれば、増幅器を設計する方法が提供され、そこでは、入力リード、出力リードを有するパッケージ及び上記入力リードと上記出力リードとの間につなげられるとともに上記パッケージ内に設置された複数の並列増幅経路を有するトランジスタ段を含むパッケージングされたパワー増幅器が設計され、ループ解析シミュレーションが上記設計したパッケージングされたパワー増幅器に実行され、入力信号が複数の並列増幅経路に沿って伝わるように最初に分割される上記パッケージングされたパワー増幅器の入力分割ノードと上記複数の並列増幅経路のすべてが最初に再統合される上記パッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所が上記ループ解析シミュレーションの結果に基づいて変更される。
いくつかの実施例では、入力信号が複数の並列増幅経路に沿って伝わるように最初に分割される上記パッケージングされたパワー増幅器の入力分割ノードと上記複数の並列増幅経路のすべてが最初に再統合される上記パッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所を変更することが、上記入力分割ノードと上記出力統合ノードとの間にあるボンディング・ワイアの数を変更することを含むことができる。
いくつかの実施例では、入力信号が複数の並列増幅経路に沿って伝わるように最初に分割される上記パッケージングされたパワー増幅器の入力分割ノードと上記複数の並列増幅経路のすべてが最初に再統合される上記パッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所を変更することが、上記トランジスタ段を上記出力リードに接続する少なくとも２つの出力ボンディング・ワイアを上記トランジスタ段と上記出力統合ノードとの間になるように位置付けることができる。
いくつかの実施例では、上記方法は、上記パッケージングされたパワー増幅器の上記入力分割ノードと上記パッケージングされたパワー増幅器の上記出力統合ノードとのうちの他方の場所を変更することをさらに含むことができる。
いくつかの実施例では、上記方法は、上記パッケージングされたパワー増幅器の上記入力分割ノードと上記パッケージングされたパワー増幅器の上記出力統合ノードとのうちの他方の上記場所を変更することに先立って第２のループ解析シミュレーションを実行することをさらに含むことができる。
いくつかの実施例では、上記ループ解析シミュレーションの結果に基づいて、入力信号が複数の並列増幅経路に沿って伝わるように最初に分割される上記パッケージングされたパワー増幅器の入力分割ノードと上記複数の並列増幅経路のすべてが最初に再統合される上記パッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所を変更することが、入力ボンディング・パッド及び／又は出力ボンディング・パッドを細分化することを含むことができる。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、モノリシック・マイクロ波集積回路パワー増幅器を備えることができる。
いくつかの実施例では、上記パッケージングされたトランジスタ増幅器が、内部整合電界効果トランジスタ・パワー増幅器を備えることができる。
本発明の実施例によるＩＭＦＥＴトランジスタ増幅器の平面図である。 図１のＩＭＦＥＴトランジスタ増幅器のユニット・セル・トランジスタのサブセットの拡大した模式図である。 図２Ａの線２Ｂ－２Ｂに沿って取られた模式的断面図である。 出力ボンディング・パッドの分割の前の図１のＩＭＦＥＴトランジスタ増幅器の平面図である。 典型的な従来のＩＭＦＥＴトランジスタ増幅器の出力回路基板及び出力リードの模式的平面図である。 図１のＩＭＦＥＴトランジスタ増幅器の修正した版の模式的平面図である。 従来のＭＭＩＣトランジスタ増幅器の平面図である。 本発明の実施例によるＭＭＩＣトランジスタ増幅器の平面図である。 本発明の別の実施例によるＭＭＩＣトランジスタ増幅器の平面図である。 本発明の特定の実施例による増幅器設計方法のフロー・チャートである。
上に論じたように、トランジスタ・パワー増幅器の電力取り扱い能力を、デバイスの実効ゲート周囲長を大きくすることによって高めることができる。（１）多数の並列増幅経路を設けること及び／又は（２）各々の個別の増幅経路のゲート幅を大きくすることによって、ゲート周囲長を大きくすることができる。並列増幅経路を設けることは、デバイス内に１つ又は複数のループを作り出す。これらのループは、入力ＲＦ信号が並列ユニット・セル・トランジスタに伝わるように最初に分割される第１の場所から、個別の経路のすべてが単一の出力信号へと再統合された第２の場所まで延びる。上に論じたように、ゲート・フィンガの幅が大きくなるにつれて、デバイス特性の微細な変動が拡大され、そしてこのことが、デバイスの動作周波数範囲内であることも範囲外であることもあり得る望まれない信号の形態での発振を生じさせるアンバランスを導入することがある。このような発振は、パワー・トランジスタ増幅器の性能を低下させることがある又はデバイスを使用不可能にすることさえある。結果として、上に記述した発振が許容可能なレベル内に維持されることを確実にするために、ループ解析を、パワー・トランジスタ増幅器の設計段階中に実行することができる。トランジスタ増幅器設計が許容できないループ挙動を有するだろうことをループ解析モデリングが示すと、抵抗器及び／又は追加のリアクタンス構成要素が、ループ内に追加され、このことがループを安定化させそしていずれの発振をも減衰させるために役立つことがある。
本発明の実施例によれば、改善された安定性を示すことができる複数の電気的並列増幅経路を有するパッケージングされたパワー・トランジスタ増幅器が提供される。いくつかの実施例では、これらのパッケージングされたパワー・トランジスタ増幅器は、「分割された」入力ボンディング・パッド及び／又は出力ボンディング・パッドを有することがある。分割された入力ボンディング・パッドを、１つ又は複数の入力ボンディング・ワイアによりトランジスタ増幅器パッケージの入力リードに各々つなげることができ、分割された出力ボンディング・パッドを、１つ又は複数の出力ボンディング・ワイアによりトランジスタ増幅器パッケージの出力リードに各々つなげることができる。入力ボンディング・パッド及び／又は出力ボンディング・パッドを分割することを、「ノード分割」と本明細書においてときには呼ぶことがある。
従来のパッケージングされたパワー・トランジスタ増幅器は、１つ又は複数の入力ボンディング・ワイアにより集積回路チップ又は回路基板上の入力ボンディング・パッドに接続される入力リードを典型的には含む。これらの従来のデバイスでは、各々の入力ボンディング・ワイアの第１の端部を、入力リードに接続されるリード・パッドに（例えば、はんだ付けの熱圧着によって）接続することができ、各々の入力ボンディング・ワイアの第２の端部を、入力ボンディング・パッドに接続することができる。同様に、各々の出力ボンディング・ワイアの第１の端部を出力ボンディング・パッドに接続することができ、各々の出力ボンディング・ワイアの第２の端部を、出力リードに接続されるリード・パッドに接続することができる。この従来の設計を用いると、（１）デバイスへの入力であるＲＦ信号が並列増幅経路を流れ下るように分割される入力分割ノード及び（２）並列増幅経路を増幅の後で再統合される出力統合ノードの両方は、両方とも集積回路チップ又は回路基板上であった。したがって、入力ボンディング・ワイア及び出力ボンディング・ワイアは、入力分割ノードと出力統合ノードとの間の並列増幅経路によって形成された「ループ」の外であった。
本発明の実施例によるパッケージングされたパワー・トランジスタ増幅器では、入力ボンディング・ワイア及び／又は出力ボンディング・ワイアがデバイス内の並列増幅経路によって形成される「ループ」内であるように、入力分割ノードと出力統合ノードとのうちの一方又は両方の場所を移動させることができる。これらの入力ボンディング・ワイア及び出力ボンディング・ワイアは、高レベルのインダクタンスを有することができ、このインダクタンスがループ内であるようにトランジスタ増幅器を再構成することが、デバイスを安定化できる。その上、入力ボンディング・ワイア及び出力ボンディング・ワイアがデバイスに既に存在するので、入力分割ノード及び／又は出力統合ノードの位置を再設置することが、インピーダンス整合回路などのデバイス性能の他の態様に本質的に強い影響を与えなくてもよい。したがって、本発明の実施例による技術は、デバイス内の回路を再設計することを必要とせずにデバイスを安定化させる利便性の高い方法を提供する。このように、本発明の実施例によるノード分割技術は、回路設計の他の態様を変更すること又はデバイスの性能に悪影響を及ぼす抵抗器を追加することを必要とせずにパワー・トランジスタ増幅器の発振を安定化させる容易で利便性の高い方法を提供できる。
いくつかの実施例では、入力リード及び出力リードを有するパッケージを含むパッケージングされたトランジスタ増幅器が提供される。トランジスタ段が入力リードにつなげられる。トランジスタ段は、電気的に互いに並列に配設された複数のユニット・セル・トランジスタを含むことができる。ユニット・セル・トランジスタの各々は、ドレイン・コンタクトなどの出力部を有することができる。パッケージングされたトランジスタ増幅器は、第１の給電ネットワークによりユニット・セル・トランジスタの出力部の第１のサブセットにつなげられる第１の出力ボンディング・パッド、及び第２の給電ネットワークによりユニット・セル・トランジスタの出力部の第２のサブセットにつなげられる第２の別の出力ボンディング・パッドをさらに含む。第１の出力ボンディング・ワイアは、第１の出力ボンディング・パッドと出力リードとの間につなげられ、そして第２の出力ボンディング・ワイアが第２の出力ボンディング・パッドと出力リードとの間につなげられる。ユニット・セル・トランジスタの異なるものが第１及び第２の出力ボンディング・ワイアを介して出力リードにつなげられるので、第１及び第２の出力ボンディング・ワイアは、フィードバック・ループ内であり、これゆえ、これらの出力ボンディング・ワイアのインダクタンスを、デバイスの安定化に役立つように使用することができる。
他の実施例では、入力リード及び出力リードを有するパッケージを含むパッケージングされたトランジスタ増幅器が提供される。入力インピーダンス整合ネットワークが入力リードにつなげられ、トランジスタ段が入力インピーダンス整合ネットワークにつなげられる。トランジスタ段は、電気的に互いに並列に配設された複数のユニット・セル・トランジスタを含むことができる。ユニット・セル・トランジスタの各々は、ドレイン・コンタクトなどの出力部を有することができる。出力インピーダンス整合ネットワークがトランジスタ段につなげられる。複数の出力ボンディング・ワイアが、出力インピーダンス整合ネットワークと出力リードとの間につなげられ、そしてデバイスは、複数のユニット・セル・トランジスタの出力のすべてが統合される出力統合ノードをさらに含む。出力ボンディング・ワイアがフィードバック・ループ内にあるように、出力ボンディング・ワイアは、トランジスタ段と出力統合ノードとの間にある。
さらに他の実施例では、入力リード及び出力リードを有するパッケージを含むパッケージングされたトランジスタ増幅器が提供される。１つ又は複数の回路基板が、パッケージ内にマウントされ、１つ又は複数の回路基板が複数の並列増幅経路を含み、増幅経路の各々が入力リード及び出力リードにつなげられる。出力ボンディング・ワイアは、出力リードを１つ又は複数の回路基板のうちの少なくとも１つに接続する。出力ボンディング・ワイアは、１つ又は複数の回路基板と並列増幅経路のすべてが最初に統合される場所との間にある。
さらに別の実施例によれば、増幅器設計方法が提供され、そこではパッケージングされたパワー増幅器が設計される。パッケージングされたパワー増幅器は、入力リード及び出力リードを有するパッケージ、並びに入力リードと出力リードとの間につなげられる複数の並列増幅経路を有しそしてパッケージ内にマウントされたトランジスタ段を含む。設計が完了した後で、ループ解析シミュレーションが実行される。デバイスが許容できない不安定性のレベルを有することをループ解析シミュレーションが示す場合には、（１）入力信号が複数の並列増幅経路に沿って伝わるように最初に分割されるパッケージングされたパワー増幅器の入力分割ノードと（２）複数の並列増幅経路のすべてが最初に再統合されるパッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所が、そのときには変更される。
本発明の実施例が、添付した図を参照して非常に詳細にここで説明されるだろう。
図１は、本発明の実施例によるＩＭＦＥＴパワー・トランジスタ増幅器１００の模式的平面図である（すなわち、上方からデバイスを見下ろしている）。図１（及び他の図の様々なもの）では、ＩＭＦＥＴパワー・トランジスタ増幅器１００のパッケージが、パッケージ内の回路素子を図説するためにシャドウ図で示されている。ＩＭＦＥＴパワー・トランジスタ増幅器１００は、例えば、（より低くてもより高くてもよいが）１０～２０ｄＢの間の利得を有することがあり、これゆえ実例の実施例では、例えば、１０～１００倍だけ入力信号のレベルを高くできる。
図１に示したように、ＩＭＦＥＴトランジスタ増幅器１００は、パッケージ１１０内に包含された複数の回路基板を含む。回路基板は、１つ又は複数の集積回路チップを含むことができ、例えば、プリント回路ボード又はセラミック回路基板などの他の回路基板もまた含むことができる。本明細書では、集積回路チップ及びプリント回路ボード又はセラミック回路基板などの他の基板を集合的に「回路基板」と呼ぶ。
図１に示したように、回路基板は、入力回路基板及び出力回路基板１３０、１８０、インピーダンス整合回路基板１５０－１、１５０－２、１７０－１、１７０－２、並びにトランジスタ増幅器集積回路チップ１６０－１、１６０－２を含むことができる。本明細書では、特定の素子の１つよりも多くのインスタンスがデバイスに含まれるときには、素子を、その完全な参照番号により個別に（例えば、トランジスタ増幅器集積回路チップ１６０－２）、そして参照番号の最初の部分により集合的に（例えば、トランジスタ増幅器集積回路チップ１６０）呼ぶことができる。
パッケージ１１０をそれぞれの回路基板１３０、１８０に接続する入力ボンディング・ワイア１２０及び出力ボンディング・ワイア１９０が設けられ、入力回路基板及び出力回路基板１３０、１８０、インピーダンス整合回路基板１５０－１、１５０－２、１７０－１、１７０－２、及びトランジスタ増幅器集積回路チップ１６０－１、１６０－２を相互接続する内部ボンディング・ワイア１４０、１４２、１４４、１４６が設けられる。
回路基板１３０、１５０、１６０、１７０、１８０が、パッケージ１１０内に含まれる。パッケージ１１０は、入力リード１１２及び出力リード１１８を含む。入力リード１１２を、例えば、はんだ付けにより入力リード・パッド１１４に電気的に接続することができる。１つ又は複数の入力ボンディング・ワイア１２０は、入力リード・パッド１１４を入力回路基板１３０上の入力ボンディング・パッド１３２に電気的に接続することができる。各々の入力ボンディング・ワイア１２０の第１の端部を、入力リード・パッド１１４に直接接続することができ、そして各々の入力ボンディング・ワイア１２０の第２の端部を、いくつかの実施例では入力ボンディング・パッド１３２に接続することができる。各々の入力ボンディング・ワイア１２０を、例えば、熱圧着により入力リード・パッド１１４及び入力ボンディング・パッド１３２に接続することができる。
入力回路基板１３０は、任意の適切な基板を備えることができる。いくつかの実施例では、入力回路基板１３０は、その一方の側に導電性グランド・プレーンを、そしてその反対側にＲＦ伝送ラインを形成する導電性トレースと、入力ボンディング・パッド１３２などのパッドとを有するセラミック回路基板（例えば、アルミナ基板）を備えることができる。導電性金属は、例えば、金、銅、又はこれらの合金を含むことができる。第１のＲＦ伝送ライン１３４は、入力ボンディング・パッド１３２を入力分割ノード１３６に接続する。入力分割ノード１３６は、協同給電ネットワーク１３８への入力部として働き、この協同給電ネットワーク１３８は、入力リード１１２の入力でありそして入力ボンディング・パッド１３２に伝えられるＲＦ入力信号をトランジスタ増幅器集積回路チップ１６０－１、１６０－２（図２Ａ及び下記のその考察参照）に含まれる複数のユニット・セル・トランジスタのゲート・フィンガにつなげるために使用される。図１に示したように、協同給電ネットワーク１３８は、任意のＲＦ入力信号を出力パッド１３９へと進む複数のサブコンポーネントへと分割する。
第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２は典型的には、入力リード１１２のところで見られるインピーダンスよりもはるかに低い入力インピーダンスを有する（これは例えば、５０オームであってもよい）。したがって、ＩＭＦＥＴトランジスタ増幅器１００は、ＩＭＦＥＴトランジスタ増幅器１００の動作周波数帯域の全体にわたって入力リード１１２とトランジスタ増幅器集積回路チップ１６０－１、１６０－２との間のインピーダンス整合を改善する入力インピーダンス整合回路基板１５０－１、１５０－２をさらに含む。各々の入力インピーダンス整合回路基板１５０－１、１５０－２は、伝送ライン及びキャパシタ及び／又はインダクタンス性素子などのリアクタンス構成要素を含むことができる。内部ボンディング・ワイア１４０－１、１４０－２は、各々の出力パッド１３９と入力インピーダンス整合回路基板１５０－１、１５０－２のうちのそれぞれ１つとの間に延びて、入力信号のサブコンポーネントを入力インピーダンス整合回路基板１５０－１、１５０－２に伝える。実例の実施例では、各々の入力インピーダンス整合回路基板１５０－１、１５０－２を、例えば、上に平板キャパシタを有するセラミック基板として実装することができる。内部ボンディング・ワイア１４２－１、１４２－２は、各々の入力インピーダンス整合回路基板１５０－１、１５０－２の出力部とそれぞれの第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２との間に延びる。内部ボンディング・ワイア１４０、入力インピーダンス整合回路基板１５０上のキャパシタ及び内部ボンディング・ワイア１４２の組み合わせは、インダクタ－キャパシタ－インダクタ（ＬＣＬ：inductor-capacitor-inductor）リアクタンス回路を形成する。このリアクタンス回路（すなわち、内部ボンディング・ワイア１４０、１４２と入力インピーダンス整合回路基板１５０との組み合わせ）は、反射を減少させることができ、これによりＩＭＦＥＴデバイス１００の反射減衰量（return loss）及び挿入損失性能を改善する。他のインピーダンス整合回路設計又は実装形態を使用できることが認識されるだろう。
入力信号を増幅するユニット・セル・トランジスタが、第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２上に実装される。図２Ａ及び図２Ｂは、これらの集積回路チップ１６０の構造をより詳細に図示する模式図である。特に、図２Ａは、トランジスタ増幅器集積回路チップ１６０－１に含まれるユニット・セル・トランジスタのサブセットの金属レイアウトの模式的平面図である。図２Ｂは、図２Ａの線２Ｂ－２Ｂ’に沿って取られ、トランジスタ増幅器集積回路チップ１６０－１に含まれるユニット・セル・トランジスタの半導体及び金属層構造を図示する模式的断面図である。
図２Ａに示したように、集積回路チップ１６０－１は、第１の方向（例えば、図２Ａに示したｙ方向）に平行に延びる複数のゲート・フィンガ２０５に接続されるゲート・バス２００を含む。ゲート・バス２００を、図２Ａには示されていない接続部を介して内部ボンディング・ワイア１４２－１に接続することができる。ソース・バス２１０は、複数の並列ソース・コンタクト２１５に接続される。ソース・バス２１０を、集積回路チップ１６０－１の裏面のグランド電圧ノードに接続することができる。ドレイン・バス２２０は、複数のドレイン・コンタクト２２５に接続される。ドレイン・バス２２０を、図２Ａには示されていない接続部を介して内部ボンディング・ワイア１４４－１に接続することができる。
図２Ａに見ることができるように、各々のゲート・フィンガ２０５は、１対の隣接するソース及びドレイン・コンタクト２１５、２２５の間をｙ方向に沿って走る。トランジスタ増幅器集積回路チップ１６０－１は複数のユニット・セル２３０を含み、ここでは各々のユニット・セル２３０が個別のトランジスタを備える。１つの個別のユニット・セル・トランジスタ２３０が図２Ａでは破線のボックスにより図示されており、隣接するソース及びドレイン・コンタクト２１５、２２５の間に延びるゲート・フィンガ２０５を含む。「ゲート幅」は、ゲート・フィンガ２０５がその関連するソース及びドレイン・コンタクト２１５、２２５とｙ方向に重なる距離を指す。すなわち、ゲート・フィンガ２０５の「幅」は、隣接するソース／ドレイン・コンタクト２１５、２２５に平行に延びるゲート・フィンガ２０５の寸法（ｙ方向に沿った距離）を指す。各々のユニット・セル・トランジスタ２３０は、１つ又は複数の隣接するユニット・セル・トランジスタ２３０とソース・コンタクト２１５及び／又はドレイン・コンタクト２２５を共有できる。合計で１０個のユニット・セル・トランジスタ２３０が図２Ａに図示されているが、トランジスタ増幅器集積回路チップ１６０－１がより多くの又はより少ないユニット・セル・トランジスタ２３０を含むことができることが認識されるだろう。トランジスタ増幅器集積回路チップ１６０－２は、いくつかの実施例ではトランジスタ増幅器集積回路チップ１６０－１と同一であってもよい、又はある点では異なってもよい（例えば、トランジスタ増幅器集積回路チップ１６０のうちの１つが他のトランジスタ増幅器集積回路チップ１６０よりも多くのユニット・セル・トランジスタ２３０を含んでもよい）。
図２Ｂを参照して、トランジスタ増幅器集積回路チップ１６０－１は、基板２５０を含む半導体構造２４０を備え、この基板は、例えば、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含むことができる。チャネル層２６０は、基板２５０上にあり、チャネル層２６０が基板２５０と障壁層２７０との間になるように、障壁層２７０がチャネル層２６０上にある。チャネル層２６０及び障壁層２７０は、ＩＩＩ族窒化物系の材料を含むことができ、障壁層２７０の材料は、チャネル層２６０の材料よりも大きなバンドギャップを有する。例えば、チャネル層２６０が、ＧａＮを含むことがあり、一方で障壁層２７０がＡｌＧａＮを含むことがある。
障壁層２７０とチャネル層２６０との間のバンドギャップの違い及び障壁層２７０とチャネル層２６０との間の界面におけるピエゾ電気効果のために、２次元電子ガス（２ＤＥＧ）は、チャネル層２６０と障壁層２７０との間の接合部のところのチャネル層２６０内に誘起される。２ＤＥＧは、それぞれ、ソース・コンタクト２１５及びドレイン・コンタクト２２５の下方にあるデバイスのソース領域とドレイン領域との間の導電を可能にする高い導電性層として機能する。ソース・コンタクト２１５及びドレイン・コンタクト２２５は、障壁層２７０の上にある。ゲート・フィンガ２０５は、ソース・コンタクト２１５とドレイン・コンタクト２２５との間の障壁層２７０の上にある。ゲート・フィンガ２０５並びにソース及びドレイン・コンタクト２１５、２２５が図２Ｂでは同じ「長さ」を有するようにすべて示されているが、実際には、ゲート・フィンガ２０５がソース及びドレイン・コンタクト２１５、２２５の長さよりも実質的に短い長さを有することが認識されるだろう、そしてソース及びドレイン・コンタクト２１５、２２５が必ずしも同じ長さを有する必要がないこともまた認識されるだろう。
ゲート・フィンガ２０５の材料を、障壁層２７０の組成に基づいて選択することができる。しかしながら、特定の実施例では、窒化物系の半導体材料に対してショットキー・コンタクトを作ることが可能な、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどの従来の材料を使用することができる。ソース・コンタクト２１５及びドレイン・コンタクト２２５は、ＧａＮに対してオーミック・コンタクトを形成できるＴｉＡｌＮなどの金属を含むことができる。
ドレイン・コンタクト２２５は、各々のユニット・セル・トランジスタ２３０の出力部を含むことができる。ドレイン・コンタクト２２５は、ドレイン・バス２２０に接続する。再び図１を参照して、複数のボンディング・ワイア１４４－１は、第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２のドレイン・バス２２０をそれぞれの第１及び第２の出力インピーダンス整合回路基板１７０－１、１７０－２に接続する。第１及び第２の出力インピーダンス整合回路基板１７０－１、１７０－２への内部ボンディング・ワイア１４４－１、１４４－２の接続部は、図面を単純化するために図２Ａには示されていない。
第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２の出力インピーダンスは、典型的には、出力リード１１８のところで見られるインピーダンスよりもはるかに低い。各々の出力インピーダンス整合回路基板１７０－１、１７０－２は、キャパシタなどのリアクタンス構成要素及びパッケージ１１０の出力リード１１８に対してそれぞれのトランジスタ増幅器集積回路チップ１６０－１、１６０－２の出力部のインピーダンスを整合させるために使用されるインダクタンス性素子を可能性として含むことができる。
出力インピーダンス整合回路基板１７０－１、１７０－２は、例えば、セラミック基板（例えば、アルミナ基板）又は上に形成された平板キャパシタを有するプリント回路ボードなどの基板を各々備えることができる。上に記したように、内部ボンディング・ワイア１４４－１、１４４－２は、第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２と出力インピーダンス整合回路基板１７０－１、１７０－２との間に延び、内部ボンディング・ワイア１４６－１、１４６－２は、出力インピーダンス整合回路基板１７０－１、１７０－２と出力回路基板１８０上の入力パッド１８１との間に延びる。内部ボンディング・ワイア１４４、出力インピーダンス整合回路基板１７０の上のキャパシタ及び内部ボンディング・ワイア１４６の組み合わせが、インダクタ－キャパシタ－インダクタ（ＬＣＬ）リアクタンス回路を形成する。このリアクタンス回路（すなわち、内部ボンディング・ワイア１４４、１４６と出力インピーダンス整合回路基板１７０との組み合わせ）は、反射を減少させることができ、これによりＩＭＦＥＴデバイス１００の反射減衰量及び挿入損失性能を改善することができる。他のインピーダンス整合回路設計又は実装形態を使用してもよいことが認識されるだろう。
出力回路基板１８０は、任意の適切な基板を含むことができる。いくつかの実施例では、出力回路基板１８０は、セラミック基板（例えば、アルミナ基板）を備えることができ、これはその一方の側に導電性グランド・プレーンを、そしてその反対側に導電性パッドと、ＲＦ伝送ラインを形成するトレースとを有する。複数の入力パッド１８１を設けることができる。ボンディング・ワイア１４６－１、１４６－２は、出力インピーダンス整合回路基板１７０－１、１７０－２を入力パッド１８１に接続する。入力パッド１８１を、協同給電ネットワーク１８２の一部とすることができ、この協同給電ネットワーク１８２は、出力インピーダンス整合回路基板１７０－１、１７０－２から出力される信号を統合する。協同給電ネットワーク１８２を、より大きな協同給電ネットワーク１８２を一緒に形成する２つの協同給電ネットワーク１８４－１、１８４－２として見ることができる。
ここで図３を参照して、当初の設計では、協同給電ネットワーク１８４－１、１８４－２は、単一の比較的大きな出力ボンディング・パッド１８５へと両方とも終端化することができる。複数の出力ボンディング・ワイア１９０は、出力ボンディング・パッド１８５を出力リード１１８に接続する。出力リード１１８を、例えば、はんだ付けによって出力リード・パッド１１６にマウントすることができる。出力ボンディング・ワイア１９０は、出力リード・パッド１１６を出力基板１８０上の出力ボンディング・パッド１８５に電気的に接続することができる。各々の出力ボンディング・ワイア１９０の第１の端部を、出力ボンディング・パッド１８５に直接接続することができ、各々の出力ボンディング・ワイア１９０の第２の端部を、出力リード・パッド１１６に直接接続することができる。各々の出力ボンディング・ワイア１９０を、１対の直接はんだ接続部により出力リード・パッド１１６及び出力ボンディング・パッド１８５に接続することができる。図３にやはり示されているように、出力統合ノード１８８は、出力ボンディング・パッド１８５のところに設置される。出力統合ノード１８８は、第１及び第２のトランジスタ増幅器集積回路チップ１６０－１、１６０－２から出力される信号のすべてが最終的に統合される場所である（統合することの一部が協同給電ネットワーク１８４－１、１８４－２において出力統合ノード１８８に先立って生じるが、信号のすべてが統合されることが出力統合ノード１８８までないことに留意されたい）。
上に論じたように、ハイ・パワー・デバイスでは、ゲート・フィンガ２０５は、デバイスのゲート周囲長（及びこれゆえ電力取り扱い能力）を大きくするために長いゲート幅を有することがあり、これが長いフィードバック・ループという結果になる。これらのハイ・パワー・デバイスが大きなトランスコンダクタンス値を有するという理由で、フィードバック・ループを不安定にする傾向があり得る。特に、フィードバック・ループは、トランジスタの動作の周波数帯域内及び／又は外であり得る望まれない発振信号を発生させることがある。いずれのケースでも、このような発振信号の発生は、問題を含むことがあり、トランジスタ増幅器を使用不可能にすることがある。フィードバック・ループの不安定性は、フィードバック・ループの長さとともに大きくなる傾向がある。従来のＩＭＦＥＴ増幅器では、これらのループ不安定性は、例えば、図２Ａのゲート・バス２００と直列にゲート抵抗器（図２Ａには図示せず）を追加することによって、及び／又は２つの隣接するゲート・バス２００の間に電気的に直列にいわゆるオッド・モード抵抗器（やはり図２Ａには図示せず）を追加することによって安定化される。これらの追加した抵抗は、デバイスを安定化させることができ、そして発振信号を減少させる又は削除することができる。あいにく、これらの直列ゲート抵抗器及びオッド・モード抵抗器は、ＩＭＦＥＴ増幅器の利得及び効率の両方を低下させ、またデバイスの出力電力レベルも低下させることがあり、これらはＩＭＦＥＴパワー増幅器に関する鍵となる性能パラメータのうちの３つである。
従来は、ＩＭＦＥＴトランジスタ増幅器の設計が完了すると、デバイスが十分な安定性を示すかどうかを判断するために、ループ解析を実行することができる。ループ解析を、シミュレーション・ソフトウェアを使用して実行することができる。デバイスが十分には安定でないことを、シミュレーションが示す場合には、デバイス設計は、発振を減少させるために典型的には修正される。上に論じたように、デバイスのゲート・フィンガ及びドレイン内のフィードバック・ループを安定化させるために、直列ゲート抵抗器及び／又はオッド・モード抵抗器を追加することによって、ＩＭＦＥＴトランジスタ増幅器を修正することができる。
図３のＩＭＦＥＴトランジスタ増幅器１００と合わせて、不安定性が存在することをループ解析が示す場合には、本発明の実施例に従ってフィードバック・ループを安定化させるために、ＩＭＦＥＴ増幅器の設計を非常に容易に修正することができる。特に、図１を再び参照して、不安定性が存在することをループ解析が示す場合には、図３の出力ボンディング・パッド１８５を、２つの別々の出力ボンディング・パッド１８６－１、１８６－２（又は、他の実施例では、３つ以上の出力ボンディング・パッド）を作り出すために分割することができる。回路設計をこのように修正すると、図３を図１と比較することによって分かるように、出力統合ノード１８８は、出力ボンディング・パッド１８５から出力リード・パッド１１６へと移動する。その結果として、図３の元々の設計では、出力ボンディング・ワイア１９０は、入力分割ノード１３６から出力統合ノード１８８まで延びるループの外であり、一方で、分割された出力ボンディング・パッド１８６－１、１８６－２（図５参照）を有するように設計を変更した後では、図１に示したように、出力ボンディング・ワイア１９０は、ループ内である。出力ボンディング・ワイア１９０は、大きなインダクタンスを有することがあり、そして非常に低損失であり得る。その結果として、ループ内で出力ボンディング・ワイア１９０を移動させることによって与えられる追加のリアクタンスは、共鳴を安定化させそして発振信号を減少させる又は削除するためには十分であり得る。
とりわけ、２つの別々の出力ボンディング・パッド１８６－１、１８６－２を形成するために図３の出力ボンディング・パッド１８５を分割することが、増幅器の残りの部分の設計に影響を及ぼす必要がない。出力ボンディング・ワイア１９０がデバイス１００内に既に存在するので、出力ボンディング・パッド１８５を分割することが、インピーダンス整合に強い影響を与える必要がない。このように、本発明の様々な実施例に従って分割された出力ボンディング・パッド１８５の選択肢を有するようにＩＭＦＥＴ増幅器１００を設計することにより、回路設計者は、元々の設計が不安定であることになれば、デバイス１００を安定化させるための非常に単純なプロセスを有することができる。出力ボンディング・パッド１３５を、２路より多くに分割する（例えば、３路、４路、等に分割する）ことができること、及び別の伝送ライン１３４が他の実施例では出力ボンディング・パッド１８５のこのような多路分割によって形成される各々の個別の入力出力ボンディング・パッド１８６に接続できることも認識されるだろう。出力ボンディング・パッド１８５が分割されると、分割された出力ボンディング・パッドは、同じサイズ又は形状を有する必要がないことが認識されるだろう。
図４は、従来のＩＭＦＥＴ増幅器３００の出力回路基板及び出力リードの模式的平面図である。図４に示したように、出力回路基板３８０は、協同給電ネットワーク３８２の端部のところに設置される出力統合ノード３８８を含む。ＲＦ伝送ライン３８４は、出力統合ノード３８８をＲＦ出力パッド３８５に接続する。複数の出力ボンディング・ワイア３９０は、出力ボンディング・パッド３８５を出力リード・パッド３１６に接続する。パッケージ３１０の出力リード３１８が、出力リード・パッド３１６にはんだ付けされる。
図４に示した出力段設計を有する従来のＩＭＦＥＴトランジスタ増幅器でループ解析ができない場合、ループ挙動を安定化させるために増幅器３００の設計を修正することが必要である。典型的には、このことは、上に説明した方式で直列ゲート抵抗器及び／又はオッド・モード抵抗器を追加することにより実現される。やはり上に論じたように、このことは、ＩＭＦＥＴトランジスタ増幅器の重要な性能態様を劣悪化させる傾向がある。
図５は、図１のＩＭＦＥＴトランジスタ増幅器１００の修正した版であるＩＭＦＥＴトランジスタ増幅器１００’の模式的平面図である。図５に示したように、ＩＭＦＥＴトランジスタ増幅器１００’は、ＩＭＦＥＴトランジスタ１００に類似しており、違いは入力回路基板１３０の設計においてである。図１と図３とを比較することによって分かるように、ＩＭＦＥＴトランジスタ増幅器１００’は、２つの伝送ライン１３４－１、１３４－２が入力ボンディング・パッド１３１に接続するように設計され、このことは、設計者が、図５に示したように、矢印１３３により特定された入力ボンディング・パッド１３１の中央部分を除去することによって入力パッド１３１を２つの別々の入力パッド１３２－１、１３２－２へと分割することを可能にする。元々の入力ボンディング・パッド１３１のサイズは、入力ボンディング・パッド１３１がより容易に見られるように、図５ではわずかに誇張されている。入力ボンディング・パッド１３１はまた、デバイスが入力ボンディング・パッド１３１又は１対の入力ボンディング・パッド１３２－１、１３２－２のいずれかを有することを強調するために破線によって示される。入力ボンディング・パッド１３１を、２路より多くに分割する（例えば、３路、４路、等に分割する）ことができること、及び別の伝送ライン１３４が他の実施例では分割によって形成された各々の個別の入力ボンディング・パッドに接続できることが認識されるだろう。入力ボンディング・パッド１３１が分割されると、分割された入力ボンディング・パッドが同じサイズ又は形状を有する必要がないことが認識されるだろう。
図５に示されたような分割された入力ボンディング・パッドを含んだＩＭＦＥＴトランジスタ増幅器が販売されてきていることに留意すべきである。特に、２０１５年にＣｒｅｅ，Ｉｎｃ．により販売されたＣＧＨＶ５９３５０Ｆ ＩＭＦＥＴトランジスタ増幅器は、このような分割された入力ボンディング・パッドを含んでいた。
本発明の別の実施例によれば、図１及び図５のＩＭＦＥＴトランジスタ増幅器１００及び１００’をさらに修正することができる。例えば、追加の実施例では、入力ボンディング・ワイア１２０の数を、出力ボンディング・ワイア１９０の数とは異なるようにすることができる。実例として、合計で４つの入力ボンディング・ワイア１２０を設けることができ、一方で合計で８つの出力ボンディング・ワイア１９０を設けることができる。とりわけ、図５のＩＭＦＥＴトランジスタ増幅器１００’がこのやり方で修正される場合、そしてデバイスでループ安定性試験ができない場合には、回路設計者は、（１）ループ・リアクタンスに４つの入力ボンディング・ワイア１２０を追加するために入力ボンディング・パッド１３１を分割すること、（２）ループ・リアクタンスに８つの出力ボンディング・ワイア１９０を追加するために出力ボンディング・パッド１８５を分割すること、又は（３）ループ・リアクタンスに合計で１２本のボンディング・ワイア１２０、１９０を追加するために入力ボンディング・パッド１３１及び出力ボンディング・パッド１８５の両方を分割することを含め、回路設計を修正するためのいくつかの選択肢を有する。
もう１つの実例として、ＩＭＦＥＴトランジスタ増幅器に異なる数の入力ボンディング・ワイア１２０と出力ボンディング・ワイア１９０とを含めることの代わりに、入力ボンディング・ワイア及び／又は出力ボンディング・ワイアの物理的なサイズを変えることができる。例えば、小さな直径の入力ボンディング・ワイア１２０を使用することができ、これが大きな直径の出力ボンディング・ワイア１９０よりも大きなインダクタンスを加えるだろう。もう１つの実例として、入力ボンディング・ワイア１２０のうちのいくつか又はすべてを出力ボンディング・ワイア１９０よりも短くすることができ、このことが出力ボンディング・ワイア１９０により大きなインダクタンスを加えさせるという結果になるだろう。異なる数の入力ボンディング・ワイア１２０と出力ボンディング・ワイア１９０とを使用することと同様に、入力ボンディング・パッド及び／又は出力ボンディング・パッドを分割することによって設計に容易に追加することができるいくつかの異なる量の追加のリアクタンスを設計者に提供するために、この技術を使用することができる。これらの２つの技術を、一緒に使用することもできる。
本発明の別の実施例によれば、上に説明したボンディング・パッド分割技術を、ＭＭＩＣトランジスタ増幅器に使用することができて、ＭＭＩＣトランジスタ増幅器のフィードバック・ループを安定化させるためにＭＭＩＣトランジスタ増幅器内に存在する類似のフィードバック・ループにリアクタンスを追加するための技術を提供する。
図６は、従来のＭＭＩＣトランジスタ増幅器４００の平面図である。図６に示したように、従来のＭＭＩＣトランジスタ増幅器４００は、パッケージ４１０内に包含された集積回路チップ４３０を含む。パッケージ４１０は、入力リード４１２及び出力リード４１８を含む。入力リード４１２を、例えば、はんだ付けによって入力リード・パッド４１４にマウントすることができる。１つ又は複数の入力ボンディング・ワイア４２０は、入力リード・パッド４１４を集積回路チップ４３０上の入力ボンディング・パッド４３２に電気的に接続できる。各々の入力ボンディング・ワイア４２０の第１の端部を、入力リード・パッド４１４に直接接続することができ、各々の入力ボンディング・ワイア４２０の第２の端部を、入力ボンディング・パッド４３２に接続することができる。
集積回路チップ４３０は、伝送ライン４３４により入力ボンディング・パッド４３２に接続される入力分割ノード４３６、入力インピーダンス整合ネットワーク４５０、第１のトランジスタ段４６０、中間インピーダンス整合ネットワーク４４０、第２のトランジスタ段４６２、出力インピーダンス整合段４７０、出力ボンディング・パッド４８５、及び出力統合ノード４８８をさらに含む。パッケージ４１０は、集積回路チップ４３０を取り囲みそして保護する保護ハウジングを含むことができる。パッケージ４１０を、例えば、セラミック材料から形成することができる。
出力リード４１８を、例えば、はんだ付けにより出力リード・パッド４１６に接続することができる。１つ又は複数の出力ボンディング・ワイア４９０は、出力リード・パッド４１６を出力ボンディング・パッド４８５に電気的に接続できる。各々の出力ボンディング・ワイア４９０の第１の端部を出力リード・パッド４１６に直接接続することができ、そして各々の出力ボンディング・ワイア４９０の第２の端部を出力ボンディング・パッド４８５に接続することができる。伝送ライン４８７は、出力ボンディング・パッド４８５を協同給電ネットワーク４８２に接続する。
ＭＭＩＣトランジスタ増幅器４００は、複数の集積回路チップ及び他の回路基板が一緒にパッケージングされ、そしてボンディング・ワイアを使用して相互接続されるＩＭＦＥＴ設計とは対照的に回路のすべてが単一の半導体チップ上に形成されることを除いて、ＩＭＦＥＴトランジスタ増幅器に非常に類似することがある。入力インピーダンス整合ネットワーク４５０は、ＩＭＦＥＴトランジスタ増幅器１００の入力インピーダンス整合回路基板１５０－１、１５０－２と同じ機能を果たすことができる。同様に、出力インピーダンス整合ネットワーク４７０は、ＩＭＦＥＴトランジスタ増幅器１００の出力インピーダンス整合回路基板１７０－１、１７０－２と同じ機能を果たすことができる。中間インピーダンス整合ネットワーク４４０は、第１のトランジスタ段４６０の出力部のところのインピーダンスを第２のトランジスタ段４６２の入力部のところのインピーダンスにより良く整合させるように働くことができ、そして入力インピーダンス整合ネットワーク４５０と類似していてもよい。ＩＭＦＥＴトランジスタ増幅器１００では、いくつかの実施例では、内部ボンディング・ワイア１４０、１４２、１４４、１４６がインダクタンスを与えることができるので、インピーダンス整合ネットワークを、本質的に純粋な容量性とすることができ、ＭＭＩＣトランジスタ増幅器４００では、インピーダンス整合段４６０、４４０、４７０がまた、それぞれの段内で細長くしたＲＦ伝送ラインなどのインダクタンス性の部分を有することもできる。
第１のトランジスタ段４６０及び第２のトランジスタ段４６２は、並列に電気的に配置された複数のユニット・セル・トランジスタを含むことができ、各々の段は、ＩＭＦＥＴトランジスタ増幅器１００に含まれたトランジスタ増幅器集積回路チップ１６０と類似しても同一であってもよい。これらのさらなる説明は省略されるだろう。２つのトランジスタ段４６０、４６２が、大きな利得を与えるためにＭＭＩＣ増幅器４００に設けられる。他のケースでは、単一のトランジスタ段だけが設けられることがある、又は２段より多いトランジスタ段が設けられることがあり、インピーダンス整合段の数をそれに応じて調節できることが認識されるだろう。
図６にさらに示されたように、入力分割ノード４３６及び出力統合ノード４８８は、両方とも集積回路チップ４３０上にある。したがって、入力ボンディング・ワイア４２０及び出力ボンディング・ワイア４９０は、両方とも入力分割ノード４３６と出力統合ノード４８８との間に延びるＭＭＩＣ増幅器４００に含まれる並列増幅経路により画定されるループの外にある。
図７は、本発明の実施例によるＭＭＩＣトランジスタ増幅器５００の平面図である。図６と図７とを比較することにより分かるように、ＭＭＩＣトランジスタ増幅器５００は、ＭＭＩＣトランジスタ増幅器４００と類似することがある。しかしながら、ＭＭＩＣトランジスタ増幅器５００では、ＭＭＩＣトランジスタ増幅器４００の伝送ライン４３４が２つの伝送ライン５３５－１、５３５－２へと分割され、そしてＭＭＩＣトランジスタ増幅器４００の伝送ライン４８７が２つの伝送ライン５８９－１、５８９－２へと分割される。これらの変更のために、入力ボンディング・パッド５３２を、必要であれば、１対の入力ボンディング・パッド５３３－１、５３３－２へと分割することができ、その結果、入力分割ノード５３６をパッケージ５１０へと集積回路チップ５３０の外に移動させることができ、これにより入力分割ノード５３６と出力統合ノード５８８との間に延びるフィードバック・ループ内に入力ボンディング・ワイア５２０のインダクタンスを加えることができる。追加で及び／又は代替で、出力ボンディング・パッド５８５を、必要であれば、１対の出力ボンディング・パッド５８６－１、５８６－２へと分割することができ、その結果、出力統合ノード５８８をパッケージ５１０へと集積回路チップ５３０の外に移動させることができ、これにより入力分割ノード５３６と出力統合ノード５８８との間に延びるフィードバック・ループ内に出力ボンディング・ワイア５９０のインダクタンスを加えることができる。このように、図７は、ＩＭＦＥＴ増幅器１００及び１００’に関して上に論じた技術を、フィードバック・ループの安定化に役立つように入力ボンディング・ワイア５２０及び／又は出力ボンディング・ワイア５９０のインダクタンスを使用するためにＭＭＩＣトランジスタ増幅器設計にも適用することができることを示している。図７のＭＭＩＣ増幅器５００は、入力ボンディング・パッド５３２又は出力ボンディング・パッド５８５のいずれか又は両方を分割してもよいように設計されているが、他の実施例では、入力ボンディング・パッド５３２が図６に示した従来の設計を有することができる又は出力ボンディング・パッド５８５が図６に示した従来の設計を有することができることが認識されるだろう。図８は、ＭＭＩＣトランジスタ増幅器６００の平面図であり、ここではノード分割が出力ボンディング・パッド上で実行されるだけであるように、単一の入力ボンディング・パッド４３２が設けられている。
複数の並列増幅経路をともなうユニット・セル・トランジスタ設計を有する従来の窒化ガリウム系のＭＭＩＣトランジスタ増幅器は、単一の入力ボンディング・パッド及び単一の出力ボンディング・パッドを有し、その各々が複数のＭＭＩＣトランジスタ増幅器を含むことができる半導体ウェハのＲＦ試験を容易にする１つ又は複数のグランド・パッドによって典型的には側面に位置する。このＲＦ試験中に、半導体ウェハが複数のＭＭＩＣトランジスタ増幅器集積回路チップへとダイシングされる前に動作することを確実にするために、入力電力の単一のテスト信号が、ＭＭＩＣトランジスタ増幅器を駆動させそしておそらく飽和させるために適用され、上記集積回路チップは、その後に個別のＭＭＩＣトランジスタ増幅器へとパッケージングされる。このように試験することは、コスト効率の良いスクリーニング手続きである。本発明の実施例によるノード分割技術のもう１つの利点は、従来から使用されている入力ボンディング・パッド及び出力ボンディング・パッドが典型的には多数のプローブ先端を受け入れるのに十分に大きいので、入力ボンディング・パッド及び／又は出力ボンディング・パッドを分割することが上に説明した試験手続きに強い影響を与えないことがあることである。したがって、２つに（又はそれどころか３つ若しくは４つの小さなボンディング・パッドへと）入力ボンディング・パッド及び／又は出力ボンディング・パッドを分割することは、ＲＦ試験手続きには全く強い影響を与えないことがある。したがって、本明細書において開示した技術は、回路設計者にボンディング・ワイア・インダクタンスを組み込むための追加の自由度を提供でき、上記ボンディング・ワイア・インダクタンスはそうでなければ、ＭＭＩＣトランジスタ増幅器の性能又は試験可能性に強い影響を与えずに多数の並列増幅経路を設けることによって形成されたフィードバック・ループへの組み立ての既に不可欠な部分である。
図９は、本発明の特定の実施例による増幅器設計方法のフロー・チャートである。図９に示したように、動作は、回路設計者がパッケージングされたパワー増幅器用の設計をまとめることで始めることができる（ブロック８００）。パッケージングされたパワー増幅器は、入力リードと出力リードとを有するパッケージ及び入力リードと出力リードとの間につなげられるとともにパッケージ内に含まれる複数の並列増幅経路を有するトランジスタ段を含むことができる。設計が完了した後で、ループ解析シミュレーションが実行される（ブロック８１０）。デバイスが許容できない不安定性のレベルを有することをループ解析シミュレーションが示す場合には（ブロック８２０）、入力信号が複数の並列増幅経路に沿って伝わるように最初に分割されるパッケージングされたパワー増幅器の入力分割ノードと複数の並列増幅経路のすべてが最初に再統合されるパッケージングされたパワー増幅器の出力統合ノードとのうちの一方の場所がそのときには変更される（ブロック８３０）。動作は、次いで、ループ解析が再び実行されるブロック８１０に戻ることができる。一旦、デバイスが安定であることをループ解析が示すと（ブロック８２０）、そのときには動作が、終了することがある。
本発明の実施例によれば、ＩＭＦＥＴトランジスタ増幅器及びＭＭＩＣトランジスタ増幅器が提供され、そこでは、パッケージに接続する入力ボンディング・ワイア及び／又は出力ボンディング・ワイアがフィードバック・ループ内に移動されるように入力分割ノード及び／又は出力統合ノードが移動される。入力分割ノード及び／又は出力統合ノードの場所を変えることにより、重要な追加のインダクタンスを、ループ挙動を安定化させるためにフィードバック・ループ構造内に移動させることができる。言い換えると、１つ又は複数の追加のボンディング・ワイアのインダクタンスを加える能力が、減衰抵抗を追加することを必要とせずに回路を安定化させるための追加の自由度を回路設計者に提供する。
上に説明した実施例は、ＲＦ伝送ラインが２つのＲＦ伝送ラインに分割される場所及び２つのＲＦ伝送ラインが単一のＲＦ伝送ラインへと統合される場所を有する協同給電ネットワークを含むが、他の実施例では、ＲＦ伝送ライン「分割」を、ウィルカーソン（Wilkerson）パワー・スプリッタ／コンバイナで置き換えることができることが認識されるだろう。ウィルカーソン・パワー・スプリッタ／コンバイナは、より複雑で損失が大きい傾向があるが、出力ポート同士の間のより優れた分離を提供する。
発明の概念の実施例は、ＩＩＩ族窒化物系の高電子移動度トランジスタ（ＨＥＭＴ）デバイスとともに使用するために特に良く適していることがある。本明細書において使用するように、「ＩＩＩ族窒化物」という用語は、窒素と周期律表のＩＩＩ族の元素、通常アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成されるそれらの半導電性化合物を指す。上記用語はまた、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元系化合物及び四元系化合物も指す。これらの化合物はすべて、１モルの窒素が合計で１モルのＩＩＩ族元素と結合する実験式を有する。
本発明の実施例を利用することができるＧａＮ系のＨＥＭＴに関する適した構造が、例えば、同一出願人による「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」に関する２００２年６月６日公開の米国特許出願公開第２００２／００６６９０８（Ａ１）号、２００２年１１月１４日公開の「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ （ＨＥＭＴ） Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」に関する米国特許出願公開第２００２／０１６７０２３（Ａ１）号、２００４年４月１日公開の「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」に関する米国特許出願公開第２００４／００６１１２９号、２０１１年３月１５日交付の「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」に関する米国特許第７，９０６，７９９号、及び２００１年１１月１３日交付の「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｒｅｓ」という名称の米国特許第６，３１６，７９３号に記載されており、これらの開示は、その全体が引用により本明細書に組み込まれている。
本発明の特定の実施例では、基板２５０を、例えば、炭化ケイ素（ＳｉＣ）の４Ｈポリタイプとすることができる半絶縁性炭化ケイ素基板とすることができる。他の炭化ケイ素候補ポリタイプは、３Ｃ、６Ｈ、及び１５Ｒポリタイプを含む。
任意選択のバッファ層、核形成層及び／又は遷移層（図示せず）を、チャネル層２６０の下の基板２５０上に設けることができる。例えば、ＡｌＮバッファ層を、炭化ケイ素基板とデバイスの残りとの間に適切な結晶構造遷移を実現するために含ませることができる。加えて、歪み平衡遷移層もまた、例えば、同一出願人による、２００３年６月５日に公開され、「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の米国特許出願公開第２００３／０１０２４８２（Ａ１）号に記載されたように設けることもでき、その開示は、本明細書に完全に記述されているかのように引用により本明細書に組み込まれている。その上、ＳｉＮキャッピング層などの１つ又は複数のキャッピング層を、障壁層２２０の上に設けることができる。
炭化ケイ素は、ＩＩＩ族窒化物デバイスにとって非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりもＩＩＩ族窒化物に対してはるかに近い結晶格子の一致がある。ＳｉＣのより近い格子一致は、サファイア上で一般に利用可能な品質よりも高い品質のＩＩＩ族窒化物膜をもたらすことができる。炭化ケイ素はまた、非常に大きな熱伝導率も有し、その結果、炭化ケイ素上のＩＩＩ族窒化物デバイスの全出力電力が、典型的には、サファイア上に形成された同じデバイスのケースにおけるように基板の熱消散により限定されるようなものではない。また、半絶縁性炭化ケイ素基板の有効性は、デバイス分離及び寄生容量の減少を提供できる。適切なＳｉＣ基板が、例えば、本発明の譲受人であるＤｕｒｈａｍ、Ｎ．Ｃ．のＣｒｅｅ，Ｉｎｃ．により製造される。
炭化ケイ素を基板材料として使用することができるけれども、本発明の実施例は、サファイア、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ等などの任意の適した基板を利用できる。いくつかの実施例では、適切なバッファ層もまた、形成することができる。
本発明のいくつかの実施例では、チャネル層２６０の伝導帯端のエネルギーが、チャネル層と障壁層との間の界面における障壁層２７０の伝導帯端のエネルギーよりも小さいことを実現するチャネル層２６０は、ＡｌｘＧａ１－ｘＮ、ここでは０≦ｘ＜１、などのＩＩＩ族窒化物である。本発明の特定の実施例では、ｘ＝０であり、チャネル層２６０がＧａＮであることを示している。チャネル層２６０をまた、ＩｎＧａＮ、ＡｌＩｎＧａＮ、等などの他のＩＩＩ族窒化物とすることもできる。チャネル層２６０は、アンドープであっても意図せずにドープされてもよく、そして約２０Åよりも大きな厚さまで成長させることができる。チャネル層２６０をまた、超格子又はＧａＮ、ＡｌＧａＮ、等の組み合わせなどの多層構造とすることもできる。
チャネル層２６０は、障壁層２７０のバンドギャップよりも小さなバンドギャップを有することができ、そしてチャネル層２６０はまた、障壁層２７０よりも大きな電子親和力を有することもできる。発明の概念の特定の実施例では、障壁層２７０は、約０．１ｎｍと約１０ｎｍとの間の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ又はＡｌＩｎＧａＮである。発明の概念の特定の実施例では、障壁層２７０は、十分に厚く、そしてチャネル層２６０と障壁層２７０との間の界面のところに意味のあるキャリア濃度を誘起させるのに十分に高いＡｌ組成及びドーピングを有する。
障壁層２７０は、ＩＩＩ族窒化物であってもよく、そしてチャネル層２６０のバンドギャップよりも大きなバンドギャップ及びチャネル層２６０よりも小さな電子親和力を有する。したがって、本発明の特定の実施例では、障壁層２７０は、ＡｌＧａＮ、ＡｌＩｎＧａＮ及び／若しくはＡｌＮ又はこれらの層の組み合わせを含むことができる。障壁層２７０を、例えば、約０．１ｎｍから約３０ｎｍまでの厚さにすることができる。本発明の特定の実施例では、障壁層２７０は、アンドープである又は約１０１９ｃｍ－３未満の濃度にｎ型ドーパントでドープされる。本発明のいくつかの実施例では、障壁層２７０は、ＡｌｘＧａ１－ｘＮ、ここでは０＜ｘ＜１、である。特定の実施例では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施例では、障壁層２７０は、約５％と約１００％との間のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の具体的な実施例では、アルミニウム濃度は、約１０％よりも大きい。
第１の、第２の、等という用語が様々な要素を記述するために本明細書では使用されることがあるけれども、これらの要素は、これらの用語により限定されるべきではないことが理解されるだろう。これらの用語は、１つの要素をもう１つから区別するために使用されるにすぎない。例えば、第１の要素は、第２の要素と呼ばれることがあり、同様に、本発明の範囲から逸脱せずに、第２の要素が第１の要素と呼ばれることがある。本明細書において使用したように、「及び／又は」という用語は、関連する列挙された項目のうちの１つ又は複数の任意の組み合わせ及びすべての組み合わせを含む。
本明細書において使用される専門用語は、単に特定の実施例を説明する目的のためであり、発明を限定するものではない。本明細書において使用したように、「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」という単数形は、文脈が別なふうに明確に指示しない限り、同様に複数形を含むこととする。「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、この明細書で使用されるときに、述べた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はこれらのグループの存在又は追加を排除しないことがさらに理解されるだろう。
別なふうに規定されない限り、本明細書において使用した（技術用語及び科学用語を含め）すべての用語は、この発明が属する技術の当業者により一般的に理解されるものと同じ意味を有する。本明細書において使用した用語は、この明細書の文脈及び関連する技術におけるその意味と一致する意味を有すると解釈されるべきであり、本明細書において特別にそのように規定されない限り理想化した又は過度に形式張った感覚で解釈されないことがさらに理解されるだろう。
層、領域又は基板などの要素が、もう１つの要素の「上」にある又は「上へと」延びていると呼ばれるときには、他の要素の直接上にある若しくは直接上へと延びることがある、又は介在する要素がやはり存在してもよいことがあることが理解されるだろう。対照的に、ある要素が、もう１つの要素の「直接上に」ある又は「直接上へと」延びていると呼ばれるときには、介在する要素は存在しない。ある要素が、もう１つの要素に「接続される」又は「つなげられる」と呼ばれるときには、他の要素に直接接続される若しくはつなげられることがある、又は介在する要素が存在してもよいこともまた理解されるだろう。対照的に、ある要素が、もう１つの要素に「直接接続される」又は「直接つなげられる」と呼ばれるときには、介在する要素は存在しない。
「下方に（ｂｅｌｏｗ）」若しくは「上方に（ａｂｏｖｅ）」又は「上部に（ｕｐｐｅｒ）」若しくは「下部に（ｌｏｗｅｒ）」又は「水平に（ｈｏｒｉｚｏｎｔａｌ）」若しくは「側方に（ｌａｔｅｒａｌ）」若しくは「垂直に（ｖｅｒｔｉｃａｌ）」などの相対的な用語を、図に図示したように、１つの要素、層又は領域のもう１つの要素、層又は領域に対する関係を説明するために本明細書において使用することができる。これらの用語が、図に描いた向きに加えてデバイスの異なる向きを包含するものであることが理解されるだろう。
発明の実施例を、発明の理想化した実施例（及び中間構造）の模式的図版である断面図を参照して本明細書において説明する。図面における層及び領域の厚さは、明確化のために誇張されることがある。加えて、図版の形状からの変形、その結果として、例えば、製造技術及び／又は許容範囲の変形が予測される。したがって、発明の実施例は、本明細書において図示した領域の特定の形状に限定するように解釈されるべきではないが、例えば、製造からもたらされる形状の逸脱を含むものである。
図面及び明細書では、発明の典型的な実施例が開示されてきており、具体的な用語が採用されてきているとはいえ、これらの用語は、一般的であり単に説明の感覚で使用されるに過ぎず、限定の目的ではなく、発明の範囲は、別記の特許請求の範囲に記述される。

Claims (10)

  1. 入力リード及び出力リードを有するパッケージと、
    並列に電気的に接続され、前記入力リードにつなげられる複数のユニット・セル・トランジスタを有するトランジスタ段であって、前記ユニット・セル・トランジスタの各々が出力部を有し、前記複数のユニット・セル・トランジスタが少なくとも第１のセットの複数のユニット・セル・トランジスタと第２のセットの複数のユニット・セル・トランジスタからなるところの、トランジスタ段と、
    前記第１のセットの複数のユニット・セル・トランジスタの出力と電気的に接続されている第１の出力ボンディング・パッドと、
    前記第１の出力ボンディング・パッドとは別の第２の出力ボンディング・パッドであって、前記第２の出力ボンディング・パッドが前記第２のセットの複数のユニット・セル・トランジスタの出力と電気的に接続されている、第２の出力ボンディング・パッドと、
    前記第１の出力ボンディング・パッドと前記出力リードとの間につなげられる複数の第１の出力ボンディング・ワイアと、
    前記第２の出力ボンディング・パッドと前記出力リードとの間につなげられる第２の出力ボンディング・ワイアと
    を備え、前記第１の出力ボンディング・ワイアは、前記第１の出力ボンディング・パッドと前記パッケージとの間に直接接続され、前記第２の出力ボンディング・ワイアは、前記第２の出力ボンディング・パッドと前記パッケージとの間に直接接続される、パッケージングされたトランジスタ増幅器。
  2. 前記第１の出力ボンディング・ワイアが、前記パッケージの出力リード・パッドに直接接続され、前記第２の出力ボンディング・ワイアが、前記出力リード・パッドに直接接続される、請求項１に記載のパッケージングされたトランジスタ増幅器。
  3. 前記パッケージングされたトランジスタ増幅器が、第１及び第２の入力ボンディング・パッド並びに第１及び第２の入力ボンディング・ワイアを含み、前記第１及び第２の入力ボンディング・ワイアが前記入力リードをそれぞれの前記第１及び第２の入力ボンディング・パッドに電気的に接続する、請求項１又は２に記載のパッケージングされたトランジスタ増幅器。
  4. 前記第１及び第２の入力ボンディング・ワイアが、前記それぞれの第１及び第２の入力ボンディング・パッドと前記パッケージの入力リード・パッドの間に直接接続される、請求項３に記載のパッケージングされたトランジスタ増幅器。
  5. 前記パッケージングされたトランジスタ増幅器が、異なる数の入力ボンディング・ワイア及び出力ボンディング・ワイアを含む、請求項３から４までのいずれか一項に記載のパッケージングされたトランジスタ増幅器。
  6. 前記第１及び第２の入力ボンディング・ワイアのうちの少なくとも１つのインダクタンスが、少なくとも１０％だけ前記第１及び第２の出力ボンディング・ワイアのうちの少なくとも１つのインダクタンスとは異なる、請求項３から４までのいずれか一項に記載のパッケージングされたトランジスタ増幅器。
  7. 前記複数のユニット・セル・トランジスタの前記出力部のうちの第３のセットの複数のユニット・セル・トランジスタの出力と電気的に接続されている出力ボンディング・パッドと、前記第３の出力ボンディング・パッドと前記出力リードとの間につなげられる第３の出力ボンディング・ワイアとをさらに備える、請求項１から６までのいずれか一項に記載のパッケージングされたトランジスタ増幅器。
  8. 出力インピーダンス整合回路基板と、
    出力回路基板と、
    前記トランジスタ段と前記出力インピーダンス整合回路基板の間に延びる第１の内部ボンディング・ワイアと、
    前記出力インピーダンス整合回路基板と前記出力回路基板の間に延びる第２の内部ボンディング・ワイアと、
    を更に備える、請求項１に記載のパッケージングされたトランジスタ増幅器。
  9. 前記第１の出力ボンディング・パッドは、前記第２の出力ボンディング・パッドに直接隣接している、請求項１に記載のパッケージングされたトランジスタ増幅器。
  10. 前記複数のユニット・セル・トランジスタは、複数のＩＩＩ族窒化物系の高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項１に記載のパッケージングされたトランジスタ増幅器。
JP2020516901A 2017-10-03 2018-10-02 ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法 Active JP7154284B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/723,286 US10268789B1 (en) 2017-10-03 2017-10-03 Transistor amplifiers having node splitting for loop stability and related methods
US15/723,286 2017-10-03
PCT/US2018/053948 WO2019070694A1 (en) 2017-10-03 2018-10-02 TRANSISTOR AMPLIFIERS HAVING NODAL SEPARATION FOR LOOP STABILITY AND ASSOCIATED METHODS

Publications (2)

Publication Number Publication Date
JP2020536411A JP2020536411A (ja) 2020-12-10
JP7154284B2 true JP7154284B2 (ja) 2022-10-17

Family

ID=63963530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020516901A Active JP7154284B2 (ja) 2017-10-03 2018-10-02 ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法

Country Status (6)

Country Link
US (1) US10268789B1 (ja)
EP (1) EP3692632A1 (ja)
JP (1) JP7154284B2 (ja)
KR (1) KR102460974B1 (ja)
CN (1) CN111164886B (ja)
WO (1) WO2019070694A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10978583B2 (en) 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US11569182B2 (en) * 2019-10-22 2023-01-31 Analog Devices, Inc. Aluminum-based gallium nitride integrated circuits
CN113013567A (zh) * 2021-01-29 2021-06-22 中国电子科技集团公司第三十八研究所 基于siw多馈网络的芯片-封装-天线一体化结构
US11842996B2 (en) * 2021-11-24 2023-12-12 Nxp Usa, Inc. Transistor with odd-mode oscillation stabilization circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161348A (ja) 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
WO2012160755A1 (ja) 2011-05-24 2012-11-29 パナソニック株式会社 高周波増幅回路
JP2013065938A (ja) 2011-09-15 2013-04-11 Toshiba Corp 高周波増幅器
JP2015088975A (ja) 2013-10-31 2015-05-07 三菱電機株式会社 増幅器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447108A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Inner matching type high output transistor
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7026876B1 (en) * 2003-02-21 2006-04-11 Dynalinear Technologies, Inc. High linearity smart HBT power amplifiers for CDMA/WCDMA application
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
GB201323159D0 (en) * 2013-12-31 2014-02-12 Diamond Microwave Devices Ltd Improved matching techniques for wide-bandgap power transistors
EP3098849B1 (en) * 2015-05-27 2020-09-30 Ampleon Netherlands B.V. Impedance matching configuration including bondwires
CN107070419B (zh) * 2015-10-21 2022-02-25 恩智浦美国有限公司 用于rf放大器器件的输出阻抗匹配电路及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161348A (ja) 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
WO2012160755A1 (ja) 2011-05-24 2012-11-29 パナソニック株式会社 高周波増幅回路
JP2013065938A (ja) 2011-09-15 2013-04-11 Toshiba Corp 高周波増幅器
JP2015088975A (ja) 2013-10-31 2015-05-07 三菱電機株式会社 増幅器

Also Published As

Publication number Publication date
US10268789B1 (en) 2019-04-23
KR20200053572A (ko) 2020-05-18
KR102460974B1 (ko) 2022-11-02
CN111164886B (zh) 2023-08-01
WO2019070694A1 (en) 2019-04-11
JP2020536411A (ja) 2020-12-10
CN111164886A (zh) 2020-05-15
EP3692632A1 (en) 2020-08-12
US20190102498A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
JP7154284B2 (ja) ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法
US12113490B2 (en) Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
JP6003238B2 (ja) 半導体装置
US11837559B2 (en) Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
JP7505037B2 (ja) シールドされた伝送線路構造を有するｒｆ増幅器
JP7538275B2 (ja) バイパス・ゲート式トランジスタを備える高出力ｍｍｉｃデバイス
US11588448B2 (en) Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs
US11533024B2 (en) Multi-zone radio frequency transistor amplifiers
JP5550224B2 (ja) 半導体装置
EP4289002A1 (en) Modular semiconductor device package with uniform transistor components
US12191821B2 (en) Group III nitride-based monolithic microwave integrated circuits having multi-layer metal-insulator-metal capacitors
US11522504B2 (en) Wideband RF short/DC block circuit for RF devices and applications
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
US20220392857A1 (en) Packaged transistor amplifiers that include integrated passive device matching structures having distributed shunt inductances
JP2024004022A (ja) 電力増幅器の設計方法、電力増幅器の製造方法、および電子装置の製造方法
JP2021125713A (ja) 高周波半導体装置
Wuerfl Technology and perspectives of GaN devices for innovative microwave applications

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221004

R150 Certificate of patent or registration of utility model

Ref document number: 7154284

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150