JP2015088975A - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP2015088975A
JP2015088975A JP2013226714A JP2013226714A JP2015088975A JP 2015088975 A JP2015088975 A JP 2015088975A JP 2013226714 A JP2013226714 A JP 2013226714A JP 2013226714 A JP2013226714 A JP 2013226714A JP 2015088975 A JP2015088975 A JP 2015088975A
Authority
JP
Japan
Prior art keywords
additional
chip
electrode
mim capacitors
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013226714A
Other languages
English (en)
Other versions
JP6565130B2 (ja
Inventor
三輪　真一
Shinichi Miwa
真一 三輪
邦宏 佐藤
Kunihiro Sato
邦宏 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013226714A priority Critical patent/JP6565130B2/ja
Priority to US14/321,859 priority patent/US9214903B2/en
Priority to DE102014221621.4A priority patent/DE102014221621B4/de
Priority to CN201410601783.9A priority patent/CN104601124B/zh
Publication of JP2015088975A publication Critical patent/JP2015088975A/ja
Application granted granted Critical
Publication of JP6565130B2 publication Critical patent/JP6565130B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、汎用性の高い増幅器を提供することを目的とする。【解決手段】本願の発明に係る増幅器は、トランジスタチップ３０と、下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群２４を備えた整合用チップ１６と、該トランジスタチップ３０と、該キャパシタ群２４のいずれか１つの該ＭＩＭキャパシタの該上部電極と、を接続し、高周波信号を伝送するボンディングワイヤ４２と、該トランジスタチップ３０と該整合用チップ１６を収容するケース１２と、を備え、複数の該ＭＩＭキャパシタの該下部電極は接地され、該キャパシタ群２４の該ＭＩＭキャパシタの容量値は互いに異なることを特徴とする。【選択図】図１

Description

本発明は、例えば通信衛星、レーダー、又は基地局に搭載される増幅器に関する。
出力が数十ワット以上の高出力の増幅器としては、例えば、内部整合型増幅器及びパーシャルマッチ型増幅器がある。これらの増幅器は、携帯電話用の増幅器と比較すると小型化の要求が厳しくない。そのため、インピーダンス整合にマイクロストリップラインなどの分布定数回路を用いて電力損失を抑え、かつ広帯域化に好適な構成とすることが多い。特許文献１には、マイクロストリップラインに高周波信号を伝送させる増幅器が開示されている。
特開平６−３１８８０５号公報
例えばＬ帯又はＳ帯などの比較的動作周波数が低い場合には高周波信号の波長が長くなるため、インピーダンス整合に必要なマイクロストリップラインのライン長が長くなる。そのため増幅器が大型になる。
増幅器の大型化を回避しようとすると、動作周波数変更用のパターンを設けられなくなり、増幅器を広帯域化できない。この場合、良好な高周波特性を得るためには、例えば動作周波数が１００ＭＨｚ程度変わるたびに整合回路の新たな設計が必要となり、整合回路が汎用性に乏しい問題があった。
本発明は、上述のような課題を解決するためになされたもので、幅広い動作周波数に対応できる整合回路を有する汎用性の高い増幅器を提供することを目的とする。
本願の発明に係る増幅器は、トランジスタチップと、下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群を備えた整合用チップと、該トランジスタチップと、該キャパシタ群のいずれか１つの該ＭＩＭキャパシタの該上部電極と、を接続し、高周波信号を伝送するボンディングワイヤと、該トランジスタチップと該整合用チップを収容するケースと、を備え、複数の該ＭＩＭキャパシタの該下部電極は接地され、該キャパシタ群の該ＭＩＭキャパシタの容量値は互いに異なることを特徴とする。
本発明によれば、容量値の異なる複数のＭＩＭキャパシタの中から高周波信号の伝送経路にシャント接続するＭＩＭキャパシタを選択するので、増幅器の汎用性を高めることができる。
本発明の実施の形態１に係る増幅器の平面図である。 キャパシタ群の斜視図である。 図１のＩＩＩ−ＩＩＩ破線における断面矢示図である。 図１の増幅器の回路図である。 本発明の実施の形態２に係る増幅器の平面図である。 追加ＭＩＭキャパシタ等の斜視図である。 図５のＶＩＩ−ＶＩＩ破線における断面矢示図である。 本発明の実施の形態３に係る増幅器の平面図である。 図８のＩＸ−ＩＸ破線における断面矢示図である。 図８の増幅器の回路図である。
本発明の実施の形態に係る増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る増幅器１０の平面図である。増幅器１０はケース１２を備えている。ケース１２の左側には入力用フィードスルー部１４が取り付けられ、右側には出力用フィードスルー部１５が取り付けられている。ケース１２、入力用フィードスルー部１４、及び出力用フィードスルー部１５により高周波パッケージが形成されている。
ケース１２にはインピーダンス整合のための整合用チップ１６が収容されている。整合用チップ１６は基板１７を備えている。基板１７は、高集積化のために、ＧａＡｓなどの化合物半導体で形成されている。整合用チップ１６は、基板１７の上に形成されたＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ１８、２０、２２を備えている。ＭＩＭキャパシタ１８、２０、２２はアレイ状に一列に配置されている。ＭＩＭキャパシタ１８、２０、２２をまとめてキャパシタ群２４と称する。キャパシタ群２４は４つ形成されており、どのキャパシタ群も同じ構成である。
図２は、キャパシタ群２４の斜視図である。ＭＩＭキャパシタ１８は、下部電極１８ａ、誘電体１８ｂ、及び上部電極１８ｃで形成されている。ＭＩＭキャパシタ２０は、下部電極２０ａ、誘電体２０ｂ、及び上部電極２０ｃで形成されている。ＭＩＭキャパシタ２２は、下部電極２２ａ、誘電体２２ｂ、及び上部電極２２ｃで形成されている。
誘電体１８ｂ、２０ｂ、２２ｂの厚さは均一である。つまり、誘電体１８ｂ、２０ｂ、２２ｂの厚さは全て同じである。しかし、誘電体１８ｂの長さＸ１が誘電体２０ｂの長さＸ２より短く、誘電体２０ｂの長さＸ２が誘電体２２ｂの長さＸ３より短いことで、キャパシタ群２４のＭＩＭキャパシタ１８、２０、２２の電気容量値（以後、電気容量値のことを容量値という）は不均一となっている。つまり、ＭＩＭキャパシタ１８、２０、２２の容量値は互いに異なっている。ここで、長さＸ１、長さＸ２及び長さＸ３が互いに異なることで、誘電体１８ｂ、２０ｂ、２２ｂの面積が互いに異なるようになり、ＭＩＭキャパシタ１８、２０、２２の容量値が互いに異なるようになる。
図１の説明に戻る。上述したＭＩＭキャパシタ１８、２０、２２の下部電極は、貫通電極２６と接している。貫通電極２６は、基板１７の貫通孔の壁面に沿って形成され、下部電極とケース１２を電気的に接続する。従って、貫通電極２６によって、ＭＩＭキャパシタ１８、２０、２２の下部電極は接地されている。
整合用チップ１６の隣にはトランジスタチップ３０が設けられている。トランジスタチップ３０にはマルチセルトランジスタが形成されている。このマルチセルトランジスタは、複数のソース電極３２、複数のゲート電極３４、及びドレイン電極３６を備えている。なお、マルチセルトランジスタは例えば、ＧａＮを材料とするＨＥＭＴである。
入力用フィードスルー部１４と、ＭＩＭキャパシタ２０の上部電極はボンディングワイヤ４０で接続されている。トランジスタチップ３０（のゲート電極３４）と、ＭＩＭキャパシタ２０の上部電極はボンディングワイヤ４２で接続されている。ここで、前述のキャパシタ群２４とボンディングワイヤ４０、４２は、マルチセルトランジスタのセル毎に設けられている。つまり、マルチセルトランジスタの４つのセルそれぞれに対し、キャパシタ群２４とボンディングワイヤ４０、４２が設けられている。高周波信号はボンディングワイヤ４０、４２を伝送する。
トランジスタチップ３０の隣には、整合用チップ５０が設けられている。整合用チップ５０は、セラミック基板５１と、セラミック基板５１の上に形成されたマイクロストリップライン５２を備えている。
トランジスタチップ３０（のドレイン電極３６）と、マイクロストリップライン５２はボンディングワイヤ６０で接続されている。マイクロストリップライン５２と出力用フィードスルー部１５はボンディングワイヤ６２で接続されている。
図３は、図１のＩＩＩ−ＩＩＩ破線における断面矢示図である。下部電極２０ａは、基板１７の貫通孔２８に沿って形成された貫通電極２６と接している。従って、下部電極２０ａは接地されている。他の下部電極も同様の方法で接地されている。こうして、入力用フィードスルー部１４から入力された高周波信号の伝送経路に、ＭＩＭキャパシタ２０がシャント接続されている。
図４は、図１の増幅器１０の回路図である。整合用チップ１６を設けたことで、伝送経路にシャントの容量が接続されている。従って増幅器１０は、高周波信号の波形劣化を抑制するために、伝送経路に対して直列に設けられたＬ（インダクタンス）と伝送経路に対してシャントに設けられたＣ（容量）でインピーダンス整合する構成となっている。
図１〜図４を参照して説明したとおり、増幅器１０は、トランジスタチップ３０と、トランジスタチップ３０の入力側に配置された整合用チップ１６と、トランジスタチップ３０の出力側に配置された整合用チップ５０がケース１２に収容された、内部整合型増幅器あるいはパーシャルマッチ型増幅器となっている。
本発明の実施の形態１に係る増幅器１０は、キャパシタ群２４のＭＩＭキャパシタ１８、２０、２２の容量値を不均一な値としたので、ボンディングワイヤ４０、４２の接続先をＭＩＭキャパシタ１８、２０、２２の中から選ぶことで、３通りのインピーダンスを実現できる。つまり、ボンディングワイヤ４０、４２をＭＩＭキャパシタ１８の上部電極に接続した場合と、ＭＩＭキャパシタ２０の上部電極に接続した場合と、ＭＩＭキャパシタ２２の上部電極に接続した場合とでインピーダンスを変化させることができる。
従って、良好な高周波特性を得るために、特定の動作周波数に対して最適な容量値を与えるＭＩＭキャパシタにボンディングワイヤ４０、４２を接続することで、動作周波数の異なる複数の品種についてインピーダンス整合させることができる。つまり、整合用チップ１６は幅広い動作周波数に対応できる。
さらに、整合用チップ１６を集中定数回路にしたため、整合用チップをマイクロストリップラインなどの分布定数回路にした場合と比較して、回路を小型化できる。よって、周波数可変用パターンとして機能するＭＩＭキャパシタを多数配置し、整合用チップ１６を複数の動作周波数の異なる品種に対して用いることができる。
また、キャパシタ群２４に含まれるキャパシタを全てＭＩＭキャパシタとすると、下部電極１８ａ、２０ａ、２２ａを一度のプロセスで、誘電体１８ｂ、２０ｂ、２２ｂを一度のプロセスで、上部電極１８ｃ、２０ｃ、２２ｃを一度のプロセスで形成することができる。誘電体１８ｂ、２０ｂ、２２ｂを一度のプロセスで形成するので、誘電体１８ｂ、２０ｂ、２２ｂの厚さを全て同じにすることが容易である。また、誘電体１８ｂ、２０ｂ、２２ｂの厚さを全て同じにすることで、誘電体１８ｂ、２０ｂ、２２ｂの長さ、即ち、面積を変えるだけでＭＩＭキャパシタ１８、２０、２２の容量値を変えることができる。
このように、本発明の特徴の１つは、トランジスタチップ３０と、キャパシタ群２４のいずれか１つのＭＩＭキャパシタの上部電極とをボンディングワイヤ４２で接続することで、増幅器１０の汎用性を高めることである。従ってこの特徴を失わない範囲において様々な変形が可能である。
例えば、キャパシタ群２４は容量値の異なる複数のＭＩＭキャパシタを有していればよいので、キャパシタ群２４に包含されるＭＩＭキャパシタの数は特に限定されない。キャパシタ群２４が３個以上のＭＩＭキャパシタを有する場合、全てのＭＩＭキャパシタの容量値が互いに異なることが好ましいが、キャパシタ群２４内の２個のＭＩＭキャパシタの容量値が互いに異なるだけでもよい。また、整合用チップ１６は、トランジスタチップ３０の入力側ではなく、出力側に配置してもよい。整合用チップ１６の基板１７はＧａＡｓに限らず、Ｓｉ又はＧａＮなどの半導体で形成しても良い。トランジスタチップ３０にはマルチセルトランジスタ以外のトランジスタを形成してもよい。なお、これらの変形は以下の実施の形態に係る増幅器にも応用できる。
以下の実施の形態に係る増幅器については、実施の形態１に係る増幅器１０と共通点が多いので、増幅器１０との相違点を中心に説明する。
実施の形態２．
図５は、本発明の実施の形態２に係る増幅器１００の平面図である。増幅器１００は追加整合用チップ１０２を備えている。追加整合用チップ１０２は、整合用チップ１６からみてトランジスタチップ３０の反対側に配置されている。つまり、追加整合用チップ１０２は入力用フィードスルー部１４と整合用チップ１６の間に設けられている。
追加整合用チップ１０２は基板１０４を備えている。基板１０４は例えばＧａＡｓなどの化合物半導体で形成されている。追加整合用チップ１０２は基板１０４の上に設けられた追加キャパシタ群１０６を備えている。追加キャパシタ群１０６は、追加ＭＩＭキャパシタ１０８、１１０、１１２を備えている。追加キャパシタ群１０６は、基板１０４の上に４組設けられている。
図６は、追加ＭＩＭキャパシタ等の斜視図である。追加ＭＩＭキャパシタ１０８、１１０、１１２は、それぞれ、追加下部電極１０８ａ、１１０ａ、１１２ａ、追加誘電体１０８ｂ、１１０ｂ、１１２ｂ、及び追加上部電極１０８ｃ、１１０ｃ、１１２ｃを備えている。
追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さは均一である。つまり、追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さは全て同じである。追加誘電体１０８ｂ、１１０ｂ、１１２ｂは、誘電体１８ｂ、２０ｂ、２２ｂよりも厚く形成されている。追加ＭＩＭキャパシタ１０８、１１０、１１２は長さが異なっているので、追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値は不均一となっている。つまり、追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値は互いに異なっている。なお、追加整合用チップ１０２は、誘電体の厚みを除けば整合用チップ１６と同じ構成である。
図５の説明に戻る。基板１０４には貫通電極１１４が形成されている。貫通電極１１４の構成は貫通電極２６の構成と同じである。従って、追加ＭＩＭキャパシタ１０８、１１０、１１２の追加下部電極は接地されている。入力用フィードスルー部１４と、追加ＭＩＭキャパシタ１１０の上部電極は追加ボンディングワイヤ１１６で接続されている。そして、ボンディングワイヤ４２が接続された上部電極（ＭＩＭキャパシタ２０の上部電極）と、追加ＭＩＭキャパシタ１１０の追加上部電極は追加ボンディングワイヤ１１８で接続されている。
図７は、図５のＶＩＩ−ＶＩＩ破線における断面矢示図である。追加整合用チップ１０２はケース１２に収容されている。そして、入力用フィードスルー部１４から入力された高周波信号の伝送経路に、追加ＭＩＭキャパシタ１１０とＭＩＭキャパシタ２０がシャント接続されている。
本発明の実施の形態２に係る増幅器１００は、高周波信号の伝送経路に、ＭＩＭキャパシタ１８、２０、２２のいずれか1つ、及び追加ＭＩＭキャパシタ１０８、１１０、１１２のいずれか1つをシャント接続するものである。
シャント接続するキャパシタは、追加ボンディングワイヤ１１６、１１８、及びボンディングワイヤ４２を打つ場所を変えることで容易に変更できる。従って、追加ボンディングワイヤ１１８は、ボンディングワイヤ４２が接続された上部電極と、追加キャパシタ群１０６のいずれか１つの追加ＭＩＭキャパシタの追加上部電極とを接続するものであれば特に限定されない。例えば、追加キャパシタ群１０６は容量値の異なる複数の追加ＭＩＭキャパシタを有していればよいので、追加キャパシタ群１０６に包含される追加ＭＩＭキャパシタの数は特に限定されない。追加キャパシタ群１０６が３個以上の追加ＭＩＭキャパシタを有する場合、全ての追加ＭＩＭキャパシタの容量値が互いに異なることが好ましいが、追加キャパシタ群１０６内の２個のＭＩＭキャパシタの容量値が互いに異なるだけでもよい。そして、実施の形態１の増幅器１０に追加整合用チップ１０２を追加したことで、シャント接続するキャパシタの選択肢が広がり、幅の広い周波数帯域でインピーダンス整合ができる。
ところで、整合用チップ１６と追加整合用チップ１０２は１枚のチップで形成してもよい。しかしその場合、ＭＩＭキャパシタ１８、２０、２２と追加ＭＩＭキャパシタ１０８、１１０、１１２が同一プロセスで形成されるので、誘電体の膜厚は共通となってしまう。従って、ＭＩＭキャパシタ１８、２０、２２の容量値と追加ＭＩＭキャパシタ１０８、１１０、１１２の容量値を相違させるためには、これらの面積を相違させる必要がある。
そこで、増幅器１００のように、整合用チップ１６と追加整合用チップ１０２を別基板とすれば、整合用チップ１６と追加整合用チップ１０２を別プロセスで形成できる。この場合、誘電体の面積だけでなく厚さも相違させることができるので、容量値の変域を大きくできる。
増幅器１００は、誘電体１８ｂ、２０ｂ、２２ｂの厚さと追加誘電体１０８ｂ、１１０ｂ、１１２ｂの厚さが異なっていることで、様々な値の容量を高周波信号の伝送経路にシャント接続できるものである。この特徴を失わない範囲で様々な変形が可能である。例えば誘電体１８ｂ、２０ｂ、２２ｂを追加誘電体１０８ｂ、１１０ｂ、１１２ｂよりも厚く形成してもよい。
増幅器１００はトランジスタチップ３０の入力側に２つの整合用チップ（整合用チップ１６と追加整合用チップ１０２）を備えているが、トランジスタチップ３０の入力側に３つ以上の整合用チップを設けても良い。また、トランジスタチップ３０の入力側に同一構成の複数枚の整合用チップを設けても良い。例えばトランジスタチップ３０の入力側に２枚の整合用チップ１６を設けても良い。
実施の形態３．
図８は、本発明の実施の形態３に係る増幅器２００の平面図である。増幅器２００は、整合用チップ２０２を備えている。整合用チップ２０２の基板２０４には、注入抵抗２０６が形成されている。注入抵抗２０６の一端に第１電極２０８が接続されている。注入抵抗２０６の他端に第２電極２１０が接続されている。注入抵抗２０６、第１電極２０８、及び第２電極２１０で抵抗部２１２を構成している。抵抗部２１２はマルチセルトランジスタのセル数と同数形成されている。従って、キャパシタ群２４の数と抵抗部２１２の数は等しく、実施の形態３では４である。
図９は、図８のＩＸ−ＩＸ破線における断面矢示図である。上部電極２０ｃと第１電極２０８が第１ワイヤ２１４で接続されている。第２電極２１０とトランジスタチップ３０（のゲート電極３４）が第２ワイヤ２１６で接続されている。このように、ＭＩＭキャパシタ２０とトランジスタチップ３０の間に抵抗部２１２を挿入することで、不要な発振を抑制し、増幅器２００を安定化させることができる。なお、図１０は、図８の増幅器２００の回路図である。
ここまでに説明した各実施の形態に係る増幅器の特徴を、適宜に組み合わせて用いてもよい。
１０ 増幅器、 １２ ケース、 １４ 入力用フィードスルー部、 １５ 出力用フィードスルー部、 １６ 整合用チップ、 １７ 基板、 １８,２０,２２ ＭＩＭキャパシタ、 １８ａ,２０ａ,２２ａ 下部電極、 １８ｂ,２０ｂ,２２ｂ 誘電体、 １８ｃ,２０ｃ,２２ｃ 上部電極、 ２４ キャパシタ群、 ２６ 貫通電極、 ３０ トランジスタチップ、 ４０,４２,６０,６２ ボンディングワイヤ、 ５０ 整合用チップ、 ５１ セラミック基板、 ５２ マイクロストリップライン、 １０２ 追加整合用チップ、 １０６ 追加キャパシタ群、 １０８,１１０,１１２ 追加ＭＩＭキャパシタ、 １０８ａ,１１０ａ,１１２ａ 追加下部電極、 １０８ｂ,１１０ｂ,１１２ｂ 追加誘電体、 １０８ｃ,１１０ｃ,１１２ｃ 追加上部電極、 １１６,１１８ 追加ボンディングワイヤ、 ２０６ 注入抵抗、 ２０８ 第１電極、 ２１０ 第２電極

Claims (5)

  1. トランジスタチップと、
    下部電極、誘電体、及び上部電極で形成されたＭＩＭキャパシタを複数有するキャパシタ群を備えた整合用チップと、
    前記トランジスタチップと、前記キャパシタ群のいずれか１つの前記ＭＩＭキャパシタの前記上部電極と、を接続し、高周波信号を伝送するボンディングワイヤと、
    前記トランジスタチップと前記整合用チップを収容するケースと、を備え、
    複数の前記ＭＩＭキャパシタの前記下部電極は接地され、
    前記キャパシタ群の前記ＭＩＭキャパシタの容量値は互いに異なることを特徴とする増幅器。
  2. 追加下部電極、追加誘電体、及び追加上部電極で形成された追加ＭＩＭキャパシタを複数有する追加キャパシタ群を備えた追加整合用チップと、
    前記ボンディングワイヤが接続された前記上部電極と、前記追加キャパシタ群のいずれか１つの前記追加ＭＩＭキャパシタの前記追加上部電極と、を接続し、高周波信号を伝送する追加ボンディングワイヤと、を備え、
    前記追加整合用チップは前記ケースに収容され、
    複数の前記追加ＭＩＭキャパシタの前記追加下部電極は接地され、
    前記追加キャパシタ群の前記追加ＭＩＭキャパシタの容量値は互いに異なることを特徴とする請求項１に記載の増幅器。
  3. 前記誘電体の厚さと、前記追加誘電体の厚さは異なることを特徴とする請求項２に記載の増幅器。
  4. 前記整合用チップに形成された注入抵抗と、
    前記注入抵抗の一端に接続された第１電極と、
    前記注入抵抗の他端に接続された第２電極と、を備え、
    前記ボンディングワイヤは、
    前記上部電極と前記第１電極とを接続する第１ワイヤと、
    前記第２電極と前記トランジスタチップとを接続する第２ワイヤと、を備えたことを特徴とする請求項１〜３のいずれか１項に記載の増幅器。
  5. 前記トランジスタチップには、マルチセルトランジスタが形成され、
    前記キャパシタ群と前記ボンディングワイヤは、前記マルチセルトランジスタのセル毎に設けられたことを特徴とする請求項１に記載の増幅器。
JP2013226714A 2013-10-31 2013-10-31 増幅器 Expired - Fee Related JP6565130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013226714A JP6565130B2 (ja) 2013-10-31 2013-10-31 増幅器
US14/321,859 US9214903B2 (en) 2013-10-31 2014-07-02 Amplifier
DE102014221621.4A DE102014221621B4 (de) 2013-10-31 2014-10-24 Verstärker
CN201410601783.9A CN104601124B (zh) 2013-10-31 2014-10-31 放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226714A JP6565130B2 (ja) 2013-10-31 2013-10-31 増幅器

Publications (2)

Publication Number Publication Date
JP2015088975A true JP2015088975A (ja) 2015-05-07
JP6565130B2 JP6565130B2 (ja) 2019-08-28

Family

ID=52812012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226714A Expired - Fee Related JP6565130B2 (ja) 2013-10-31 2013-10-31 増幅器

Country Status (4)

Country Link
US (1) US9214903B2 (ja)
JP (1) JP6565130B2 (ja)
CN (1) CN104601124B (ja)
DE (1) DE102014221621B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置
WO2019087699A1 (ja) * 2017-11-02 2019-05-09 ローム株式会社 半導体装置
KR20200053572A (ko) * 2017-10-03 2020-05-18 크리, 인코포레이티드 루프 안정성을 위한 노드 분할을 갖는 트랜지스터 증폭기들 및 관련 방법들

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655394B (zh) * 2012-05-23 2014-12-10 中国电子科技集团公司第五十五研究所 一种直流与微波信号交叉布线的放大器电路
JP6596841B2 (ja) 2015-02-25 2019-10-30 三菱電機株式会社 半導体装置
EP3288183B1 (en) * 2016-08-24 2021-01-13 NXP USA, Inc. Power transistor with harmonic control
US11929317B2 (en) 2020-12-07 2024-03-12 Macom Technology Solutions Holdings, Inc. Capacitor networks for harmonic control in power devices

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582515A (en) * 1978-12-19 1980-06-21 Toshiba Corp Transistor amplifier
JPS57138422U (ja) * 1981-02-25 1982-08-30
US4479100A (en) * 1982-05-27 1984-10-23 Raytheon Company Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads
JPS63248207A (ja) * 1987-04-03 1988-10-14 Mitsubishi Electric Corp 半導体装置
JPS6490602A (en) * 1987-09-30 1989-04-07 Nec Corp Semiconductor device
JPH04361404A (ja) * 1991-06-10 1992-12-15 Nec Corp 高周波用整合回路
JPH06244056A (ja) * 1992-12-29 1994-09-02 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用パッケージ
JPH0774557A (ja) * 1993-09-03 1995-03-17 Toshiba Corp マイクロ波半導体装置
JPH1188080A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 高周波増幅回路とマイクロ波集積回路
JPH11186801A (ja) * 1997-12-18 1999-07-09 Nec Corp バイアス回路
JP2000340739A (ja) * 1999-05-26 2000-12-08 Nec Corp 内部整合型出力ｆｅｔ
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
US20020134993A1 (en) * 2001-03-20 2002-09-26 Ericsson Inc. Bond wire tuning of RF power transistors and amplifiers
JP2005223473A (ja) * 2004-02-04 2005-08-18 Renesas Technology Corp 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP2010531110A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部安定回路を備えたｒｆトランジスタパッケージと内部安定回路を備えたｒｆトランジスタパッケージを形成する方法
JP2011243643A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 内部整合型トランジスタ
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318805A (ja) 1993-05-10 1994-11-15 Matsushita Electric Ind Co Ltd 高周波半導体装置
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH10256850A (ja) 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及び高周波電力増幅器
JP3504472B2 (ja) * 1997-09-29 2004-03-08 三菱電機株式会社 半導体装置
JP3175823B2 (ja) * 1998-04-24 2001-06-11 日本電気株式会社 高周波増幅装置
JP3535797B2 (ja) 2000-03-10 2004-06-07 日本電信電話株式会社 モノリシック集積回路の製造方法
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
DE10334384B4 (de) * 2003-07-28 2014-03-27 Infineon Technologies Ag Chipvorrichtung
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
JP2007060616A (ja) * 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
US7589370B2 (en) * 2006-12-20 2009-09-15 Freescale Semiconductor, Inc. RF power transistor with large periphery metal-insulator-silicon shunt capacitor
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
WO2009047876A1 (ja) * 2007-10-09 2009-04-16 Panasonic Corporation 回路装置
JP5518210B2 (ja) * 2009-12-15 2014-06-11 エプコス アクチエンゲゼルシャフト 結合器および増幅器機構
JP2013098339A (ja) * 2011-10-31 2013-05-20 Sumitomo Electric Device Innovations Inc 高周波回路装置
US9077285B2 (en) * 2012-04-06 2015-07-07 Freescale Semiconductor, Inc. Electronic devices with multiple amplifier stages and methods of their manufacture
CN102882477B (zh) * 2012-09-19 2016-03-30 昆山华太电子技术有限公司 可调节工作频率的射频功率器件
US20140252547A1 (en) * 2013-03-08 2014-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor device having integrated passive device and process for manufacturing the same

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582515A (en) * 1978-12-19 1980-06-21 Toshiba Corp Transistor amplifier
JPS57138422U (ja) * 1981-02-25 1982-08-30
US4479100A (en) * 1982-05-27 1984-10-23 Raytheon Company Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads
JPS63248207A (ja) * 1987-04-03 1988-10-14 Mitsubishi Electric Corp 半導体装置
JPS6490602A (en) * 1987-09-30 1989-04-07 Nec Corp Semiconductor device
JPH04361404A (ja) * 1991-06-10 1992-12-15 Nec Corp 高周波用整合回路
JPH06244056A (ja) * 1992-12-29 1994-09-02 Sumitomo Kinzoku Ceramics:Kk 半導体素子収納用パッケージ
JPH0774557A (ja) * 1993-09-03 1995-03-17 Toshiba Corp マイクロ波半導体装置
JPH1188080A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 高周波増幅回路とマイクロ波集積回路
JPH11186801A (ja) * 1997-12-18 1999-07-09 Nec Corp バイアス回路
JP2000340739A (ja) * 1999-05-26 2000-12-08 Nec Corp 内部整合型出力ｆｅｔ
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
US20020134993A1 (en) * 2001-03-20 2002-09-26 Ericsson Inc. Bond wire tuning of RF power transistors and amplifiers
JP2005223473A (ja) * 2004-02-04 2005-08-18 Renesas Technology Corp 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP2010531110A (ja) * 2007-06-22 2010-09-16 クリー インコーポレイテッド 内部安定回路を備えたｒｆトランジスタパッケージと内部安定回路を備えたｒｆトランジスタパッケージを形成する方法
JP2011243643A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 内部整合型トランジスタ
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置
KR20200053572A (ko) * 2017-10-03 2020-05-18 크리, 인코포레이티드 루프 안정성을 위한 노드 분할을 갖는 트랜지스터 증폭기들 및 관련 방법들
JP2020536411A (ja) * 2017-10-03 2020-12-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法
JP7154284B2 (ja) 2017-10-03 2022-10-17 ウルフスピード インコーポレイテッド ループ安定性のためのノード分割を有するトランジスタ増幅器及び関連する方法
KR102460974B1 (ko) * 2017-10-03 2022-11-02 울프스피드, 인크. 루프 안정성을 위한 노드 분할을 갖는 트랜지스터 증폭기들 및 관련 방법들
WO2019087699A1 (ja) * 2017-11-02 2019-05-09 ローム株式会社 半導体装置
JPWO2019087699A1 (ja) * 2017-11-02 2020-12-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE102014221621A1 (de) 2015-04-30
CN104601124A (zh) 2015-05-06
DE102014221621B4 (de) 2020-08-13
US20150116040A1 (en) 2015-04-30
JP6565130B2 (ja) 2019-08-28
US9214903B2 (en) 2015-12-15
CN104601124B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
JP6565130B2 (ja) 増幅器
US10964657B2 (en) Radio-frequency module and communication device
EP0949754B1 (en) High-frequency power amplifier circuit and high-frequency power amplifier module
US9203361B2 (en) Harmonic control apparatus and related radio frequency devices and base stations
JP2005318093A (ja) 高周波スイッチ回路
US9413336B2 (en) Multiband-support radio-frequency module
US20090040109A1 (en) Antenna Device and Wireless Communication Device Using the Same
US10971466B2 (en) High frequency module and communication device
US11245386B2 (en) High-frequency module
JP2012029239A (ja) ドハティ増幅器
US9413413B2 (en) High-frequency module
US11831282B2 (en) High frequency package
JP2002171138A (ja) マイクロ波電力増幅器
KR100397902B1 (ko) 증폭 소자를 구비한 고효율 증폭기, 해당 고효율 증폭기를구비한 무선 송신 장치 및 해당 고효율 증폭기를 위한측정 장치
US9166285B2 (en) High-frequency module
US9640530B2 (en) Semiconductor device
US9362883B2 (en) Passive radio frequency signal handler
US20150280697A1 (en) High frequency semiconductor device
JP2007036786A (ja) 高周波電力増幅装置
US20240106470A1 (en) High frequency circuit and communication apparatus
JP3807238B2 (ja) 高周波部品
US20130038406A1 (en) Circuit module
JP2024031386A (ja) 高周波モジュールおよび通信装置
KR20210096623A (ko) 고주파 파워 트랜지스터 및 고주파 파워 앰프
JP2012099609A (ja) 高周波半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6565130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees