DE10334384B4 - Chipvorrichtung - Google Patents

Chipvorrichtung Download PDF

Info

Publication number
DE10334384B4
DE10334384B4 DE2003134384 DE10334384A DE10334384B4 DE 10334384 B4 DE10334384 B4 DE 10334384B4 DE 2003134384 DE2003134384 DE 2003134384 DE 10334384 A DE10334384 A DE 10334384A DE 10334384 B4 DE10334384 B4 DE 10334384B4
Authority
DE
Germany
Prior art keywords
chip
leadframe
line
matching circuit
chip device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003134384
Other languages
English (en)
Other versions
DE10334384A1 (de
Inventor
Hans Peter Forstner
Dr. Daeche Frank
Georg Lipperer
Dr. Weber Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003134384 priority Critical patent/DE10334384B4/de
Priority to CNB2004100587553A priority patent/CN100367499C/zh
Publication of DE10334384A1 publication Critical patent/DE10334384A1/de
Application granted granted Critical
Publication of DE10334384B4 publication Critical patent/DE10334384B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • H01L2924/30111Impedance matching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/301Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/391Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Abstract

Chipvorrichtung mit einem Chip (10; 62; 104), in welchem eine integrierte Schaltung integriert ist; einem Leadframe (12; 52, 54; 102), der einen Trägerbereich (18; 52; 102e) für den Chip (10; 62; 104) aufweist, und in dem eine Leitung (22; 54; 102f) gebildet ist, die ein induktives Element einer Anpassschaltung für die integrierte Schaltung bildet und serpentinenartig innerhalb einer Leadframeschichtebene des Leadframes geführt ist oder eine Spule bildet, wobei der Chip (10; 62; 104) und der Leadframe (12; 52, 54; 102) mit einem Kunststoffmaterial (34; 66; 100) vergossen sind, so dass eine Hauptseite (70) des Leadframes, die einer Hauptseite des Leadframes, auf der der Chip (10; 62, 104) getragen wird, gegenüberliegt, bündig mit dem Kunststoffmaterial abschließt, um eine im wesentlichen ebene Kontaktanschlussseite der Chipvorrichtung zu bilden, bei der der Leadframe (12; 102) ferner einen weiteren Tragebereich (20; 102a–102d) für ein Bauelement (24; 106a–106d) aufweist, das Teil der Anpassschaltung für die integrierte Schaltung bildet, wobei die Leitung (22; 54; 102f) an zwei beabstandeten Punkten kontaktiert ist, um an einem Punkt mit dem Bauelement (24; 106a–106d) und an dem anderen Punkt mit dem Chip verbunden zu sein, und um in einem Teil zwischen diesen Punkten eine induktive Funktion der Anpassschaltung zu übernehmen.

Description

  • Die vorliegende Erfindung bezieht sich auf Chipvorrichtungen und insbesondere auf die Unterbringung von Anpassschaltungen für in einem Chip integrierten Schaltungen zusammen mit dem Chip in einem Gehäuse.
  • Mit der immer weiter fortschreitenden technischen Entwicklung auf der Gebiet der Kommunikationstechnik, wie z. B. beim Mobilfunk, besteht ein immer größerer Bedarf nach integrierten Halbleiterschaltungen, die einerseits hinsichtlich ihres Platzbedarfes und andererseits bezüglich ihrer Kosten optimiert sind. Da außerdem bei modernen Mobilfunkanwendungen entsprechend dem GSM-, PCM-, PCS-, CDMA-, UMTS-, US-TDMA-Standard relativ hohe Signalfrequenzen verarbeitet werden müssen, stellt sich ferner das Problem einer optimalen Hochfrequenzanpassung der einzelnen integrierten Halbleiterschaltungen, wie z. B. die eingangsseitige und ausgangsseitige Hochfrequenzanpassung von integrierten Hochfrequenzleitungsverstärkern.
  • Hochfrequenz-Leistungsverstärker benötigen je nach Applikation und insbesondere je nach zur Verfügung stehender Versorgungsleistung, gewünschter Ausgangsleistung, dem verwendeten Modulationsverfahren oder dergleichen spezifische Lastimpedanzen, um die aufgenommene DC- bzw. Gleichsignalleistung effizient in eine Hochfrequenz-Ausgangsleistung umsetzen zu können. In der Regel sind in der Hochfrequenztechnik die Schnittstellen zwischen unterschiedlichen Schaltungsblöcken auf eine Wellenimpedanz von 50 Ohm bezogen. Wird nun für einen Hochfrequenzverstärker eine von 50 Ohm abweichende Lastimpedanz benötigt, so werden üblicherweise Transformationsschaltungen eingesetzt, die die Bezugsimpedanz von 50 Ohm dieser standardisierten Hochfrequenzverstärker frequenzselektiv in eine spezifische Lastimpedanz transformieren. Hierzu werden üblicherweise verteilte passive Netzwerke verwendet.
  • 4 zeigt ein Beispiel für eine Ausgangstransformationsschaltung für einen Leistungstransistor, wie sie beispielsweise in einer Mobilfunkapplikation verwendet könnte. T1 stellt einen Leistungstransistor dar, dessen Emitter auf Masse geschaltet ist, dessen Kollektor über ein induktives Element L1 mit einer Gleichspannungsquelle V1 verbunden ist und an dessen Steuereingang das zu verstarkende Hochfrequenzeingangssignal RF IN anliegt. An dem Kollektor des Leistungstransistors ergibt sich das verstärkte Ausgangssignal. Dieser durch den Kollektor des Leistungstransistors T1 gebildete Ausgang wird durch ein Ausgangsanpassungsnetzwerk OMN (Output Matching Network) an eine Bezugsimpedanz von 50 Ohm angepasst.
  • Insbesondere in portablen bzw. tragbaren Applikationen, wie z. B. Mobiltelefonen, wo niedrige Batteriespannungen V1 zur Versorgung eines Leistungstransistors zur Verfügung stehen, weichen die Endstufen Lastimpedanzen erheblich von der Bezugsimpedanz von 50 Ohm ab. Das Anpassungsnetzwerk OMN von 4 umfasst exemplarisch drei Kondensatoren C1, C2 und C3 sowie zwei Induktivitäten bzw. induktive Elemente TRL1 und TRL2 auf. Die induktiven Elemente TRL1, TRL2 und der Kondensator C3 sind in dieser Reihenfolge zwischen den Kollektor des Leistungstransistors T1 und einen Impedanz-angepaßten Ausgang geschaltet, an dem schließlich das verstärkte Ausgangssignal RF OUT ausgegeben wird. Zwischen die Impedanzen TRL1 und TRL2 einerseits und die Induktivität TRL2 und die Kapazität C3 andererseits sind jeweils die Kapazität C1 bzw. C2 auf Masse geschaltet.
  • Das Transformationsverhältnis zwischen Endstufen-Lastimpedanz und Bezugswellenwiderstand liegt typischerweise bei 0,05. Um solch hohe Transformationsverhältnisse verlustarm realisieren zu können, werden im Anpassnetzwerk OMN Anpasselemente mit hoher Güte benötigt. Da die Güten, insbesondere die der Induktivitäten TRL1 und TRL2, auf einem Halbleiterchip üblicherweise niedrig sind, werden diese Transformationsschaltungen in der Regel extern des eigentlichen Leistungsverstärkerbauelements bzw. -chips realisiert.
  • Ein Beispiel für eine Realisierung eines Verbunds aus Leistungsverstärkerbauelement und zugehöriger, externer Anpassungsschaltung ist in der DE 19534382 A1 beschrieben. Insbesondere ist dort eine monolithisch integrierte Schaltung mit einem Mikrowellen-Leistungsverstärker mit einer Anpassschaltung unter Verwendung verteilter Leitungen beschrieben. Auf ein und demselben Substrat sind sowohl die FETs der mehrstufigen Verstärkerschaltung als auch die Bauelemente und verteilten Leitungen für die Anpassschaltung vorgesehen. Der Aufbau eines monolithisch integrierten Verstarkers nach der DE 19534382 A1 ist vereinfacht in 5 dargestellt. Auf einem gemeinsamen Substrat 900 sind Anschlussflächen 902, 904, Chipanschlussflächen 906, 908 und eine verteilte Leitung 910 vorgesehen. Auf den Chipanschlussflächen 906 und 908 sind jeweils der Leistungsverstärker 912 und Bauelemente 914 der Anpassschaltung montiert. Bonddrähte 916, 918, 920, 922 stellen eine elektrische Verbindung zwischen Anschlussflächen 902, 904, Leistungsverstärker 912 bzw. Anpassbauelement 914 und verteilter Leitung 910 her.
  • Die DE 10152652 A1 beschreibt einen Leistungsverstärkerchip, der zusammen mit einer Eingangs- und Ausgangsanpassungsschaltung in einem Leadframe-Gehäuse (Leadframe = Anschlussleitungsrahmen) untergebracht ist, wobei Leistungsverstärkerchip und ein Anpassungsschaltungschip auf einer gemeinsamen Chipinsel montiert sind. Ein derart in ein Leadframe-Gehäuse integrierter Leistungsverstärkerchip ist in 6 dargestellt. Der Leadframe bzw. Anschlussleitungsrahmen ist in Kontaktflecken 930, 932 und eine gemeinsamen Chipinsel 934 strukturiert. Auf der gemeinsamen Chipinsel 934 sind der Leistungsverstärkerchip 936 sowie ein integriertes passives Anpassungsmodul 938 montiert. Elektrische Verbindungen zwischen Kontaktflecken 930, 932, Leistungsverstärkerchip 936 und Anpassungsmodul 938 werden durch Bonddrähte 940, 942 und 944 hergestellt. Zusammengehalten wird die Struktur durch ein Kunststoffmaterial 946 das als Deckschicht dient und mit welchem der Leadframe 930, 932 und 934 sowie die Bauelemente 936 und 938 und die Bonddrähte 940944 vergossen sind. Der Nachteil an der Vorgehensweise nach 6 besteht darin, dass es schwierig ist, Anpassbauelemente mit hoher Güte zu erzielen, insbesondere Induktivitäten mit hoher Güte.
  • Die DE 10031843 A1 zeigt eine Vorrichtung, bei welcher in einem Kunststoff ein Schaltkreis und Anschlussleitungen eingegossen sind. Die Anschlussleitungen wirken mit dielektrischen Platten zusammen, um eine möglichst geringe Impedanz Z darzustellen.
  • Die EP 0370743 A1 zeigt eine Leadframe-Anordnung, bei der ein Leadframe einen Chip trägt.
  • Die DE 19755954 A1 beschäftigt sich mit einer Leiterrahmenstruktur für eine Halbleiterbaugruppe, die mit einer Unterlage und einer Vielzahl von regelmäßig zur Außenseite der Unterlage ausgerichteten Leitern versehen ist. Eine charakteristische Impedanz der Leiter wird eingestellt, indem die Dicken von dielektrischen Schichten zwischen Polplatten einerseits und den Leitern andererseits geeignet eingestellt werden, wodurch insbesondere ein aufsummierter Wert eines Delta-I-Rauschens und eines elektromagnetischen Übersprechrauschens minimiert wird.
  • Die US 2003/0071344 A1 zeigt ein Leadframe mit einem zentral (bezogen auf den Leadframerahmen) angeordneten Chip-Pad und einer Vielzahl von weiteren Leadframebereichen, welche sich von dem Leadframerahmen zu dem Chip-Pad erstreckt.
  • Die JP H07-86489 A zeigt ein Halbleiterbauelement mit einem Leadframe und einem auf dem Leadframe angeordneten Chip, wobei eine Kapazität durch den Leadframe an einem Ausgang des Leadframes gebildet ist.
  • Die JP H06-104372 A zeigt einen Leadframe mit einem Chipbereich und mindestens einer an einem Ausgang gebildeten Induktivität.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Prinzip aufzuzeigen, nach welchem eine unaufwendigere Integration eines Chips mit einer integrierten Schaltung und einer Anpassschaltung für die integrierte Schaltung zu einer Chipvorrichtung unaufwendiger erzielt werden kann.
  • Diese Aufgabe wird durch eine Chipvorrichtung nach Anspruch 1 und 14 gelöst.
  • Eine erfindungsgemäße Chipvorrichtung umfasst einen Chip, in welchem eine integrierte Schaltung integriert ist, sowie einen Leadframe, der einen Trägerbereich für den Chip aufweist, und in dem eine Leitung strukturiert ist, die einen Teil einer Anpassschaltung für die integrierte Schaltung bildet.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass der Leadframe eines Leadframe-Gehäuses selbst dazu verwendet werden kann, um Leitungen, wie z. B. eine verteilte Leitung, Streifenleitung oder eine Spule, zu bilden, die dann wiederum als Teil einer Anpassschaltung für eine integrierte Schaltung verwendet werden können. Auf diese Weise lässt sich vergleichsweise einfach ein eine integrierte Schaltung aufweisender Chip zusammen mit einer Anpassschaltung für die integrierte Schaltung in einem Gehäuse unterbringen und dabei gleichzeitig eine hohe Güte für die Teile der Anpassschaltung realisieren, die durch die Leitung im Leadframe gebildet werden.
  • Ein weiterer Vorteil, dass Teile der Anpassschaltung, die eine hohe Güte erfordern, im Leadframe bzw. Anschlussleitungsrahmen selbst vorgesehen werden können, besteht darin, dass die Strukturierung des Leadframes bei leadframebasierten Gehäusen ja ohnehin bereits einen Arbeitsschritt benötigt, so dass kein zusätzlicher Arbeitsaufwand erforderlich ist.
  • Zudem nimmt bei leadframebasierten Gehäusen der Leadframe ohnehin bereits Platz in Höhenrichtung ein und weist in lateraler Richtung zumeist noch genügend Freiraum auf, so dass zur Realisierung der Leitung im Leadframe, wie gemäß der vorliegenden Erfindung vorgeschlagen, auch im wesentlichen keinen zusätzlichen Platzbedarf benötigt sondern sogar eventuell ermöglicht ihn zu verringern.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen 3a und 3b näher erläutert. Es zeigen:
  • 1 eine schematische Querschnittansicht eines zusammen mit einer Anpassschaltung in ein Gehäuse integrierten Leistungsverstärkers;
  • 2a–k aufeinanderfolgende Stadien einer Chipvorrichtung in schematischer Querschnittansicht, die sich nach aufeinanderfolgenden Prozessschritten zur Herstellung der Chipvorrichtung einstellen;
  • 3a–b eine Drauf- bzw. Unteransicht eines mit einer Anpassschaltung in ein Gehäuse integrierten Leistungsverstärkerchips gemäß der vorliegenden Erfindung;
  • 4 ein Schaltbild eines Leistungsverstärkers mit typischer Ausgangstransformationsschaltung;
  • 5 eine schematische Querschnittansicht eines herkömmlichen Verbunds aus Leistungsverstärkerchip und Anpassschaltung; und
  • 6 eine schematische Querschnittansicht einer herkömmlichen Lösung zur Integration eines Leistungsverstärkerchips mit einem Anpassungsmodul in einem Leadframe-Gehäuse.
  • Bevor die vorliegende Erfindung Bezug nehmend auf die Figuren näher erläutert wird, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit gleichen Bezugszeichen versehen werden, und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • 1 zeigt auf schematische Weise eine zusammen mit einer zugehörigen Anpassschaltung in ein und demselben Gehäuse untergebrachte integrierte Schaltung.
  • Die integrierte Schaltung ist in einen Chip 10 integriert und ist beispielsweise ein Leistungsverstärker oder aber jegliche andere elektronische Schaltung. Die Anpassschaltung ist als eine Impedanz- oder eine anders geartete Anpassung am Ein- oder Ausgang der integrierten Schaltung vorgesehen, wie z. B. zur Einstellung der Wellenimpedanz des Leistungsverstärkers auf einen Wert von 50 Ohm.
  • Der Chip 10 ist auf einer Hauptseite 12a einer Leiterschicht 12 montiert. Die Leiterschicht 12 ist in mehrere Bereiche strukturiert, nämlich Metallinseln 14, 16, Chipinseln bzw. Trägerbereiche 18, 20 und eine Leitung 22. Der Chip 10 ist auf der Hauptseite 12a der Chipinsel 18 montiert.
  • Die Anpassschaltung für die integrierte Schaltung in dem Chip 10 setzt sich zusammen aus geeigneten Bauelementen, von denen in 1 exemplarisch nur eines mit 24 angezeigt ist, einerseits und der Leitung 22 andererseits. Die laterale Führung der Leitung 22 in dem Leadframe 12, der Querschnitt derselben und die Kontaktierung derselben ist geeignet gewählt, um als induktives Element, Streifenleitung, eine verteilte Leitung oder dergleichen mit geeigneten elektrischen Eigenschaften, wie z. B. einem vorbestimmten Widerstandswert, einer vorbestimmten Induktivität, einer vorbestimmten Signallaufzeit oder dergleichen, in der Anpassschaltung zu dienen. Anders ausgedrückt übernimmt die Leitung 22 eine elektrische Funktion innerhalb der Anpassschaltung, indem sie ausgebildet ist, um Strom lateral, d. h. innerhalb der Leadframeebene, zu leiten. Das Bauelement 24 kann beispielsweise ein SMD-(surface mounted device = oberflächenbefestigtes Bauelement)Bauelement sein, wie z. B. ein Kondensator.
  • Um aus Bauelementen 24 und der bzw. den Leitungen 22 eine Anpassschaltung, wie z. B. eine Ausgangstransformationsschaltung, zu bilden, werden beispielsweise die Transistor- und Kapazitätselemente als Bauelemente 24 auf den Leadframe 12 montiert, während die Induktivitäts- und Leiterbahnelemente als die Strukturen 22 das Leadframe 12 vorgesehen werden. Die Transistor- und Kapazitätsbauelemente können kostengünstig in passiver SI-Integration vorgesehen werden.
  • Bonddrähte 26, 28, 30 und 32 sorgen für eine elektrische Verbindung zwischen der Metallinsel 14 und dem Chip 10, dem Chip 10 und der Leitung 22, der Leitung 22 und dem Bauelement 24 bzw. dem Bauelement 24 und der Metallinsel 16.
  • Zusammengehalten wird die Struktur aus Leadframe 12 mit den voneinander physisch getrennten Bereichen 14, 18, 22, 20 und 16 und Chip 12, Bauelement 24 und zugehörigen Bonddrähten 2632 durch ein Kunststoffmaterial 34, das als Deckschicht/Abdeckschicht oder Verbund dient, und mit dem diese Struktur vergossen ist.
  • Eine der Hauptseite 12a gegenüberliegende Hauptseite 12b der Schicht 12 bzw. des Leadframe 12 schließt bündig mit dem Kunststoffmaterial 34 der Deckschicht ab, welches sich in den nicht-strukturierten Bereichen der Schicht 12 bis zu dieser Hauptseite 12b erstreckt. Die Hauptseite 12b bildet den sogenannten footprint (Fußabdruck) der in 1 dargestellten Chipvorrichtung bzw. des Gehäuses und dient als Montageseite, mit der die Chipvorrichtung von 1 auf einer Platine oder einem sonstigen Trägersubstrat befestigt und über die Metallinseln 14 und 16 mit auf der Platine bzw. dem Trägersubstrat geeignet angeordneten Kontaktanschlussflächen elektrisch verbunden wird. Genauer ausgedrückt liegen an dem Fußabdruck neben dem Kunststoffmaterial 34 die strukturierten Bereiche 14, 16, 18, 20 und 22 des Leadframes frei. Mit dieser Seite 12b kann dann das Leadframe-Gehäuse von 1 auf einer Platine montiert werden, wobei die Anordnung zumindest der Metallinseln 14 und 16 mit einer Anordnung von Kontaktflecken auf der Platine korrespondiert, an welche die Metallinseln 14 und 16 gelötet werden können. Die Chipinseln 14 und 16 können beispielsweise mit Masseanschlüssen auf der Platine verbunden werden und neben der elektrischen Verbindung der Wärmeableitung dienen. Auch die Leitung 22 kann an einer bestimmten Stelle entlang ihres Verlaufes mit einer Kontaktanschlussfläche auf der Platine, auf der das Gehäuse von 1 montiert wird, elektrisch verbunden werden, wenn der Schaltungsentwurf der Anpassschaltung einen solchen externen Anschluss vorschreibt.
  • Das in 1 dargestellte Gehäuse entspricht einem sogenannten TSLP-(thin small lead-less package)Gehäuse, d. h. es lässt sich mit Herstellungsschritten fertigen, die für diesen Gehäusetyp vorgesehen sind. Ein Ausführungsbeispiel für die Herstellung eines Gehäuses nach 1 wird Bezug nehmend auf 2a2l beschrieben. Ein spezielles Ausführungsbeispiel, in welchem gezeigt ist, wie die Leitung 22 in dem Leadframe 12 als Teil der Anpassschaltung verwendet werden kann, wird Bezug nehmend auf 3a3b beschrieben.
  • Im folgenden wird nun Bezug nehmend auf 2 ein möglicher Herstellungsprozess für eine Chipvorrichtung beschrieben, die aus einem auf einer Chipinsel befestigten Chip und einer im Leadframe gebildeten Leitung besteht. Die Beschreibung von 2 ist damit ohne weiteres auch auf eine Herstellung der Chipvorrichtung nach 1 erweiterbar, obwohl in den 2a2l keine Chipinsel für Bauelemente der Anpassschaltung gezeigt sind.
  • Bei der Herstellung wird zunächst von einer aus Kupfer bestehenden Basis 50 ausgegangen. Auf der Kupfer-Basis 50 wird durch einen galvanischen Prozess zunächst der Leadframe gebildet, vorliegend exemplarisch bestehend aus den Chip- bzw. Montageinseln 52 für den Chip der die integrierte Schaltung enthält, für die die Anpassschaltung vorgesehen sein soll, und für die Bauelemente der Anpassschaltung sowie aus einer oder mehreren Leitungen 54, die einen Teil der Anpassschaltung darstellen sollen. Zur Strukturierung des Leadframes wird auf einer Hauptseite 50a der Kupferbasis 50 zunächst eine Fotomaske aufgebracht und an den Stellen entfernt, an denen die strukturierten Bereiche 52 und 54 des Leadframes angeordnet sein sollen, wobei danach das Materialaufwachsen des Nickels während des galvanischen Herstellungsprozesses durchgeführt wird.
  • Das Materialaufwachsen wird über die Fotomaske hinaus durchgeführt, so dass die Nickelstrukturen bzw. die Leitung 54 und die Chipinsel 52 einen pilzförmigen Querschnitt aufweisen, wie es in 2a gezeigt ist. Diese Vorgehensweise sorgt zwar für eine geringere Güte der durch die Leitung 54 übernommenen elektrischen Funktionen, gewährleistet aber umgekehrt eine gute Verankerung der Leadframes 52, 54 im Gehäuse durch die Verbreiterung 56 an dem der Hauptseite 50a abgewandten Teil des Leadframes.
  • Danach erfolgt eine Goldbeschichtung 58, 60 der Leadframestrukturen 52, 54 und eine Entfernung der für das Materialaufwachsen des Nickels benötigten Fotomaske. Auf der Chipinsel wird dann durch Die-Bonden (Die = Chip) der Chip 62, in welchem die integrierte Schaltung integriert ist, für die die Anpassschaltung vorgesehen ist, auf der goldbeschichteten Chipinsel 52 montiert bzw. angebracht. Auf hiervon getrennten Chipinseln (nicht gezeigt) werden gegebenenfalls die Bauelemente für die Anpassschaltung montiert.
  • Der Zustand, der sich den vorbeschriebenen Verfahrensschritten einstellt, ist in 2a dargestellt. Anstatt des vorbeschriebenen Materialaufwachsens des Nickels für die Leadframestrukturen 52 und 54 über die Fotomaskendicke hinaus kann auch ein Galvanikprozess verwendet werden, bei dem das Materialaufwachsen früher beendet wird, nämlich derart, dass das Nickelwachstum innerhalb der Fotomaske bzw. innerhalb der Fotomaskendicke endet. In diesem Fall entspricht dann der Querschnitt der Leadframestrukturen 52 und 54 den nahezu senkrechten Seitenkanten der anschließend entfernten Fotomaske, wodurch die durch die Leitung 54 dargestellten elektrischen Funktionen eine höhere Güte erzielen.
  • Anschließend werden die elektrischen Komponenten, wie der Chip 62, die Leitung 54 aber auch die in 2a nicht gezeigten Komponenten, wie z. B. eventuelle Bauelemente der Anpassungsschaltung für die in den Chip 62 integrierte Schaltung, auf bestimmte Weise mittels einer Drahtbondmontage durch Bonddrähte 64 miteinander elektrisch verbunden. Die sich bis dahin ergebende Struktur ist in 2b gezeigt.
  • Die Struktur von 2b wird in einem folgenden Verfahrensschritt mit einer Deckschicht 66 abgeschlossen. Dieser Verfahrensschritt findet vorzugsweise bei einem erhöhten Temperaturniveau statt, bei dem ein die Deckschicht 66 bildendes Kunststoffmaterial verflüssigt ist. Bei dem abschließenden Absenken des Temperaturniveaus kommt es zu einer Kontraktion und einem Aushärten des Kunststoffmateriales, wodurch dann die Leadframestrukturen 52 und 54 aufgrund ihrer pilzförmigen Struktur fest im Kunststoffmaterial verankert sind. Beim Vergießen der Strukturen auf der Kupfer-Basis 50 mit dem Kunststoffmaterial 66 dringt das Kunststoffmaterial 66 bis zur Hauptfläche 54a der Kupferbasis 50 vor um an dieser Hauptseite 50a anzugrenzen. Der sich nach dem Abschließen mit der Deckschicht 66 einstellende Zustand ist in 2c dargestellt.
  • 2d stellt lediglich den Zustand, der sich nach dem Vorsehen einer Lasermarkierung 58 in der der Hauptseite 50a der Kupferbasis 50 abgewandten Seite der Deckschicht 66 ergibt, um beispielsweise den Verbund aus Leadframe 52, 54, Chip 62 und Bonddraht 64 zu identifizieren. Die Markierung 68 kann beispielsweise auch eine Seriennummer umfassen, um einzelne Strukturen voneinander unterscheiden zu können, die auf ein und derselben Basis 50 nebeneinander gebildet werden.
  • In einem darauffolgenden Schritt wird die Kupfer-Basis 50 durch einen Kupfer-Ätzprozess entfernt, wodurch die Chipinsel 52 und die übrigen Teile des Leadframes, wie z. B. die Leitung 54, für eine spätere Kontaktierung an einer freigelegten Anschlussfläche 70 zugänglich werden. Die Anschlussfläche 70, für die ein konkretes Beispiel Bezug nehmend auf 3b noch näher erörtert werden wird, ist somit eine im wesentlichen ebene Fläche die sich aus Bereichen des Kunststoffmaterials der Deckschicht 66 und dem Nickelmaterial der strukturierten Bereiche des Leadframes 52, 54 zusammensetzt. Die sich ergebende Struktur ist in 2e gezeigt.
  • Nach dem Kupferätzprozess wird vorzugsweise eine Goldplattierung der freigelegten Bereiche des Leadframes 52, 54 an der nun freiliegenden Anschlussfläche 70 der bisher gebildeten Struktur durchgeführt. Die sich ergebenden Goldplattierungen in den freigelegten Bereichen des Leadframes 52, 54 ist mit 72 bzw. 74 in 2f angezeigt.
  • Nachdem Bezug nehmend auf die 2a–f beschriebenen Verfahrensschritten liegt im Grund genommen eine Chipvorrichtung vor. Die nachfolgenden Verfahrensschritte, die Bezug nehmend auf 2g2l beschrieben werden, beziehen sich lediglich noch auf eine vorteilhaftere Vorgehensweise zur Herstellung mehrerer der Chipvorrichtungen mit eine Leitung einer Anpassschaltung enthaltendem Leadframe. Bei der Beschreibung der nachfolgenden Figuren wird davon ausgegangen, dass die vorhergehenden Prozessschritte an einer Vielzahl von Orten einer ausgedehnten Kupfer-Basis 50 durchgeführt worden sind, um eine Vielzahl der in 2f gezeigten Strukturen zu erzeugen. Die Gesamtheit all dieser Chipvorrichtungen hängt über den Kunststoff der Deckschicht 66 miteinander zusammen.
  • Die der Anschlussfläche 70 gegenüberliegende Hauptfläche der Deckschicht 66 wird nun in einem Verfahrensschritt mit einer Folie 76 laminiert bzw. verklebt. Die Folie 76 dient dem Zusammenhalt aller Chipvorrichtungen in der Deckschicht 66, damit dieselben auch dann zusammengehalten werden, wenn in einem darauffolgenden Verfahrensschritt jede Chipvorrichtung wie sie in 2f gezeigt worden ist, durch einen Dicing- bzw. Vereinzelungsvorgang vereinzelt wird. Dieses Verfahrensstadium ist in 2h durch Schnittverläufe 78 und 80 gezeigt.
  • Die so vereinzelten Chipvorrichtungen werden dann beispielsweise durch eine optische Vorrichtung 82, wie sie in 2i gezeigt ist, oder aber durch andere Prüfvorrichtungen, wie z. B. taktile Prüfvorrichtungen, auf strukturelle Fehler hin überprüft und daraufhin in einem weiteren Verfahrensschritt, wie er in 2j angedeutet ist, auf ihre elektronische Funktionstüchtigkeit hin überprüft, indem eine elektrische Testvorrichtung durch Messsonden 84 die goldplattierten freiliegenden Bereiche des Leadframes 52, 54 kontaktiert. Durch eine geeignete UV-Bestrahlung 86 werden daraufhin die positiv getesteten bzw. fehlerfreien Chipvorrichtungen von der Folie 76 gelöst und einem darauffolgenden Verfahrensschritt in einer Transportverpackung 88 zur Lieferung an den Kunden untergebracht, wie es in 2l gezeigt ist.
  • 3a und 3b zeigen ein Ausführungsbeispiel fur eine Chipvorrichtung gemäß der vorliegenden Erfindung, bei der ein Leistungsverstärkerchip, in welchem ein Leistungsverstärker bzw. eine Leistungsverstärkerschaltung integriert ist, auf einer Chipinsel eines Leadframes montiert ist, wobei in dem Leadframe neben der Chipinsel ferner eine Leitung gebildet ist, die Teil einer Anpassungsschaltung, genauer einer Impedanzanpassungsschaltung für die Leistungsverstarkerschaltung bildet.
  • Die Chipvorrichtung von 3a und 3b ist prinzipiell wie die Chipvorrichtungen gemäß der 2a–l bzw. 1 aufgebaut und besteht im wesentlichen aus dem die Deckschicht bildenden Kunststoffmaterial 100, den strukturierten Bereichen des Leadframes 102, dem Leistungsverstärkerchip 104 und verschiedenen Bauelementen 106a, 106b, 106c und 106d, die elektrische Funktionen innerhalb der Anpassungsschaltung für den Leistungsverstärker in dem Chip 104 übernehmen. Zur Sichtbarmachung aller wesentlichen Einzelheiten ist in 3a und 3b, die die Drauf- (3a) bzw. Unteransicht (Anschlussfläche) (3b) zeigen, das Kunststoffmaterial 100 der Deckschicht als darrunterliegende Bereiche nicht verdeckend dargestellt.
  • Der Leadframe der Leistungsverstärkerchipvorrichtung von 3a und 3b umfasst vier Trägerbereiche 102a102d für die Bauelemente 106a und 106d der Anpassschaltung sowie einen Trägerbereich bzw. eine Chipinsel 102e für den Leistungsverstärkerchip 104 sowie eine Leitung 102f, eine Metallinsel 102g als Versorgungsspannungsanschluss und weitere Metallinseln 102h, darunter auch eine Metallinsel, die als 50-Ω-Hochfrequenzsignaleingang dient.
  • Manche Teile der Leitung 102f sind serpentinenartig innerhalb der Leadframeschichtebene geführt, um geeignete Leitungslängen bzw. Signallaufzeitdauern zu erzeugen, geeignete Impedanzwerte zu liefern oder dergleichen. Manche Schleifen der Leitung 102f sind durch Bonddrähte überbrückt, wie es bei 106 exemplarisch angedeutet ist. Dies kann zur Abstimmung der Anpassungsschaltung verwendet werden. Die Anzahl der Bonddrähte zur Überbrückung zweier Punkte der Leitung 102f kann variiert werden, um die Impedanz der Bonddrahtverbindung an dieser Stelle einzustellen. Ein Ende 108 der Leitung 102f dient bei Montage der Chipvorrichtung auf einer Platine beispielsweise als weiterer Spannungsversorgungsanschluss. Einer der Trägerbereiche 102a102d oder aber ein weiterer Punkt an der Leitung 104f kann als Impedanz-angepasster 50Ω-Hochfrequenz-Ausgang dienen, je nach zugrundeliegendem Anpassungsschaltungsentwurf.
  • Die Bauelemente 106a106d können beispielsweise Kondensatoren sein, wie z. B. Silizium-MIS- oder MIM-Kondensatoren (MIS = Metal-insulator-Semiconductor = Metall-Isolator-Halbleiter; MIM = Metal-Insulator-Metal = Metall-Isolator-Metall). Verbindungen zwischen Anschlüssen der Leistungsverstärkerschaltung und der Chipinsel 104 und den Metallinseln 102h sowie der Leitung 102f und der Metallinsel 102g und die elektrischen Verbindungen zwischen Metallinsel 102g, der Leitung 102f und den Bauelementen 106a106d sind durch jeweils einen Bonddraht oder mehrere parallel verlaufende Bonddrähte realisiert, wie es durch schwarze Linien in 3a ersichtlich ist, wobei wiederum durch die Variation der Anzahl der Binddrähte pro elektrischer Verbindung zur Einstellung der Impedanz der Verbindung verwendet werden kann.
  • 3b stellt die Unteransicht bzw. die Anschlussfläche der Chipvorrichtung dar. Die Unteransicht setzt sich zusammen aus dem Kunststoff der Deckschicht 100 und den freigelegten (goldplattierten) strukturieren Kupferbereichen des Leadframes 102. Wie oben beschrieben dienen neben den Metallinseln 102h, 102g auch andere Teile des freiliegenden Leadframes als Anschlussstellen zur elektrischen Verbindung mit entsprechend angeordneten Kontaktanschlussflächen einer Platine, wie z. B. die Chip- bzw. Montageinseln 102a, 102b, 102d und 102e als Masseanschlüsse, die Montageinsel 102c als Signalausgang und das Ende 108 der Leitung 102f als weitere Versorgungsanschluss. An diesen Stellen sind die Kontaktanschlussflächen auf der Platine anzuordnen, auf der die Chipvorrichtung von 3a, 3b montiert werden soll.
  • Die vorhergehenden Ausführungsbeispiele können verwendet werden, um die geringen Herstellungskosten eines MMIC-(MMIC = Monolithic Microwave Integrated Circuit = monolithische integrierte Mikrowellenschaltung)Gehäuses mit der Implementierung der Ausgangstransformationsschaltung auf effiziente Weise zu vereinen, so dass ein Kosten- und somit auch ein Wettbewerbsvorteil erwächst. Die TSLP-Gehäuse der Firma Infineon erlauben eine flexible Gehäusegestaltung dahingehend, dass unterschiedliche Leistungsstrukturen in dem Gehäuse realisiert werden können, welche als Streifenleitungen bzw. Induktivitäten mit vergleichsweise hoher Güte in der Ausgangstransformationsschaltung eingesetzt werden können. Die obigen Ausführungsbeispiele besitzen folglich die Vorzüge geringer Metallisierungsverluste bei der Herstellung, ermöglichen eine Multichipmontage, ermöglichen eine Herstellungskostenreduzierung, ermöglichen die Herstellung einer Leistungsverstärkervorrichtung mit gutem thermischen Widerstand etc., und all dies bei geringer Implementierungsaufwand auf Kundenseite.
  • Insbesondere sind zur Anwendung vorbeschriebener Ausführungsbeispiele auf bereits bestehende Herstellungsstätten keine zusätzlichen Änderungen erforderlich, um die vorliegende Erfindung einzusetzen, da beispielsweise die bei der Herstellung eines TSLP-Gehäuses verwendete Technologie ohnehin bereits eine freie Gestaltung der Montageinseln für Halbleiter ermöglicht. Anders ausgedrückt sind die oben beschriebenen Aufbauten verträglich mit deinstallierten und freigegebenen Prozessen und erfordern bei ausschließlicher Verwendung von Chips keine neuen Prozesse bzw. Werkzeuge. Denkbar ist es folglich, Strukturen in Leadframes aufzubauen, die Leiterbahnen entsprechen und als solche verwendet werden können, ohne diese Fertigungsstätten aufwendigen Änderungen unterziehen zu müssen. Die Gestaltung der Montage- und Funktionsflächen kann über kostengünstige Fotoprozesse vorgenommen werden. Die Grenzen ergeben sich aus der Strukturgenauigkeit der Leiterbahnen. Zur Darstellung einer Ausgangstransformationsschaltung gemäß obiger Ausführungsbeispiele könnte es deshalb, wie erwähnt, beispielsweise sinnvoll sein, die Transistor- und Kapazitätselemente als Bauelemente, günstigstens in passiver Si-Integration, auf den Leadframe zu montieren, durch beispielsweise Die- und Wirebond-(Drahtbond-)montage, sowie die Induktivitäts- und Leiterbahnelemente als Strukturen des Leadframes zu gestalten.
  • Das obige Herstellungsausführungsbeispiel von 2a2l besitzt einen Nachteil dahingehend, dass ein Test jeder einzelnen Chipvorrichtung erst nach voller Montage, d. h. erst bei Schritt 2i, j möglich ist. Es können zwar bedingt durch den Aufbau des Packages bzw. des Gehäuses im Fertigungsfluss nach den 2a2l keine ESD-(ESD = Electrostatic Discharge = elektrostatische Entladung)Schäden entstehen, andererseits sind aber Funktionsabgleiche außerordentlich Schwer. Einzige Abgleichmöglichkeit ist die Nachbearbeitung von Leiterbahnstrukturen in dem Leadframe, wie z. B. das Durchtrennen einzelner Abschnitte der Leitung in dem Leadframe.
  • Vorteil obiger Ausführungsbeispiele besteht ferner in einer außerordentlich guten Wärmekopplung zum Montagesubstrat (Platine), auf welchem die Chipvorrichtungen obiger Ausführungsbeispiele mit ihrer Anschlussfläche montiert werden, im Vergleich zu sonst üblichen Keramikaufbauten, wie z. B. gemäß der DE 19534382 A1 . Der Grund für die gute Wärmekopplung besteht in dem kurzen Wärmeweg von der Rückseite des Verstärkerchips über die galvanisch hergestellte Chipinsel zum Montagesubstrat.
  • Bezugszeichenliste
  • 10
    Chip
    12
    Leadframe
    14
    Metallinsel
    16
    Metallinsel
    18
    Chipinsel
    20
    Chipinsel
    22
    Leitung
    24
    Bauelement
    26
    Bonddraht
    28
    Bonddraht
    30
    Bonddraht
    32
    Bonddraht
    50
    Kupfer-Basis
    50a
    Hauptseite
    52
    Chipinsel
    54
    Leitung
    56
    Verbreiterung
    58
    Goldplattierung
    60
    Goldplattierung
    62
    Chip
    64
    Bonddraht
    66
    Deckschicht
    68
    Markierung
    70
    Anschlussfläche
    72
    Goldplattierung
    74
    Goldplattierung
    76
    Folie
    78
    Schnitt
    80
    Schnitt
    82
    optische Prüfvorrichtung
    84
    elektrischer Tester
    86
    UV-Bestrahlung
    88
    Verpackung
    100
    Deckschicht
    102
    Leadframe
    102a
    Trägerbereich
    102b
    Trägerbereich
    102c
    Trägerbereich
    102d
    Trägerbereich
    102e
    Chipinsel
    102f
    Leitung
    102g
    Metallinsel
    102h
    Metallinseln
    104
    Leistungsverstärkerchip
    106a–106d
    Bauelemente
    900
    Substrat
    902
    Anschlussfläche
    904
    Anschlussfläche
    906
    Chipanschlussfläche
    908
    Chipanschlussfläche
    910
    verteilte Leitung
    912
    Leistungsverstärker
    914
    Anpassbauelement
    916
    Bonddraht
    918
    Bonddraht
    920
    Bonddraht
    922
    Bonddraht
    930
    Kontaktflecken
    932
    Kontaktflecken
    934
    Chipinsel
    936
    Leistungsverstärkerchip
    938
    integriertes passives Anpassungsmodul
    940
    Bonddraht
    942
    Bonddraht
    944
    Bonddraht
    946
    Kunststoffmaterial

Claims (14)

  1. Chipvorrichtung mit einem Chip (10; 62; 104), in welchem eine integrierte Schaltung integriert ist; einem Leadframe (12; 52, 54; 102), der einen Trägerbereich (18; 52; 102e) für den Chip (10; 62; 104) aufweist, und in dem eine Leitung (22; 54; 102f) gebildet ist, die ein induktives Element einer Anpassschaltung für die integrierte Schaltung bildet und serpentinenartig innerhalb einer Leadframeschichtebene des Leadframes geführt ist oder eine Spule bildet, wobei der Chip (10; 62; 104) und der Leadframe (12; 52, 54; 102) mit einem Kunststoffmaterial (34; 66; 100) vergossen sind, so dass eine Hauptseite (70) des Leadframes, die einer Hauptseite des Leadframes, auf der der Chip (10; 62, 104) getragen wird, gegenüberliegt, bündig mit dem Kunststoffmaterial abschließt, um eine im wesentlichen ebene Kontaktanschlussseite der Chipvorrichtung zu bilden, bei der der Leadframe (12; 102) ferner einen weiteren Tragebereich (20; 102a102d) für ein Bauelement (24; 106a106d) aufweist, das Teil der Anpassschaltung für die integrierte Schaltung bildet, wobei die Leitung (22; 54; 102f) an zwei beabstandeten Punkten kontaktiert ist, um an einem Punkt mit dem Bauelement (24; 106a106d) und an dem anderen Punkt mit dem Chip verbunden zu sein, und um in einem Teil zwischen diesen Punkten eine induktive Funktion der Anpassschaltung zu übernehmen.
  2. Chipvorrichtung gemäß Anspruch 1, bei der die integrierte Schaltung einen Leistungsverstärker bildet.
  3. Chipvorrichtung gemäß einem der Ansprüche 1 bis 2, bei der die Leitung (22; 54; 102f) mittels eines Bonddrahtes (28; 64) mit der integrierten Schaltung verbunden ist.
  4. Chipvorrichtung gemäß einem der Ansprüche 1 bis 3, bei der die Leitung (22; 54; 102f) lateral serpentinenartig geführt ist.
  5. Chipvorrichtung gemäß Anspruch 4, bei der die Leitung (22, 54, 102f) eine Schleife aufweist, die durch einen oder mehrere Bondrähte überbrückt ist.
  6. Chipvorrichtung gemäß einem der Ansprüche 1 bis 4, bei der der Leadframe (12; 102) ferner weitere Tragebereiche (20; 102a102d) für verschiedene Bauelemente (24; 106a106d) aufweist, die Teile der Anpassschaltung für die integrierte Schaltung bilden.
  7. Chipvorrichtung gemäß Anspruch 6, bei der eines der Bauelemente (24; 106a106d) ein Kondensator ist, der von einem der weiteren Tragebereiche (20; 102a102d) getragen wird.
  8. Chipvorrichtung gemäß einem der Ansprüche 1 bis 6, bei der eines der Bauelemente (24; 106a106d) ein Transistorelement (24; 106a106d) ist, das von einem der weiteren Tragebereiche (20; 102a102d) getragen wird.
  9. Chipvorrichtung gemäß einem der Ansprüche 6 bis 8, bei dem die Leitung (22; 54; 102f) an zwei beabstandeten Punkten kontaktiert ist, um an einem Punkt mit dem Transistorbauelement oder dem Kondensatorbauelement und an dem anderen Punkt mit dem Chip verbunden zu sein, und um in einem Teil zwischen diesen Punkten eine induktive Funktion der Anpassschaltung zu übernehmen.
  10. Chipvorrichtung gemäß einem der Anspruch 6 bis 8, bei dem die Leitung (22; 54; 102f) in dem Teil zwischen den Punkten lateral serpentinenartig geführt ist.
  11. Chipvorrichtung gemäß einem der vorhergehenden Ansprüche, bei dem der Leadframe eine in den Trägerbereich (18; 52; 102e) und die Leitung (22; 54; 102f) strukturierte Leiterebene ist.
  12. Chipvorrichtung gemäß einem der vorhergehenden Ansprüche, bei dem die Leitung (42; 54; 102f) in Querschnitt und lateralem Verlauf ausgebildet ist, um einen Impedanzwert oder eine Signallaufzeit zu bilden, der bzw. die für die Anpassschaltung optimiert ist.
  13. Chipvorrichtung gemäß einem der vorhergehenden Ansprüche, bei dem die Leitung (22; 54; 102f) an zwei beabstandeten Punkten kontaktiert ist, um an einem Punkt mit einem Rest der Anpassschaltung und an dem anderen Punkt mit dem Chip oder auf andere Weise mit dem Rest der Anpassschaltung verbunden zu sein, und um in einem Teil zwischen diesen Punkten eine induktive Funktion der Anpassschaltung zu übernehmen.
  14. Chipvorrichtung mit einem Chip (10; 62; 104), in welchem eine integrierte Schaltung integriert ist; einem Leadframe (12; 52, 54; 102), der einen Trägerbereich (18; 52; 102e) für den Chip (10; 62; 104) aufweist, und in dem eine Leitung (22; 54; 102f) gebildet ist, die ein induktives Element einer Anpassschaltung für die integrierte Schaltung bildet und serpentinenartig innerhalb einer Leadframeschichtebene des Leadframes geführt ist, wobei der Chip (10; 62; 104) und der Leadframe (12; 52, 54; 102) mit einem Kunststoffmaterial (34, 66, 100) vergossen sind, so dass eine Hauptseite (70) des Leadframes, die einer Hauptseite des Leadframes, auf der der Chip (10; 62, 104) getragen wird, gegenüberliegt, bündig mit dem Kunststoffmaterial abschließt, um eine im wesentlichen ebene Kontaktanschlussseite der Chipvorrichtung zu bilden, wobei zumindest eine Schleife der Leitung durch eine Anzahl von Bonddrähten überbrückt ist.
DE2003134384 2003-07-28 2003-07-28 Chipvorrichtung Expired - Fee Related DE10334384B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2003134384 DE10334384B4 (de) 2003-07-28 2003-07-28 Chipvorrichtung
CNB2004100587553A CN100367499C (zh) 2003-07-28 2004-07-28 芯片装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003134384 DE10334384B4 (de) 2003-07-28 2003-07-28 Chipvorrichtung

Publications (2)

Publication Number Publication Date
DE10334384A1 DE10334384A1 (de) 2005-04-28
DE10334384B4 true DE10334384B4 (de) 2014-03-27

Family

ID=34398631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003134384 Expired - Fee Related DE10334384B4 (de) 2003-07-28 2003-07-28 Chipvorrichtung

Country Status (2)

Country Link
CN (1) CN100367499C (de)
DE (1) DE10334384B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
US7872350B2 (en) 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
JP6565130B2 (ja) * 2013-10-31 2019-08-28 三菱電機株式会社 増幅器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370743A1 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Zusammenbau eines Leiterrahmens mit einem Entkupplungsfilter
JPH06104372A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH0786489A (ja) * 1993-09-16 1995-03-31 Nec Corp 樹脂モールド型半導体装置
DE19755954A1 (de) * 1997-04-18 1998-10-22 Lg Semicon Co Ltd Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE10031843A1 (de) * 2000-06-30 2002-01-10 Alcatel Sa Elektrisches oder opto-elektrisches Bauelement mit einer Verpackung aus Kunststoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Bauelements
US20030071344A1 (en) * 2001-10-16 2003-04-17 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888523A (ja) * 1994-09-16 1996-04-02 Hitachi Ltd 分布定数線路型電力増幅器
US6585905B1 (en) * 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
DE10148042B4 (de) * 2001-09-28 2006-11-09 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0370743A1 (de) * 1988-11-21 1990-05-30 Honeywell Inc. Zusammenbau eines Leiterrahmens mit einem Entkupplungsfilter
JPH06104372A (ja) * 1992-09-22 1994-04-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH0786489A (ja) * 1993-09-16 1995-03-31 Nec Corp 樹脂モールド型半導体装置
DE19755954A1 (de) * 1997-04-18 1998-10-22 Lg Semicon Co Ltd Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
DE10031843A1 (de) * 2000-06-30 2002-01-10 Alcatel Sa Elektrisches oder opto-elektrisches Bauelement mit einer Verpackung aus Kunststoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Bauelements
US20030071344A1 (en) * 2001-10-16 2003-04-17 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same

Also Published As

Publication number Publication date
CN1577842A (zh) 2005-02-09
DE10334384A1 (de) 2005-04-28
CN100367499C (zh) 2008-02-06

Similar Documents

Publication Publication Date Title
DE102016105742B4 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch und Herstellungsverfahren dafür
DE69935182T2 (de) Halbleiteranordnung
DE69322930T2 (de) Modulare Mikrowellen-Anordnungseinheit und ihre Verbindungsstruktur
DE102004016399B4 (de) Hochfrequenzmodul und Funkvorrichtung
DE68920944T2 (de) Packungsstrukturen für integrierte Mehrschichtschaltungen.
DE69413601T2 (de) Halbleiteranordnung mit einem Halbleiterelement von Flip-Chip-Typ
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE69825199T2 (de) Integrierte Antenne mit Hochfrequenzschaltung mit via Schlitzkopplungsloch elektromagnetisch gekoppelter Speiseschaltung, die mit der Hochfrequenzschaltung verbunden ist
DE69326112T2 (de) Umhüllte Halbleiteranordnung
DE10152533A1 (de) Hochfrequenz-Schaltungsplatineneinheit, Hochfrequenz-Modul, bei dem die Einheit verwendet ist, elektronische Vorrichtung, bei der das Modul verwendet ist, und Verfahren zur Herstellung der Hochfrequenz-Schaltungsplatineneinheit
EP1508167A2 (de) Hochfrequenz-leistungshalbleitermodul mit hohlraumgehäuse sowie verfahren zu dessen herstellung
DE102014112497A1 (de) Funktionalisierte Redistribution-Layer
US20150041914A1 (en) Matching techniques for wide-bandgap power transistors
DE102005056263B4 (de) Elektronische Anordnung mit äußeren Impedanzabgleichskomponentenverbindungen mit nichtkompensierten Anschlussleitungen und ihr Herstellungsverfahren
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE19534382A1 (de) Monolithisch integrierte Schaltung mit einem Mikrowellen-Leistungsverstärker mit einer Anpassungsschaltung unter Verwendung verteilter Leitungen
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE10010086A1 (de) Filter mit verteilten Konstanten, Verfahren zur Herstellung desselben sowie Schaltungsmodul mit einem solchen
DE10334384B4 (de) Chipvorrichtung
DE102007036345A1 (de) Gekapselter integrierter Schaltkreis
DE10163429B4 (de) HF-Schaltungschip und Herstellungsverfahren davon
DE102022127749A1 (de) Mikroelektronikbauelementgehäuse mit integrierter antenne
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102004010396A1 (de) Sende-/Empfangsfilter und ein Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141230

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee