DE102018215638B4 - Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements - Google Patents

Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements Download PDF

Info

Publication number
DE102018215638B4
DE102018215638B4 DE102018215638.7A DE102018215638A DE102018215638B4 DE 102018215638 B4 DE102018215638 B4 DE 102018215638B4 DE 102018215638 A DE102018215638 A DE 102018215638A DE 102018215638 B4 DE102018215638 B4 DE 102018215638B4
Authority
DE
Germany
Prior art keywords
insulating film
electrically conductive
hole
conductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018215638.7A
Other languages
English (en)
Other versions
DE102018215638A1 (de
Inventor
Martin HEMPEL
Jan Höfer
Martin Schneider-Ramelow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102018215638.7A priority Critical patent/DE102018215638B4/de
Publication of DE102018215638A1 publication Critical patent/DE102018215638A1/de
Application granted granted Critical
Publication of DE102018215638B4 publication Critical patent/DE102018215638B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10575Insulating foil under component

Abstract

Bondfolie (301) zum Aufbringen auf einen Halbleiterchip (104) und eine Leiterplatte (201) und zum Verbinden von zumindest einer Kontaktfläche (105) des Halbleiterchips (104) mit zumindest einer Kontaktfläche (204) der Leiterplatte (201), aufweisend- eine erste elektrisch isolierende Folie (403),- eine auf der ersten elektrisch isolierenden Folie (403) angeordnete Leiterzugschicht (404),- eine auf der Leiterzugschicht (404) angeordnete zweite elektrisch isolierende Folie (405),- eine auf der zweiten elektrisch isolierenden Folie (405) angeordnete obere elektrisch leitende Abschirmungsschicht (406) und/oder eine untere elektrisch leitende Abschirmungsschicht (402), wobei die erste elektrisch isolierende Folie (403) auf der unteren elektrisch leitenden Abschirmungsschicht (402) angeordnet ist,wobei die erste elektrisch isolierende Folie (403) zumindest ein erstes Durchgangsloch (302) zum Anordnen über der Kontaktfläche (105) des Halbleiterchips (104) aufweist,wobei die erste elektrisch isolierende Folie (403) zumindest ein zweites Durchgangsloch (303) zum Anordnen über der Kontaktfläche (204) der Leiterplatte (201) aufweist,wobei die Leiterzugschicht (404) einen zwischen dem ersten Durchgangsloch (303) und dem zweiten Durchgangsloch (302) verlaufenden und mit dem ersten und dem zweiten Durchgangsloch (303, 302) überlappenden Leiterzug (409) aufweist undwobei elektrisch leitende Bereiche der oberen elektrisch leitenden Abschirmungsschicht (406) beziehungsweise der unteren elektrisch leitenden Abschirmungsschicht (402) mit dem Leiterzug (409) zumindest bereichsweise überlappen,wobei die obere elektrisch leitende Abschirmungsschicht (406) und/oder die untere elektrisch leitende Abschirmungsschicht (402) in Bezug auf die erste und die zweite Durchgangsöffnung (303, 302) derart zurückgesetzt ist, dass die obere beziehungsweise untere Abschirmungsschicht (406, 402) die erste und zweite Durchgangsöffnung (303, 302) nicht überragt.

Description

  • Die vorliegende Anmeldung betrifft eine Bondfolie zum Aufbringen auf einen Halbleiterchip und eine Leiterplatte und zum Verbinden von zumindest einer Kontaktfläche des Halbleiterchips mit zumindest einer Kontaktfläche der Leiterplatte. Außerdem betrifft die vorliegende Anmeldung ein elektronisches Bauelement und ein Verfahren zur Herstellung eines elektronischen Bauelements.
  • Aus dem Stand der Technik sind elektronische Bauelemente bekannt, die beispielsweise einen Mikrochip (Halbleiterchip) und einen mit dem Mikrochip elektrisch leitfähig verbundenen elektrischen Schaltungsträger aufweisen. Das Drahtbonden ist eines der wichtigsten Verfahren zur Ankontaktierung des Mikrochips an Leiterbahnen des Schaltungsträgers (Substrat oder Leiterplatte). Insbesondere wenn neue Techniken eine höhere Geschwindigkeit der Datenübertragung über Leiterzüge erfordern, kann das Drahtbonden jedoch an elektrotechnische Grenzen stoßen. Um mehr Informationen zu übertragen und noch ungenutzte Übertragungsfrequenzen benutzen zu können, wird die Kommunikationselektronik der Zukunft höhere Frequenzen von über 1 GHz bis zu mehreren 100 GHz bewältigen müssen, zum Beispiel beim 5G-Standard. Weitere Anwendungen, die von höheren Frequenzen direkt profitieren, sind beispielsweise Analog-Digitalwandler mit höheren Abtastraten, wie sie zum Beispiel in High-End-Oszilloskopen verwendet werden. Bereits heutzutage werden Bondverbindungen für höhere Frequenzen durch Gold-Bändchen (Ribbon-Bonds) realisiert. Eine sinnvolle Grenze des Einsatzes dieses teuren Materials liegt aber im Bereich von 10 GHz, bei höheren Frequenzen wird die Signal-Dämpfung aufgrund des Skin-Effekts und der Induktivität zu hoch für eine einfache Anwendung ohne aufwendige Berechnungen zur Verlustkompensation. Zudem kann eine fehlende Abschirmung zu Signalvermischungen zwischen benachbarten Bonddrähten führen (Cross-Talk).
  • Bei der Nutzung immer höherer Frequenzen, welche über den Bonddraht übertragen werden sollen, spielen insbesondere die Induktivität des Bonddrahtes und der Skin-Effekt (hohe Frequenzen werden vorranging in einer dünnen Schicht an der Leiteroberfläche übertragen) eine Rolle. Außerdem wirkt der Bonddraht selbst bei hohen Frequenzen zunehmend als Antenne, welche Leistung abstrahlt. Dies ist, ausgenommen bei Drahtbondantennen, ein unerwünschter Effekt, welcher die durch den Bonddraht übertragene Signalqualität durch Abstrahlung der Leistung vermindert. In Hochfrequenz (HF)-Systemen können, wenn sie mit Drahtbondverbindungen realisiert werden, die Drahtbonds möglichst kurz ausgeführt werden, zum Beispiel dadurch, dass der Mikrochip in dem Substrat versenkt wird und sich die beiden zu kontaktierenden Stellen des Mikrochips und des Substrats auf nahezu derselben Höhe befinden. Weiterhin werden möglichst flache Loops (d.h. Drahtbrücken mit geringer Höhe) angestrebt. Diesem Vorgehen sind maschinentechnisch aber Grenzen gesetzt, sodass typischerweise eine Resthöhe von mindestens 200 µm verbleibt. Außerdem kann eine möglichst große Oberfläche des Bonddrahtes durch Einsatz von Bändchen oder Drähten mit größeren Durchmessern geschaffen werden, was aber meist durch die Bondpad-Geometrie limitiert ist. Bei der Materialauswahl kann auf Materialien hoher Leitfähigkeit an der Leiteroberfläche (z.B. Gold) zurückgegriffen werden.
  • Eine mögliche Lösung oben genannter Probleme könnte eine Verwendung von geschirmten Leitungen beim Drahtbonden darstellen. Hierbei können jedoch weitere Probleme auftreten, da es keine Technik gibt, einen Leiterzug zuverlässig mit Außen- und Innenleiter durch ein Standardbondgerät (Bonder) zu verarbeiten.
  • Die Druckschrift US 2016/0381786 A1 beschreibt eine flexible Leiterplatte mit zwei kupferkaschierten Laminaten, einem Schaltungsmuster und zwei Verbindungsschichten. Jedes kupferkaschierte Laminat enthält eine isolierende Basis und eine äußere Schaltungsschicht. Das Schaltungsmuster befindet sich zwischen den beiden kupferkaschierten Laminaten. Weiterer Stand der Technik verwandter Art ist beispielsweise in der Druckschrift US 2010/0025829 A1 beschrieben.
  • Vor dem Hintergrund der oben genannten Aspekte ist es eine Aufgabe der vorliegenden Anmeldung, ein verbessertes elektronisches Bauelement und ein verbessertes Verfahren zur Herstellung eines elektronischen Bauelements vorzuschlagen, durch die die oben genannten Probleme überwunden werden. Außerdem ist es eine Aufgabe der vorliegenden Anmeldung, eine entsprechend vorteilhafte Bondfolie vorzuschlagen. Es ist insbesondere eine Aufgabe der vorliegenden Anmeldung, eine Bondfolie bzw. ein elektronisches Bauelement vorzuschlagen, die eine verbesserte Ankontaktierung eines Halbleiterchips und eine verbesserte Signalübertragung zum und von dem Halbleiterchip ermöglicht.
  • Gelöst werden diese Aufgaben durch eine Bondfolie mit den Merkmalen des unabhängigen Anspruchs 1 sowie durch ein Verfahren zur Herstellung eines elektronischen Bauelements mit den Merkmalen eines weiteren unabhängigen Anspruchs. Vorteilhafte Weiterbildungen ergeben sich mit den Merkmalen der abhängigen Ansprüche und der Ausführungsbeispiele.
  • Die vorgeschlagene Bondfolie ist geeignet zum Aufbringen auf einen Halbleiterchip und eine Leiterplatte und ist weiterhin geeignet zum Verbinden von zumindest einer Kontaktfläche des Halbleiterchips mit zumindest einer Kontaktfläche der Leiterplatte. Die Bondfolie weist eine erste elektrisch isolierende Folie, eine auf der ersten elektrisch isolierenden Folie angeordnete Leiterzugschicht und eine auf der Leiterzugschicht angeordnete zweite elektrisch isolierende Folie auf. Außerdem weist die Bondfolie eine auf der zweiten elektrisch isolierenden Folie angeordnete obere elektrisch leitende Abschirmungsschicht und/oder eine untere elektrisch leitende Abschirmungsschicht auf. Wenn die untere elektrisch leitende Abschirmungsschicht vorgesehen ist, ist die erste elektrisch isolierende Folie auf der unteren elektrisch leitenden Abschirmungsschicht angeordnet. Die erste elektrisch isolierende Folie weist zumindest ein erstes Durchgangsloch zum Anordnen über der Kontaktfläche des Halbleiterchips auf. Außerdem weist die erste elektrisch isolierende Folie zumindest ein zweites Durchgangsloch zum Anordnen über der Kontaktfläche der Leiterplatte auf. Darüber hinaus weist die Leiterzugschicht einen zwischen dem ersten Durchgangsloch und dem zweiten Durchgangsloch verlaufenden und mit dem ersten und dem zweiten Durchgangsloch überlappenden Leiterzug auf. Weiterhin überlappen elektrisch leitende Bereiche der oberen elektrisch leitenden Abschirmungsschicht beziehungsweise der unteren elektrisch leitenden Abschirmungsschicht mit dem Leiterzug zumindest bereichsweise.
  • Außerdem betrifft die Anmeldung ein Verfahren zur Herstellung des elektronischen Bauelements. Bei dem Verfahren werden der Halbleiterchip, die Leiterplatte und die wie oben oder unten beschriebene Bondfolie bereitgestellt. Anschließend wird die Bondfolie auf dem Halbleiterchip und der Leiterplatte derart angeordnet, dass das erste Durchgangsloch der ersten isolierenden Folie mit der Kontaktfläche des Halbleiterchips und das zweite Durchgangsloch der ersten isolierenden Folie mit der Kontaktfläche der Leiterplatte überlappt. In einem weiteren Schritt wird derart gebondet, dass der Leiterzug durch das erste Durchgangsloch der ersten isolierenden Folie hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche des Halbleiterchips verbunden wird und dass der Leiterzug durch das zweite Durchgangsloch der ersten isolierenden Folie hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche der Leiterplatte verbunden wird.
  • Die Anmeldung betrifft außerdem ein elektronisches Bauelement, insbesondere ein Package. Das elektronische Bauelement kann eine wie oben oder unten beschriebene Bondfolie aufweisen. Außerdem kann das elektronische Bauelement den Halbleiterchip und/oder die Leiterplatte aufweisen. Die Kontaktfläche des Halbleiterchips kann unterhalb des ersten Durchgangslochs der ersten isolierenden Folie angeordnet sein. Außerdem kann die Kontaktfläche der Leiterplatte unterhalb des zweiten Durchgangslochs der ersten isolierenden Folie angeordnet sein. Die Bondfolie ist in der Regel auf den Halbleiterchip und/oder die Leiterplatte gebondet. Der Leiterzug kann durch das erste Durchgangsloch der ersten isolierenden Folie hindurchragen und kann außerdem stoffschlüssig und in den meisten Ausführungen elektrisch leitend mit der Kontaktfläche des Halbleiterchips verbunden sein. Außerdem kann der Leiterzug durch das zweite Durchgangsloch der ersten isolierenden Folie hindurchragen und kann stoffschlüssig sowie in den meisten Ausführungen elektrisch leitend mit der Kontaktfläche der Leiterplatte verbunden sein.
  • Dadurch, dass die erste elektrisch isolierende Folie das erste und zweite Durchgangsloch aufweist, ist eine Unterseite des Leiterzugs in entsprechenden Bereichen typischerweise freiliegend, sodass diese Bereiche zum Herstellen eines gebondeten Kontakts nach unten geeignet sind. Wenn die untere elektrisch leitende Abschirmungsschicht vorgesehen ist, dann kann diese ein erstes Durchgangsloch und ein zweites Durchgangsloch aufweisen. Das erste Durchgangsloch der unteren Abschirmungsschicht überlappt dann in der Regel mit dem ersten Durchgangsloch der ersten elektrisch isolierenden Folie. Weiterhin überlappt das zweite Durchgangsloch der unteren Abschirmungsschicht dann in der Regel mit dem zweiten Durchgangsloch der ersten elektrisch isolierenden Folie. Insbesondere nach dem Bonden ragt dann der Leiterzug in der Regel durch das erste Durchgangsloch der unteren Abschirmungsschicht und das zweite Durchgangsloch der unteren Abschirmungsschicht hindurch.
  • Durch die Bondfolie kann der Halbleiterchip, ähnlich zu Drahtbondverfahren, einfach und in reproduzierbarer Weise an die Leiterplatte ankontaktiert werden. Insbesondere wenn der Halbleiterchip für eine Signalübertragung mit vergleichsweise hohen Frequenzen eingerichtet ist, eignet sich die vorgeschlagene Bondfolie zur Gewährleistung einer hohen Signalqualität dadurch, dass die obere bzw. untere Abschirmungsschicht vorgesehen ist. Der leitende Bereich überlappt in der Regel mit dem Leiterzug in einem Bereich des Leiterzugs, der zwischen dem ersten Durchgangsloch und dem zweiten Durchgangsloch der ersten isolierenden Folie angeordnet ist. Somit können durch die vorgeschlagene Bondfolie Störeinflüsse auf über den Leiterzug übertragene Signale vermieden werden. Zudem kann eine Wahrscheinlichkeit des Cross-Talks zwischen verschiedenen Leiterzügen verringert oder vermieden werden.
  • Somit ermöglicht die vorgeschlagene Bondfolie insbesondere für HF-Anwendungen eine effektive elektromagnetische Abschirmung des Leiterzugs und jedenfalls im Vergleich zum herkömmlichen Drahtbonden sehr flache und daher kurze elektrische Verbindungen für eine Reduzierung der induktiven Verluste. Weiterhin ermöglicht die vorgeschlagene Bondfolie eine Variabilität in der Breite der Leiterzüge und eine Designfreiheit in der Leiterzuggeometrie (insbesondere können die Leiterzüge für eine Widerstands-/Impedanz-Anpassung ausgelegt sein und/oder passive Bauelemente wie Spulen ausbilden). Zudem erlaubt die Herstellung des elektronischen Bauelements unter Verwendung der vorgeschlagenen Bondfolie die Verwendung etablierter Bonder bzw. Bondverfahren, sodass diese etablierten Verfahren auch für HF-Anwendungen in wirtschaftlicher Weise angewendet werden können. Insbesondere kann die Bondfolie beispielsweise mittels Thermo-Kompression, Thermo-Sonic, Ultra-Sonic oder Laser-Bonden gebondet werden. Indem die Bondfolie gebondet wird, können monometallische Kontakte hergestellt werden, die sich durch eine hohe Temperaturbeständigkeit und Genauigkeit auszeichnen. Weiterhin ermöglicht die vorgeschlagene Bondfolie eine automatisierte Ankontaktierung, wodurch das Herstellungsverfahren stark beschleunigt und vereinfacht werden kann. Zudem ist die vorgeschlagene Folie durch ihren vergleichsweise einfachen Aufbau auch für das Prototyping geeignet.
  • Der Halbleiterchip umfasst typischerweise integrierte Schaltkreise, die elektrisch leitfähig mit der Kontaktfläche des Halbleiterchips verbunden sind. Typischerweise ist der Halbleiterchip zur Verarbeitung von Signalen mit Frequenzen von zumindest 1 GHz eingerichtet. In diesem Fall sind insbesondere die oben beschriebenen Vorteile bezüglich HF-Anwendungen einschlägig. Jedoch eignen sich das vorgeschlagene Verfahren und die vorgeschlagene Bondfolie auch bei der Verwendung von geringeren Frequenzen, da auch in diesem Fall sehr flache Verbindungen erzeugt werden. Somit kann beispielsweise verhindert werden, dass Drähte einer gegebenenfalls vorgesehenen optischen Abstrahlung, zum Beispiel von nahgelegenen Leuchtdioden im Weg wären. Außerdem verhindert die elektrische Abschirmung der vorgeschlagenen Bondfolie eine Störung von über die Bondfolie übertragenen elektrischen Signalen durch externe Quellen.
  • Bei dem beschriebenen Herstellungsverfahren kann zunächst eine Grundplatte bereitgestellt werden, die zugleich Wärmesenke sein kann. Auf der Grundplatte kann der Halbleiterchip angeordnet werden. Außerdem kann auf der Grundplatte die Leiterplatte angeordnet werden. Die Kontaktflächen, insbesondere Bondpads, des Halbleiterchips und der Leiterplatte können auf einer Oberseite des Halbleiterchips bzw. der Leiterplatte angeordnet sein. In typischen Ausführungen weist die Leiterplatte eine Durchgangsöffnung auf, in der der Halbleiterchip aufgenommen ist. Es kann vorgesehen sein, dass die Leiterplatte den Halbleiterchip seitlich vollständig umgibt. In der Regel ist ein Höhenunterschied zwischen der Oberseite des Halbleiterchips und der Oberseite der Leiterplatte geringer als eine Höhe des Halbleiterchips. Beispielsweise kann der Höhenunterschied höchstens 50 µm, insbesondere höchstens 10 µm, betragen. Der Höhenunterschied hängt in der Regel von der speziellen Geometrie, insbesondere von der Chip-Größe ab. Insbesondere wenn die Bondfolie biegsam bzw. flexibel ausgeführt ist, kann diese jedoch auch geeignet sein, größere Höhenunterschiede zu überwinden. In einem weiteren Schritt kann die Bondfolie wie oben oder unten beschrieben angeordnet und gebondet werden.
  • In einer bevorzugten Ausführung weist die Bondfolie sowohl die untere elektrisch leitende Abschirmungsschicht als auch die obere elektrisch leitende Abschirmungsschicht auf. Auf diese Weise kann eine besonders effektive Abschirmung der Leiterzüge erreicht werden, was zu einer verbesserten Signalqualität führt.
  • In typischen Ausführungen weist die zweite elektrisch isolierende Folie mit den ersten Durchgangslöchern und/oder mit den zweiten Durchgangslöchern der ersten elektrisch isolierenden Folie überlappende erste beziehungsweise zweite Durchgangslöcher auf. Dadurch kann von oben ein verbesserter Energieeintrag beim Bonden erreicht werden, sodass die Ankontaktierung unter geringerem Energieaufwand erfolgen kann.
  • Die Bondfolie ist in der Regel vorgefertigt und kann derart ausgeführt sein, dass diese mit der Gesamtheit ihrer Schichten vor ihrer Verwendung bei der Herstellung des elektronischen Bauelements gelagert wird, beispielsweise in einem Stickstoffschrank. Die Schichten der Bondfolie können bereits vor dem Aufbringen auf den Halbleiterchip bzw. die Leiterplatte miteinander verbunden sein. Auf diese Weise kann die Bondfolie in ihrer Gesamtheit auf den Halbleiterchip bzw. die Leiterplatte aufgebracht werden. Die Folie ist in typischen Ausführungen flexibel und/oder biegsam. Hierdurch kann das Aufbringen der Folie vereinfacht und das Verfahren zur Herstellung des elektronischen Bauelements beschleunigt werden.
  • In typischen Ausführungen weist die Bondfolie, insbesondere vor dem Bonden, eine Foliendicke von mindestens 4 µm und/oder höchstens 200 µm auf. Die Foliendicke bestimmt sich in der Regel durch eine Dicke einzelner Bestandteile bzw. der vorgesehenen Schichten. In der Regel ist eine Dicke der Bondfolie abhängig von den gewählten Materialien und der Anzahl der vorgesehenen Schichten derart gewählt, dass die Bondfolie flexibel ist. In einigen Ausführungen weist zumindest eine, insbesondere beide, der isolierenden Folien eine Schichtdicke von mindestens 0,3 µm, beispielsweise 0,5 µm, auf. Auf diese Weise wird erreicht, dass eine hinreichende Isolation und Durchschlagsfestigkeit der isolierenden Folien für die angedachten Anwendungen gewährleistet ist. Der für die isolierenden Folien verwendete Kunststoff weist vorteilhafterweise eine Durchschlagsfestigkeit von zumindest 5 V/µm, beispielsweise 20 V/µm, auf. Es kann in einigen materialsparenden und kompakten Ausführungen vorgesehen sein, dass zumindest eine, insbesondere beide, der isolierenden Folien eine Schichtdicke von höchstens 100 µm, insbesondere höchstens 60 µm oder höchstens 5 µm aufweist. Insbesondere werden die Schichtdicken der isolierenden Folien in der Regel lediglich so groß gewählt, dass die Bondfolie flexibel ist. Zum Beispiel können die isolierenden Folien Kunststofffolien, insbesondere Polyamidfolien oder Polyurethanfolien, sein.
  • Eine Dicke der Leiterzugschicht beträgt typischerweise zumindest 0,2 µm und/oder höchstens 40 µm. Auf diese Weise kann eine biegsame, günstige und leicht zu verarbeitende Bondfolie erreicht werden, die sich insbesondere für elektrische Signale hoher Frequenzen eignet, indem dem Skin-Effekt Rechnung getragen wird, durch den der Stromfluss in dem Leiterzug ohnehin auf einen vergleichsweise engen Randbereich begrenzt ist. Dieser Randbereich kann beispielsweise bei einer Signalfrequenz von 300 GHz eine Breite von circa 400 nm aufweisen. In einigen Ausführungen beträgt eine Dicke der Leiterzugschicht zumindest 10 µm, sodass die Leiterzugschicht eine hinreichende Reißfestigkeit aufweist, durch die die Ankontaktierung erleichtert wird.
  • In der Regel ist die untere elektrisch leitende Abschirmungsschicht und/oder die obere elektrisch leitende Abschirmungsschicht von dem Leiterzug elektrisch isoliert. Die untere und die obere Abschirmungsschicht können elektrisch leitfähig miteinander verbunden sein. Zur effektiven Abschirmung kann die untere und/oder die obere elektrisch leitende Abschirmungsschicht geerdet sein. In der Regel ist die untere und/oder die obere elektrisch leitende Abschirmungsschicht zu diesem Zweck mit einem Erdungskontakt verbunden. Der Erdungskontakt kann auf dem Halbleiterchip oder auf der Leiterplatte vorgesehen sein, wobei ein Erdungskontakt auf der Leiterplatte einfacher zu fertigen ist. Insbesondere wenn die obere elektrisch leitende Abschirmungsschicht vorgesehen ist, können die erste elektrisch isolierende Folie und/oder die zweite elektrisch isolierende Folie jeweils ein drittes Durchgangsloch zum Anordnen über dem Erdungskontakt aufweisen. In der Regel umfasst die Leiterzugschicht in diesem Bereich keinen Leiterzug oder weist in diesem Bereich entsprechende Durchgangslöcher auf, sodass die obere Abschirmungsschicht nach dem Bonden durch die dritten Durchgangslöcher hindurchragen und stoffschlüssig sowie elektrisch leitend mit der unteren Abschirmungsschicht bzw. mit dem Erdungskontakt verbunden sein kann.
  • In einigen Ausführungen weist die Bondfolie eine untere elektrisch isolierende Folie auf, die unterhalb der ersten elektrisch isolierenden Folie und der gegebenenfalls vorgesehenen unteren elektrisch leitenden Abschirmungsschicht angeordnet sein kann. Es kann auch vorgesehen sein, dass die Bondfolie eine obere elektrisch isolierende Folie aufweist, die oberhalb der zweiten elektrisch isolierenden Folie und der gegebenenfalls vorgesehenen oberen elektrisch leitenden Abschirmungsschicht angeordnet sein kann. Durch die obere bzw. untere elektrisch isolierende Folie kann die Bondfolie bei elektrischer Isolierung mechanisch robust gegen äußere Umwelteinflüsse und somit haltbar ausgeführt werden. Die untere elektrisch isolierende Folie weist in der Regel erste, zweite und/oder dritte Durchgangslöcher auf, die mit den entsprechenden Durchgangslöchern der ersten elektrisch isolierenden Folie überlappen und durch die der Leiterzug nach dem Bonden zur Herstellung des Kontakts mit den Kontaktflächen bzw. dem Erdungskontakt hindurchragen kann. Zudem weist die obere elektrisch isolierenden Folie in der Regel erste, zweite und/oder dritte Durchgangslöcher auf, die mit den entsprechenden Durchgangslöchern der ersten elektrisch isolierenden Folie überlappen, sodass der Energieeintrag beim Bonden weiter verbessert werden kann.
  • In typischen Ausführungen ist die Leiterzugschicht zwischen der ersten isolierenden Folie und der zweiten isolierenden Folie einlaminiert. Es kann auch vorgesehen sein, dass die obere Abschirmungsschicht und/oder die untere Abschirmungsschicht zwischen den angrenzenden Isolationsschichten einlaminiert ist. Die Leiterzugschicht und/oder die Abschirmungsschichten können strukturiert sein, sodass diese jeweils nur an gewünschten Orten der Bondfolie bzw. des elektronischen Bauelements leitendes Material aufweisen.
  • Typischerweise weist die Bondfolie bzw. das elektronische Bauelement eine Vielzahl von Leiterzügen zum elektrischen Verbinden einer ebenso großen Anzahl von Kontaktflächen des Halbleiterchips bzw. der Leiterplatte auf. Beispielsweise kann die Bondfolie gemäß einigen Beispielen zumindest zwei, zumindest fünf, zumindest 10 und insbesondere zumindest 50 Leiterzüge aufweisen. Es kann vorgesehen sein, dass die zumindest zwei, zumindest fünf, zumindest 10 bzw. zumindest 50 Leiterzüge der Bondfolie durch die untere und/oder obere Abschirmungsschicht abgeschirmt sind. In typischen Ausführungen weist die Bondfolie mehrere Hundert Leiterbahnen zur Kontaktierung des Halbleiterchips auf. Die Bondfolie bzw. das elektronische Bauelement kann, wenn mehr als ein Leiterzug vorgesehen ist, in Bezug auf jeden Leiterzug und darauf wirkende Elemente so ausgebildet sein, wie es oben oder unten für das Beispiel eines einzelnen Leiterzugs beschrieben ist.
  • In typischen Ausführungen enthalten die Abschirmungsschichten und/oder die Leiterzugschicht ein Metall, beispielsweise Kupfer, das elektrisch leitendende Bereiche der Leiterzugschicht bildet.
  • Es kann vorgesehen sein, dass die Bondfolie durchgehende Führungsöffnungen zur Aufnahme von Führungsstiften aufweist. Die Führungsöffnungen verlaufen typischerweise zwischen einer Oberseite der Bondfolie und einer Unterseite der Bondfolie und die Führungsstifte können beispielsweise auf der Grundplatte und/oder der Leiterplatte vorgesehen sein. In typischen Ausführungen sind zumindest zwei, insbesondere zumindest drei, Führungsöffnungen bzw. Führungsstifte vorgesehen. Durch die Führungsöffnungen bzw. Führungsstifte wird das Anordnen der Bondfolie auf der Leiterplatte bzw. auf dem Halbleiterchip stark vereinfacht, da die Bondfolie auf diese Weise beim Anordnen in einer vordefinierten Position und Orientierung auf der Leiterplatte bzw. dem Halbleiterchip zu liegen kommt.
  • In einigen Ausführungen kann die Leiterzugschicht seitlich von dem Leiterzug elektrisch leitendes Schirmmaterial zur seitlichen Abschirmung des Leiterzugs aufweisen. Auf diese Weise kann die Abschirmung des Leiterzugs verbessert und ein Cross-Talk zwischen dem Leiterzug und weiteren Leiterzügen kann reduziert werden.
  • Es kann auch vorgesehen sein, dass die erste isolierende Folie und/oder die zweite isolierende Folie mit dem elektrisch leitenden Schirmmaterial der Leiterzugschicht überlappendes elektrisch leitendes Schirmmaterial aufweist. Es kann vorgesehen sein, dass der Leiterzug dadurch zumindest bereichsweise und insbesondere vollständig umlaufend von elektrisch leitendem Material umgeben ist. Somit wird auf diese Weise eine besonders gute Abschirmung erreicht, so dass die Bondfolie in diesem Fall für die Übertragung von Signalen von hoher Frequenz bei geringem Cross-Talk und geringen Energieverlusten geeignet ist.
  • Zur besonders zuverlässigen Abschirmung sind Lücken in der durch die Abschirmungsschichten und ggfs. durch das elektrisch leitende Schirmmaterial des Leiterzugs bzw. der isolierenden Folie gebildeten Abschirmung kleiner als eine Signalwellenlänge, insbesondere kleiner als 1,5 mm (entspricht einer typischen Signalwellenlänge bei einer Signalfrequenz von 300 GHz).
  • In typischen Ausführungen ist die obere elektrisch leitende Abschirmungsschicht und/oder die untere elektrisch leitende Abschirmungsschicht in Bezug auf das erste und das zweite Durchgangsloch derart zurückgesetzt, dass die obere beziehungsweise untere Abschirmungsschicht das erste und zweite Durchgangsloch nicht überragt. Hierbei kann die erste isolierende Folie im Bereich des ersten bzw. zweiten Durchgangsloches die obere bzw. untere Abschirmungsschicht überragen. Somit kann auf einfache Weise eine elektrische Isolation des Leiterzugs mit den Abschirmungsschichten erreicht werden und verhindert werden, dass die Abschirmungsschichten beim Bonden versehentlich an die Kontaktfläche des Halbleiterchips oder der Leiterplatte ankontaktiert werden. Die untere bzw. obere Abschirmungsschicht können erste und zweite Durchgangslöcher aufweisen, die größere Abmessungen aufweisen als das erste und zweite Durchgangsloch der ersten isolierenden Folie. Entsprechend kann die Leiterzugschicht bzw. der Leiterzug in Bezug auf das dritte Durchgangsloch der elektrisch isolierenden Folie derart zurückgesetzt sein, dass die Leiterzugschicht bzw. der Leiterzug das dritte Durchgangsloch nicht überragt. Hierbei kann die erste isolierende Folie im Bereich des dritten Durchgangslochs die Leiterzugschicht bzw. den Leiterzug überragen. Somit kann verhindert werden, dass bei der Herstellung des Erdungskontakts versehentlich der Leiterzug ankontaktiert und auf Masse gelegt wird.
  • Jede der oben oder unten beschriebenen Schichten oder Folien kann an einer nach oben oder unten benachbarten Folie bzw. Schicht direkt anliegen, ohne dass eine weitere Zwischenschicht zwischen der Schicht und der benachbarten Folie angeordnet ist.
  • Oben oder unten als überlappend beschriebene Bestandteile der Bondfolie bzw. des elektronischen Bauelements können als übereinander- bzw. untereinanderliegend angesehen werden, wenn die Bondfolie derart angeordnet ist, dass eine flächige Ausdehnung der Folien bzw. Schichten in einer seitlichen oder horizontalen Ebene verläuft.
  • Oben oder unten in Bezug auf die Bondfolie oder das elektronische Bauelement beschriebene Merkmale können auf das Verfahren zur Herstellung des elektronischen Bauelements übertragen werden und umgekehrt.
  • Ausführungsbeispiele werden nachfolgend anhand der Abbildungen beschrieben. Es zeigen
    • 1(a) bis (c) perspektivische Darstellungen während eines Herstellungsverfahrens eines elektronischen Bauelements,
    • 2 eine Explosionsdarstellung einer Bondfolie,
    • 3(a) und (b) Schnittdarstellungen der Bondfolie sowie
    • 4 eine weitere Schnittdarstellung der Bondfolie.
  • 1(a) bis (c) illustrieren Verfahrensschritte bei der Herstellung eines elektronischen Bauelements 1. Das elektronische Bauelement 1 weist eine Bondfolie 301, einen Halbleiterchip 104 und eine Leiterplatte 201 auf, wie unten genauer beschrieben ist. Die Bondfolie 301 kann als flexibles Flexsubstrat ausgebildet sein und vermittelt Bond-Verbindungen zwischen dem Halbleiterchip 104 und der Leiterplatte 201. Die Bondfolie 301 ist insbesondere dann sinnvoll, wenn das elektronische Bauelement 1 für HF-Anwendungen vorgesehen ist. Anwendung kann das beschriebene Verfahren bzw. die beschriebene Packaging-Lösung beispielsweise für HF-Technik in Sende- und Empfangseinheiten und Chips zur schnellen Datenverarbeitung (z.B. Analog-Digital-Konverter) finden. Weiterhin kann ein Einsatz beispielsweise sinnvoll sein, falls Bonddrähte gegen die Einkopplung externer Signale geschützt werden sollen, zum Beispiel für Messgeräte oder Sensoren in Bereichen starker elektromagnetischer Felder. Die Bondfolie 301 umfasst hierbei einen über der Probe bzw. dem Chip 104 befindlichen, bereits elektromagnetisch abgeschirmten Leiterzug, wobei die Bondfolie 301 mittels eines konventionellen Bonders verarbeitet ist. Der geschirmte Leiterzug wird dabei in Form der Bondfolie 301, die eine mehrlagige Folie (enthält elektrische Isolierung, elektrische Abschirmung und Leiterzüge) ist, auf die Leiterplatte bzw. Leiterbahnplatine 201 und den in einer Aussparung versenkten Chip 104 aufgelegt und dann durch Löcher in den Isolierungsfolienbahnen mittels bekannter Bondtechnik (zum Beispiel Thermo-Kompression, Thermo-Sonic, Ultra-Sonic, Laser-Bonden) gebondet, wie nachfolgend näher beschrieben ist.
  • Wie in 1(a) gezeigt ist, kann zur Herstellung des elektronischen Bauelements 1 zunächst eine Grundplatte 101 bereitgestellt werden. Die Grundplatte 101 kann zugleich eine Wärmesenke für das Package bilden. In dem dargestellten Beispiel weist die Grundplatte 101 zwei Führungsstifte 102 auf, kann aber zusätzlich oder alternativ auch mit Passmarken versehen sein, um die nachfolgenden Schritte, die eine Ausrichtung der Elemente zueinander vorsehen, zu vereinfachen. Auf der Grundplatte 101 wird ein Halbleiterchip 104 angeordnet. Der Halbleiterchip 104 weist an seiner Oberseite als Bondpads 105 ausgeführte Kontaktflächen auf. Der Halbleiterchip kann beispielsweise mittels Kleben, Sintern, Löten oder anderweitig an der Grundplatte 101 befestigt werden, wobei mit dem Bezugszeichen 103 ein geeignetes Befestigungsmittel, beispielsweise Lot, gekennzeichnet ist.
  • Wie 1(b) zeigt, kann anschließend eine Leiterbahnplatte 201 auf die Grundplatte 101 aufgebracht und an dieser befestigt werden. Wiederkehrende Merkmale sind in dieser und in den nachfolgenden Abbildungen mit den gleichen Bezugszeichen versehen. Die Leiterbahnplatte 201 weist eine in dem gezeigten Beispiel als rechteckige Durchgangsöffnung ausgeführte Aussparung auf, in die der Halbleiterchip 104 aufgenommen ist. Nach dem Anordnen der Leiterbahnplatte 201 auf der Grundplatte 101 ist der Halbleiterchip 104 von der Leiterbahnplatte 201 seitlich vollständig umlaufend umgeben. Die Leiterbahnplatte 201 umfasst ebenfalls Kontaktflächen 204 in Form von Bondpads sowie Leiterbahn-Strukturen 202 zur Ankontaktierung des Chips 104. Außerdem umfasst die Leiterplatte 201 Erdungskontakte 203, die mit einer Erdung verbunden oder verbindbar sind.
  • Der Halbleiterchip 104 und die Leiterbahnplatte 201 sind so ausgeführt und angeordnet, dass sich eine Oberfläche der Leiterbahnplatte 201 in etwa auf der gleichen Höhe mit einer Oberkante des Halbleiterchips 104 befindet, sodass eine nahezu planare Oberfläche entsteht, die aus der Oberfläche der Leiterbahnplatte 201 und der Oberkante des Halbleiterchips 104 gebildet ist.
  • Auf eine derart vorbereitete Anordnung wird anschließend die Bondfolie 301 aufgebracht, wie in 1(c) gezeigt ist. Die Bondfolie 301 kann auf den Halbleiterchip und die Leiterbahnplatte gelegt und beispielsweise ganz oder teilweise geklebt werden. Zu bondende Endbereiche der Leiterzüge der Bondfolie 301 liegen dabei teilweise, d.h. einige Schichten der Bondfolie 301 betreffend, nach oben und/oder nach unten frei, wie durch eine Vielzahl erster Durchgangslöcher 303 sowie zweiter Durchgangslöcher 302 dargestellt ist. Die ersten Durchgangslöcher 303 sind hierbei jeweils über einer der Kontaktflächen 105 des Halbleiterchips 104 angeordnet, und die zweiten Durchgangslöcher 302 sind jeweils über einer der Leiterbahn-Strukturen 202 bzw. Kontaktflächen 204 der Leiterplatte 201 angeordnet. Die Bondfolie 301 weist des Weiteren zumindest in einigen ihrer Schichten über den Erdungskontakten 203 angeordnete dritte Durchgangslöcher 304 auf. Außerdem weist die Bondfolie 301 durchgehende Führungsöffnungen 305 zur Aufnahme der Führungsstifte 102 auf.
  • In 2 ist eine Explosionsdarstellung gezeigt, die den Schichtaufbau der Bondfolie 301 illustriert. Die Bondfolie 301 weist als unterste Schicht eine untere elektrisch isolierende Folie 401 auf. Auf dieser ist eine untere elektrisch leitende Abschirmungsschicht 402 angeordnet. Auf dieser ist eine erste elektrisch isolierende Folie 403 angeordnet. Auf dieser ist eine Leiterzugschicht 404 mit linearen Leiterzügen angeordnet. Auf dieser ist eine zweite elektrisch isolierende Folie 405 angeordnet. Auf dieser ist eine obere elektrisch leitende Abschirmungsschicht 406 angeordnet. Auf dieser ist als oberste Schicht der Bondfolie 301 eine obere elektrisch isolierende Folie 407 vorgesehen, welche die Stabilität der gesamten Bondfolie 301 gegen Umwelteinflüsse nach außen erhöht. Die Abschirmungsschicht 402, 406 überdecken die Leiterzüge 409 in Bereichen, die nicht den ersten und zweiten Durchgangslöchern 303, 302 entsprechen, von oben und unten vollständig. In einigen Ausführungen sind die Abschirmungsschichten 402, 406 und die Leiterzugschicht 404 zwischen den benachbarten isolierten Folien einlaminiert. Die elektrisch isolierenden Folien können beispielsweise Polyimid-Folien sein. Zur besseren Sichtbarkeit sind in 2 teilweise zwei der Schichten paarweise gemeinsam dargestellt.
  • Außerdem können die Abschirmungsschichten 402, 406 und gegebenenfalls die Leiterzugschicht 404 strukturiert sein, wie in 2 beispielhaft gezeigt ist, so dass die elektrisch leitenden Bereiche dort vorgesehen sind, wo diese für die Signalübertragung bzw. für die Abschirmung benötigt werden. Die Abschirmungsschichten 402, 406 können in anderen Ausführungen jedoch auch eine vollflächige Metallisierung aufweisen. In typischen Ausführungen enthalten die Abschirmungsschichten 402, 406 und die Leiterzugschicht 404 Kupfer. Die Leiterzüge der Leiterzugschicht 404, von denen einer beispielhaft mit dem Bezugszeichen 409 versehen ist, verlaufen linear derart, dass diese jeweils mit einem der ersten Durchgangslöcher 303 und einem der zweiten Durchgangslöcher 302 überlappen. Die Abschirmungsschichten 402, 406 sind derart ausgeführt, dass deren leitende Bereiche die Leiterzüge 409 von oben und unten zur elektromagnetischen Abschirmung überdecken. Zudem sind die leitenden Bereiche der Abschirmungsschichten 402, 406 derart ausgeführt, dass diese mit den dritten Durchganglöchern 304 überlappen zur Erdung der Abschirmungsschichten 402, 406 nach dem Bonden der Bondfolie 301. In einigen Ausführungen können die Metallisierungen der Leiterzugschicht 404 und/oder der Abschirmungsschichten 402, 406 durch Strukturieren so variiert sein, dass aus der Metallisierung gebildete passive Bauelemente, zum Beispiel Induktivitäten, in das elektronische Bauelement 1 integriert werden.
  • 3(a) und (b) zeigen Seitenansichten der Bondfolie 301. Dargestellt ist in 3(a) eine Situation vor dem Bonden der Bondfolie 301 und in 3(b) eine beispielhafte Situation nach dem Bonden. Die Bondfolie 301 umfasst einen Bereich 501 ohne durchgehende Öffnungen, einen Bereich 502 mit einem der ersten Durchgangslöcher 303 und einen Bereich 503 mit einem der dritten Durchgangslöcher 304. Bereiche mit zweiten Durchgangslöchern 302 entsprechen dem dargestellten Bereich 502 mit dem ersten Durchgangsloch 303.
  • Die untere isolierende Folie 401 weist dort Durchgangslöcher 302, 303, 304 auf, wo später durch Bonden Ankontaktierungen zum Chip 104 und der Leiterplatte 201 hergestellt werden sollen. Entsprechende Durchgangslöcher 302, 303, 304 sind in den weiteren isolierenden Folien 403, 405, 407 vorgesehen. Die untere Abschirmungsschicht 402 und die obere Abschirmungsschicht 406 weisen im Bereich der ersten bzw. zweiten Durchgangslöcher 302, 303 ebenfalls Durchgangslöcher auf, die in Bezug auf die Durchgangslöcher 302, 303 der isolierenden Folien jedoch größer ausgeführt sind. Auf diese Weise ist das leitende Material der Abschirmungsschichten 302, 303 hinsichtlich der Durchgangslöcher der isolierenden Folien zurückgesetzt, so dass im nachfolgenden Bondschritt im Bereich dieser Öffnungen nicht versehentlich ein elektrischer Kontakt zwischen der Leiterzugschicht 404 und den Abschirmungsschichten 402, 406 erzeugt wird. Im Bereich der dritten Durchgangslöcher 304 für die Erdungskontakte überdecken die Abschirmungsschichten 402, 406 die Durchgangslöcher der isolierenden Folien 401, 403, 405, 407 vollständig, es kann in anderen Ausführungen jedoch auch vorgesehen sein, dass die Abschirmungsschichten 402, 406 in diesem Bereich die Durchgangslöcher 304 nur teilweise überdecken. Die Leiterzugschicht 404 und insbesondere ein Leiterzug 409 der Leiterzugschicht 404 überdecken die durch die isolierenden Folien ausgebildeten Durchgangslöcher 302, 303 oberhalb der Kontaktflächen des Halbleiterchips 104 bzw. der Leiterplatte 201 in dem gezeigten Beispiel vollständig. Im Bereich der dritten Durchgangslöcher 304 sind in der Regel keine direkt angrenzenden leitenden Bereiche der Leiterzugschicht 404 vorgesehen. Die Leiterzugschicht 404 umfasst auch einen elektrisch leitenden Bereich 410, der seitlich von dem Leiterzug 409 angeordnet ist. Dieser Bereich 410 kann beispielsweise als Leiterzug 409 ausgebildet sein und zur Signalübertragung dienen oder in anderen Ausführungen zur seitlichen elektromagnetischen Abschirmung des Leiterzugs 409 vorgesehen sein. In letzterem Fall kann der elektrisch leitende Bereich 410 beispielsweise geerdet sein und insbesondere elektrisch leitendend mit der ersten und/oder zweiten Abschirmungsschicht 402, 406 verbunden sein, wie unten mit Bezug zu 4 genauer erläutert ist.
  • Nach dem Bonden, beispielsweise durch Thermo-Kompression, ragt der Leiterzug 409 durch die darunterliegenden Löcher 302, 303 hindurch und kontaktiert eine unterhalb der Löcher 302, 303 angeordnete Kontaktfläche des Halbleiterchips bzw. der Leiterplatte durch eine stoffschlüssige Verbindung. Der Leiterzug ist hierbei nicht mit den Abschirmungsschichten 402, 406 elektrisch leitend verbunden. Beim Bonden wird zudem elektrisch leitendes Material der Abschirmungsschichten 402, 406 im Bereich der dritten Durchgangslöcher miteinander verbunden. Außerdem wird ein Kontakt mit dem darunterliegenden Erdungskontakt durch die Durchgangslöcher der isolierenden Folien mit den Bezugszeichen 401 und ggfs. 403 sowie 405 hindurch hergestellt. Hierbei wird eine elektrisch leitfähige und stoffschlüssige Verbindung zwischen dem Erdungskontakt 203 und den Abschirmungsschichten 402, 406 erzeugt. In dem in 3(b) gezeigten Beispiel sind vormals freiliegende Bereiche über dem Leiterzug 409 und über der oberen Abschirmungsschicht 406 nach dem Bonden mit Kunststoff aufgefüllt. Dadurch kann in vorteilhafter Weise eine elektrische Isolation nach oben erzeugt werden. Jedoch kann es in anderen Ausführungen auch vorgesehen sein, dass diese Bereiche auch nach dem Bonden weiterhin freiliegen, d.h. von oben nicht durch Kunststoff bedeckt sind.
  • 4 zeigt weitere Bereiche 601, 602 der Bondfolie 301. In diesen Bereichen 601, 602 weist die Leiterzugschicht 404 jeweils neben den Leiterzügen 409, 409' zusätzliche Schirmmetallisierungen 411, 411', 411”, 411'” auf. Durch diese Schirmmetallisierungen werden die Leiterzüge 409, 409' innerhalb der Schichtebene (d.h. in der Ebene der Leiterzüge 404) abgeschirmt und ein Cross-Talk zwischen den Leiterzügen 409, 409' wird effektiv unterbunden. Im Bereich 601 ist der Leiterzug 409 nicht vollständig in Stromflussrichtung umschlossen (nur seitlich in Ebene 404), trotzdem erfolgt mittels des Faradayschen-Käfig-Effekts eine elektromagnetische Abschirmung, die besonders effektiv ist, wenn Lücken kleiner sind als die Signalwellenlänge, z.B. bei 300 GHz kleiner als 1,5 mm. In Bereich 602 wird eine vollständige Ummantelung des Leiterzugs 409' mit einem elektromagnetischen Schirm erzeugt. Hier befindet sich auch teilweise in den Ebenen der ersten und zweiten isolierenden Folien 403, 405 leitendes Schirmmaterial, das mit dem Schirmmaterial 411”, 411'” in der Leiterzugschicht 404 überlappt. Es sind auch Aufbauten mit weiteren Schichten nach selbigem Schema realisierbar, z.B. mit sich kreuzenden Bonds in verschiedenen Leitungsschichten oder als Bond-Antennen-Array. Weiterhin können die Folien auch mit anderen Komponenten wie Linsen oder Linsen-Arrays bestückt werden, um z. B. auch optische Elemente gleich mit der Folie 301 aufzubringen.
  • Eine Dicke der Bondfolie 301 ist derart gewählt, dass die Bondfolie 301 flexibel ist, und kann in einigen Ausführungen zum Beispiel 100 µm oder auch weniger betragen. In anderen beispielhaften Ausführungen weist die Bondfolie 301 eine vergleichsweise geringe Gesamtdicke von beispielsweise 5 µm auf, wobei eine Dicke der Leiterzugschicht 404 bzw. der Leiterzüge 409 der Bondfolie 301 sowie der Abschirmungsschichten 402, 406 beispielsweise 1 µm und eine Dicke der isolierenden Folien beispielsweise 0,5 µm beträgt. Die Bondfolie 301 ist biegsam und kann in einfacher Weise als vorgefertigte Bondfolie auf den Halbleiterchip und die Leiterplatte aufgebracht werden.
  • Lediglich in den Ausführungsbeispielen offenbarte Merkmale der verschiedenen Ausführungsformen können miteinander kombiniert und einzeln beansprucht werden.

Claims (14)

  1. Bondfolie (301) zum Aufbringen auf einen Halbleiterchip (104) und eine Leiterplatte (201) und zum Verbinden von zumindest einer Kontaktfläche (105) des Halbleiterchips (104) mit zumindest einer Kontaktfläche (204) der Leiterplatte (201), aufweisend - eine erste elektrisch isolierende Folie (403), - eine auf der ersten elektrisch isolierenden Folie (403) angeordnete Leiterzugschicht (404), - eine auf der Leiterzugschicht (404) angeordnete zweite elektrisch isolierende Folie (405), - eine auf der zweiten elektrisch isolierenden Folie (405) angeordnete obere elektrisch leitende Abschirmungsschicht (406) und/oder eine untere elektrisch leitende Abschirmungsschicht (402), wobei die erste elektrisch isolierende Folie (403) auf der unteren elektrisch leitenden Abschirmungsschicht (402) angeordnet ist, wobei die erste elektrisch isolierende Folie (403) zumindest ein erstes Durchgangsloch (302) zum Anordnen über der Kontaktfläche (105) des Halbleiterchips (104) aufweist, wobei die erste elektrisch isolierende Folie (403) zumindest ein zweites Durchgangsloch (303) zum Anordnen über der Kontaktfläche (204) der Leiterplatte (201) aufweist, wobei die Leiterzugschicht (404) einen zwischen dem ersten Durchgangsloch (303) und dem zweiten Durchgangsloch (302) verlaufenden und mit dem ersten und dem zweiten Durchgangsloch (303, 302) überlappenden Leiterzug (409) aufweist und wobei elektrisch leitende Bereiche der oberen elektrisch leitenden Abschirmungsschicht (406) beziehungsweise der unteren elektrisch leitenden Abschirmungsschicht (402) mit dem Leiterzug (409) zumindest bereichsweise überlappen, wobei die obere elektrisch leitende Abschirmungsschicht (406) und/oder die untere elektrisch leitende Abschirmungsschicht (402) in Bezug auf die erste und die zweite Durchgangsöffnung (303, 302) derart zurückgesetzt ist, dass die obere beziehungsweise untere Abschirmungsschicht (406, 402) die erste und zweite Durchgangsöffnung (303, 302) nicht überragt.
  2. Bondfolie (301) nach Anspruch 1, gekennzeichnet durch die untere elektrisch leitende Abschirmungsschicht (402) und die obere elektrisch leitende Abschirmungsschicht (406).
  3. Bondfolie (301) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die zweite elektrisch isolierende Folie (405) mit den ersten Durchgangslöchern (303) und/oder mit den zweiten Durchgangslöchern (302) der ersten elektrisch isolierenden Folie (403) überlappende erste beziehungsweise zweite Durchgangslöcher (303, 302) aufweist.
  4. Bondfolie (301) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass diese biegsam ist.
  5. Bondfolie (301) nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine untere elektrisch isolierende Folie (401), die unterhalb der ersten elektrisch isolierenden Folie (403) und der gegebenenfalls vorgesehenen unteren elektrisch leitenden Abschirmungsschicht (402) angeordnet ist, und/oder durch eine obere elektrisch isolierende Folie (407), die oberhalb der zweiten elektrisch isolierenden Folie (405) und der gegebenenfalls vorgesehenen oberen elektrisch leitenden Abschirmungsschicht (406) angeordnet ist.
  6. Bondfolie (301) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass diese eine Foliendicke von mindestens 4 µm aufweist.
  7. Bondfolie (301) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest eine der isolierenden Folien (401, 403, 405, 407) eine Schichtdicke von mindestens 0,3 µm aufweist.
  8. Bondfolie (301) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die erste elektrisch isolierende Folie (403) ein drittes Durchgangsloch (304) zum Anordnen über einem Erdungskontakt (203) aufweist.
  9. Bondfolie (301) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Leiterzugschicht (404) zwischen der ersten isolierenden Folie (403) und der zweiten isolierenden Folie (405) einlaminiert ist.
  10. Bondfolie (301) nach einem der Ansprüche 1 bis 9, gekennzeichnet durch durchgehende Führungsöffnungen (305) zur Aufnahme von Führungsstiften (102).
  11. Bondfolie (301) nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Leiterzugschicht (404) seitlich von dem Leiterzug (409) elektrisch leitendes Schirmmaterial (411, 411', 411”, 411'”) zur seitlichen Abschirmung des Leiterzugs (409) aufweist.
  12. Bondfolie (301) nach Anspruch 11, dadurch gekennzeichnet, dass die erste isolierende Folie (403) und/oder die zweite isolierende Folie (405) mit dem elektrisch leitenden Schirmmaterial (411”, 411'”) der Leiterzugschicht (404) überlappendes elektrisch leitendes Schirmmaterial aufweist.
  13. Elektronisches Bauelement (1), aufweisend eine Bondfolie (301), einen Halbleiterchip (104) und eine Leiterplatte (201), wobei die Bondfolie (301) aufweist: - eine erste elektrisch isolierende Folie (403), - eine auf der ersten elektrisch isolierenden Folie (403) angeordnete Leiterzugschicht (404), - eine auf der Leiterzugschicht (404) angeordnete zweite elektrisch isolierende Folie (405), - eine auf der zweiten elektrisch isolierenden Folie (405) angeordnete obere elektrisch leitende Abschirmungsschicht (406) und/oder eine untere elektrisch leitende Abschirmungsschicht (402), wobei die erste elektrisch isolierende Folie (403) auf der unteren elektrisch leitenden Abschirmungsschicht (402) angeordnet ist, wobei die erste elektrisch isolierende Folie (403) zumindest ein erstes Durchgangsloch (302) zum Anordnen über der Kontaktfläche (105) des Halbleiterchips (104) aufweist, wobei die erste elektrisch isolierende Folie (403) zumindest ein zweites Durchgangsloch (303) zum Anordnen über der Kontaktfläche (204) der Leiterplatte (201) aufweist, wobei die Leiterzugschicht (404) einen zwischen dem ersten Durchgangsloch (303) und dem zweiten Durchgangsloch (302) verlaufenden und mit dem ersten und dem zweiten Durchgangsloch (303, 302) überlappenden Leiterzug (409) aufweist und wobei elektrisch leitende Bereiche der oberen elektrisch leitenden Abschirmungsschicht (406) beziehungsweise der unteren elektrisch leitenden Abschirmungsschicht (402) mit dem Leiterzug (409) zumindest bereichsweise überlappen, wobei eine Kontaktfläche (105) des Halbleiterchips (104) unterhalb des ersten Durchgangslochs (303) der ersten isolierendenden Folie (403) angeordnet ist und eine Kontaktfläche (204) der Leiterplatte (201) unterhalb des zweiten Durchgangslochs (302) der ersten isolierenden Folie (403) angeordnet ist, wobei der Leiterzug (409) durch das erste Durchgangsloch (303) der ersten isolierenden Folie (403) hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche (105) des Halbleiterchips (104) verbunden ist und wobei der Leiterzug (409) durch das zweite Durchgangsloch (302) der ersten isolierenden Folie (403) hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche (204) der Leiterplatte (201) verbunden ist.
  14. Verfahren zur Herstellung eines elektronischen Bauelements (1) umfassend folgende Schritte: - Bereitstellen eines Halbleiterchips (104), - Bereitstellen einer Leiterplatte (201), - Bereitstellen einer Bondfolie (301), aufweisend - eine erste elektrisch isolierende Folie (403), - eine auf der ersten elektrisch isolierenden Folie (403) angeordnete Leiterzugschicht (404), - eine auf der Leiterzugschicht (404) angeordnete zweite elektrisch isolierende Folie (405), - eine auf der zweiten elektrisch isolierenden Folie (405) angeordnete obere elektrisch leitende Abschirmungsschicht (406) und/oder eine untere elektrisch leitende Abschirmungsschicht (402), wobei die erste elektrisch isolierende Folie (403) auf der unteren elektrisch leitenden Abschirmungsschicht (402) angeordnet ist, wobei die erste elektrisch isolierende Folie (403) zumindest ein erstes Durchgangsloch (302) zum Anordnen über der Kontaktfläche (105) des Halbleiterchips (104) aufweist, wobei die erste elektrisch isolierende Folie (403) zumindest ein zweites Durchgangsloch (303) zum Anordnen über der Kontaktfläche (204) der Leiterplatte (201) aufweist, wobei die Leiterzugschicht (404) einen zwischen dem ersten Durchgangsloch (303) und dem zweiten Durchgangsloch (302) verlaufenden und mit dem ersten und dem zweiten Durchgangsloch (303, 302) überlappenden Leiterzug (409) aufweist und wobei elektrisch leitende Bereiche der oberen elektrisch leitenden Abschirmungsschicht (406) beziehungsweise der unteren elektrisch leitenden Abschirmungsschicht (402) mit dem Leiterzug (409) zumindest bereichsweise überlappen, - Anordnen der Bondfolie (301) auf dem Halbleiterchip (104) und der Leiterplatte (201), derart, dass das erste Durchgangsloch (303) der ersten isolierenden Folie (403) mit der Kontaktfläche (105) des Halbleiterchips (104) und das zweite Durchgangsloch (302) der ersten isolierenden Folie (403) mit der Kontaktfläche (204) der Leiterplatte (201) überlappt, - Bonden, derart, dass der Leiterzug (409) durch das erste Durchgangsloch (303) der ersten isolierenden Folie (403) hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche (105) des Halbleiterchips (104) verbunden wird und dass der Leiterzug (409) durch das zweite Durchgangsloch (302) der ersten isolierenden Folie (403) hindurchragt und stoffschlüssig sowie elektrisch leitend mit der Kontaktfläche (204) der Leiterplatte (201) verbunden wird.
DE102018215638.7A 2018-09-13 2018-09-13 Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements Active DE102018215638B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018215638.7A DE102018215638B4 (de) 2018-09-13 2018-09-13 Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018215638.7A DE102018215638B4 (de) 2018-09-13 2018-09-13 Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE102018215638A1 DE102018215638A1 (de) 2020-03-19
DE102018215638B4 true DE102018215638B4 (de) 2020-09-03

Family

ID=69646959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215638.7A Active DE102018215638B4 (de) 2018-09-13 2018-09-13 Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Country Status (1)

Country Link
DE (1) DE102018215638B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025829A1 (en) * 2008-07-31 2010-02-04 Infineon Technologies Ag Semiconductor device
US20160381786A1 (en) * 2015-06-24 2016-12-29 Fukui Precision Component (Shenzhen) Co., Ltd. Flexible circuit board and method for manufacturing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100025829A1 (en) * 2008-07-31 2010-02-04 Infineon Technologies Ag Semiconductor device
US20160381786A1 (en) * 2015-06-24 2016-12-29 Fukui Precision Component (Shenzhen) Co., Ltd. Flexible circuit board and method for manufacturing same

Also Published As

Publication number Publication date
DE102018215638A1 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
DE69628686T2 (de) Gerät zur Steuerung der Impedanz von elektrischen Kontakten
DE102007034750B4 (de) Verbessertes galvanisches Trennglied
DE602004008653T2 (de) Flexible konforme antenne
EP0916237B1 (de) Verfahren zur herstellung von verbindungsleitern
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE112013001709B4 (de) Elektronische Halbleiterbaugruppe für Millimeterwellen-Halbleiterplättchen
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE4306056C2 (de) Antennenvorrichtung
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
EP2338207B1 (de) Rfid-transponderantenne
DE10015744A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
DE10050077A1 (de) Anschlußstruktur sowie diese Anschlußstruktur enthaltende Anschlußanordnung
DE102015207744B4 (de) Mehrschichtsubstrat und verfahren zum herstellen eines mehrschichtsubstrats
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE102018105383B4 (de) Antennenmodul, Antennenvorrichtung und Verfahren zum Herstellen eines Antennenmoduls
DE102019202716B4 (de) Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
EP1428260B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE19848821C1 (de) Verfahren zur Herstellung eines Transponders
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
WO2011003647A1 (de) Leiterplatte
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
EP1983467B1 (de) Datenträger-/Sendevorrichtung und Verfahren zu ihrer Herstellung
DE102019117079A1 (de) Verfahren zum herstellen einer hochfrequenzschaltungs-leiterplatte und hochfrequenzschaltungs-leiterplatte
DE102015109965A1 (de) Eingebettete Chipverpackungstechnologie
EP2491582B1 (de) Verfahren zum herstellen von durchkontaktierungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final