JPH04361404A - 高周波用整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高周波用整合回路に関し
、特に複数の周波数帯で動作する高周波電力増幅器用の
高周波用整合回路に関する。

【０００２】

【従来の技術】従来の高周波用整合回路は、図４に示す
ように、接地導体の上に半田等で接着されたＧａＡｓ等
の高周波用のＦＥＴＱ１，Ｑ２と、高誘電体基板上にパ
ターン１１，２１により形成されたコンデンサＣ１，Ｃ
２をそれぞれ有するコンデンサ基板１，２と、アルミナ
やサファイア等のマイクロストリップ基板の上面に導電
性の回路である電力分配回路６５を形成した入力回路基
板６と、入力回路基板６と同様の材料で電力合成回路７
５を形成した出力回路基板７と、以上の各構成回路間を
接続するボンデイングワイヤＬ１〜Ｌ４とを備えて構成
されていた。

【０００３】次に、従来の高周波用整合回路の動作につ
いて説明する。

【０００４】この回路は二個の高周波用のＦＥＴＱ１，
Ｑ２を並列に動作させることにより高出力を得る高周波
電力増幅器用の高周波用整合回路である。動作する周波
数帯により、回路のインピーダンス整合を行なうため、
コンデンサＣ１，Ｃ２の容量値と、電力分配回路６５と
電力合成回路７５とのそれぞれの伝送線路長が設定され
ている。

【０００５】図２は、高周波用整合回路の等価回路を示
す図である。図３は図２に示す等価回路についてＦＥＴ
Ｑ１のインピーダンス整合の様子を説明するためのスミ
スチャートであり、（Ａ）は入力インピーダンスの軌跡
を、（Ａ）は出力インピーダンスの軌跡をそれぞれ示す
。

【０００６】図４において、従来の高周波用整合回路は
左右対称であるので、左側の回路について説明する。高
周波用のＦＥＴＱ１のゲート側Ａ点のインピーダンスは
、図３のスミスチャート上である周波数におけるＡ点の
インピーダンスの位置をａとすると、ａの位置の近傍に
おいて周波数の低い方から高い方へと矢印の向きに位置
が変化する。ＦＥＴＱ１のゲートとコンデンサＣ１のＢ
点との間をインダクタンスＬ２のボンデイングワイヤＬ
２により接続すると、Ａ点のインピーダンスはスミスチ
ャート上でｊωＬ２に相当する分だけ移動し、ａの位置
からｂの位置となる。次に、コンデンサＣ１の容量によ
り、１／ｊωＣ１に相当する分だけ移動し、ｂの位置か
らｃの位置となる。次に、コンデンサＣ１のＣ点と入力
回路基板６のＤ点との間をインダクタンスＬ１のボンデ
イングワイヤＬ１により接続すると、ｊωＬ１に相当す
る分だけ移動し、ｃの位置からｄの位置となる。次に、
入力回路基板６上のＤ点からＥ点までの電力分配回路６
５の線路長ｌ１≒λ／４により約１８０度回転してｄの
位置からｅの位置となる。次に電力分配回路６５のＦ点
で右側の回路と結合されるとインピーダンスは約１／２
となり、スミスチャート上の位置はｅの位置からほぼ５
０Ωを示すｆの位置に移動する。出力側については、入
力側と同様な回路構成であり、インピーダンスの変化に
よるスミスチャート上の位置の移動も同様であるので、
説明を省略する。

【０００７】

【発明が解決しようとする課題】上述した従来の高周波
用整合回路は、一つの周波数帯に対してのみしか整合を
取ることができないので、近接した他の周波数帯で高周
波増幅器を動作させる場合は、コンデンサや回路基板等
を交換する必要があるという欠点があった。したがって
、製造工程上において部品点数が増加し、さらに部品の
標準化が困難であるため高価格化や品質が低下するとい
う問題点があった。

【０００８】

【課題を解決するための手段】本発明の高周波用整合回
路は、第一の誘電体基板上に形成した第一の容量値の第
一のコンデンサと前記第一の容量値より大きい第二の容
量値の第二のコンデンサとを有する第一の薄膜回路基板
と、第二の誘電体基板上に形成した第一の周波数に整合
する第一の電力合成回路と前記第一の周波数より低い第
二の周波数に整合する第二の電力合成回路とを有する第
二の薄膜回路基板と、第三の誘電体基板上に形成した前
記第一の周波数に整合する第一の電力分配回路と前記第
二の周波数に整合する第二の電力分配回路とを有する第
三の薄膜回路基板とを備えて構成されている。

【０００９】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００１０】図１（Ａ），（Ｂ）は本発明の高周波用整
合回路の一実施例を示す平面図であり、（Ａ）は低周波
帯で使用する場合を、（Ｂ）は低周波帯で使用する場合
をそれぞれ示す。

【００１１】本実施例の高周波用整合回路は、図１に示
すように、従来例と同様の接地導体の上に半田等で接着
されたＧａＡｓ等の高周波用のＦＥＴＱ１，Ｑ２と、Ｆ
ＥＴＱ１，Ｑ２の入力（ゲート）側にそれぞれ配置され
高誘電体基板上に面積が異なる二つのパターン１１，１
２により形成された二つのコンデンサＣ１１，Ｃ１２を
有するコンデンサ基板１と、ＦＥＴＱ１，Ｑ２の出力（
ソース）側にそれぞれ配置されコンデンサ基板１と同様
の二つのパターン２１，２２により形成された二つのコ
ンデンサＣ２１，Ｃ２２を有するコンデンサ基板２と、
アルミナやサファイア等のマイクロストリップ基板の上
面に導電性の回路である電力分配部４４と長さが異なる
二つの中間伝送線路部４２，４３と出力回路部４１とで
構成される電力分配回路を形成した入力回路基板４と、
入力回路基板４と同様の材料で入力回路部５１と長さが
異なる二つの中間伝送線路部５２，５３と電力合成部５
４とで構成される電力合成回路を形成した出力回路基板
５と、以上の各構成回路間を接続するボンデイングワイ
ヤＬ１〜Ｌ４とを備えて構成されている。

【００１２】ここで、コンデンサ基板１，２のそれぞれ
二つのパターン１１，１２および２１，２２のうち、パ
ターン１１，２１がパターン１２，２２よりも大きく、
したがって、コンデンサＣ１１，Ｃ２１の方がコンデン
サＣ１２，Ｃ２２よりも容量値が大きいものとする。ま
た、パターン１２，２２の方がパターン１１，２１の方
よりもＦＥＴＱ１，Ｑ２に近い方にそろぞれ配置さらて
いる。

【００１３】また、入力回路基板４の中間伝送線路部４
２，４３および出力回路基板４の中間伝送線路部５２，
５３についても、中間伝送線路部４２，５２の方が中間
伝送線路部４３，５３の方よりも長さが長いものとする
。

【００１４】次に、本実施例の動作について説明する。

【００１５】前述の従来例と同様、図２は、高周波用整
合回路の等価回路を示す図である。ここで、図１のコン
デンサ基板１，２のコンデンサＣ１１またはＣ１２，Ｃ
２１またはＣ２２は図２の等価回路においてそれぞれＣ
１，Ｃ２に相当する。図３は図２に示す等価回路につい
てＦＥＴＱ１のインピーダンス整合の様子を説明するた
めのスミスチャートであり、（Ａ）は入力インピーダン
スの軌跡を、（Ａ）は出力インピーダンスの軌跡をそれ
ぞれ示す。

【００１６】低周波帯と高周波帯とにそれぞれ整合して
図３のスミスチャートに示すインピーダンスの軌跡が同
様になる整合回路を実現するためには、図２に示す等価
回路の各構成要素の回路定数について次式の関係が成立
する。

【００１７】

【００１８】ここで、サフイックス（Ｌ）は低周波帯の
、サフイックス（Ｈ）は高周波帯の定数をそれぞれ示す
。

【００１９】以上の関係を実現するためには、図１（Ａ
）に示すように低周波帯の場合以下の接続を行なう。コ
ンデンサＣ１，Ｃ２の容量値を大きく、すなわち、ゲー
ト側ではＣ１１を、ソース側ではＣ２１をそれぞれ選択
する。また、ボンデイングワイヤＬ１〜Ｌ４のインダク
タンスＬを大きくするため長さを長くする。前述のよう
に、コンデンサＣ１１，Ｃ２１はＦＥＴＱ１，Ｑ２に対
し遠くにあるので、自動的にこの条件は満足される。さ
らに、入力回路基板４の電力分配回路および出力回路基
板５の電力合成回路の伝送線路長を長くする。 このため、長い方の中間伝送線路部４２，５２を接続す
る。

【００２０】また、高周波帯の場合は図１（Ｂ）に示す
ような以下の接続を行なう。コンデンサＣ１，Ｃ２の容
量値を小さく、すなわち、ゲート側ではＣ１２を、ソー
ス側ではＣ２２をそれぞれ選択する。また、ボンデイン
グワイヤＬ１〜Ｌ４のインダクタンスＬを小さくするた
め長さを短かくする。前述のように、コンデンサＣ１２
，Ｃ２２はＦＥＴＱ１，Ｑ２に対し近くにあるので、自
動的にこの条件は満足される。さらに、入力回路基板４
の電力分配回路および出力回路基板５の電力合成回路の
伝送線路長を短かくする。このため、短かい方の中間伝
送線路部４３，５３を接続する。

【００２１】以上述べたように、本実施例の高周波用整
合回路では、同一の部品である回路基板の一部の接続を
変更するだけで複数の周波数帯に対応して整合を取るこ
とができる。

【００２２】

【発明の効果】以上説明したように、本発明の高周波用
整合回路は、異なる容量値の複数のコンデンサを有する
第一の薄膜回路基板と、異なる周波数に整合する複数の
電力合成回路を有する第二の薄膜回路基板と、異なる周
波数に整合する複数の電力分配回路とを有する第三の薄
膜回路基板とを備えることにより、同一の回路基板によ
り複数の周波数帯に対応することができるという効果が
ある。また、製造工程上の部品点数を低減できるので、
部品の標準化が容易となり低価格化が推進されさらに品
質が向上するという効果がある。

【図面の簡単な説明】

【図１】本発明の高周波用整合回路の一実施例を示す平
面図である。

【図２】高周波用整合回路の等価回路を示す図である。

【図３】図２に示す等価回路についてＦＥＴのインピー
ダンス整合の様子を説明するためのスミスチャートであ
る。

【図４】従来の高周波用整合回路の一例を示す平面図で
ある。

【符号の説明】

１，２　　　　コンデンサ基板 ４，６　　　　入力回路基板 ５，７　　　　出力回路基板 １１，１２，２１，２２　　　　パターン４１　　　　
出力回路部 ４２，４３，５２，５３　　　　中間伝送線路部４４　
　　　電力分配部 ５１　　　　入力回路部 ５４　　　　電力合成部 ６５　　　　電力分配回路 ７５　　　　電力合成回路 Ｃ１，Ｃ２，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２　　　　
コンデンサ Ｌ１〜Ｌ４　　　　ボンデイングワイヤＱ１，Ｑ２　　
　　ＦＥＴ

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　第一の誘電体基板上に形成した第一の
   容量値の第一のコンデンサと前記第一の容量値より大き
   い第二の容量値の第二のコンデンサとを有する第一の薄
   膜回路基板と、第二の誘電体基板上に形成した第一の周
   波数に整合する第一の電力合成回路と前記第一の周波数
   より低い第二の周波数に整合する第二の電力合成回路と
   を有する第二の薄膜回路基板と、第三の誘電体基板上に
   形成した前記第一の周波数に整合する第一の電力分配回
   路と前記第二の周波数に整合する第二の電力分配回路と
   を有する第三の薄膜回路基板とを備えることを特徴とす
   る高周波用整合回路。
2. 【請求項２】　　前記第二の薄膜回路基板は、高周波源
   からの二つの高周波電力がそれぞれ入力される二つの入
   力回路部と前記高周波電力を合成する電力合成部と前記
   二つのそれぞれの入力回路部と前記電力合成部との間を
   接続し前記第一の周波数に整合する予め定めた第一の伝
   送線路長を設定する第一の長さの第一の中間伝送線路部
   と前記第二の周波数に整合する予め定めた第二の伝送線
   路長を設定する第二の長さの第二の中間伝送線路部とを
   有し、前記第一の中間伝送線路部を前記入力回路部と前
   記電力合成部との間に接続して前記第一の電力合成回路
   を形成し、前記第二の中間伝送線路部を前記入力回路部
   と前記電力合成部との間に接続して前記第二の電力合成
   回路を形成することを特徴とする請求項１記載の高周波
   用整合回路。
3. 【請求項３】　　前記第三の薄膜回路基板は、高周波源
   からの高周波電力を二分する電力分配部と二分した前記
   高周波電力をそれぞれ出力する二つの出力回路部と前記
   電力分配部と前記二つのそれぞれの出力回路部との間を
   接続し前記第一の周波数に整合する予め定めた第三の伝
   送線路長を設定する第三の長さの第三の中間伝送線路部
   と前記第二の周波数に整合する予め定めた第四の伝送線
   路長を設定する第四の長さの第四の中間伝送線路部とを
   有し、前記第三の中間伝送線路部を前記電力分配部と前
   記出力回路部との間に接続して前記第一の電力分配回路
   を形成し、前記第四の中間伝送線路部を前記電力分配部
   と前記出力回路部との間に接続して前記第二の電力分配
   回路を形成することを特徴とする請求項１記載の高周波
   用整合回路。