JP6098412B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、半導体素子が形成された半導体基板の上部側に電極パッド層が設けられ、この電極パッド層上にバンプが電気的に接続されて構成された半導体装置が知られている。そして、このような半導体装置では、当該半導体装置が、はんだリフローなどによりセラミック基板等の実装基板に実装される際や、繰り返し温度変化の激しい場所で使用される際に、半導体基板、電極パッド層、バンプ、セラミック基板、絶縁膜等の熱膨張係数差によって熱応力が発生し、バンプ付近からクラックが発生しやすいといった問題がある。そして、このクラックが半導体素子にまで伸展すると素子特性に影響が生じる場合がある。そこで、このようなクラックの発生を抑制する技術として、例えば、下記特許文献１に示すものが知られている。

特許文献１には、半導体基板（１）の一面に備えられたパッド電極（３）と、半導体基板（１）の一面に備えられると共に、パッド電極（３）を露出させる開口部（５ａ）を備えた表面保護膜（５）と、パッド電極（３）に電気的に接続されるバンプ電極（６）を有した半導体装置が開示されている。そして、パッド電極（３）上に配置されている表面保護膜（５）には、パッド電極（３）上に位置し、バンプ電極（６）の周囲を囲む枠状であって、表面保護膜（５）のうち半導体基板（１）側と反対側の表面から前記パッド電極（３）に達するスリット（５ｂ）が形成されている。そして、特許文献１では、表面保護膜（５）のうちバンプ電極（６）と接触する部分からクラックが発生したときに、このクラックの伸展をスリット（５ｂ）で停止させるようにしている。

特開２０１１−１６５９３８号公報

ところで、上記特許文献１のように、表面保護膜の表面から電極パッド層（バンプ電極）に達するスリットを形成し、電極パッド層を外部に露出させる構成では、このスリットから、水分が侵入することによって、電極パッド層が腐食するといった問題があった。また、このように、電極パッド層まで貫通（到達）するように表面保護膜にスリットが設けられた構成では、上述した熱応力がバンプ付近に加わると、表面保護膜でバンプを支持できず、バンプが表面保護膜に比べ柔らかい電極パッド上で位置ずれするとともに、バンプ電極パッドとバンプ間の電気抵抗が高くなることにより、素子特性に影響が生じるといった問題もあった。

本発明は、上述した課題を解決するためになされたものであり、電極パッド層の腐食を抑えるとともに、電極パッド層下でのクラックの発生を効果的に抑制することが可能な半導体装置を提供することを課題とする。

本発明は、半導体基板と、前記半導体基板の一方の主面側に形成された半導体素子と、前記半導体素子の上方側に設けられ、前記半導体素子と電気的に接続された電極パッド層と、前記半導体基板の所定の上面部と前記電極パッド層を覆う構成で配置されると共に、酸化シリコンを主体として構成される第１絶縁膜と、前記第１絶縁膜を覆う構成で配置され、窒化シリコンを主体として構成される第２絶縁膜と、前記電極パッド層の上方において、前記第１絶縁膜及び前記第２絶縁膜を開口して形成される第１開口部と、少なくとも一部が前記第１絶縁膜及び前記第２絶縁膜の上方に配置され、前記第１開口部を介して前記電極パッド層と電気的に接続されるバンプと、前記第１開口部の一部として又は前記第１開口部とは別の開口部として形成され、前記第２絶縁膜において該第２絶縁膜の厚さ方向に貫通すると共に前記バンプの周囲を取り囲む構成で環状に設けられ外周縁部が前記バンプから離れた位置に配置される第２開口部と、を備え、前記第２開口部（４２、２４２、３４２）は、前記電極パッド層（１０）の上方であって、該電極パッド層（１０）と重なる領域に形成されていることを特徴とする。

請求項１の発明では、半導体基板の一方の主面側に半導体素子が形成されている。この半導体素子の上方側には電極パッド層が設けられており、この電極パッド層は半導体素子と電気的に接続されている。また、酸化シリコンを主体として構成される第１絶縁膜が、半導体基板の所定の上面部と電極パッド層を覆う構成で配置されている。さらに、窒化シリコンを主体として構成される第２絶縁膜が、第１絶縁膜を覆う構成で配置されている。そして、電極パッド層の上方において、第１絶縁膜及び第２絶縁膜を開口して形成される第１開口部と、少なくとも一部が第１絶縁膜及び第２絶縁膜の上方に配置され第１開口部を介して電極パッド層と電気的に接続されるバンプと、第１開口部の一部として又は第１開口部とは別の開口部として形成され、第２絶縁膜において該第２絶縁膜の厚さ方向に貫通すると共にバンプの周囲を取り囲む構成で環状に設けられ外周縁部がバンプから離れた位置に配置される第２開口部とを備えている。

このように、第１絶縁膜が、比較的硬く脆い酸化シリコンを主体として構成されており、また、第２絶縁膜が第１絶縁膜よりも比較的緻密な窒化シリコンを主体として構成されている。これにより、第２開口部内において、バンプから応力が加わった際に、第１絶縁膜に応力が伝搬されると、環状の第２開口部は電極パッド層まで貫通する構成ではないため、バンプが第１絶縁層により支持され電極パッド層上で位置ずれし難くなる。また、比較的易損性のある第１絶縁膜自身がバンプ端で割れることで、そこが緩衝材となり、応力を効率よく吸収することができる。そのため、第２開口部外側の第２絶縁膜への応力伝達を抑制できクラックの伸展を防止することができる。また、電極パッド層は、第１絶縁膜で覆われているため、この電極パッド層の腐食を抑えることができる。

そして、第２開口部の形成方法として、窒化シリコンを主体とする第２絶縁膜と酸化シリコンを主体とする第１絶縁膜とを２層成膜した後、第２絶縁膜のみを除去する方法を用いることができる。この第２開口部を形成するための第２絶縁膜の除去を、例えばＣＦ４＋Ｏ２のガスでドライエッチングする場合、第１絶縁膜と第２絶縁膜の材料の違いからエッチングの選択比が得られやすく、加工しやすい構成となっている。

図１は、第１実施形態に係る半導体装置を示す断面説明図である。 図２は、第１実施形態に係る半導体装置を平面視したときのバンプ付近の様子を説明する説明図である。 図３は、第１実施形態に係る半導体装置を示す断面説明図である。 図４は、半導体基板とセラミック基板の接続の様子を説明する説明図である。 図５は、図４のαで示した領域を拡大した図である。 図６は、第１実施形態の第１変形例に係る半導体装置を説明する断面説明図である。 図７は、第１実施形態の第２変形例に係る半導体装置を説明する断面説明図である。 図８は、第１実施形態の第２変形例に係る半導体装置を平面視したときのバンプ付近の様子を説明する説明図である。 図９は、第１実施形態の第３変形例に係る半導体装置の平面図である。 図１０は、第１実施形態の第３変形例に係る半導体装置のバンプ付近の様子を拡大した図である。

［第１実施形態］
以下、本発明の第１実施形態について、詳細に説明する。

本実施形態の半導体装置１は、図１に示すように、半導体基板３の一方の主面側に、半導体素子５０が形成されている。半導体基板３は、Ｎ型の導電型を有しており、この半導体基板３内にＮ層５２が設けられている。また、Ｎ層５２の表層に、Ｐウェル領域５４が形成されている。Ｐウェル領域５４内には、Ｎ領域５６が形成されている。そして、これらによって半導体素子５０が構成されており、ｎｐｎバイポーラトランジスタとして機能するようになっている。

図１では、紙面の都合上、１つの半導体素子５０のみ示しているが、半導体素子５０は複数形成されていてもよい。また、半導体素子５０は、ｎｐｎバイポーラトランジスタに限定されず、ｐｎｐ型バイポーラトランジスタ、ＮチャンネルＭＯＳトランジスタ、ＰチャンネルＭＯＳトランジスタやダイオード、センサなどで構成されていてもよい。なお、本実施形態では、半導体基板３の厚さ方向を上下方向とし、半導体素子５０が形成されている側を上方側とし、他方側を下方側とする。また、本実施形態では、半導体基板３及びその上に形成される半導体素子５０や第１絶縁膜２０、第２絶縁膜３０等を含めて、半導体チップ５８と呼ぶ。

そして、半導体基板３上には、例えば、酸化シリコン等から構成される層間絶縁膜５が形成されている。また、この層間絶縁膜５には、半導体素子５０の近傍に、ビアホール７ａ、７ｂ、７ｃが形成されている。なお、層間絶縁膜５の表面には、ナトリウムなどの不純物のゲッタリングのためにリンが堆積されていてもよい。

層間絶縁膜５上には、例えば、アルミなどから構成される電極パッド層１０が形成されている。この電極パッド層１０は、ビアホール７ｃ内にも埋め込まれており、半導体素子５０のエミッタ側（Ｎ領域５６）と電気的に導通するように接続されている。電極パッド層１０を平面視したときの当該電極パッド層１０の形状は特に限定されず、例えば、図２に示すように、略正方形状となっていてもよく、図１０（後述）に示すように、略円形状となっていてもよい。また、電極パッド層１０の大きさ（平面視したときの面積）は、バンプ１４よりも大きく形成されている。

また、層間絶縁膜５上には、アルミなどから構成される配線層９ａ、９ｂが形成されている。そして、これら配線層９ａ、９ｂは、ビアホール７ａ、７ｂにも埋め込まれている。配線層９ａは、半導体素子５０のコレクタ側（Ｎ層５２）と電気的に導通するように接続されている。また、配線層９ｂは、半導体素子５０のベース側（Ｐウェル領域５４）と電気的に導通するように接続されている。なお、配線層やビアホールの数は、これにとくに限定されない。

そして、半導体基板３の上面部３ａと電極パッド層１０を覆う構成で、酸化シリコンを主体として構成される第１絶縁膜２０が形成されている。例えば、第１絶縁膜２０は、ＴＥＯＳ（テトラエトキシシラン）を原料ガスとして用い、ＣＶＤ（Chemical Vapor Deposition）法などによって形成することができる。また、第１絶縁膜２０は、ＳｉＯ_２ターゲットなどを用い、スパッタリング法などによって形成されていてもよい。

なお、第１絶縁膜２０は、図１に示すように、電極パッド層１０の一端部１０ａ側を覆わないように形成されていてもよく、図３に示すように、電極パッド層１０全体を覆うように（すなわち、電極パッド層１０の一端部１０ａと他端部１０ｂを覆うように）、形成されていてもよい。

この第１絶縁膜２０上には、当該第１絶縁膜２０を覆うように、窒化シリコンを主体として構成される第２絶縁膜３０が形成されている。例えば、第２絶縁膜３０は、ＣＶＤ法やスパッタリング法などを用いて形成されている。

そして、電極パッド層１０の上方において、第１開口部４０が、第１絶縁膜２０及び第２絶縁膜３０を開口して形成されている。すなわち、第１開口部４０が、第２絶縁膜３０から電極パッド層１０まで連続して貫通形成されている。この第１開口部４０は、電極パッド層１０の略中央部分に配置されるように形成されている。また、第１開口部４０を平面視したときの形状は略円形状となっている。第１開口部４０の径の大きさは、特に限定されないが、半田６０（後述）の径よりも小さくなるように形成されている。

さらに、この第１開口部４０の底面及び側面を含めた内壁面には、チタン合金などにより構成されるバリアメタル膜１２が形成されている。このバリアメタル膜１２は、例えば、スパッタリング法などによって形成されている。そして、このバリアメタル膜１２の外縁部１２ａは第２絶縁膜３０上に配置されている。

第１開口部４０内には、バリアメタル膜１２よりも内側に、銅などから構成されるバンプ１４が設けられている。バンプ１４は、例えば、スパッタリング法などによって形成されている。このバンプ１４は、第１開口部４０及びバリアメタル膜１２を介して、電極パッド層１０と電気的に導通するように接続されている。そして、このバンプ１４の外縁部１４ａは、バリアメタル膜１２を介して、このバリアメタル膜１２と同様に、第２絶縁膜３０上に配置されている。すなわち、このバンプ１４は、図１等に示すように、逆凸形状に構成されている。

このバンプ１４の上には、半田６０が設けられている。そして、この半田６０をリフロー処理して溶融させることで、半導体チップ５８とセラミック基板７０とが接合されるようになっている。また、図１、図２等に示すように、第１開口部４０の中心位置Ｃ１を中心としてバンプ１４と半田６０が配置されている。なお、図２及び図８〜図１０（後述）では、半田６０を省略して示している。

第２絶縁膜３０には、さらに、当該第２絶縁膜３０の厚さ方向に貫通するように第２開口部４２が設けられている。この第２開口部４２は、第１開口部４０とは別の開口部として形成されており、平面視したときに（厚さ方向から見たとき）、バンプ１４の周囲を取り囲む構成で環状に設けられている。

第２開口部４２は、具体的に、図２に示すように、環状溝から構成されている。具体的に、第１開口部４０の中心位置Ｃ１を中心として中央部にバンプ１４と半田６０が配置されており、第２開口部４２は、その外側（バンプ１４の外縁より外側、且つ、半田６０の外縁より外側）に配置されており、周方向に所定幅で円形状に連続して設けられている。また、第２開口部４２の幅Ｗ１は、第２絶縁膜３０の内側の領域３０ａの幅Ｗ２よりも狭くなるように構成されている。

第２絶縁膜３０は、この第２開口部４２によって、２つの領域（バンプ１４を取り囲む内側領域３０ａと、第２開口部４２の外側に配置される外側領域３０ｂ）に分離されている。そして、当該半導体装置１を平面視したときに、第２開口部４２を介して第１絶縁膜２０が露出するようになっている。また、第２絶縁膜３０の内側領域３０ａは、全領域が第１絶縁膜２０上に配置されている。

また、第２開口部４２は、外周縁部４２ａがバンプ１４から離れた位置に配置されている。そして、第２開口部４２は、電極パッド層１０の上方であって、該電極パッド層１０と重なる領域に形成されている。すなわち、第２開口部４２の外周縁部４２ａは、電極パッド層１０の各端部（一端部１０ａ及び他端部１０ｂ）よりも内側に配置されている。

そして、半導体チップ５８は、図４に示すように、バンプ１４を介して、セラミック基板７０に接合されている。セラミック基板７０は、例えば平面視したときに、略直方形状もしくは略正方形状に形成されており、半導体チップ５８よりも大きく構成されている。

具体的に、半導体チップ５８は、図４、５に示すように、バンプ１４側を下向きにした状態（裏返した状態）で、半田６０をリフロー処理して溶融させて、セラミック基板７０に接合されている。なお、通常、このようにリフロー処理を行うと、半導体基板３よりも熱膨張係数の大きなセラミック基板７０が収縮することで、バンプに応力が加わるが、本実施形態では、上記構成を採用することで、クラックの伸展を防止することができる。

以上説明したように、本第１実施形態に係る半導体装置１によれば、半導体基板３の一方の主面側に半導体素子５０が形成されている。この半導体素子５０の上方側には電極パッド層１０が設けられており、この電極パッド層１０は半導体素子５０と電気的に接続されている。また、酸化シリコンを主体として構成される第１絶縁膜２０が、半導体基板３の所定の上面部と電極パッド層１０を覆う構成で配置されている。さらに、窒化シリコンを主体として構成される第２絶縁膜３０が、第１絶縁膜２０を覆う構成で配置されている。そして、電極パッド層１０の上方において、第１絶縁膜２０及び第２絶縁膜３０を開口して形成される第１開口部４０と、少なくとも一部が第１絶縁膜２０及び第２絶縁膜３０の上方に配置され第１開口部４０を介して電極パッド層１０と電気的に接続されるバンプ１４と、第１開口部４０とは別の開口部として形成され、第２絶縁膜３０において該第２絶縁膜３０の厚さ方向に貫通すると共にバンプ１４の周囲を取り囲む構成で環状に設けられ外周縁部４２ａがバンプ１４から離れた位置に配置される第２開口部４２とを備えている。

このように、第１絶縁膜２０が、比較的硬く脆い酸化シリコンを主体として構成されており、また、第２絶縁膜３０が第１絶縁膜２０よりも比較的緻密な窒化シリコンを主体として構成されている。これにより、第２開口部４２においてバンプ１４から応力が加わった際に、第１絶縁膜２０に応力が伝搬されると、環状の第２開口部４２は電極パッド層１０まで貫通する構成ではないため、バンプ１４が第１絶縁層２０により支持され電極パッド層１０上で位置ずれし難くなる。また、比較的易損性のある第１絶縁膜２０自身がバンプ端で割れることで、そこが緩衝材となり、応力を効率よく吸収することができる。そのため、第２開口部４２外側の第２絶縁膜３０への応力伝達を抑制できクラックの伸展を防止することができる。また、電極パッド層１０は、第１絶縁膜２０で覆われているため、この電極パッド層１０の腐食を抑えることができる。

［第１実施形態の第１変形例］
次に、本発明の第１実施形態における第１変形例について、図６を参照して説明する。第１変形例では、上述の第１実施形態における半導体装置１において、さらに保護膜を設けている点が主に異なる。したがって、第１実施形態の構成と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。

本第１変形例の半導体装置１０１では、図６に示すように、第２絶縁膜３０を覆うように、ポリイミドなどから構成される保護膜４４が設けられている。この保護膜４４は、バンプ１４の周囲において、隙間が設けられている。すなわち、バンプ１４から離れた外側の領域に設けられている。また、保護膜４４は、少なくとも第２開口部４２と第２絶縁膜３０の外側領域３０ｂを覆うように設けられている。また、保護膜４４は、第２開口部４２内を埋めるように設けられている。さらに、保護膜４４は、第２絶縁膜３０の内側領域３０ａの外周を覆うように設けられている。このように、保護膜４４をさらに設けることで、電極パッド層１０などの腐食をより抑制することができる。

［第１実施形態の第２変形例］
次に、本発明の第１実施形態における第１変形例について、図７、図８を参照して説明する。第２変形例では、上述の第１実施形態における半導体装置１において、第２開口部の形状が主に異なる。したがって、第１実施形態の構成と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。

上記第１実施形態では、第２開口部４２は、第１開口部４０とは別の開口部として形成されていたが、本第２変形例の半導体装置２０１では、第２開口部２４２は、第１開口部４０の一部として形成されている。すなわち、図７、図８に示すように、バンプ１４と第１絶縁膜２０との間に第２絶縁膜３０が設けられておらず、バンプ１４の外縁部１４ａは、バリアメタル膜１２を介して、第１絶縁膜２０上に配置されている。そして、第２開口部２４２は、平面視したときに、バンプ１４及びバリアメタル膜１２を除いた状態で、略円形状となっている。また、図７に示すように、厚さ方向に沿って切断した断面において、第１開口部４０と第２開口部２４２は、連続的に形成されており、逆凸形状に構成されている。このような構成においても、上記第１実施形態と同様の効果を奏することができる。

［第１実施形態の第３変形例］
次に、本発明の第１実施形態における第３変形例について、図９及び図１０を用いて説明する。本第３変形例では、上述の第１実施形態における半導体装置１において、第２開口部の形状が主に異なる。したがって、第１実施形態の構成と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。

上記第１実施形態では、第２開口部４２は、環状溝から構成されており、第２絶縁膜３０は、この第２開口部４２によって、２つの領域に分離されていたが、本第３変形例の半導体装置３０１では、図９、図１０に示すように、第２開口部３４２は、半導体素子５０の中央部寄りの位置を残して（すなわち、中央部側とは反対側の位置に）、環状のスリット形状に形成されている。図９において、説明の便宜上、半導体素子５０を一点鎖線で示している。

バンプ１４は、半導体素子５０の中央部の周囲を環状に囲んで複数配置されている。なお、図９の例では、バンプ１４は、半導体基板３の四隅に４つ配置された構成を示している。このように、バンプ１４を半導体基板３の四隅（外縁部寄り）に配置することで、デットスペースとなりやすい領域を効率的に利用することができる。なお、バンプ１４は、半導体基板３の四隅に配置する構成に限定されない。例えば、バンプ１４同士の距離が短くなるように、各バンプ１４を配置するようにすれば、バンプ１４間で発生する応力をより小さく抑えることができる。

そして、図９に示すように、半導体素子５０は、バンプ１４よりも半導体基板３の中央部寄りに形成されている。ここで、半導体基板３の中央部とは、図９に示すように、略正方形状に構成される半導体チップ５８の任意の一辺に沿った第１の方向を前後方向γとし、この前後方向γと直交する第２の方向を左右方向δとしたとき、これら前後方向γ及び左右方向δの中心Ｐ１のことをいう。また、図９中、二点鎖線は、セラミック基板７０を示している。すなわち、半導体素子５０は、図１０に示すように、半導体基板３の中央部寄りの位置に形成されており、また、バンプ１４は、半導体基板３の外縁部３ｂ寄りの位置に形成されている。なお、図１０では、電極パッド層１０の形状を略円形状で表しているが、電極パッド層１０の形状は、図９のように略正方形状となっていてもよく、特に限定されない。なお、本実施形態では、半導体素子５０の中央部の位置は、半導体基板３の中央部の位置と一致するように配置されている（即ち、半導体素子５０の中心もＰ１となる。）。

そして、第２絶縁膜３０は、この半導体基板３の中央部寄りの位置で分離されておらず、バンプ１４を取り囲む領域と、第２開口部４２の外側の領域が連続して設けられている（図９、図１０中、βで示す部位が繋がっている）。すなわち、図９に示すように、半導体チップ５８の四隅に配置される各バンプ１４の中心位置をそれぞれ、Ｐ２、Ｐ３、Ｐ４、Ｐ５としたとき、Ｐ２と半導体チップ５８の中心Ｐ１を結ぶ仮想線をＬ２とし、また、Ｐ３と半導体チップ５８の中心Ｐ１を結ぶ仮想線をＬ３とし、Ｐ４と半導体チップ５８の中心Ｐ１を結ぶ仮想線をＬ４とし、Ｐ５と半導体チップ５８の中心Ｐ１を結ぶ仮想線をＬ５としたときに、少なくともＬ２、Ｌ３、Ｌ４、Ｌ５の位置には、第２開口部４２が設けられておらず、第２絶縁膜３０が配置されている構成となっている。そして、第２開口部４２は、これらＬ２〜Ｌ５の領域を除いて、少なくともバンプ１４の周方向に、少なくとも半周以上に渡って環状に設けられている。

このように第２開口部３４２が形成されているので、第２絶縁膜３０の連続して設けられる部位（半導体基板３の中央部よりの部位）によって、バンプ１４の位置ずれをより効果的に抑制することができる。とくに、セラミック基板７０の収縮などによってバンプ１４が半導体基板３の中心方向へ引っ張られようとするときに、この第２絶縁膜３０がつっかえ棒のような作用を果たし、バンプ１４の位置ずれをより効果的に抑えることができる。

［他の実施形態］
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

上記実施形態では、半導体基板３上に、層間絶縁膜５を設けた構成を例示したが、層間絶縁膜５を設けない構成としてもよい。

１、１０１、２０１、３０１…半導体装置
３…半導体基板
３ａ…上面部
１０…電極パッド層
１４…バンプ
２０…第１絶縁膜
３０…第２絶縁膜
４０…第１開口部
４２、２４２、３４２…第２開口部
４２ａ…外周縁部
５０…半導体素子

Claims (5)

1. 半導体基板（３）と、
   前記半導体基板（３）の一方の主面側に形成された半導体素子（５０）と、
   前記半導体素子（５０）の上方側に設けられ、前記半導体素子（５０）と電気的に接続された電極パッド層（１０）と、
   前記半導体基板（３）の所定の上面部（３ａ）と前記電極パッド層（１０）を覆う構成で配置されると共に、酸化シリコンを主体として構成される第１絶縁膜（２０）と、
   前記第１絶縁膜（２０）を覆う構成で配置され、窒化シリコンを主体として構成される第２絶縁膜（３０）と、
   前記電極パッド層（１０）の上方において、前記第１絶縁膜（２０）及び前記第２絶縁膜（３０）を開口して形成される第１開口部（４０）と、
   少なくとも一部が前記第１絶縁膜（２０）及び前記第２絶縁膜（３０）の上方に配置され、前記第１開口部（４０）を介して前記電極パッド層（１０）と電気的に接続されるバンプ（１４）と、
   前記第１開口部（４０）の一部として又は前記第１開口部（４０）とは別の開口部として形成され、前記第２絶縁膜（３０）において該第２絶縁膜（３０）の厚さ方向に貫通すると共に前記バンプ（１４）の周囲を取り囲む構成で環状に設けられ外周縁部（４２ａ）が前記バンプ（１４）から離れた位置に配置される第２開口部（４２、２４２、３４２）と、
   を備え、
   前記第２開口部（４２、２４２、３４２）は、前記電極パッド層（１０）の上方であって、該電極パッド層（１０）と重なる領域に形成されていることを特徴とする半導体装置（１、１０１、２０１、３０１）。
2. 前記第２絶縁膜（３０）を覆うと共に、前記第２開口部（４２、２４２、３４２）を埋めるように配置される保護膜（４４）を備えることを特徴とする請求項１に記載の半導体装置（１、１０１、２０１、３０１）。
3. 第２開口部（３４２）は、前記バンプ（１４）よりも前記半導体素子（５０）の中央部寄りの位置を残して、当該バンプ（１４）を取り囲む環状のスリット形状に形成されていることを特徴とする請求項１または請求項２に記載の半導体装置（３０１）。
4. 前記バンプ（１４）は、前記半導体基板（３）の外縁部（３ｂ）寄りの位置に形成されていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置（１、１０１、２０１、３０１）。
5. 前記半導体素子（５０）は、少なくとも一部が前記バンプ（１４）よりも前記半導体基板（３）の中央部寄りに形成されていることを特徴とする請求項１から請求項４のいずれか一項に記載の半導体装置（１、１０１、２０１、３０１）。

Images