JP2017054928A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017054928A JP2017054928A JP2015177861A JP2015177861A JP2017054928A JP 2017054928 A JP2017054928 A JP 2017054928A JP 2015177861 A JP2015177861 A JP 2015177861A JP 2015177861 A JP2015177861 A JP 2015177861A JP 2017054928 A JP2017054928 A JP 2017054928A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- contact hole
- range
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】共存する二種類のコンタクトホールに起因する電流集中を抑制する。【解決手段】エミッタ領域50は、トレンチと直交するストライプ状であって、基板上面の第1範囲では第1間隔P1で形成され、第2範囲では第1間隔よりも広い第2間隔で形成されている。第1コンタクトホールは、第1幅でトレンチと平行に伸びる開口形状を有し、第1範囲上でボディ領域48とエミッタ領域とを交互に露出する。第2コンタクトホール24は、第1幅よりも広い第2幅の開口形状を有し、第2範囲上でピラー領域を露出する。上面電極12は、第1コンタクトホール内に位置するコンタクトプラグと、第2コンタクトホール24内でピラー領域とショットキー接触する電極層とを有する。平面視したときに、第1範囲と第2範囲との境界に位置するエミッタ領域から、第2範囲へ突出する第1コンタクトホールの突出長さLは、第1間隔の1/2以上である。【選択図】図10
Description
本明細書が開示する技術は、半導体装置に関する。
特許文献1に、半導体装置が記載されている。この半導体装置は、IGBTが形成された半導体基板と、半導体基板の上面(以下、基板上面という)側に位置する上面電極と、半導体基板の下面(以下、基板下面という)側に位置する下面電極とを備える。基板上面には、複数のトレンチがストライプ状に形成されており、各々のトレンチ内には、ゲート絶縁膜を介して半導体基板に対向するゲート電極が設けられている。基板上面と上面電極との間には、ゲート電極を覆うように層間絶縁膜が設けられている。層間絶縁膜には複数のコンタクトホールが設けられており、上面電極はコンタクトホールを通じて基板上面と電気的に接続されている。
上記した構造の半導体装置では、層間絶縁膜に形成されたコンタクトホールの位置に合わせて、上面電極の上面に凹凸が生じ得る。上面電極の上面に凹凸が生じていると、半導体装置の動作時に生じる熱応力が不均一となり、例えば上面電極にクラックが生じるといった問題が想定される。そのことから、特許文献1に記載された半導体装置では、コンタクトホールをコンタクトプラグで埋めることによって、コンタクトホールに起因する凹凸の軽減を図っている。コンタクトプラグに用いられる材料としては、タングステンが知られている。タングステンは、CVD(化学蒸着)による成膜が可能であることから、幅の狭いコンタクトホールを密に充填することができる。従って、微細化が進む半導体装置において好適に採用されている。
特許文献2には、逆導通IGBTにショットキーバリアダイオードが組み込まれた半導体装置が記載されている。この半導体装置では、半導体基板に、IGBT構造が構成されたIGBT領域と、ダイオード構造が設けられたダイオード領域とが形成されている。IGBT領域とダイオード領域の少なくとも一方には、基板上面からバリア領域まで伸びるn型のピラー領域が形成されている。基板上面に露出するピラー領域には、上面電極がショットキー接触している。このような構成によると、バリア領域がピラー領域を介して上面電極に電気的に接続され、バリア領域の電位が上面電極の電位の近くに維持される。これにより、ボディ領域とバリア領域との間、又はアノード領域とバリア領域との間で構成される寄生ダイオード(pn接合)の順方向に加わる電圧が低く抑えられる。これにより、ボディ領域又はアノード領域からバリア領域を介してドリフト領域に注入される正孔量が低下し、ダイオード構造の逆回復特性が改善する。
上述した技術を組み合わせた場合、次の課題が生じる。即ち、IGBT領域にショットキーバリアダイオードを組み合わせた場合、上面電極は、エミッタ領域及びボディ領域には低抵抗で接触する一方で、バリア領域にはショットキー接触する必要がある。低抵抗で接触する部分については、層間絶縁膜に幅の狭いコンタクトホールを形成し、そのなかにタングステンを利用したコンタクトプラグを設けることができる。その一方で、ショットキー接触する部分については、使用し得る金属の種類が制限されることになり、例えばアルミニウム系金属を用いる必要がある。このような金属は、タングステンと異なり、CVD(化学蒸着)による成膜が困難であり、幅の狭いコンタクトホール内への充填が難しい。従って、ショットキー接触する部分については、例えばアルミニウム系金属をスパッタリングによって成膜することになるが、そのためには、層間絶縁膜に幅の広いコンタクトホールを形成する必要が生じる。その結果、層間絶縁膜には、開口形状が異なる二種類のコンタクトホールが共存する。
開口形状が異なる二種類のコンタクトホールが共存すると、その境界部分では、コンタクト開口率が有意に変化し得る。ここでいうコンタクト開口率とは、基板上面の単位面積あたりに存在するコンタクトホールの開口面積を意味する。特に、二種類のコンタクトホールが互いに離れて形成されていれば、その境界部分にはコンタクトホールが存在しないことになる。この場合、境界部分におけるコンタクト開口率は、他の部分におけるコンタクト開口率よりも小さくなる。その結果、特に幅の狭いコンタクトホールの端部では、電流が集中することがあり、例えば局所的な過熱といった問題が生じ得る。
上記の問題に対して、二種類のコンタクトホールを連続的に(即ち、一体に)形成することも考えられる。これによれば、境界部分においてコンタクトホールの密度が低下することがない。しかしながら、連続する二種類のコンタクトホール(即ち、実質的に一つのコンタクトホール)に、異なる電極材料を正確に充填し分けることは難しい。具体的には、先ず幅の狭いコンタクトホールの部分にタングステンを充填し、エッチングによって余分なタングステンを除去した後に、アルミニウム系金属等の電極層を残りの部分(即ち、幅の広いコンタクトホールの部分)に充填することが考えられる。このとき、上記したエッチングの工程では、二種類のコンタクトホールが接続する部分(即ち、幅の狭いコンタクトホールの端部)において、タングステンが過剰に除去されることが想定される。この場合、その後にアルミニウム系金属等の電極層の充填を行っても、幅の狭いコンタクトホールの端部まで充填することは難しく、そこに空洞等が生じることが考えられる。
本明細書は、IGBT領域にショットキーバリアダイオードを組み合わせた半導体装置において、共存する二種類のコンタクトホールに起因する電流集中を抑制し得る技術を提供する。
本明細書が開示する半導体装置は、半導体基板とゲート電極と層間絶縁膜と上面電極と下面電極とを備える。半導体基板は基板上面と基板下面とを有し、基板上面には複数のトレンチがストライプ状に形成されている。ゲート電極は、トレンチ内に位置するとともに、ゲート絶縁膜を介して半導体基板に対向している。層間絶縁膜は、基板上面においてゲート電極を覆うとともに、第1コンタクトホール及び第2コンタクトホールを含む複数のコンタクトホールを有する。上面電極は、基板上面側に位置しており、第1コンタクトホール及び第2コンタクトホールを通じて基板上面と電気的に接続されている。下面電極は、基板下面側に位置しており、基板下面と電気的に接続されている。
半導体基板には、IGBT構造が設けられたIGBT領域と、ダイオード構造が設けられたダイオード領域とが形成されている。IGBT領域は、コレクタ領域とドリフト領域とバリア領域とボディ領域とエミッタ領域とピラー領域とを有する。コレクタ領域は、p型の領域であって、基板下面に露出している。ドリフト領域は、n型の領域であって、コレクタ領域の上方に位置する。バリア領域は、ドリフト領域よりも不純物濃度が高いn型の領域であって、ドリフト領域の上方に位置する。ボディ領域は、p型の領域であって、バリア領域の上方に位置するとともに基板上面に露出している。エミッタ領域は、バリア領域よりも不純物濃度が高いn型の領域であって、基板上面に露出するとともに、ボディ領域によってバリア領域から隔てられている。そして、ピラー領域は、エミッタ領域よりも不純物濃度が低いn型の領域であって、基板上面からバリア領域まで伸びている。
基板上面に形成されたトレンチは、ドリフト領域に達する深さを有している。そして、トレンチ内のゲート電極は、ゲート絶縁膜を介して、エミッタ領域、ボディ領域、バリア領域及びドリフト領域に対向している。即ち、エミッタ領域、ボディ領域、バリア領域及びドリフト領域はトレンチの内面に露出している。エミッタ領域は、トレンチと直交する方向に伸びるストライプ状に形成されている。基板上面の第1範囲では、隣接する二つのエミッタ領域が第1間隔で離れており、基板上面の第2範囲では、隣接する二つのエミッタ領域が第1間隔よりも広い第2間隔で離れている。そして、ピラー領域は、第2範囲においてエミッタ領域から離れた位置に露出している。
第1コンタクトホールは、第1幅でトレンチと平行に伸びる開口形状を有し、基板上面の第1範囲上においてボディ領域とエミッタ領域とを交互に露出しており、かつ、その端部は基板上面の第2範囲上まで伸びている。第2コンタクトホールは、第1幅よりも広い第2幅の開口形状を有し、基板上面の第2範囲上においてピラー領域を露出しており、かつ、第1コンタクトホールから離間している。ここでいう幅とは、長さ(長手方向の寸法)の対義語であって、いわゆる短手方向の寸法を意味する。上面電極は、コンタクトプラブと電極層とを有する。コンタクトプラブは、第1コンタクトホール内に位置するとともに、少なくとも一部がタングステンで形成されている。電極層は、コンタクトプラグを覆うとともに、第2コンタクトホール内でピラー領域とショットキー接触している。
そして、平面視したときに、基板上面の第1範囲と第2範囲との境界に位置するエミッタ領域から、第2範囲へ突出する第1コンタクトホールの突出長さは、前述した第1範囲におけるエミッタ領域の第1間隔の1/2以上である。
上記した構造によると、下面電極に上面電極よりも高い電位が印加され、ゲート電極に閾値以上の電位が印加されると、トレンチに露出するボディ領域にチャネルが形成される。それにより、半導体基板のIGBT構造がターンオンする。このとき、上面電極からは、エミッタ領域、ボディ領域のチャネル、バリア領域、ドリフト領域及びコレクタ領域を経由して、下面電極へ電子が流れる。一方、下面電極からは、コレクタ領域、ドリフト領域、バリア領域及びボディ領域を経由して、上面電極に正孔が流れる。即ち、IGBT構造がターンオンすると、下面電極から上面電極に向けて電流が流れる。
IGBT構造がターンオンしたときに、下面電極から上面電極に向かう正孔は、p型のボディ領域内に形成されたn型のエミッタ領域を迂回するように流れる。エミッタ領域を迂回した正孔は、当該エミッタ領域に隣接するボディ領域を流れ、第1コンタクトホールから上面電極に流れ込む。即ち、第1コンタクトホールには、交互に露出するボディ領域とエミッタ領域とのうち、ボディ領域のみから正孔が流れ込む。従って、エミッタ領域50の近傍では、第1コンタクトホールに露出するエミッタ領域の面積に対して、同じく第1コンタクトホールに露出するボディ領域の面積が大きいほど、流れる正孔の密度(即ち、電流密度)は緩和される。以下、第1コンタクトホールにおけるエミッタ領域の露出面積に対するボディ領域の露出面積を、第1コンタクトホールのボディ露出率ともいう。この点に関して、基板上面の第1範囲では、エミッタ領域が等間隔(第1間隔)で形成されており、かつ、第1コンタクトホールがエミッタ領域に交差する方向で一連に伸びている。従って、基板上面の第1範囲では、第1コンタクトホールのボディ露出率が一定となっており、流れる正孔の密度も概して一様となる。
それに対して、基板上面の第1範囲と第2範囲との境界に位置するエミッタ領域(以下、境界エミッタ領域ということがある)の近傍では、第2範囲側で第1コンタクトホールが途絶えている。従って、境界エミッタ領域の近傍では、第1コンタクトホールのボディ露出率が第1範囲に対して相違し得る。例えば、平面視したときに、境界エミッタ領域から第2範囲へ突出する第1コンタクトホールの突出長さ(以下、単に第1コンタクトホールの突出長さということがある)が、第1範囲におけるエミッタ領域の間隔(即ち、第1間隔)の1/2に等しいとする。この場合、境界エミッタ領域の近傍においても、第1コンタクトホールのボディ露出率は、第1範囲における当該露出率と等しくなる。それに対して、第1コンタクトホールの突出長さがそれよりも短ければ、境界エミッタ領域の近傍において第1コンタクトホールのボディ露出率が局所的に低下することになり、流れる正孔の密度も局所的に上昇する。即ち、電流の集中が生じる。この点に関して、本明細書が開示する半導体装置では、第1コンタクトホールの突出長さが、第1範囲におけるエミッタ領域の間隔(即ち、第1間隔)の1/2以上となっているので、電流の集中を避けることができる。
図面を参照して、実施例の半導体装置1を説明する。本実施例の半導体装置1は、逆導通IGBT(Reverse Conducting Insulated Gate Bipolar Transistor)にショットキーバリアダイオードが組み込まれた構造を有する。図1に示すように、半導体装置1は、概して素子部4と終端部6とに区分される半導体基板30を備える。素子部4は、電流が厚み方向に流れる部分であり、半導体基板30の中央部分に位置している。素子部4には、IGBT構造が設けられたIGBT領域10と、ダイオード構造が設けられたダイオード領域8とが形成されている。終端部6は、半導体基板30の周縁部分の電界を緩和する部分であり、半導体基板30の周縁に沿って素子部4を取り囲んでいる。終端部6上には、ゲートパッド2等が設けられている。
図2〜図7はIGBT領域10の構造を説明する図であり、図8はダイオード領域8の構造を説明する図である。図2〜図8に示すように、半導体装置1は、上面電極12、層間絶縁膜20、半導体基板30及び下面電極60を備える。半導体基板30は、基板上面30a及び基板下面30bを有する。基板上面30aには、複数のトレンチ32がストライプ状に形成されている。複数のトレンチ32は、互いに平行で、かつ、一定の間隔で設けられている。一例ではあるが、半導体基板30はシリコン単結晶基板であり、その厚みは80〜165μmとすることができる。複数のトレンチ32は、ダイオード領域8とIGBT領域10との両者に亘って等間隔で形成されている。
各々のトレンチ32には、ゲート絶縁膜34及びゲート電極36が設けられている。ゲート電極36は、トレンチ32内に位置しており、ゲート絶縁膜34を介して半導体基板30に対向している。即ち、ゲート電極36は、ゲート絶縁膜34によって半導体基板30から電気的に絶縁されている。一例ではあるが、ゲート電極36はポリシリコンを用いて構成されている。また、トレンチ32の深さは3〜7μmとし、トレンチ32のピッチ(隣接する二つのトレンチ32の中心間距離)は4〜8μmとすることができる。
層間絶縁膜20は、基板上面30aにおいてゲート電極36を覆っており、ゲート電極36と上面電極12との間を電気的に絶縁している。図2〜7に示すように、IGBT領域10において、層間絶縁膜20は、複数の第1コンタクトホール22及び複数の第2コンタクトホール24を有する。第1コンタクトホール22及び第2コンタクトホール24は、トレンチ32と平行な方向において互いに離れている。一方、図8に示すように、層間絶縁膜20は、ダイオード領域8において、複数の第3コンタクトホール26を有する。一例ではあるが、層間絶縁膜20は、酸化シリコンによって構成することができる。そして、各々のコンタクトホール22、24、26は、エッチングによって形成することができる。
図3、4に示すように、第1コンタクトホール22と第2コンタクトホール24は、互いに異なる開口形状を有している。第1コンタクトホール22は、概してスロット形状であり、第1幅W1でトレンチ32と平行に伸びる開口形状を有する。第2コンタクトホール24は、概して矩形形状であり、第1幅W1よりも広い第2幅W2の開口形状を有する。層間絶縁膜20には、トレンチ32と平行な方向に沿って、第1コンタクトホール22と第2コンタクトホール24とが交互に設けられている。また、トレンチ32と直交する方向において、隣接する二つのトレンチ32の間隙には、複数の第1コンタクトホール22が並んで形成されている。
上面電極12は、基板上面30a側に位置している。図2〜7に示すように、IGBT領域10では、上面電極12が、第1コンタクトホール22及び第2コンタクトホール24を通じて、基板上面30aと電気的に接続されている。一方、図8に示すように、ダイオード領域8では、上面電極12が、第3コンタクトホール26を通じて、基板上面30aと電気的に接続されている。上面電極12は、コンタクトプラグ14と第1電極層16と第2電極層18とを有する。コンタクトプラグ14は、第1コンタクトホール22内に位置しており、基板上面30aに接触している。コンタクトプラグ14は、その少なくとも一部がタングステンで構成されている。一例ではあるが、本実施例におけるコンタクトプラグ14は、主にタングステンを用いて構成されているとともに、層間絶縁膜20及び基板上面30aに接触する表層部には、バリアメタル層(チタンと窒化チタンの積層構造)が形成されている。
第1電極層16は、IGBT領域10及びダイオード領域8を含む素子部4のほぼ全域に亘って形成されている。第1電極層16は、第1コンタクトホール22の位置でコンタクトプラグ14を覆うとともに(図5、図6参照)、第2コンタクトホール24及び第3コンタクトホール26の位置では基板上面30aに接触している(図7、図8参照)。第1電極層16は、アルミニウム又はアルミニウムシリコンといったアルミニウム系金属を用いて構成されている。第2電極層18は、第1電極層16上に積層されている。一例であるが、本実施例における第2電極層18は、ニッケルを用いて構成されている。図示省略するが、上面電極12の上面には、第2コンタクトホール24の位置に合わせて、僅かに窪んでいる。一方、第1コンタクトホール22の位置では、第1コンタクトホール22内にコンタクトプラグ14が存在することによって、そのような窪みが抑制されている。
下面電極60は、基板下面30b側に位置しており、基板下面30bと電気的に接続されている。下面電極60は、基板下面30bのほぼ全域に亘って形成されている。一例ではあるが、下面電極60は、アルミニウム系金属、チタン、ニッケル、金の積層電極とすることができる。
図5、図6、図7に示すように、IGBT領域10において、半導体基板30は、コレクタ領域42、ドリフト領域44、バリア領域46、ボディ領域48、エミッタ領域50及びピラー領域52を有する。コレクタ領域42は、p型の領域であって、基板下面30bに露出している。ドリフト領域44は、n型の領域であって、コレクタ領域42の上方に位置する。バリア領域46は、ドリフト領域44よりも不純物濃度が高いn型の領域であって、ドリフト領域44の上方に位置する。ボディ領域48は、p型の領域であって、バリア領域46の上方に位置するとともに基板上面30aに露出している。なお、ボディ領域48の不純物濃度は、基板上面30aに露出する表層部で特に高められている。エミッタ領域50は、バリア領域46よりも不純物濃度が高いn型の領域であって、基板上面30aに露出するとともに、ボディ領域48によってバリア領域46から隔てられている。そして、ピラー領域52は、エミッタ領域50よりも不純物濃度が低いn型の領域であって、基板上面30aからバリア領域46まで伸びている(図7参照)。
基板上面30aに形成されたトレンチ32は、ドリフト領域44に達する深さを有している。そして、トレンチ32内のゲート電極36は、ゲート絶縁膜34を介して、エミッタ領域50、ボディ領域48、バリア領域46及びドリフト領域44に対向している。即ち、エミッタ領域50、ボディ領域48、バリア領域46及びドリフト領域44は、トレンチ32の内面に露出している。図3、図4に示すように、エミッタ領域50は、隣接する二つのトレンチ32の間で、トレンチ32と直交する方向に伸びるストライプ状に形成されている。即ち、隣接する二つのトレンチ32の間の基板上面30aには、トレンチ32に平行な方向に沿って、ボディ領域48とエミッタ領域50とが交互に露出している。ここで、図4に示すように、基板上面30aの第1範囲X1では、隣接する二つのエミッタ領域50が第1間隔P1で離れている。一方、基板上面30aの第2範囲X2では、隣接する二つのエミッタ領域50が、第1間隔P1よりも広い第2間隔P2で離れている。そして、ピラー領域52は、第2範囲X2においてエミッタ領域50から離れた位置に露出している。なお、ここでいう第1間隔P1及び第2間隔P2は、隣接する二つのエミッタ領域50の間に存在する間隙の寸法を意味する(即ち、中心間距離ではない)。
図4に示すように、第1コンタクトホール22は、基板上面30aの第1範囲X1上において、ボディ領域48とエミッタ領域50とを交互に露出する。従って、第1コンタクトホール22内では、上面電極12のコンタクトプラグ14が、ボディ領域48とエミッタ領域50との両者に接触している。第1コンタクトホール22の端部22aは、基板上面30aの第2範囲X2上まで伸びている。図示省略するが、第1コンタクトホール22の反対側の端部についても、基板上面30aの第2範囲X2上まで伸びている。
一方、第2コンタクトホール24は、基板上面30aの第2範囲X2上において、ピラー領域52及びその周囲に位置するボディ領域48を露出している。従って、図7に示すように、第2コンタクトホール24内では、上面電極12の第1電極層16が、ピラー領域52及びボディ領域48と接触している。ここで、一例ではあるが、ピラー領域52のn型不純物濃度は、1×1014〜1×1017atoms/cm3の範囲内に調整されている。また、ピラー領域52に接触する第1電極層16は、アルミニウム系金属で構成されており、かつ、十分な厚みで形成されている。これにより、第1電極層16とピラー領域52は、互いにショットキー接触しており、両者の間にショットキーバリアダイオードが構成されている。
図8に示すように、ダイオード領域8において、半導体基板30は、カソード領域54、ドリフト領域44、バリア領域46、ボディ領域48及びピラー領域52を有する。カソード領域54は、n型の領域であって、基板下面30bに露出している。ドリフト領域44は、n型の領域であって、カソード領域54の上方に位置する。バリア領域46は、ドリフト領域44よりも不純物濃度が高いn型の領域であって、ドリフト領域44の上方に位置する。アノード領域56は、p型の領域であって、バリア領域46の上方に位置するとともに基板上面30aに露出している。ダイオード領域8のドリフト領域44、バリア領域46及びアノード領域56は、それぞれ、IGBT領域10のドリフト領域44、バリア領域46及びボディ領域48と共通の層から形成されている。ピラー領域52は、IGBT領域10のものと同様の構成を有しており、n型の領域であって、基板上面30aからバリア領域46まで伸びている。ピラー領域52は、第3コンタクトホール26内で基板上面30aに露出している。第3コンタクトホール26内では、上面電極12の第1電極層16が、ピラー領域52及びアノード領域56と接触している。IGBT領域10と同じく、第1電極層16とピラー領域52は、互いにショットキー接触しており、両者の間にショットキーバリアダイオードが構成されている。
次に、半導体装置1の動作を説明する。下面電極60に上面電極12よりも高い電位が印加され、ゲート電極36に閾値以上の電位が印加されると、IGBT領域10においてトレンチ32に露出するボディ領域48にチャネルが形成される。これにより、IGBT領域10のIGBT構造がターンオンする。このとき、上面電極12からは、エミッタ領域50、ボディ領域48のチャネル、バリア領域46、ドリフト領域44及びコレクタ領域42を経由して、下面電極60へ電子が流れる。一方、下面電極60からは、コレクタ領域42、ドリフト領域44、バリア領域46及びボディ領域48を経由して、上面電極12へ正孔が流れる。即ち、IGBT構造がターンオンすると、下面電極60から上面電極12に向けて電流が流れる。その後、ゲート電極36の電位が閾値未満に低下すると、チャネルが消失して、IGBT構造がターンオフする。
一方、上面電極12よりも下面電極60に高い電位が印加されると、上面電極12から下面電極60に向けて、ダイオード領域8のダイオード構造に電流が流れる。ここで、基板上面30aに露出するピラー領域52には、上面電極12の第1電極層16がショットキー接触している。このような構成によると、下面電極60に対して上面電極12の電位が徐々に上昇していくときに、第1電極層16とピラー領域52との間のショットキーバリアダイオードが先ず導通する。これにより、バリア領域46の電位が上面電極12の電位の近くに一時的に維持され、アノード領域56とバリア領域46との間(及びボディ領域48とバリア領域46との間)のpnダイオードが導通するタイミングが遅れる。従って、ダイオード構造が導通するときに、アノード領域56(及びボディ領域48)からドリフト領域44に注入される正孔量が抑制される。その後、下面電極60に上面電極12よりも高い電位が印加されると、導通していたpnダイオードが逆回復動作を行う。このとき、アノード領域56(及びボディ領域48)からドリフト領域44に注入された正孔量が抑制されているので、ダイオード構造のpnダイオードが逆回復動作するときの逆電流は小さい。
図9、図10に示すように、IGBT構造がターンオンしたときに、下面電極60から上面電極12に向かう正孔は、p型のボディ領域48内に形成されたn型のエミッタ領域50を迂回するように流れる。なお、図8中の矢印F群は、正孔の流れを模式的示している。エミッタ領域50を迂回した正孔は、当該エミッタ領域50に隣接するボディ領域48を通過して、第1コンタクトホール22から上面電極12に流れ込む。即ち、第1コンタクトホール22には、交互に露出するボディ領域48とエミッタ領域50とのうち、ボディ領域48のみから正孔が流れ込む。従って、第1コンタクトホール22に露出するエミッタ領域50の面積に対して、同じく第1コンタクトホール22に露出するボディ領域48の面積が大きいほど、流れる正孔の密度(即ち、電流密度)は緩和される。以下、第1コンタクトホール22におけるエミッタ領域50の露出面積に対するボディ領域48の露出面積を、第1コンタクトホール22のボディ露出率ともいう。この点に関して、基板上面30aの第1範囲X1では、エミッタ領域50が等間隔(第1間隔P1)で形成されており、かつ、第1コンタクトホール22がエミッタ領域50に交差する方向で一連に伸びている(図4参照)。従って、基板上面30aの第1範囲X1では、第1コンタクトホール22のボディ露出率が一定となっており、流れる正孔の密度も概して一様となる。
それに対して、基板上面30aの第1範囲X1と第2範囲X2との境界に位置するエミッタ領域50(以下、境界エミッタ領域50xという)の近傍では、第2範囲X2側で第1コンタクトホール22が途絶えている。従って、境界エミッタ領域50xの近傍では、第1コンタクトホール22のボディ露出率が第1範囲X1に対して相違し得る。例えば、図9の平面視に示すように、境界エミッタ領域50xから第2範囲X2へ突出する第1コンタクトホール22の突出長さLが、第1範囲X1におけるエミッタ領域50の間隔(即ち、第1間隔P1)の1/2に等しいとする。この場合、境界エミッタ領域50xの近傍においても、第1コンタクトホール22のボディ露出率は、第1範囲X1における当該露出率と等しくなる。それに対して、第1コンタクトホール22の突出長さLがそれよりも短ければ、境界エミッタ領域50xの近傍では、第1コンタクトホール22のボディ露出率が局所的に低下する。この場合、境界エミッタ領域50xの近傍で流れる正孔の密度が局所的に上昇する。即ち、電流の集中が生じる。
上記の点に関して、本実施例の半導体装置1では、第1コンタクトホール22の突出長さLが、第1範囲X1におけるエミッタ領域50の間隔(即ち、第1間隔P1)の1/2以上に設計されている。従って、境界エミッタ領域50xの近傍における電流の集中が回避又は抑制される。
加えて、下面電極60から上面電極12に向かう正孔は、第1コンタクトホール22又は第2コンタクトホール24を通じて、上面電極12に流れ込む。ここで、第1コンタクトホール22及び第2コンタクトホール24は、開口形状が互いに異なる。図9、図10に示すように、開口形状が異なる二種類の第1コンタクトホール22及び第2コンタクトホール24が共存すると、その境界部分Bでは、コンタクト開口率が有意に変化し得る。ここでいうコンタクト開口率とは、基板上面30aの単位面積あたりに存在する第1及び第2コンタクトホール22、24の開口面積を意味する。特に、第1コンタクトホール22と第2コンタクトホール24は互いに離れて形成されているので、その境界部分Bにはコンタクトホールが存在しない。従って、境界部分Bにおけるコンタクト開口率は、他の部分におけるコンタクト開口率よりも小さくなる。その結果、図8に示すように、境界部分Bでは、特に幅の狭い第1コンタクトホール22の端部22aにおいて、電流が集中することがある。
上記の点に関して、本実施例の半導体装置1では、第1コンタクトホール22の端部22aから第2コンタクトホール24までの距離Dが、第1コンタクトホール22の間隔P3以下に設計されている。なお、ここでいう間隔P3は、隣接する二つのトレンチ32の間に位置する複数の第1コンタクトホール22において、隣接する二つの第1コンタクトホール22の間隔(間隙の寸法)を意味する。このような構成によると、第1コンタクトホール22の端部22aに対して、第2コンタクトホール24が比較的に近くに位置し、境界部分Bにおけるコンタクト開口率の低下が抑制される。それにより、前述した第1コンタクトホール22の端部22aにおける電流集中を緩和することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:半導体装置
8:ダイオード領域
10:IGBT領域
12:上面電極
14:コンタクトプラグ
16:第1電極層
18:第2電極層
20:層間絶縁膜
22:第1コンタクトホール
22a:第1コンタクトホールの端部
24:第2コンタクトホール
30:半導体基板
30a:基板上面
30b:基板下面
32:トレンチ
34:ゲート絶縁膜
36:ゲート電極
42:コレクタ領域
44:ドリフト領域
46:バリア領域
48:ボディ領域
50:エミッタ領域
50x:境界エミッタ領域
52:ピラー領域
60:下面電極
P1:第1間隔
P2:第2間隔
W1:第1幅
W2:第2幅
X1:第1範囲
X2:第2範囲
8:ダイオード領域
10:IGBT領域
12:上面電極
14:コンタクトプラグ
16:第1電極層
18:第2電極層
20:層間絶縁膜
22:第1コンタクトホール
22a:第1コンタクトホールの端部
24:第2コンタクトホール
30:半導体基板
30a:基板上面
30b:基板下面
32:トレンチ
34:ゲート絶縁膜
36:ゲート電極
42:コレクタ領域
44:ドリフト領域
46:バリア領域
48:ボディ領域
50:エミッタ領域
50x:境界エミッタ領域
52:ピラー領域
60:下面電極
P1:第1間隔
P2:第2間隔
W1:第1幅
W2:第2幅
X1:第1範囲
X2:第2範囲
Claims (1)
- 基板上面と基板下面とを有し、前記基板上面に複数のトレンチがストライプ状に形成された半導体基板と、
前記トレンチ内に位置するとともに、ゲート絶縁膜を介して前記半導体基板に対向するゲート電極と、
前記基板上面において前記ゲート電極を覆うとともに、第1コンタクトホール及び第2コンタクトホールを含む複数のコンタクトホールを有する層間絶縁膜と、
前記基板上面側に位置しており、前記第1コンタクトホール及び前記第2コンタクトホールを通じて前記基板上面と電気的に接続された上面電極と、
前記基板下面側に位置しており、前記基板下面と電気的に接続された下面電極と、
を備え、
前記半導体基板には、IGBT構造が設けられたIGBT領域と、ダイオード構造が設けられたダイオード領域とが形成されており、
前記IGBT領域には、前記基板下面に露出するp型のコレクタ領域と、前記コレクタ領域の上方に位置するn型のドリフト領域と、前記ドリフト領域の上方に位置するとともに前記ドリフト領域よりも不純物濃度が高いn型のバリア領域と、前記バリア領域の上方に位置するとともに前記基板上面に露出するp型のボディ領域と、前記基板上面に露出するとともに前記ボディ領域によって前記バリア領域から隔てられており、かつ、前記バリア領域よりも不純物濃度が高いn型のエミッタ領域と、前記基板上面から前記バリア領域まで伸びており、かつ、前記エミッタ領域よりも不純物濃度が低いn型のピラー領域とを有し、
前記トレンチは前記ドリフト領域に達する深さを有しており、前記ゲート電極が前記ゲート絶縁膜を介して前記エミッタ領域、前記ボディ領域、前記バリア領域及び前記ドリフト領域に対向しており、
前記エミッタ領域は、前記トレンチと直交する方向に伸びるストライプ状に形成されており、前記基板上面の第1範囲では隣接する二つの前記エミッタ領域が第1間隔で離れており、前記基板上面の第2範囲では隣接する二つの前記エミッタ領域が前記第1間隔よりも広い第2間隔で離れており、前記ピラー領域は前記第2範囲において前記エミッタ領域から離れて露出しており、
前記第1コンタクトホールは、第1幅で前記トレンチと平行に伸びる開口形状を有し、前記基板上面の前記第1範囲上において前記ボディ領域と前記エミッタ領域とを交互に露出しており、かつ、その端部は前記基板上面の前記第2範囲上まで伸びており、
前記第2コンタクトホールは、前記第1幅よりも広い第2幅の開口形状を有し、前記基板上面の前記第2範囲上において前記ピラー領域を露出しており、かつ、前記第1コンタクトホールから離間しており、
前記上面電極は、前記第1コンタクトホール内に位置するとともに少なくとも一部がタングステンで形成されたコンタクトプラグと、前記コンタクトプラグを覆うとともに前記第2コンタクトホール内で前記ピラー領域とショットキー接合された電極層とを有し、
平面視したときに、前記基板上面の前記第1範囲と前記第2範囲との境界に位置する前記エミッタ領域から、前記第2範囲へ突出する前記第1コンタクトホールの突出長さは、前記第1範囲における前記エミッタ領域の前記第1間隔の1/2以上である、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177861A JP2017054928A (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015177861A JP2017054928A (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017054928A true JP2017054928A (ja) | 2017-03-16 |
Family
ID=58317251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015177861A Pending JP2017054928A (ja) | 2015-09-09 | 2015-09-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017054928A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522465B2 (en) | 2017-10-03 | 2019-12-31 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2021158199A (ja) * | 2020-03-26 | 2021-10-07 | 三菱電機株式会社 | 半導体装置 |
US11984501B2 (en) | 2019-05-30 | 2024-05-14 | Rohm Co., Ltd. | Semiconductor device with contact plugs |
-
2015
- 2015-09-09 JP JP2015177861A patent/JP2017054928A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10522465B2 (en) | 2017-10-03 | 2019-12-31 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US11984501B2 (en) | 2019-05-30 | 2024-05-14 | Rohm Co., Ltd. | Semiconductor device with contact plugs |
JP2021158199A (ja) * | 2020-03-26 | 2021-10-07 | 三菱電機株式会社 | 半導体装置 |
JP7359053B2 (ja) | 2020-03-26 | 2023-10-11 | 三菱電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6274154B2 (ja) | 逆導通igbt | |
JP7067021B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP6835241B2 (ja) | 半導体装置 | |
US10770582B2 (en) | Semiconductor device | |
US10600897B2 (en) | Semiconductor device | |
JP7207463B2 (ja) | 半導体装置 | |
US11245013B2 (en) | Silicon carbide semiconductor device having a step film formed between a plating film and a first electrode | |
US11444187B2 (en) | Insulated gate bipolar transistor and diode | |
JP7155641B2 (ja) | 半導体装置 | |
JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP7354897B2 (ja) | 半導体装置 | |
JP2013161918A (ja) | 半導体装置 | |
US20220149190A1 (en) | Semiconductor device and method for manufacture thereof | |
JP6217708B2 (ja) | 半導体装置とその製造方法 | |
US20220013666A1 (en) | Semiconductor device | |
JP2017054928A (ja) | 半導体装置 | |
JP5741069B2 (ja) | 半導体装置 | |
JP7159949B2 (ja) | 半導体装置 | |
JP2016096307A (ja) | 半導体装置 | |
JP2020150137A (ja) | 半導体装置 | |
US9871110B2 (en) | Semiconductor device | |
JP7147510B2 (ja) | スイッチング素子 | |
JP5884772B2 (ja) | 半導体装置 | |
JP7294004B2 (ja) | 半導体装置 | |
JP2018046249A (ja) | 半導体装置 |