JP2014204014A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014204014A JP2014204014A JP2013080080A JP2013080080A JP2014204014A JP 2014204014 A JP2014204014 A JP 2014204014A JP 2013080080 A JP2013080080 A JP 2013080080A JP 2013080080 A JP2013080080 A JP 2013080080A JP 2014204014 A JP2014204014 A JP 2014204014A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- semiconductor device
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】無電解めっきに適したコンタクトホール形状の半導体装置を得る。
【解決手段】コンタクトホール4の側壁部23の形状を、テラス面41を有する多段形状とし、テラス面41は、側壁部23の他の傾斜面(23a、23b)よりも傾斜が緩やかな面とする。また、コンタクトホール4の開口上端部の絶縁膜3を、その上面とコンタクトホール4の側壁部とのなす角が鈍角となるように形成することで、アルミニウムのスパッタリング工程において導電膜5を形成する際に、コンタクトホール4を穴埋めする導電膜5内にボイドが形成されず、その後、無電解めっき膜6を形成した際にボイドを膜内に内包しない構成とできる。
【選択図】図1
【解決手段】コンタクトホール4の側壁部23の形状を、テラス面41を有する多段形状とし、テラス面41は、側壁部23の他の傾斜面(23a、23b)よりも傾斜が緩やかな面とする。また、コンタクトホール4の開口上端部の絶縁膜3を、その上面とコンタクトホール4の側壁部とのなす角が鈍角となるように形成することで、アルミニウムのスパッタリング工程において導電膜5を形成する際に、コンタクトホール4を穴埋めする導電膜5内にボイドが形成されず、その後、無電解めっき膜6を形成した際にボイドを膜内に内包しない構成とできる。
【選択図】図1
Description
この発明は、コンタクトホールを有する構造の半導体装置およびその製造方法に関するものである。
従来の半導体装置の製造方法において、コンタクトホール形成時に用いる多段プロセスでは、横方向のエッチング量が縦方向のエッチング量のそれと同等程度までにしかならないため、コンタクトホールの底の開口幅に対して表面側の開口部を大きく広げることに限界があった(例えば特許文献1)。
従来のように、コンタクトホール底の開口幅に対して表面側の開口幅を大きく広げて形成することができない場合、例えば、垂直な側壁を有するコンタクトホールでは、コンタクトホール内に電極メタル材料をスパッタリングにより埋め込もうとしても、スパッタリングの堆積機構から、入口の角部に多くのスパッタ膜が堆積し、コンタクトホール底部にスパッタ膜があまり堆積しない。そのため、コンタクトホール内部にスパッタ粒子が堆積して穴が埋まるより先に、開口部入口角に膜が堆積して入口が塞がり、スパッタ膜中に空洞が形成されてしまうという課題があった。さらに、このスパッタ膜よりなる導電膜に、デバイスの信頼性を向上させるためにめっき膜が形成される場合、導電膜の空洞に対応して、めっき膜にもボイドが形成されてしまう。このため、デバイスの信頼性が著しく低下してしまうという問題があった。
この発明は、上記のような問題点を解決するためになされたものであり、ボイドのないめっき膜を形成するのに適した形状のコンタクトホールを得ることを目的としている。
この発明は、上記のような問題点を解決するためになされたものであり、ボイドのないめっき膜を形成するのに適した形状のコンタクトホールを得ることを目的としている。
この発明に係わる半導体装置は、導電領域が形成された半導体基板、上記半導体基板上に積層された絶縁膜、上記絶縁膜を貫通し上記導電領域に達するとともに側壁部がテラス面を持つ多段形状のコンタクトホール、上記コンタクトホール内に埋設されるとともに上記絶縁膜上に形成された導電膜を備えたことを特徴とするものである。
また、この発明に係わる半導体装置の製造方法は、半導体基板上に積層された絶縁膜上に所定の抜きパターンを持つ第一のマスクを形成する工程、上記第一のマスクを用いてウェットエッチングを行い、さらにドライエッチングを行い、上記絶縁膜の所定深さまでエッチングし凹部を形成する工程、上記凹部の底面中央部を残して、上記凹部の周囲を含む上記絶縁膜の他の領域を覆うように第二のマスクを形成する工程、上記第二のマスクを用いてドライエッチングを行い、上記半導体基板の表面を露出させるコンタクトホールを形成する工程を含むことを特徴とするものである。
この発明の半導体装置は、コンタクトホールの側壁部にテラス面を設けることで、コンタクトホール底部の開口幅に対して、開口上端部の開口幅を大きく広げることが可能であり、そのため、導電膜としてメタル膜をスパッタリングで形成する際、ボイドを形成しに
くいという効果が得られる。
くいという効果が得られる。
また、この発明の半導体装置の製造方法は、第一のマスクを用いたウェットエッチング工程で、第一のマスクと絶縁膜との界面にエッチング液が入り込み、第一のマスクの開口部周囲の絶縁膜に浅くサイドエッチングを施すことができ、第一のマスクを用いてドライエッチングによって絶縁膜に形成した凹部の周囲を覆うように第二のマスクを形成することで、凹部の底面の一部をコンタクトホール側壁部のテラス面とすることができ、その後のコンタクトホールへのメタル膜の埋設によってもボイドが形成されにくい形状のコンタクトホールを形成することができる。
実施の形態1.
図1は本発明の実施の形態1によるコンタクトホールを有する半導体装置の構造を部分的に示す断面図である。
つまり、本発明の半導体装置(半導体デバイス)100は、導電領域が形成された半導体基板1、その半導体基板1上に積層された絶縁膜3、絶縁膜3を介して半導体基板1上に設けられた信号線2、絶縁膜3を貫通し導電領域に達するとともに側壁部がテラス面(段差部)41を持つ多段形状のコンタクトホール4、このコンタクトホール4内に埋設されるとともに絶縁膜3上に形成された導電膜(メタル電極膜、メタル膜)5を備えた構造である。
図1は本発明の実施の形態1によるコンタクトホールを有する半導体装置の構造を部分的に示す断面図である。
つまり、本発明の半導体装置(半導体デバイス)100は、導電領域が形成された半導体基板1、その半導体基板1上に積層された絶縁膜3、絶縁膜3を介して半導体基板1上に設けられた信号線2、絶縁膜3を貫通し導電領域に達するとともに側壁部がテラス面(段差部)41を持つ多段形状のコンタクトホール4、このコンタクトホール4内に埋設されるとともに絶縁膜3上に形成された導電膜(メタル電極膜、メタル膜)5を備えた構造である。
そして、コンタクトホール4の側壁部23は、所定傾斜角の傾斜面(23a、23b)と、その傾斜面の中間高さに位置する、傾斜面よりも緩やかな傾斜角(半導体基板平面と平行な場合を含む。)のテラス面41を含む多段形状に形成されており、コンタクトホール4の開口上端部で開口寸法が大きく、開口底部で同寸法が小さくなっており、テラス面41で区切られる側壁部23の段差は2段以上である。
また、導電膜5を形成する下地となる絶縁膜3は、そのコンタクトホール4の開口上端部において、絶縁膜3の上面とコンタクトホール4の側壁部とのなす角が鈍角となるように形成され、スパッタ膜が堆積しにくい角度に調整されている。
また、導電膜5を形成する下地となる絶縁膜3は、そのコンタクトホール4の開口上端部において、絶縁膜3の上面とコンタクトホール4の側壁部とのなす角が鈍角となるように形成され、スパッタ膜が堆積しにくい角度に調整されている。
このような構成によれば、コンタクトホール4を埋め込んでコンタクトを形成する際に、導電膜5をスパッタリングによって積層しても、コンタクトホール4内の導電膜5中にボイドが形成されることがなく、かつ、コンタクトホール4上部を、導電膜5で塞ぐことなく、開いた状態とすることができるので、その上層に形成する無電解めっき膜(無電解ニッケルめっき膜)6にもボイドを含まないようにすることができる。こうすることで、温度変化に対して安定で信頼性の高い半導体装置100を得ることができる。
以下、本発明の実施の形態1による半導体装置100のコンタクトホール4を形成する製造工程の一例を図2および図3に、使用する写真製版マスクの一例を図4にそれぞれ示
す。
例えば、半導体基板1としてエピSiC膜が形成されたSiC基板を用い、ドープトSiCからなる制御配線である信号線2が、TEOS絶縁膜である絶縁膜3を介して形成された半導体装置100に対し、絶縁膜3の上面に、レジストマスク7aを形成する。このとき、図4に示す、大きい方の開口パターン8を用いて、ポジレジストを写真製版し、4μm厚のレジストマスク(第一のマスク)7aを図2(a)のように形成する。開口パターン8の形状に対応した抜きパターン(第一のマスクの開口パターン)71が、半導体基板1表面の導電領域上の、コンタクトホール4を形成する位置に配置されるようにパターニングされる(図2(a))。
す。
例えば、半導体基板1としてエピSiC膜が形成されたSiC基板を用い、ドープトSiCからなる制御配線である信号線2が、TEOS絶縁膜である絶縁膜3を介して形成された半導体装置100に対し、絶縁膜3の上面に、レジストマスク7aを形成する。このとき、図4に示す、大きい方の開口パターン8を用いて、ポジレジストを写真製版し、4μm厚のレジストマスク(第一のマスク)7aを図2(a)のように形成する。開口パターン8の形状に対応した抜きパターン(第一のマスクの開口パターン)71が、半導体基板1表面の導電領域上の、コンタクトホール4を形成する位置に配置されるようにパターニングされる(図2(a))。
次に、バッファード・フッ酸で絶縁膜3の表面を1μm程度エッチング(ウェットエッチング)する。このとき、レジストマスク7aと絶縁膜3との界面の密着力が弱く、界面に沿ってサイドエッチング(サイドエッチング部3a)が入ることを利用して、レジストマスク7a端部に位置する絶縁膜3の上端部に鋭角な段差がつかないようにする(図2(b))。
その後、クリーンオーブンに入れ、上記ウェットエッチングで吸湿したレジストを100℃で60分程度ベークして、水分を除去する。
次に、平行平板型ドライエッチング装置を用いて、CHF3ガスにより、ドライエッチングを行う。この際、CHF3ガスの分圧を高めに設定し、高パワー密度で処理する(側壁部に再付着膜付着しやすい圧力、RF出力条件で処理する)ことで、コンタクトホール4の側壁が入口上部で開口が広く底部で狭くなるように、絶縁膜3に凹部3bを形成する。ここで、凹部3bの底面の一部がテラス面41となり、凹部3bの側壁は、第二の傾斜面23bとなる(図2(c))。
次に、平行平板型ドライエッチング装置を用いて、CHF3ガスにより、ドライエッチングを行う。この際、CHF3ガスの分圧を高めに設定し、高パワー密度で処理する(側壁部に再付着膜付着しやすい圧力、RF出力条件で処理する)ことで、コンタクトホール4の側壁が入口上部で開口が広く底部で狭くなるように、絶縁膜3に凹部3bを形成する。ここで、凹部3bの底面の一部がテラス面41となり、凹部3bの側壁は、第二の傾斜面23bとなる(図2(c))。
次に、レジストマスク7aを除去し、新たに図4に示すような、先の工程で用いた開口パターン8より小さな開口パターン(第二のマスクの開口パターン)9a、9b、9c用いて、ポジレジストを写真製版して、抜きパターン72を持つレジストマスク(第二のマスク)7bを形成する。ここでは、大きな開口パターン8に小さな開口パターン9a、9b、9cが3つ入っている例を示したが、3個に限るわけではない。(図2(d))。
次に、平行平板型ドライエッチング装置を用いて、CHF3ガスにより、エッチングを行い、半導体基板1の導電領域に達するように絶縁膜3を貫通したコンタクトホール4を形成する。この場合も、CHF3ガスの分圧を高めに設定し、高パワー密度で処理することで、コンタクトホール4の側壁が入口上部で開口が広く底部で狭くなるようにする。このドライエッチングによって、コンタクトホール4の側壁部23の第一の傾斜面23aが形成される(図3(e))。
次に、レジストマスク7bを除去することで、側壁部23にテラス面41を形成したコンタクトホール4を得ることができる(図3(f))。
次に、レジストマスク7bを除去することで、側壁部23にテラス面41を形成したコンタクトホール4を得ることができる(図3(f))。
次に、導電膜5としてメタル電極膜(例えばアルミニウム膜。)をスパッタリング法によって成膜する。このとき、コンタクトホール4の側壁部23が、入口上部で開口が広く底部で狭くなるように形成されているので、アルミニウム膜よりなる導電膜5がコンタクトホール4の入口上部で、左右(断面形状においての左右)の膜が接触して封孔することなく、良好な形状に形成される(図3(g))。
最後に、無電解めっき膜6として、例えば無電解ニッケルめっき膜を導電膜5の上層に形成する(図3(h))。導電膜5であるアルミニウム膜上にニッケルによりなる無電解めっき膜6を形成するためには、アルミニウム表面の自然酸化膜を除去して、アルミニウム表面に亜鉛を析出させ、この析出させた亜鉛をニッケル置換させるジンケート処理でア
ルミニウム上にニッケルを析出形成させる。亜鉛との置換反応でアルミニウム表面がニッケルで覆われると、その後はニッケルの上にニッケルが連続して析出して厚く堆積し、ニッケルよりなる無電解めっき膜6が形成される。
ルミニウム上にニッケルを析出形成させる。亜鉛との置換反応でアルミニウム表面がニッケルで覆われると、その後はニッケルの上にニッケルが連続して析出して厚く堆積し、ニッケルよりなる無電解めっき膜6が形成される。
図3(f)までの工程で、コンタクトホール4の上部開口幅を広く、全体として側壁部23の傾斜を緩く形成できるために、図3(g)に示すアルミニウムのスパッタリング工程では、コンタクトホール4内に埋設される導電膜5に、大きな空洞が形成されることがないため、次の図3(h)工程で、導電膜5の表面に形成する無電解めっき膜6は、ボイドの影響を受けずに良好な成膜条件下で析出形成させることが可能である。
なお、上述したように、図3(h)工程で形成する無電解めっき膜6は、耐食性、高硬度、高強度、はんだ濡れ性が確保できるという観点からニッケル材料が用いられることが多い。一方、電解めっきの場合は、添加剤を使用してコンタクトホール内の穴埋性を改善する方策が有るため、本発明のコンタクトホール側壁部の多段形状の有効性は小さくなるが、無電解めっきの場合と同様に、コンタクトホール4の側壁部形状を多段に形成することは可能である。
次に、図5を用いて、この実施の形態1のコンタクトホール4の形成プロセスにおいて用いた、ウェットエッチングとドライエッチングとの組み合わせ効果について説明する。
図5(a)は、テラス面41を持つタイプのコンタクトホール4の断面形状を模式的に示した図であり、図5(b)は、テラス面41が形成されていないタイプのコンタクトホール40の断面形状を模式的に示した図である。
図5(a)は、テラス面41を持つタイプのコンタクトホール4の断面形状を模式的に示した図であり、図5(b)は、テラス面41が形成されていないタイプのコンタクトホール40の断面形状を模式的に示した図である。
この図5では、コンタクトホール4、40の断面形状が左右対称であるため、左側断面のみを記載しており、図中に示した破線、一点鎖線等を明確に示すため、ハッチングは記入しないものとしている。また、信号線2は例えば、MOS素子のゲート電極であり、図5中の一点鎖線は、エッチング限界のラインを示すものであり、素子が正常動作するための、必要な絶縁膜膜厚(距離)を示している。図5中の破線は、一度のドライエッチングによって絶縁膜3を貫通させてコンタクトホール4、40を開口した場合に得られる絶縁膜3の輪郭を示している。
上述したように、無電解めっきに最適なコンタクトホール形状は、図5(a)の断面図に太い実線で示すような、側壁部23の中間位置にテラス面41を持つコンタクトホール4の形状である。しかし、テラス面41を形成しない場合でも、コンタクトホール開口上端部に位置する絶縁膜3の角部を、鈍角となるように形成することで、スパッタ膜によるコンタクトホールの穴埋め性を改善することができる。
その一例が、図5(b)のコンタクトホール40の形状である。つまり、図5(b)に示すように、レジストマスク7aのみを用いてウェットエッチングを行った後、一度のドライエッチングによってコンタクトホール40を貫通させた場合、絶縁膜3の輪郭は太い実線で示す形状とすることができる。ウェットエッチングによって、絶縁膜3にサイドエッチング部3aが形成されるため、絶縁膜3の表面は、サイドエッチング部3aの形状を反映し、コンタクトホール40の開口端に向かって緩やかに傾斜し、また、コンタクトホール40の側壁部400は、ドライエッチングにより所定の傾斜角となるように形成される。テラス面41を形成しない分だけ、コンタクトホール40の上部開口幅は小さくなるが、ウェットエッチング(サイドエッチング)の効果により、ドライエッチングのみによってコンタクトホール開口を行う場合(破線)よりも開口上端部の絶縁膜3の角度を鈍角に形成することが可能となる。
この図5で示したように、先にウェットエッチングしてから、ドライエッチングしてコ
ンタクトホール4、40を形成した場合は、コンタクトホール4、40の開口上端部の絶縁膜3の角(絶縁膜3の上面とコンタクトホール4、40の側壁部とのなす角。)が90度以上の鈍角となり、その後の導電膜5形成をスパッタリングで行う際、ボイドが形成されにくくなるという効果が得られる。
ドライエッチングで形成できるコンタクトホール側壁の傾斜角は85度程度が限界であり、ドライエッチング工程のみで、コンタクトホール開口上端部の絶縁膜3の角度を大きく鈍角にすることは困難である。また、ウェットエッチング時のサイドエッチング量は、深さ方向の10倍程度である。
ンタクトホール4、40を形成した場合は、コンタクトホール4、40の開口上端部の絶縁膜3の角(絶縁膜3の上面とコンタクトホール4、40の側壁部とのなす角。)が90度以上の鈍角となり、その後の導電膜5形成をスパッタリングで行う際、ボイドが形成されにくくなるという効果が得られる。
ドライエッチングで形成できるコンタクトホール側壁の傾斜角は85度程度が限界であり、ドライエッチング工程のみで、コンタクトホール開口上端部の絶縁膜3の角度を大きく鈍角にすることは困難である。また、ウェットエッチング時のサイドエッチング量は、深さ方向の10倍程度である。
なお、図5(a)に示したように、コンタクトホール4の側壁部23にテラス面41を設けることで、テラス面41の広さに応じて側壁部23の全体としての傾斜を緩くすることができ、導電膜5を埋め込む開口溝のアスペクト比が小さくなるため、その後、メタル電極膜をスパッタリングで形成する際、さらにボイドを形成しにくくすることが可能となることは言うまでもない。
上記の例では、コンタクトホール4の側壁部23が、絶縁膜3の底面側に繋がるコンタクトホール4の第一の傾斜面23aと、絶縁膜3の上面側に繋がるコンタクトホール4の第二の傾斜面23bとの間に、一つのテラス面41が形成されたものを示したが、これに限らず、テラス面41が複数設けられ、より多段となるように側壁が分割されたコンタクトホール4が形成される場合もある。
実施の形態2.
図6は、本発明の実施の形態2によるコンタクトホール4を有する半導体装置100の構造を示す断面図である。その製造方法は、コンタクトホール4の形成工程までは、実施の形態1と同様である。
この実施の形態2では、導電膜5となるメタル電極膜を形成する際、一度にアルミニウム膜を成膜するのではなく、例えば3回に分けてアルミニウム膜10a、10b、10cを順次形成することで導電膜5を形成する。
図6は、本発明の実施の形態2によるコンタクトホール4を有する半導体装置100の構造を示す断面図である。その製造方法は、コンタクトホール4の形成工程までは、実施の形態1と同様である。
この実施の形態2では、導電膜5となるメタル電極膜を形成する際、一度にアルミニウム膜を成膜するのではなく、例えば3回に分けてアルミニウム膜10a、10b、10cを順次形成することで導電膜5を形成する。
具体的には、第一層目となるアルミニウム膜10a形成後に、真空中でアニール処理することで、アルミニウム膜10aを流動させ、表面を滑らかにし、その後形成するアルミニウム膜10b、10cも同様に、この処理を繰り返すことで導電膜5表面(すなわちアルミニウム膜10c表面)に発生する段差を小さく抑制し、その後のめっき析出時にボイドを含有しにくい構造とした。このような、導電膜5を分割して形成し、アニール処理によって溶融させて表面を滑らかな状態にすることを分割リフロー形成という。なお、本実施の形態2では、導電膜5となるメタル電極膜を3回に分割して形成したが、この回数に限るものではない。
実施の形態3.
図7は、本発明の実施の形態3によるコンタクトホール4を有する半導体装置100の構造を示す断面図である。コンタクトホール4の形成工程までは、実施の形態1と同様である。この実施の形態3では、導電膜5を3回の分割成膜で形成する場合、最後のアルミニウム膜10cを成膜する前に、ニッケル膜11をスパッタリングによって、例えば0.5μm程度の厚さとなるように、2層目となるアルミニウム膜10b上に成膜した。つまり、導電膜5は、ニッケル膜11がアルミニウム膜中に形成(複数層よりなるアルミニウム膜の層間に形成)された構造のアルミニウム電極膜である。
図7は、本発明の実施の形態3によるコンタクトホール4を有する半導体装置100の構造を示す断面図である。コンタクトホール4の形成工程までは、実施の形態1と同様である。この実施の形態3では、導電膜5を3回の分割成膜で形成する場合、最後のアルミニウム膜10cを成膜する前に、ニッケル膜11をスパッタリングによって、例えば0.5μm程度の厚さとなるように、2層目となるアルミニウム膜10b上に成膜した。つまり、導電膜5は、ニッケル膜11がアルミニウム膜中に形成(複数層よりなるアルミニウム膜の層間に形成)された構造のアルミニウム電極膜である。
熱処理されたスパッタ・アルミニウム膜は結晶化し粒成長する。無電解ニッケルめっきの前処理にある、アルミニウム表面に亜鉛粒子を析出させるジンケート処理を施すと、アルミニウム粒界部に局所的な小さな貫通穴が、連続成膜した膜厚単位で形成されることが
ある。この小さな貫通穴のアルミニウム壁面に亜鉛粒子を均一に析出させることが困難なため、ニッケルめっきが析出せず、この小さな貫通穴を充填できずに欠陥を作ってしまうことが多い。アルミニウム膜10b表面に予めニッケル膜11を形成することで、例え、めっき前処理によりアルミニウム10cに小さな貫通穴が形成されても、その下に形成したニッケル膜11が露出してくる。その小さな貫通穴の底部から無電解ニッケルめっきが析出してくるので、この小さな貫通穴をニッケルめっきで充填して、ボイドのない無電解めっき膜6を得ることができる。
ある。この小さな貫通穴のアルミニウム壁面に亜鉛粒子を均一に析出させることが困難なため、ニッケルめっきが析出せず、この小さな貫通穴を充填できずに欠陥を作ってしまうことが多い。アルミニウム膜10b表面に予めニッケル膜11を形成することで、例え、めっき前処理によりアルミニウム10cに小さな貫通穴が形成されても、その下に形成したニッケル膜11が露出してくる。その小さな貫通穴の底部から無電解ニッケルめっきが析出してくるので、この小さな貫通穴をニッケルめっきで充填して、ボイドのない無電解めっき膜6を得ることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせること、各実施の形態を適宜、変形、省略することが可能であることは言うまでもない。
1半導体基板、2信号線、3絶縁膜、3aサイドエッチング部、3b凹部、4、40コンタクトホール、5導電膜(メタル電極膜)、6無電解めっき膜(無電解ニッケルめっき膜)、7aレジストマスク(第一のマスク)、7bレジストマスク(第二のマスク)、8開口パターン(第一のマスクの開口パターン)、9a、9b、9c開口パターン(第二のマスクの開口パターン)、10a、10b、10cアルミニウム膜、11ニッケル膜、23側壁部(多段形状)、23a第一の傾斜面、23b第二の傾斜面、41テラス面、71、72抜きパターン、100半導体装置(半導体デバイス)、400側壁部。
Claims (9)
- 導電領域が形成された半導体基板、上記半導体基板上に積層された絶縁膜、上記絶縁膜を貫通し上記導電領域に達するとともに側壁部がテラス面を持つ多段形状のコンタクトホール、上記コンタクトホール内に埋設されるとともに上記絶縁膜上に形成された導電膜を備えたことを特徴とする半導体装置。
- 上記コンタクトホールの上記側壁部は、所定傾斜角の傾斜面と、上記傾斜面の中間高さに位置する上記傾斜面よりも緩やかな傾斜角の上記テラス面を含むことを特徴とする請求項1記載の半導体装置。
- 上記コンタクトホールの上記側壁部は、上記絶縁膜の底面側に繋がる上記コンタクトホールの第一の上記傾斜面と、上記絶縁膜の上面側に繋がる上記コンタクトホールの第二の上記傾斜面との間に、上記テラス面が形成されたことを特徴とする請求項2記載の半導体装置。
- 上記導電膜を形成する下地となる上記コンタクトホール開口上端部の上記絶縁膜は、上記絶縁膜の上面と上記コンタクトホールの上記側壁部とのなす角が鈍角となるように形成されたことを特徴とする請求項1〜3のいずれか一項記載の半導体装置。
- 上記導電膜は、メタル電極膜であり、分割リフロー形成により形成されたことを特徴とする請求項1〜4のいずれか一項記載の半導体装置。
- 上記導電膜は、ニッケル膜がアルミニウム膜中に形成された構造のアルミニウム電極膜であることを特徴とする請求項1〜5のいずれか一項記載の半導体装置。
- 上記導電膜上に、無電解めっき膜を形成したことを特徴とする請求項1〜6のいずれか一項記載の半導体装置。
- 半導体基板上に積層された絶縁膜上に所定の抜きパターンを持つ第一のマスクを形成する工程、上記第一のマスクを用いてウェットエッチングを行い、さらにドライエッチングを行い、上記絶縁膜の所定深さまでエッチングし凹部を形成する工程、上記凹部の底面中央部を残して、上記凹部の周囲を含む上記絶縁膜の他の領域を覆うように第二のマスクを形成する工程、上記第二のマスクを用いてドライエッチングを行い、上記半導体基板の表面を露出させるコンタクトホールを形成する工程を含むことを特徴とする半導体装置の製造方法。
- メタル膜を上記絶縁膜の上面に形成するとともに上記コンタクトホール内に埋設してコンタクトを得る工程、上記メタル膜上に無電解めっき膜を形成する工程を含むことを特徴とする請求項8記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013080080A JP2014204014A (ja) | 2013-04-08 | 2013-04-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013080080A JP2014204014A (ja) | 2013-04-08 | 2013-04-08 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014204014A true JP2014204014A (ja) | 2014-10-27 |
Family
ID=52354178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013080080A Pending JP2014204014A (ja) | 2013-04-08 | 2013-04-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014204014A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534122A (ja) * | 2014-11-14 | 2017-11-16 | 深▲セン▼市華星光電技術有限公司 | 相互キャパシタンス方式のogsタッチパネル及びその製造方法 |
CN107836034A (zh) * | 2015-06-05 | 2018-03-23 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
JP2018060885A (ja) * | 2016-10-04 | 2018-04-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2018181887A (ja) * | 2017-04-03 | 2018-11-15 | 住友電気工業株式会社 | 半導体光素子を作製する方法、面発光レーザ |
JP2019220598A (ja) * | 2018-06-21 | 2019-12-26 | 三菱電機株式会社 | アルミニウム膜の形成方法 |
US10651100B2 (en) | 2018-05-16 | 2020-05-12 | Micron Technology, Inc. | Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate |
US10847482B2 (en) | 2018-05-16 | 2020-11-24 | Micron Technology, Inc. | Integrated circuit structures and methods of forming an opening in a material |
-
2013
- 2013-04-08 JP JP2013080080A patent/JP2014204014A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017534122A (ja) * | 2014-11-14 | 2017-11-16 | 深▲セン▼市華星光電技術有限公司 | 相互キャパシタンス方式のogsタッチパネル及びその製造方法 |
CN107836034A (zh) * | 2015-06-05 | 2018-03-23 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
JP2018516465A (ja) * | 2015-06-05 | 2018-06-21 | 東京エレクトロン株式会社 | インターコネクトのためのルテニウムメタルによるフィーチャ充填 |
CN107836034B (zh) * | 2015-06-05 | 2022-07-19 | 东京毅力科创株式会社 | 用于互连的钌金属特征部填充 |
JP7066929B2 (ja) | 2015-06-05 | 2022-05-16 | 東京エレクトロン株式会社 | インターコネクトのためのルテニウムメタルによるフィーチャ充填 |
JP2018060885A (ja) * | 2016-10-04 | 2018-04-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP7059518B2 (ja) | 2017-04-03 | 2022-04-26 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
JP2018181887A (ja) * | 2017-04-03 | 2018-11-15 | 住友電気工業株式会社 | 半導体光素子を作製する方法、面発光レーザ |
US10651100B2 (en) | 2018-05-16 | 2020-05-12 | Micron Technology, Inc. | Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate |
US10943841B2 (en) | 2018-05-16 | 2021-03-09 | Micron Technology, Inc. | Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate |
US10847482B2 (en) | 2018-05-16 | 2020-11-24 | Micron Technology, Inc. | Integrated circuit structures and methods of forming an opening in a material |
JP7030626B2 (ja) | 2018-06-21 | 2022-03-07 | 三菱電機株式会社 | アルミニウム膜の形成方法 |
JP2019220598A (ja) * | 2018-06-21 | 2019-12-26 | 三菱電機株式会社 | アルミニウム膜の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014204014A (ja) | 半導体装置およびその製造方法 | |
US9431294B2 (en) | Methods of producing integrated circuits with an air gap | |
US9018092B2 (en) | Encapsulated metal interconnect | |
TW201810579A (zh) | 半導體元件及其製造方法 | |
KR102424875B1 (ko) | 반도체 소자 | |
KR101611108B1 (ko) | 관통 기판 비아들을 형성하는 방법들 | |
CN114171455A (zh) | 半导体封装结构及其加工方法 | |
US5296407A (en) | Method of manufacturing a contact structure for integrated circuits | |
TWI512895B (zh) | 形成半導體裝置的雙鑲嵌結構的方法以及由其製造的半導體裝置 | |
JP5838833B2 (ja) | 半導体装置の製造方法 | |
US9559051B1 (en) | Method for manufacturing in a semiconductor device a low resistance via without a bottom liner | |
CN106356307B (zh) | 开口结构及其制造方法以及内连线结构 | |
TWI552285B (zh) | 半導體元件及其製造方法 | |
KR100449026B1 (ko) | 트렌치를 이용한 금속구조물 제조방법 | |
TWI722058B (zh) | 半導體結構及其製造方法 | |
JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
KR100729069B1 (ko) | 반도체 장치 제조 방법 | |
US10643896B2 (en) | Method for producing at least one via in a wafer | |
US20230148055A1 (en) | Three-dimensional memory and its fabrication method | |
JPS5893328A (ja) | 絶縁層の平担化方法 | |
KR100602092B1 (ko) | 반도체 소자 및 그 제조방법 | |
TWI497784B (zh) | 磁性感測裝置及其製作方法 | |
KR100939273B1 (ko) | 양극산화를 이용한 멀티레이어 제조방법 | |
JP2009158543A (ja) | 半導体装置の製造方法 | |
CN109817637B (zh) | 用于三维存储器元件的半导体结构及其制造方法 |