CN114171455A - 半导体封装结构及其加工方法 - Google Patents

半导体封装结构及其加工方法 Download PDF

Info

Publication number
CN114171455A
CN114171455A CN202111462283.8A CN202111462283A CN114171455A CN 114171455 A CN114171455 A CN 114171455A CN 202111462283 A CN202111462283 A CN 202111462283A CN 114171455 A CN114171455 A CN 114171455A
Authority
CN
China
Prior art keywords
layer
tapered hole
passivation layer
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111462283.8A
Other languages
English (en)
Inventor
袁仁志
林源为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202111462283.8A priority Critical patent/CN114171455A/zh
Publication of CN114171455A publication Critical patent/CN114171455A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本申请公开了一种半导体封装结构及其加工方法，属于半导体工艺技术领域。一种半导体封装结构的加工方法，包括：提供晶圆，晶圆包括相对设置的第一表面和第二表面，晶圆的第一表面暴露出焊垫；在第一表面上依次形成图案化的第一钝化层和布线层，布线层电连接焊垫；在第二表面上形成有钝化层图案化的第二钝化层；以第二钝化层为掩膜，在预设工艺条件下刻蚀晶圆形成贯穿晶圆的锥形孔，从第二表面至第一表面的方向，锥形孔的宽度逐渐减小，且暴露出第一钝化层；其中，预设工艺条件包括：采用的下电极功率小于或等于50W。采用上述技术方案可以解决目前的封装方法在形成硅通孔时，对后续的金属填充容易造成不利影响的问题。

Description

半导体封装结构及其加工方法
技术领域
本申请属于半导体工艺技术领域，具体涉及一种半导体封装结构及其加工方法。
背景技术
电子封装已经成为半导体行业极其重要的一个组成部分。近年来随着电子产品多功能化和小型化的潮流以及封装技术的发展，相关企业将封装的小型化和高密度作为主要的研发方向，一大批先进的封装方法和封装结构被应用于量产。对于封装而言，若能利用三维空间的区域将可以增加芯片的集成度，可以视作对摩尔定律的延续。利用三维空间进行堆叠封装称为3D系统级封装，其具有更高的容量、更好的性能、更高的良率。相对于传统的芯片封装对单颗芯片进行加工而言，晶圆级封装是先对整个晶圆进行加工，最后再进行切割，可以降低加工成本。
在3D系统级封装技术中，为了实现3D空间中不同芯片之间的互联，需要用到硅通孔技术。具体的硅通孔工艺流程中，最主要的两个步骤是硅通孔刻蚀和金属填充，相关技术中，在进行硅通孔刻蚀时，采用Bosch工艺(高深宽比刻蚀工艺)，其形成的通孔的角度比较垂直，在3D系统级封装的硅通孔中深宽比又比较大，这样不利于后续的金属填充，容易在金属填充过程中出现封口效应、填充不连续等问题，影响产品的良率及生产效率。
发明内容
本申请实施例的目的是提供一种半导体封装结构及其加工方法，能够解决现有的封装方法在形成硅通孔时，对后续的金属填充容易造成不利影响的问题。
为了解决上述技术问题，本申请是这样实现的：
本申请实施例提供了一种半导体封装结构的加工方法，该方法包括以下步骤：
提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，所述晶圆的第一表面暴露出焊垫；
在所述第一表面上依次形成图案化的第一钝化层和布线层，所述布线层电连接所述焊垫；
在所述第二表面上形成有钝化层图案化的第二钝化层；以所述第二钝化层为掩膜，在预设工艺条件下刻蚀所述晶圆形成贯穿所述晶圆的锥形孔，从所述第二表面至所述第一表面的方向，所述锥形孔的宽度逐渐减小，且暴露出所述第一钝化层；其中，所述预设工艺条件包括：采用的下电极功率小于或等于50W；
基于所述锥形孔，在所述第一钝化层上进行刻蚀形成开窗，所述开窗与所述锥形孔连通；
在所述锥形孔和所述开窗中形成金属连接柱，所述锥形孔将所述金属连接柱的一端裸露出来，所述金属连接柱的另一端与所述布线层电连接。
本发明采用的技术方案能够达到以下有益效果：
本发明实施例公开一种半导体封装结构的加工方法，采用该方法能够在封装过程中形成锥形孔。并且，本发明实施例公开的加工方法中，在刻蚀形成锥形孔时，采用了较低的下电极功率，其下电极功率可以达到在50W及其以下，借助低功率的下电极功率，有利于避免形成侧壁垂直的直角孔，而形成所需的侧壁倾斜的锥形孔。因此，相比于现有的Bosch工艺或现有的形成直角孔的方式，本发明实施例采用非Bosch工艺获得了侧壁倾斜的锥形孔，可以避免底部形成缺口，这样有利于后续的金属填充，可以避免顶部出现封口效应，以及避免孔内填充不满等不良问题，可以提高器件的良率，提高生产效率，适用于尺寸小、厚度薄的芯片封装。
综上，采用本发明实施例公开的半导体封装结构的加工方法，可以解决目前的封装方法在形成硅通孔时，对后续的金属填充容易造成不利影响的问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1为本发明实施例公开的半导体封装结构的加工方法的一种流程图；
图2为本发明实施例公开的半导体封装结构的加工方法的另一实施例流程图；
图3为本发明实施例公开的半导体封装结构的加工方法的一部分过程的流程图；
图4为本发明实施例公开的半导体封装结构的加工方法的另一部分过程的流程图；
图5为本发明实施例公开的半导体封装结构的加工方法的又一部分过程的流程图；
图6为本发明实施例公开的半导体封装结构的加工方法的整体过程的示意图；
图7为本发明实施例公开的半导体封装结构的加工方法过程中得到的锥形孔的结构示意图；
图8为在半导体封装中采用Bosch工艺形成直角孔的过程示意图图片；
图9为在半导体封装中形成锥形孔对底部缺口的耐受性增强的对比示意图图片；
图10为在半导体封装中形成锥形孔没有底部缺口缺陷与形成直角孔具有底部缺口缺陷的对比扫描电镜图；
图11为本发明实施例公开的半导体封装结构的加工方法形成的一种锥形孔的扫描电镜图；
图12为本发明实施例公开的半导体封装结构的加工方法形成的另一种锥形孔的扫描电镜图；
图13为本发明实施例公开的半导体封装结构的加工方法形成的又一种锥形孔的扫描电镜图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例进行详细地说明。
相关技术中，采用3D系统级封装方式能够提高封装结构的容量、性能以及良率。然而，相关技术中的3D系统级封装在封装过程中形成的通孔角度垂直，也即形成了侧壁垂直的直角通孔，并且在3D系统级封装中由于孔的深宽比大，这样就会对后续的金属填充步骤造成各种不利的影响，在填充时孔口容易堵塞，容易造成后续金属填充过程中的封口效应、填充不连续等问题，较难满足实际应用的需求。例如，如图8所示，相关技术中，采用Bosch工艺刻蚀孔，而采用Bosch工艺得到的工艺结果往往包含底部缺口，也不利于厚度绝缘层的制备。具体的，出现底部缺口的原因主要在于，采用Bosch工艺得到的孔的角度为直角，若形成的是直角孔，则在到达停止层时会由于电荷散射作用而发生侧向刻蚀，即出现底部缺口。经研究发现，相比于图8，如图9所示，若形成锥形孔，则孔侧壁的沉积作用会更强，能获得更宽的工艺窗口，可以避免底部缺口的形成。
基于此，本申请实施例提供了一种半导体封装结构的加工方法以及利用该加工方法得到的半导体封装结构，本申请实施例提供的半导体封装结构的加工方法可应用于3D系统级封装(先进封装)领域，通过在封装过程中形成侧壁倾斜的锥形孔替代相关技术中的侧壁垂直的直角孔，能够解决后续金属填充过程中的封口效应、填充不连续等问题。
在此基础上，本发明实施例提供的半导体封装结构的加工方法，该加工方法包括：提供晶圆，晶圆包括相对设置的第一表面和第二表面，晶圆的第一表面暴露出焊垫；在第一表面上依次形成图案化的第一钝化层和布线层，布线层电连接焊垫；在第二表面上形成有钝化层图案化的第二钝化层；以第二钝化层为掩膜，在预设工艺条件下刻蚀晶圆形成贯穿晶圆的锥形孔，从第二表面至第一表面的方向，锥形孔的宽度逐渐减小，且暴露出第一钝化层；其中，预设工艺条件包括：采用的下电极功率小于或等于50W；基于锥形孔，在第一钝化层上进行刻蚀形成开窗，开窗与锥形孔连通；在锥形孔和开窗中形成金属连接柱，锥形孔将金属连接柱的一端裸露出来，金属连接柱的另一端与布线层电连接。
图10显示了形成锥形孔底部没有缺口缺陷与直角孔具有底部缺口缺陷相对比的扫描电镜图，如图10所示，在采用上述技术方案的情况下，通过刻蚀形成侧壁倾斜的锥形孔的方式；一方面，由于3D系统级封装的开口较小，若孔的侧壁垂直形成直角孔，则不利于后续的金属填充步骤，并且由于钝化层(停止层)的存在，由于电荷的累积，刻蚀将向侧向进行而形成底部缺口；而若形成锥形孔，则孔侧壁的沉积作用会更强，其本身一直在不断向侧向进行刻蚀，能获得更宽的工艺窗口，可以避免底部缺口的形成。另一方面，所形成的锥形孔的侧壁的倾斜角度需要适中，若该倾斜角度过大，比如倾斜角度趋近于90°，则该孔趋近于直角孔，会带来上述直角孔所带来的各种问题；若该倾斜角度过小，比如倾斜角度小于60°或小于45°，则过于倾斜，这样会降低晶圆利用率，并且在回刻步骤中容易破坏侧壁的绝缘层。
因此，本发明实施例的加工方法在刻蚀形成锥形孔时，采用了较低的下电极功率，其下电极功率可以达到在50W及其以下，借助低功率的下电极功率，有利于避免形成侧壁垂直的直角孔，而形成所需的侧壁倾斜的锥形孔。此外，在本发明的一些优选实施方式中，所采用的上电极功率大于或等于500W，采用的刻蚀气体包括六氟化硫和氧气，腔室压力小于或等于500mTorr，通过调控上述参数条件有利于获得所需形状或尺寸的锥形孔，也即调控上述参数条件可以避免所获得的锥形孔的侧壁倾斜角度过大或过小，使得锥形孔的侧壁倾斜角度更适宜。
综上，采用本发明实施例公开的半导体封装结构的加工方法，形成了侧壁倾斜的锥形孔，能避免底部缺口，可以提高器件良率，从而可以解决目前的封装方法在形成硅通孔时，对后续的金属填充容易造成不利影响的问题。
下面将结合附图对本发明的技术方案进行清楚、完整地描述。具体技术方案的描述参见下文。
如图1、图6所示，本发明实施例提供了一种半导体封装结构的加工方法，该方法包括以下步骤：
S1、提供晶圆，晶圆包括相对设置的第一表面和第二表面，晶圆的第一表面暴露出焊垫。该晶圆可以为KGD(Known good die)，即已经经过晶圆前道工艺形成的晶圆；晶圆包括第一表面和第二表面，且第一表面和第二表面相对设置，例如第一表面可以为晶圆的上表面，第二表面可以为晶圆的下表面，或者第一表面可以为晶圆的下表面，第二表面可以为晶圆的上表面。本发明实施例对于晶圆的具体结构或类型不作限定。
S2、在第一表面上依次形成图案化的第一钝化层和布线层，布线层电连接第一表面上的焊垫。该步骤包括：在第一表面上形成第一钝化层，对第一钝化层进行刻蚀，在第一钝化层中形成多个沟槽。具体地，如图3所示，步骤S2包括：
S21、表面钝化，也就是，对晶圆的第一表面进行钝化，以在第一表面上形成第一钝化层。具体地，可以采用PECVD(等离子体增强化学的气相沉积法)在第一表面上生长一层氮化硅层或氧化硅层等钝化层，第一钝化层的厚度可以为0.1微米～2微米，进一步地，第一钝化层的厚度可以为0.5微米。更具体地，在实施PECVD时的操作条件可以如下：腔压取值范围可以为20～200Pa，等离子体功率取值范围可以为50～500W，SiH4流量取值范围可以为5～150sccm，N2O的流量取值范围可以为100～5000sccm，N2的流量取值范围可以为100～5000sccm，生长温度取值范围可以为100～500℃，生长时间可以根据厚度和生长速率进行选择，如在上述各种优选条件下生长优选的0.5微米厚度需要1450s。N2O的作用是提供氧离子，并调节等离子体的放电特性(相对其余气体更容易电离)，而N2则起到稀释反应物的作用。
应理解，本申请实施例对于该第一钝化层的具体类型或具体制备方式等不作限定，可以采用本领域常用钝化层如氮化硅层、氧化硅层等，当然还可以为其他类型能够应用于晶圆中的钝化层。
S22、旋涂光刻胶，也就是，采用旋涂的方式，在第一钝化层表面覆盖光刻胶，从而在第一钝化层上形成光刻胶层。具体地，光刻胶层的厚度可以为0.5微米～10微米，进一步，光刻胶层的厚度可以为3微米。
S23、曝光、显影，也就是，对光刻胶层进行曝光、显影，使光刻胶层图案化，形成图案化的光刻胶层。具体地，可以使用具有预设图案的掩膜板遮挡光刻胶层，之后，借助光照使光刻胶层显影，从而将掩膜板上的预设图案转移至光刻胶层上，从而使光刻胶层具有预设图案，即图案化。其中，掩膜板上的图案可以根据实际需求预先进行设计和加工。更具体地，曝光时间的取值范围可以为3～20s，进一步可以为6s；显影时间的取值范围可以为45～120s，进一步可以为75s；定影时间的取值范围可以为60～300s，进一步可以为120s，由此可以使光刻胶层图案化。
S24、刻蚀，也就是，基于图案化的光刻胶层，对第一钝化层进行刻蚀，形成图案化的第一钝化层，以在第一钝化层中形成多个沟槽。基于不同的第一钝化层类型，所采用的刻蚀操作条件可以适当的调整。本发明实施例以第一钝化层为氧化硅层为例，刻蚀操作条件可以如下：腔压取值范围可以为1～30mTorr，上电极功率的取值范围可以为600～3000W，下电极功率的取值范围可以为50～500W，采用的刻蚀气体包括氩气和碳氟类气体，其中氩气流量取值范围可以为10～100sccm，碳氟类气体的流量取值范围可以为10～100sccm，碳氟类气体例如可以为CF4、CHF3或其他类型的碳氟类气体等；基座的冷却液温度范围可以为-15～10℃。
S25、去胶，即去除光刻胶层。具体地，可以采用湿法去胶的方式，将位于第一钝化层上的光刻胶层去掉。更具体地，可以采用丙酮溶液去除光刻胶层，或者也可以采用硫酸和双氧水出去光刻胶层。在上述过程中，基本不会破坏第一钝化层或晶圆；利于保证后续过程能够正常进行。
基于以上的步骤S21至步骤S25，可以获得表面钝化且钝化层上开槽的晶圆，利于后续步骤的顺利进行。
S3、在沟槽中形成金属层，在金属层上电镀铜形成布线层，布线层延伸至沟槽外。具体地，如图4所示，步骤S3包括：
S31、涂胶、曝光和显影，也即是，基于刻蚀后的第一钝化层，对第一钝化层进行旋涂光刻胶、曝光和显影，使第一钝化层中的沟槽显露。这样，通过使第一钝化层中的沟槽显露，可以暴露出第一表面上的焊垫，同时露出需要重新布线的区域，也即后续电镀铜覆盖的区域，从而方便后续布线层的制作。具体地，可以采用旋涂的方式，在刻蚀后的第一钝化层表面覆盖光刻胶，从而在第一钝化层上形成光刻胶层；而后，对光刻胶层进行曝光、显影，使光刻胶层图案化。
步骤S31中的涂胶、曝光和显影的具体操作方式及操作条件可以参照前述步骤S22和步骤S23中的涂胶、曝光和显影的操作条件，在此不再赘述。
S32、沉积金属层，也就是，在沟槽中沉积金属形成金属层，该金属层可以包括钛金属层和铜金属层。具体地，在第一钝化层上图案化的光刻胶层的遮盖作用下，可以使第一钝化层中的沟槽显露，从而可以利用PVD(物理气相沉积方式)的方式在第一钝化层中的沟槽能沉积形成金属层。金属层的厚度可以根据沉积的金属的种类或晶圆的厚度等参数确定。更具体地，金属层可以分为两层，即包括钛金属层和铜金属层，其中钛金属层的厚度可以为0.05微米～0.2微米，进一步地，钛金属层的厚度可以为0.1微米；铜金属层的厚度可以为0.1微米～0.5微米，进一步地，铜金属层的厚度可以为0.3微米。在实施PVD工艺时，操作条件可以如下：腔压取值范围可以为10～100mTorr，上电极功率的取值范围可以为750～3000W，下电极功率的取值范围可以为5～500W，氩气流量取值范围可以为50～500sccm。
S33、电镀，也就是，在金属层上电镀铜形成布线层(RDL，redistribution layer)，布线层延伸至沟槽外。具体地，形成布线层的方法为电镀工艺；布线层的材质包括但不限于铜。布线层从沟槽内的金属层表面延伸至沟槽外，并位于第一钝化层上。这样，布线层也即RDL线路与芯片电连接，能使芯片与其他器件如不同的芯片之间相互连通。具体地，布线层的厚度可以为0.5微米～5微米，进一步地，布线层的厚度可以为2微米，以保证电连接可靠性。
上述第一表面设有焊垫，布线层电连接焊垫。
S34、去胶，即去除步骤S31中的光刻胶。
步骤S34中的去胶的具体操作方式及操作条件可以参照前述步骤S25中的去胶的描述，在此不再赘述。
基于以上的步骤S31至步骤S34，可以获得第一表面钝化且制备好RDL的晶圆，基于此，可继续对晶圆的第二表面进行操作。
S4、在第二表面上形成有钝化层图案化的第二钝化层；以第二钝化层为掩膜，在预设工艺条件下刻蚀晶圆形成贯穿晶圆的锥形孔，从第二表面至第一表面的方向，锥形孔的宽度逐渐减小，且暴露出第一钝化层。具体地，步骤S4包括：
S41、涂胶、曝光和显影，即对晶圆的第二表面进行涂胶、曝光和显影。具体地，可以采用旋涂的方式，在第二表面覆盖光刻胶，从而在第二表面上形成光刻胶层；而后，对光刻胶层进行曝光、显影，使光刻胶层图案化，形成图案化的第二钝化层。
步骤S41中的涂胶、曝光和显影的具体操作方式及操作条件可以参照前述步骤S22和步骤S23中的涂胶、曝光和显影的操作条件，在此不再赘述。
S42、刻蚀，也就是，基于步骤S41得到的图案化的第二钝化层，以第二钝化层为掩膜，在预设工艺条件下刻蚀晶圆形成贯穿晶圆的锥形孔，该锥形孔从图案化的第二钝化层的表面延伸至晶圆的内部，例如可以延伸至位于第一表面的第一钝化层。
其中，刻蚀可以采用等离子体刻蚀。在刻蚀形成锥形孔时，采用的下电极功率小于或等于50W，上电极功率大于或等于500W，采用的刻蚀气体包括六氟化硫和氧气，腔室压力小于或等于500mTorr。
具体地，关于该锥形孔的形状，从第二表面至第一表面的方向，锥形孔的宽度逐渐减小；也就是，锥形孔的安装表面部分的宽度从第一较宽宽度向内锥化至在孔的底部表面部分处的第二较窄宽度。如此，不会产生底部缺口，可以避免在孔内填充金属时，容易在孔口堵塞，导致填入的金属材料不连续等问题。
如前阐述，锥形孔的孔壁的倾斜角度需要适中，其不易过大或过小，如图7所示，本发明实施例通过限定锥形孔的孔壁的倾斜角度α为70°～88°，可以避免直角孔所带来的各种问题，也可以避免由于过于倾斜导致的降低晶圆利用率、在回刻步骤中容易破坏侧壁的绝缘层等问题。
具体地，在一些实施例中，锥形孔的孔壁的倾斜角度为82°～88°；
在刻蚀形成锥形孔时，采用的下电极功率为5～50W，上电极功率为500～5000W，采用的刻蚀气体包括六氟化硫和氧气，六氟化硫的流量为10～1000sccm，氧气的流量为10～1000sccm，腔室压力(腔压)为5～500mTorr。
在一个更具体的实施例中，如图11所示，锥形孔的孔壁的倾斜角度为84°～86°；在刻蚀形成锥形孔时，采用的下电极功率为30W，上电极功率为700W，采用的刻蚀气体包括六氟化硫和氧气，六氟化硫的流量为50sccm，氧气的流量为50sccm，腔室压力为50mTorr；工艺时间为600s。
在另一个更具体的实施例中，如图12所示，锥形孔的孔壁的倾斜角度为84°～86°；在刻蚀形成锥形孔时，采用的下电极功率为30W，上电极功率为1200W，采用的刻蚀气体包括六氟化硫和氧气，六氟化硫的流量为50sccm，氧气的流量为50sccm，腔室压力为55mTorr；工艺时间为600s。
由上述两个具体的实施例可以看出，上电极功率并不主要影响刻蚀形貌，实际上，下电极功率对刻蚀形貌的影响较大。因此，本发明工艺配方可选范围是：腔压范围为5～500mTorr，优选50mTorr；上电极功率范围为500～5000W，优选1200W；下电极功率范围为5～50W，优选30W；氧气流量为10～1000sccm，优选50sccm；六氟化硫的流量10～1000sccm，优选50sccm；工艺时间没有范围限制，根据刻蚀深度而定。在该刻蚀工艺中，采用了极低的下电极功率，利于获得所需的孔形貌，此外，锥形孔的孔壁的倾斜角度可以通过腔压大小来调节。
具体地，在另一些实施例中，锥形孔的孔壁的倾斜角度为70°～79°；
在刻蚀形成锥形孔时，采用的下电极功率为5～45W，优选为15W，上电极功率为500～5000W，优选为2000W，采用的刻蚀气体包括八氟环丁烷(C4F8)、六氟化硫(SF6)和氧气，八氟环丁烷的流量为10～1000sccm，优选165sccm，六氟化硫的流量为10～1000sccm，优选600sccm，氧气的流量为10～1000sccm，优选60sccm，腔室压力为5～500mTorr，优选150mTorr。
在另一个更具体的实施例中，如图13所示，锥形孔的孔壁的倾斜角度为75°～77°；在刻蚀形成锥形孔时，采用的下电极功率为15W，上电极功率为2000W，采用的刻蚀气体包括八氟环丁烷、六氟化硫和氧气，八氟环丁烷的流量为165sccm，六氟化硫的流量为600sccm，氧气的流量为60sccm，腔室压力为150mTorr；工艺时间为180s。
由此可见，本发明实施例在干法刻蚀步采用了50W及其以下的下电极刻蚀功率，并在3D系统级封装中引入了70°～88°之间的斜孔互联结构。如图11至图13所示，本发明实施例可以避免底部缺口，提高器件良率，从而可以实现一种三维结构的封装方法，适用于尺寸小、厚度薄的芯片封装。
S5、基于锥形孔，在第一钝化层上进行刻蚀形成开窗，开窗与锥形孔连通。具体地，通过刻蚀形成锥形孔后，对锥形孔的底部进行开窗刻蚀，也就是通过刻蚀第一钝化层使第一钝化层形成开窗，该开窗是与锥形孔连通的，且该开窗通过金属层与布线层连接。
步骤S5中的具体刻蚀操作条件可以参照步骤S24中的刻蚀操作条件。具体地，步骤S5中的刻蚀操作条件可以如下：腔压取值范围可以为1～30mTorr，上电极功率的取值范围可以为600～3000W，下电极功率的取值范围可以为50～500W，采用的刻蚀气体包括氩气和碳氟类气体，其中氩气流量取值范围可以为10～100sccm，碳氟类气体的流量取值范围可以为10～100sccm，碳氟类气体例如可以为CF4、CHF3或其他类型的碳氟类气体等；基座的冷却液温度范围可以为-15～10℃。
S6、在锥形孔和开窗中形成金属连接柱，锥形孔将金属连接柱的一端裸露出来，金属连接柱的另一端与布线层电连接。具体地，如图5所示，步骤S6包括：
S61、生长停止层，也就是，在锥形孔和开窗的侧壁及底部形成停止层(也称内部钝化层)。具体地，可以利用PECVD的方式在锥形孔和开窗的侧壁及底部上生长一层氮化硅层或氧化硅层等钝化层。
步骤S6中的停止层的具体形成方式或类型等可以参照步骤S21中的第一钝化层的具体形成方式及类型，在此不再赘述。
S62、回刻，也就是对停止层进行回刻，以去除位于底部的停止层。
步骤S62中的具体回刻操作条件可以参照步骤S24中的刻蚀操作条件，在此不再赘述。
S63、生长阻挡层，也就是在停止层上形成阻挡层。
步骤S63中的形成阻挡层的操作条件可以参照步骤S32中的形成金属层的操作条件。具体地，可以利用PVD的方式在停止层上沉积氮化钛以形成阻挡层，该阻挡层的厚度可以根据沉积的材料的种类等参数确定。更具体地，阻挡层的具体材质可以为氮化钛，阻挡层的厚度可以为0.1微米～1微米，进一步，阻挡层的厚度可以为0.5微米。在实施PVD工艺时，操作条件可以如下：腔压取值范围可以为10～100mTorr，上电极功率的取值范围可以为750～3000W，下电极功率的取值范围可以为5～500W，氩气流量取值范围可以为50～500sccm。
S64、生长种子层，也就是在阻挡层上形成种子层。
步骤S64中的形成种子层的操作条件可以参照步骤S32中的形成金属层的操作条件。具体地，可以利用PVD的方式在阻挡层上沉积钛、铜以形成种子层，该种子层的厚度可以根据沉积的材料的种类等参数确定。更具体地，种子层的具体材质可以为钛和铜，其中钛的厚度可以为0.05微米～0.2微米，进一步，钛的厚度可以为0.1微米；铜的厚度可以为0.1微米～0.5微米，进一步，铜的厚度可以为0.3微米。在实施PVD工艺时，操作条件可以如下：腔压取值范围可以为10～100mTorr，上电极功率的取值范围可以为750～3000W，下电极功率的取值范围可以为5～500W，氩气流量取值范围可以为50～500sccm。
S65、填充，也就是，基于停止层、阻挡层和种子层，在锥形孔和开窗内填充金属，以在锥形孔和开窗中形成金属连接柱，金属连接柱与布线层电连接。具体地，形成金属连接柱的方法为电镀工艺；金属连接柱的材质包括但不限于铜。通过电镀的方式镀铜，可以使金属铜填充至锥形孔和开窗内，在此过程中，电镀的铜也不可避免的可以设于第二表面上的图案化的光刻胶层上。更具体地，电镀的操作条件可以如下：电压范围可以为1～30V，进一步，电压可以为5V，电流范围可以为1～100mA/cm2，进一步，电流可以为75mA/cm2。
S66、去胶，也就是，去除第二表面上的图案化的光刻胶层。
步骤S66中的去胶的具体操作方式及操作条件可以参照前述步骤S25中的去胶的描述，在此不再赘述。
S67、刻蚀，也就是，对第二表面进行刻蚀，以去除第二表面上的第二钝化层，从而使金属连接柱的一端从锥形孔中裸露出来，金属连接柱的另一端与布线层电连接。具体地，该刻蚀的操作条件可以如下：腔压取值范围可以为5～500mTorr，进一步可以为25mTorr，上电极功率的取值范围可以为500～5000W，进一步可以为2200W，下电极功率的取值范围可以为30～500W，进一步可以为50W，采用的刻蚀气体包括六氟化硫，六氟化硫的流量取值范围可以为10～100sccm，进一步可以为750sccm。刻蚀的工艺时间没有范围限制，可以根据刻蚀深度而定。
进一步，为了将同类型或不同类型的芯片封装在一起，形成三维封装结构，提升封装结构的数据处理效率。如图2及图6所示，本发明实施例公开的加工方法中，步骤S67之后还可以包括：
S7、钝化，也就是，在第二表面上形成第三钝化层。
步骤S7中的形成钝化层的具体操作方式及钝化层的类型等可以参照前述步骤S21中的第一钝化层的形成方式及类型，在此不再赘述。
S8、刻蚀，也即对第三钝化层进行刻蚀，得到芯片级晶圆。该芯片级晶圆是采用如上的步骤S1至步骤S8所得到的芯片级晶圆。
S9、堆叠，即将多个芯片级晶圆进行堆叠，完成逐层互联。多个芯片级晶圆可以是相同类型或不同类型的。
进一步，该加工方法还可以包括键合、晶圆切割等步骤，这些步骤可以参考现有技术，在此不再详细描述。
本发明实施例还提供一种半导体封装结构，该半导体封装结构可以采用前述的半导体封装结构的加工方法制得。
所提供的半导体封装结构中，多个芯片级晶圆垂直堆叠在一起，再通过封装基板和锡球连接到主板上，或者也可以通过打金线和铅引脚等方式连接到主板上。
在一些实施例中，该半导体封装结构，包括基板及堆叠设置在基板上的多个芯片级晶圆，芯片级晶圆包括相对设置的第一表面和第二表面，第一表面设有焊垫，在第一表面上形成有第一钝化层和布线层，布线层电连接焊垫；
芯片级晶圆设有锥形孔，从第二表面至第一表面的方向，锥形孔的宽度逐渐减小；
锥形孔内填充有金属连接柱，金属连接柱的一端显露于锥形孔外，金属连接柱的另一端穿过第一钝化层与布线层电连接；
相邻芯片级晶圆通过一者上的布线层与另一者上的金属连接柱电连接。
在一些实施例中，锥形孔的孔壁的倾斜角度为70°～88°。
本发明实施例提供的半导体封装结构中的芯片级晶圆的具体结构或其中的锥形孔等的相关特征，可以从前述半导体封装结构的加工方法中获知，在此不再详细描述。
本发明上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种半导体封装结构的加工方法，其特征在于，包括以下步骤：
提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，所述晶圆的第一表面暴露出焊垫；
在所述第一表面上依次形成图案化的第一钝化层和布线层，所述布线层电连接所述焊垫；
在所述第二表面上形成有钝化层图案化的第二钝化层；以所述第二钝化层为掩膜，在预设工艺条件下刻蚀所述晶圆形成贯穿所述晶圆的锥形孔，从所述第二表面至所述第一表面的方向，所述锥形孔的宽度逐渐减小，且暴露出所述第一钝化层；其中，所述预设工艺条件包括：采用的下电极功率小于或等于50W；
基于所述锥形孔，在所述第一钝化层上进行刻蚀形成开窗，所述开窗与所述锥形孔连通；
在所述锥形孔和所述开窗中形成金属连接柱，所述锥形孔将所述金属连接柱的一端裸露出来，所述金属连接柱的另一端与所述布线层电连接。
2.根据权利要求1所述的半导体封装结构的加工方法，其特征在于，所述锥形孔的孔壁的倾斜角度为70°～88°；
其中，所述预设工艺条件还包括：上电极功率大于或等于500W，采用的刻蚀气体包括六氟化硫和氧气，腔室压力小于或等于500mTorr。
3.根据权利要求2所述的半导体封装结构的加工方法，其特征在于，所述锥形孔的孔壁的倾斜角度为82°～88°；
在刻蚀形成所述锥形孔时，所述预设工艺条件包括：采用的下电极功率为5～50W，上电极功率为500～5000W，采用的刻蚀气体包括六氟化硫和氧气，所述六氟化硫的流量为10～1000sccm，所述氧气的流量为10～1000sccm，腔室压力为5～500mTorr。
4.根据权利要求2所述的半导体封装结构的加工方法，其特征在于，所述锥形孔的孔壁的倾斜角度为70°～79°；
在刻蚀形成所述锥形孔时，所述预设工艺条件包括：采用的下电极功率为5～45W，上电极功率为500～5000W，采用的刻蚀气体还包括八氟环丁烷，所述八氟环丁烷的流量为10～1000sccm，所述六氟化硫的流量为10～1000sccm，所述氧气的流量为10～1000sccm，腔室压力为5～500mTorr。
5.根据权利要求1所述的半导体封装结构的加工方法，其特征在于，所述在所述第一表面上依次形成图案化的第一钝化层和布线层，包括：
在所述第一表面上形成图案化的光刻胶层，以所述图案化的光刻胶层为掩膜对所述第一钝化层进行刻蚀处理，以在所述第一表面上形成所述图案化的第一钝化层；其中，对第一钝化层进行刻蚀处理时，腔室压力为1～30mTorr，采用的上电极功率为600～3000W，下电极功率为50～500W，采用的刻蚀气体包括氩气和碳氟类气体，所述氩气的流量为10～100sccm，所述碳氟类气体的流量为10～100sccm。
6.根据权利要求5所述的半导体封装结构的加工方法，其特征在于，在形成所述图案化的第一钝化层之后，还包括：
在所述第一钝化层的沟槽中沉积金属形成金属层，所述金属层包括钛金属层和铜金属层；
在所述金属层上电镀铜形成所述布线层，所述布线层延伸至所述沟槽外。
7.根据权利要求1至6任一项所述的半导体封装结构的加工方法，其特征在于，所述在所述锥形孔和所述开窗中形成金属连接柱，所述锥形孔将所述金属连接柱的一端裸露出来，所述金属连接柱的另一端与所述布线层电连接，包括：
在所述锥形孔和所述开窗的侧壁及底部形成停止层；
对所述停止层进行回刻，以去除位于底部的所述停止层；
在所述停止层上形成阻挡层；
在所述阻挡层上形成种子层；
基于所述停止层、所述阻挡层和所述种子层，在所述锥形孔和所述开窗内填充金属，以在所述锥形孔和所述开窗中形成金属连接柱，所述金属连接柱与所述布线层电连接；
对所述第二表面进行刻蚀，使所述金属连接柱的一端从所述锥形孔中裸露出来。
8.根据权利要求7所述的半导体封装结构的加工方法，其特征在于，所述对所述第二表面进行刻蚀，以使所述金属连接柱的一端从所述锥形孔中裸露出来之后，还包括：
在所述第二表面上形成第三钝化层，对所述第三钝化层进行刻蚀，得到芯片级晶圆；
将多个所述芯片级晶圆进行堆叠，完成逐层互联，得到半导体封装结构。
9.一种半导体封装结构，其特征在于，包括基板及堆叠设置在所述基板上的多个芯片级晶圆，所述芯片级晶圆包括相对设置的第一表面和第二表面，所述第一表面设有焊垫，在所述第一表面上形成有第一钝化层和布线层，所述布线层电连接所述焊垫；
所述芯片级晶圆设有锥形孔，从所述第二表面至所述第一表面的方向，所述锥形孔的宽度逐渐减小；
所述锥形孔内填充有金属连接柱，所述金属连接柱的一端显露于所述锥形孔外，所述金属连接柱的另一端穿过所述第一钝化层与所述布线层电连接；
相邻所述芯片级晶圆通过一者上的所述布线层与另一者上的所述金属连接柱电连接。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述锥形孔的孔壁的倾斜角度为70°～88°。
CN202111462283.8A 2021-12-02 2021-12-02 半导体封装结构及其加工方法 Pending CN114171455A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111462283.8A CN114171455A (zh) 2021-12-02 2021-12-02 半导体封装结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111462283.8A CN114171455A (zh) 2021-12-02 2021-12-02 半导体封装结构及其加工方法

Publications (1)

Publication Number Publication Date
CN114171455A true CN114171455A (zh) 2022-03-11

Family

ID=80482467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111462283.8A Pending CN114171455A (zh) 2021-12-02 2021-12-02 半导体封装结构及其加工方法

Country Status (1)

Country Link
CN (1) CN114171455A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747544A (zh) * 2024-02-19 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种硅通孔的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747544A (zh) * 2024-02-19 2024-03-22 中国科学院长春光学精密机械与物理研究所 一种硅通孔的形成方法

Similar Documents

Publication Publication Date Title
US8735287B2 (en) Semiconductor packaging process using through silicon vias
US8669183B2 (en) Manufacturing method of semiconductor device
US6444576B1 (en) Three dimensional IC package module
CN105097736B (zh) 利用后通孔工艺的3d衬底上晶圆上芯片结构
US7994634B2 (en) Semiconductor element and semiconductor element fabrication method
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN102931154B (zh) 半导体装置
US9018092B2 (en) Encapsulated metal interconnect
TWI707457B (zh) 三維記憶體元件中的階梯形成
US9041163B2 (en) Semiconductor structure and manufacturing method thereof
CN106206535A (zh) 半导体装置及半导体装置的制造方法
CN114171455A (zh) 半导体封装结构及其加工方法
US5296407A (en) Method of manufacturing a contact structure for integrated circuits
US11728158B2 (en) Semiconductor structure and method for preparing the same
TWI722058B (zh) 半導體結構及其製造方法
TW202023031A (zh) 半導體裝置
US11973046B2 (en) Semiconductor structure and method for preparing the same
CN106558533A (zh) 导电插塞结构的形成方法
CN114300413A (zh) 半导体封装结构的加工方法和半导体封装结构
CN117199033A (zh) 半导体结构及其形成方法
JPH06295906A (ja) 半導体装置の製造方法
JP2012248671A (ja) 半導体基板の製造方法
CN117276187A (zh) 半导体基板中硅通孔的制作方法
KR20200037091A (ko) 전도성 라인 하위 금속 캡을 가진 비아
JPH0499358A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination