KR101611108B1 - 관통 기판 비아들을 형성하는 방법들 - Google Patents
관통 기판 비아들을 형성하는 방법들 Download PDFInfo
- Publication number
- KR101611108B1 KR101611108B1 KR1020147010132A KR20147010132A KR101611108B1 KR 101611108 B1 KR101611108 B1 KR 101611108B1 KR 1020147010132 A KR1020147010132 A KR 1020147010132A KR 20147010132 A KR20147010132 A KR 20147010132A KR 101611108 B1 KR101611108 B1 KR 101611108B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- substrate
- via openings
- metal lining
- alloy
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 title claims abstract description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 119
- 229910052802 copper Inorganic materials 0.000 claims abstract description 118
- 239000010949 copper Substances 0.000 claims abstract description 118
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 38
- 239000000956 alloy Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims description 95
- 239000002184 metal Substances 0.000 claims description 95
- 239000000463 material Substances 0.000 claims description 45
- 238000004070 electrodeposition Methods 0.000 claims description 17
- 239000011800 void material Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 239000011701 zinc Substances 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 abstract description 3
- 239000002659 electrodeposit Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052602 gypsum Inorganic materials 0.000 description 1
- 239000010440 gypsum Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- -1 regions Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
- C25D5/50—After-treatment of electroplated surfaces by heat-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Physical Vapour Deposition (AREA)
Abstract
관통 기판 비아들을 형성하는 방법은 기판 내에 형성되는 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 개별적으로 전착시키는 단계를 포함한다. 상기 전착된 구리 및 상기 다른 적어도 하나의 원소는 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 사용되는 상기 구리와 상기 다른 적어도 하나의 원소의 합금을 형성하도록 어닐링된다.
Description
본 명세서에 개시된 실시예들은 관통 기판 비아들을 형성하는 방법들에 관한 것이다.
본 발명의 배경이 되는 기술은 대한민국 공개특허공보 제10-2011-0022571호 (2011.03.07)에 개시되어 있다.
관통 기판 비아는 집적 회로조직을 포함하는 기판을 완전히 통과하는 수직 전기 연결이다. 관통 기판 비아들은 3D 패키지들을 3D 집적 회로에 생성하기 위해 사용될 수 있고 관통 기판 비아들의 밀도가 실질적으로 더 높기 때문에 패키지-온-패키지와 같은 다른 기술들에 비해 개선이다. 관통 기판 비아들은 멀티칩 전자 회로의 복잡성 및 전체 치수들을 상당히 감소시키는 내부 배선을 통해 수직 정렬 전자 디바이스들의 상호연결을 제공한다.
관통 기판 비아는 집적 회로조직을 포함하는 기판을 완전히 통과하는 수직 전기 연결이다. 관통 기판 비아들은 3D 패키지들을 3D 집적 회로에 생성하기 위해 사용될 수 있고 관통 기판 비아들의 밀도가 실질적으로 더 높기 때문에 패키지-온-패키지와 같은 다른 기술들에 비해 개선이다. 관통 기판 비아들은 멀티칩 전자 회로의 복잡성 및 전체 치수들을 상당히 감소시키는 내부 배선을 통해 수직 정렬 전자 디바이스들의 상호연결을 제공한다.
공통 관통 기판 비아 프로세스들은 기판의 두께의 대부분이지만, 모두가 아닌 것을 통해 관통 기판 비아 개구부들의 포메이션(formation)을 포함한다. 그 다음, 얇은 유전체 라이너는 관통 기판 비아 개구부들의 측벽들을 전기적으로 절연시키기 위해 증착된다. 접착 및/또는 확산 장벽 재료(들)은 유전체 위에 라이닝되도록 증착될 수 있다. 그 다음, 관통 기판 비아 개구부들에는 전도성 재료가 충전된다. 기판 재료는 비아 개구부들 내의 전도성 재료를 노출시키기 위해 비아 개구부들이 형성된 기판의 대향 측면으로부터 제거된다.
하나의 매우 바람직한 전도성 관통 기판 비아 재료는 전착에 의해 증착되는 원소 구리이다. 구리는 시드 층을 관통 기판 비아 개구부들 내에 초기에 증착한 후에 전기 도금 용액으로부터 원소 구리를 전착함으로써 형성될 수 있다. 대표적인 구리 전기 도금 용액은 구리 이온들의 소스로서의 황산 구리, 전도도를 제어하는 황산, 및 억제 분자들의 핵 생성을 위한 염화 구리를 포함한다.
원소 충전으로 구성되는 현재 관통 기판 비아 구조들은 라이너 및 구리가 기판의 후면을 통해 노출된 후에 응력 완화 손상을 유전체 비아 라이너에 나타낸다. 구리 충전 금속은 기판 내에 제한되는 동안 높은 응력 하에 있다. 그러나, 구리 및 유전체가 기판의 후면으로부터 노출되고 돌출될 때, 구리는 구속받지 않아서 평형, 저응력 상태에 대한 구리 구조의 응력 완화 및 팽윤을 야기시킨다. 구리가 팽창함에 따라, 유전체 비아 라이너는 크랙의 경향이 있으며, 이는 구리 이동을 위한 경로를 기판에 짧게 생성한다.
도 1은 본 발명의 일 실시예에 따른 프로세스에서 기판 단편의 개략 단면도이다.
도 2는 도 1의 것 다음의 처리 단계에서 도 1 기판 단편의 도면이다.
도 3은 도 2의 것 다음의 처리 단계에서 도 2 기판 단편의 도면이다.
도 4는 도 3의 것 다음의 처리 단계에서 도 3 기판 단편의 도면이다.
도 5는 도 4의 것 다음의 처리 단계에서 도 4 기판 단편의 도면이다.
도 6은 도 5의 것 다음의 처리 단계에서 도 5 기판 단편의 도면이다.
도 7은 본 발명의 일 실시예에 따른 프로세스에서 기판 단편의 개략 단면도이다.
도 8은 본 발명의 일 실시예에 따른 프로세스에서 기판 단편의 개략 단면도이다.
도 9는 도 8의 것 다음의 처리 단계에서 도 8 기판 단편의 도면이다.
도 10은 도 9의 것 다음의 처리 단계에서 도 9 기판 단편의 도면이다.
도 11은 도 10의 것 다음의 처리 단계에서 도 10 기판 단편의 도면이다.
도 12는 도 11의 것 다음의 처리 단계에서 도 11 기판 단편의 도면이다.
도 2는 도 1의 것 다음의 처리 단계에서 도 1 기판 단편의 도면이다.
도 3은 도 2의 것 다음의 처리 단계에서 도 2 기판 단편의 도면이다.
도 4는 도 3의 것 다음의 처리 단계에서 도 3 기판 단편의 도면이다.
도 5는 도 4의 것 다음의 처리 단계에서 도 4 기판 단편의 도면이다.
도 6은 도 5의 것 다음의 처리 단계에서 도 5 기판 단편의 도면이다.
도 7은 본 발명의 일 실시예에 따른 프로세스에서 기판 단편의 개략 단면도이다.
도 8은 본 발명의 일 실시예에 따른 프로세스에서 기판 단편의 개략 단면도이다.
도 9는 도 8의 것 다음의 처리 단계에서 도 8 기판 단편의 도면이다.
도 10은 도 9의 것 다음의 처리 단계에서 도 9 기판 단편의 도면이다.
도 11은 도 10의 것 다음의 처리 단계에서 도 10 기판 단편의 도면이다.
도 12는 도 11의 것 다음의 처리 단계에서 도 11 기판 단편의 도면이다.
본 발명의 실시예들은 관통 기판 비아들을 형성하는 방법들을 포함하고 기판 내에 형성되는 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 개별적으로 전착하는 단계를 포함한다. 전착 구리 및 적어도 하나의 다른 원소는 구리 및 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 사용되는 적어도 하나의 다른 원소의 합금을 형성하기 위해 어닐링된다. 초기 대표적인 실시예들은 도 1-도 6을 참조하여 설명된다.
도 1을 참조하면, 기판 단편(10)은 대향 측면들(16 및 18)을 갖는 기판 재료(12)를 포함한다. 기판 재료(12)는 제조되었거나 제조되는 과정인 집적 회로조직의 일부를 구성하는 다수의 재료들, 영역들, 층들 및 구조들을 갖고 있으면 불균일인 것 같다. 편의상, 기판 측면(16)은 본 명세서에서 기판 재료(12)의 제 1 측면으로 지칭되고 기판 측면(18)은 기판 재료(12)의 제 2 측면으로 지칭된다.
관통 기판 비아 개구부들(20)은 기판 재료(12)에 형성된다. 일 실시예에서, 관통 기판 비아 개구부들(20)은 기판 재료(12)을 통해 부분적으로 연장되고 제 1 기판 측면(16)으로부터 형성되었다. 대안적으로, 관통 기판 비아 개구부들(20)은 기판 재료(12)를 통해 완전히 연장될 수 있으며/있거나 제 2 기판 측면(16)으로부터 형성될 수 있다. 관계 없이, 관통 기판 비아 개구부들(20)은 화학적 및/또는 물리적 수단에 의해 형성될 수 있으며, 화학적 에칭, 드릴링, 및 레이저 어블레이션은 소수의 예들이다. 기판 재료(12)는 실리콘을 포함할 수 있다. 관통 기판 비아들은 또한 본 기술분야에서 관통 실리콘 비아들(TSVs)로 지칭되었다. 이러한 문서에서, “관통 기판 비아들”은 관통 기판 비아들을 포함하거나 관통 기판 비아들의 총칭이고, 관통 기판 비아들은 그 재료 중 어느 하나가 실리콘인지에 관계 없이 기판 재료를 통해 연장되는 전도성 비아들을 포함한다.
도 2를 참조하면, 관통 기판 비아 개구부들(20)의 측벽들은 유전체(22)로 라이닝되었다. 그러한 것은 균일 또는 불균일일 수 있으며, 이산화 실리콘 및/또는 질화 실리콘은 예들이다. 전도성 시드 재료(24)은 관통 기판 비아 개구부들(20) 내의 유전체(22) 위에서 측방으로 형성되었다. 그러한 것은 균일 또는 불균일일 수 있으며, 구리는 일 예이다. 구리 확산 장벽 재료(들)(도시되지 않음)는 전도성 시드 재료(24)와 유전체(22) 사이에 제공될 수 있다. 그러한 것은 균일 또는 불균일일 수 있으며, 탄탈륨, 탄탈륨/텅스텐, 질화 탄탈륨, 또는 다른 재료들은 구리 이도에 대한 장벽으로서의 기능을 할 수 있다. 확산 장벽 재료는 유전체 또는 전도성일 수 있고, 전도성이면 전도성 시드 재료(24)로서의 기능을 하거나 시드 재료의 일부를 구성할 수 있다.
도 3을 참조하면, 제 1 금속 라이닝(26)은 구리 또는 구리와 다른 원소 중 하나를 전착함으로써 각각의 관통 기판 비아 개구부들(20) 내에 형성되었다. 사용되는 전착 기술은 임의의 기존 또는 아직 개발되지 않은 전착 기술(들)일 수 있다. 기판(10)은 제 1 금속 라이닝(26)이 절연 금속 라이닝들로서 관통 기판 비아 개구부들(20) 내에 전착되도록(즉, 임의의 분리된 관통 기판 비아 개구부들(20) 사이에서 연속적이지 않음) 이전에 마스킹되었을 수 있다(도시되지 않음). 구리와 다른 하나보다 많은 원소를 포함하는 제 1 금속 라이닝(26)은 균일 또는 불균일 수 있고, 원소 및/또는 합금 형태들일 수 있다. 구리와 다른 대표적인 원소들을 아연, 주석, 및 니켈을 포함한다. 관계 없이, 일 실시예에서, 제 1 금속 라이닝(26)은 외부 개방 보이드(27)를 각각의 관통 기판 비아 개구부들(20) 내에 형성하는 것으로 간주될 수 있다.
도 4를 참조하면, 제 2 금속 라이닝(28)는 보이드들(27)을 충전하기 위해 전착되었다.
도 5를 참조하면, 전착 구리 및 적어도 하나의 다른 원소는 구리 및 적어도 하나의 다른 원소의 합금(30)을 형성하기 위해 어닐링되었다. 전도성 시드 재료(24)(도시되지 않음)는 본래 합금(30)(도시된 바와 같음)의 일부를 형성할 수 있다. 합금(30)은 균일 또는 불균일일 수 있다. 합금은 다른 원소(들)보다 더 많거나 더 적은 구리를 가질 수 있다. 아연이 다른 원소인 일 실시예에서, 합금은 아연보다 더 많은 구리를 갖는다. 예를 들어, 아연은 구리-아연 상태도에서 알파상 범위를 목표로 정하는 대략 0.5중량%에서 25중량%까지 존재할 수 있으므로 금속들은 서로 고용체로 존재한다. 합금에서 구리 및 다른 원소의 양은 관통 기판 비아 개구부들(20) 내의 제 1 금속 라이닝 및 제 2 금속 라이닝(26 및 28)의 양에 의해 결정될 수 있다. 구리와 다른 금속(들)의 개시 프리 어닐 두께는 목표된 최종 합금 조성을 달성하기 위해 비아 개구부 직경에 따라 변화될 수 있다. 예를 들어, 더 많은 구리를 갖는 큰 직경 비아 개구부는 더 작은 직경의 비아 개구부와 비교하여 목표된 합금 조성을 달성하기 위해 어닐링 전에 더 두꺼운 다른 원소(들) 층을 사용할 수 있다.
일 실시예에서, 어닐링은 불활성 분위기에서 수행된다. 일 실시예에서, 어닐링은 대략 150°C에서 450°C까지의 온도에서 대략 0.5 시간에서 대략 3 시간까지 동안 수행되지만, 충분한 어닐링은 훨씬 더 적은 시간에 발생할 수 있다. 대기 압력, 대기중보다 낮은 압력, 또는 대기보다 높은 압력이 사용될 수 있다. 어닐링은 합금을 형성하는 목적들을 위해 전용 어닐일 수 있거나 기판의 다른 열 처리와 함께 발생할 수 있다.
도 6을 참조하면, 기판 재료(12)는 제 2 기판 측면(18)으로부터 합금(30)을 포함하는 전도성 관통 기판 비아 구조들(32)을 노출시키고 돌출시키기 위해 제 2 기판 측면(18)으로부터 제거되었다. 그러한 제거는 임의의 적절한 기술에 의해 수행될 수 있고 본 발명의 실시예들에 중대하지 않다. 재료들(30, 24, 및 22)은 도시된 바와 같은 기판 측면(16)으로부터 제거될 수 있다. 후속 처리(도시되지 않음)는 예를 들어 기판 측면(18)으로부터 돌출되는 유전체 재료(22)의 적어도 일부가 제거되는 경우에 원하는 구조 및 회로를 완성하기 위해 발생할 수 있다.
보이드들을 충전하기 위해 구리가 우선 전착되고 또 다른 원소 또는 원소들이 전착될 수 있다. 대안적으로, 보이드들을 충전하기 위해 또 다른 원소 또는 원소들이 우선 전착되고 구리가 전착될 수 있다. 일 실시예에서 그리고 도시된 바와 같이, 외부 개방 보이드들 및 충전된 보이드들은 관통 기판 비아 개구부들(20) 내에서 방사상으로 센터링될 수 있다. 일 실시예에서, 관통 기판 비아 개구부들(20) 내의 모든 전도성 재료는 상기 합금의 방사상 외부로 존재할 수 있는 임의의 전도성 구리 확산 장벽 재료(도시되지 않음)이 없다면, 그리고 충전된 보이드들이 관통 기판 비아 개구부들 내에 방사상으로 센터링되는지에 관계 없이, 본래 합금(30)으로 구성된다.
제 1 금속 라이닝(26) 및 제 2 금속 라이닝(28)는 동일한 측방 두께(도시되지 않음) 또는 상이한 측방 두께들(도시된 바와 같음)일 수 있다. 상이한 두께들이면, 어느 하나는 다른 것보다 더 두꺼울 수 있다. 예를 들어, 도 4의 실시예들은 제 2 금속 라이닝(28)보다 더 두꺼워질 제 1 금속 라이닝(26)을 도시한다. 이상적인 실시예에서 더 큰 구리의 양이 요구되는 경우에, 전착 구리는 전착된 다른 원소(들)보다 측방으로 더 두꺼울 것이다. 관계 없이, 도 7은 제 1 금속 라이닝(26a)이 제 2 금속 라이닝(28a)보다 더 두꺼운 측방 두께로 증착된 대체 실시예 기판 단편(10a)을 도시한다. 첫번째 설명된 실시예로부터의 동일한 번호들은 일부 구성 차이들이 접미사 “a”로 표시된 상태에서, 적절한 곳에 사용되었다.
분리 전착들은 구리 및 단 하나의 다른 원소 또는 구리 및 구리와 다른 다수의 원소들에 대한 것일 수 있다. 일 실시예에서, 합금은 본래 구리 및 아연, 구리 및 주석, 또는 구리 및 니켈로 구성된다.
분리 전착들이 구히 및 단 하나의 다른 원소에 대한 것인지에 관계 없이, 전착들의 전체 수는 2개 이상일 수 있다. 상기 도 4 및 도 7 실시예들은 어닐링을 수행하기 전에 관통 기판 비아 개구부들(20)의 나머지 용적을 충전하는 2개의 전착만을 도시한다. 2개보다 많은 전착의 전부를 포함하는 대체 실시예는 기판 단편(10b)에 대한 도 8-도 12를 참조하여 다음에 설명된다. 상술한 실시예들로부터의 동일한 번호들은 일부 구성 차이들이 접미사 “b” 또는 상이한 번호들로 표시된 상태에서, 적절한 곳에 사용되었다.
도 8을 참조하면, 제 1 금속 라이닝(26b)은 구리 또는 구리와 다른 원소 중 하나를 각각의 관통 기판 비아 개구부들(20) 내에 전착함으로써 형성되었다. 제 1 금속 라이닝(26b)은 각각의 관통 기판 비아 개구부들(20)의 측벽들 위에 형성된 전도성 시드 재료(24)의 측방 내부로 형성되고 전도성 시드 재료에 바로 인접하여 형성될 수 있다. 이러한 문서에서, 재료 또는 구조는 서로에 대한 명시된 재료들 또는 구조들의 적어도 일부 물리적 터치 접촉이 존재할 때 다른 것에 “바로 인접해”있다. 대조적으로, “위에”는 개재 재료(들) 또는 구조(들)가 서로에 대한 명시된 재료들 또는 구조들의 어떤 물리적 터치 접촉도 야기하지 않는 구성들 뿐만 아니라 “바로 인접”을 포함한다. 제 1 금속 라이닝(26b)은 각각의 관통 기판 비아 개구부들(20) 내에 외부 개방 제 1 보이드(40)(예를 들어, 처음 설명된 실시예들에서 보이드(27/27a)와 동일할 수 있음)를 형성한다.
도 9를 참조하면, 제 2 금속 라이닝(28b)은 구리 또는 다른 원소의 다른 하나를 전착함으로써 각각의 관통 기판 비아 개구부들(20) 내에 형성되었다. 제 2 금속 라이닝(28b)은 제 1 금속 라이닝(26b)의 측방 내부로 형성되고 제 1 금속 라이닝에 바로 인접할 수 있고, 외부 개방 제 2 보이드(42)를 각각의 관통 기판 비아 개구부들(20) 내에 형성한다. 제 2 금속 라이닝(28b) 및 제 1 금속 라이닝(26b)은 동일한 두께(도시되지 않음) 또는 상이한 두께들(도시된 바와 같음)일 수 있으며, 어느 하나는 다른 것보다 더 두껍게 처리될 수 있다. 관계 없이, 제 2 보이드들(42)에는 최종적으로 전착 금속이 충전된다. 그 다음, 기판은 적어도 구리 및 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 최종적으로 사용되는 다른 금속을 함유하는 합금을 형성하기 위해 어닐링된다. 그러한 것은 하나 더의 전착 또는 하나 더보다 많은 전착을 수행함으로써 발생할 수 있다.
예를 들어, 도 10을 참조하면, 일 실시예에서, 제 1 금속 라이닝(26b)의 구리 또는 다른 원소 중 하나는 제 3 금속 라이닝(44)을 각각의 관통 기판 비아 개구부들(20) 내에 형성하기 위해 전착되었다. 제 3 금속 라이닝(44)은 제 2 금속 라이닝(28b)의 측방 내부로 형성되고 제 2 금속 라이닝에 바로 인접할 수 있고, 외부 개방 제 3 보이드(46)를 각각의 관통 기판 비아 개구부들(20) 내에 형성한다. 제 3 금속 라이닝(44)은 제 1 금속 라이닝(26b) 및 제 2 금속 라이닝(28b)의 것들과 다른 금속을 포함할 수 있다. 대안적으로, 제 3 금속 라이닝(44)은 제 1 금속 라이닝(26b) 및/또는 제 2 금속 라이닝(28b)의 것들 중 하나 이상과 동일한 금속을 포함할 수 있다. 제 3 금속 라이닝(44) 및 제 2 금속 라이닝(28b)은 동일한 두께(도시되지 않음) 또는 상이한 두께들(도시된 바와 같음)일 수 있고, 라이닝(44)은 제 1 금속 라이닝(26)과 동일한 두께(도시된 바와 같음) 또는 상이한 두께(도시되지 않음)일 수 있다. 관계 없이, 제 3 보이드들(46)에는 최종적으로 전착 금속으로 충전된다. 그러한 것은 하나 더의 전착 또는 하나 더보다 많은 전착을 수행함으로써 발생할 수 있다.
예를 들어, 도 11을 참조하면, 일 실시예에서, 구리 또는 다른 원소의 다른 하나는 제 4 금속 라이닝(48)을 각각의 관통 기판 비아 개구부들(20) 내에 형성하기 위해 전착되었다. 제 4 금속 라이닝(48)은 제 3 금속 라이닝(44)의 측방 내부로 형성되고 제 3 금속 라이닝에 바로 인접할 수 있고, 외부 개방 제 4 보이드(50)를 각각의 관통 기판 비아 개구부들(20) 내에 형성한다. 제 4 금속 라이닝(48)은 제 1 금속 라이닝(26b), 제 2 금속 라이닝(28b), 및 제 3 금속 라이닝(44)의 것들과 다른 금속을 포함할 수 있다. 대안적으로, 제 4 금속 라이닝(48)은 제 1 금속 라이닝(26b), 제 2 금속 라이닝(28b), 및/또는 제 3 금속 라이닝(44)의 것들 중 하나 이상과 동일한 금속을 포함할 수 있다. 제 4 금속 라이닝(48) 및 제 3 금속 라이닝(44)은 동일한 두께(도시되지 않음) 또는 상이한 두께들(도시된 바와 같음)일 수 있고, 라이닝(48)은 제 1 금속 라이닝(26)과 동일한 두께(도시된 바와 같음) 또는 상이한 두께(도시되지 않음)일 수 있다. 관계 없이, 제 4 보이드들(50)에는 최종적으로 전착 금속이 충전된다. 그러한 것은 예를 들어 구리 또는 구리와 다른 원소 중 하나에 대한, 예를 들어 하나의 추가 전착을 갖는 도 12에 도시된 바와 같이, 하나 더의 전착 또는 하나 더보다 많은 전착을 수행함으로써 발생할 수 있다. 대체 및/또는 추가 속성들 및 후속 처리는 상술한 바와 같이 발생할 수도 있다.
일 실시예에서, 구리와 또 다른 원소만이 사용되고, 일 실시예에서, 합금은 본래 구리 및 그러한 다른 원소로 구성된다.
상기 실시예들 각각은 관통 기판 비아들을 형성하는 방법들의 예들만이다. 그러한 방법들은 기판 내에 형성되었던 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 개별적으로 전착하는 단계를 포함한다. 전착 구리 및 적어도 하나의 다른 원소는 구리 및 합금을 포함하는 전도성 관통 기판 비아 구조들을 최종적으로 형성하는 적어도 하나의 원소의 합금을 형성하기 위해 어닐링된다. 2개 이상의 전착이 수행될 수 있으며 분리 전착들의 첫번째는 구리에 대한 것이거나 분리 전착들의 첫번째는 구리와 다른 원소에 대한 것이다. 관계 없이, 본 발명의 실시예들은 또한 구리에 대한 것인 분리 전착들의 마지막, 또는 구리와 다른 원소에 대한 분리 전착들의 마지막을 포함한다.
결론
일부 실시예들에서, 관통 기판 비아들을 형성하는 방법들은 기판 내에 형성되는 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 개별적으로 전착하는 단계를 포함한다. 전착 구리 및 적어도 하나의 다른 원소는 구리 및 적어도 하나의 다른 원소의 합금을 형성하기 위해 어닐링되고, 이는 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 사용된다.
일부 실시예들에서, 관통 기판 비아들을 형성하는 방법들은 기판의 제 1 측면으로부터 기판을 통해 관통 기판 비아 개구부들을 부분적으로 형성하는 단계를 포함한다. 관통 기판 비아 개구부들의 측벽들은 유전체로 라이닝된다. 전도성 시드 재료는 관통 기판 비아 개구부들 내의 유전체 위에서 측방으로 라이닝된다. 구리 및 구리와 다른 적어도 하나의 원소는 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 개별적으로 전착된다. 전착 구리 및 적어도 하나의 다른 원소는 구리 및 적어도 하나의 다른 원소의 합금을 형성하기 위해 어닐링된다. 어닐링 후에, 기판 재료는 기판의 제 2 측면으로부터 합금을 포함하는 전도성 관통 기판 비아 구조들을 노출시키고 돌출시키기 위해 제 1 측면과 대향하는 기판의 제 2 측면으로부터 제거된다.
일부 실시예들에서, 관통 기판 비아들을 형성하는 방법들은 금속 라이닝을 기판 내에 형성되는 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 구리 또는 구리와 다른 하나의 원소 중 하나를 전착하는 단계를 포함한다. 금속 라이닝은 외부 개방 보이드를 각각의 관통 기판 비아 개구부들 내에 형성한다. 구리 또는 하나의 원소의 다른 하나는 보이드들을 충전하기 위해 전착된다. 전착 구리 및 하나의 원소는 구리 및 하나의 원소의 합금을 형성하기 위해 어닐링되고, 이는 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 사용된다.
일부 실시예들에서, 관통 기판 비아들을 형성하는 방법들은 제 1 금속 라이닝을 기판 내에 형성되는 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 구리 및 구리와 다른 원소 중 하나를 전착하는 단계를 포함한다. 제 1 금속 라이닝은 각각의 관통 기판 비아 개구부들의 측벽들 위에 형성된 전도성 시도 재료의 측방 내부로 형성되고 전도성 시드 재료에 바로 인접하여 형성된다. 제 1 금속 라이닝은 외부 개방 제 1 보이드를 각각의 관통 기판 비아 개구부들 내에 형성한다. 구리 또는 다른 원소의 다른 하나는 제 2 금속 라이닝을 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 전착된다. 제 2 금속 라이닝은 제 1 금속 라이닝의 측방 내부로 형성하고 제 1 금속 라이닝에 바로 인접하여 형성된다. 제 2 금속 라이닝은 외부 개방 제 2 보이드를 각각의 관통 기판 비아 개구부들 내에 형성한다. 제 2 보이드들에는 전착 금속이 충전된다. 기판은 적어도 구리 및 다른 원소를 함유하는 합금을 형성하기 위해 어닐링되고, 이는 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는데 사용된다.
규정에 따라, 본 명세서에 개시된 발명 대상은 구조적 및 방법적 특징들에 관하여 더 많거나 더 적게 특정된 언어로 설명되었다. 그러나, 청구항들은 본 명세서에 개시된 수단이 대표적인 실시예들을 포함하므로, 도시되고 설명된 특정 특징들에 제한되지 않는다는 점이 이해되어야 한다. 따라서, 청구항들은 문자 그대로 나타낸 전체 범위를 제공받고, 균등물들의 원칙에 따라 적절히 해석되어야 한다.
Claims (35)
- 관통 기판 비아들을 형성하는 방법으로서,
기판의 제 1 측면으로부터 기판으로 연장하는 관통 기판 비아 개구부들을 포함하는 기판을 제공하는 단계;
상기 관통 기판 비아 개구부들의 측벽들을 유전체 물질로 라이닝하는 단계;
상기 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 개별적으로 전착하는 단계; 및
상기 구리 및 상기 구리와 다른 적어도 하나의 원소의 합금을 상기 유전체 물질에 바로 인접하여 형성하기 위해 상기 전착된 구리 및 상기 구리와 다른 적어도 하나의 원소를 어닐링하고, 상기 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는 단계를 포함하는 방법. - 청구항 1에 있어서,
상기 합금은 상기 합금의 전체에 걸쳐 균일(homogenous)한 원소 조성을 가지는, 방법. - 청구항 1에 있어서,
상기 관통 기판 비아 개구부들 내의 모든 전도성 재료는 상기 합금의 방사상 외부로 존재할 수 있는 전도성 구리 확산 장벽 재료가 없다면, 상기 합금으로 본래 구성되는, 방법. - 관통 기판 비아들을 형성하는 방법으로서,
상기 기판의 제 1 측면으로부터 기판을 통해 관통 기판 비아 개구부들을 부분적으로 형성하는 단계;
상기 관통 기판 비아 개구부들의 측벽들을 유전체로 라이닝하는 단계;
전도성 시드 재료를 상기 관통 기판 비아 개구부들 내의 상기 유전체 위에서 측방으로 라이닝하는 단계;
상기 관통 기판 비아 개구부들의 나머지 용적을 충전하기 위해 구리 및 구리와 다른 적어도 하나의 원소를 증착하는 독립적 전착 처리들을 수행하는 단계;
상기 구리 및 상기 다른 적어도 하나의 원소의 합금을 형성하기 위해 상기 전착된 구리 및 상기 다른 적어도 하나의 원소를 어닐링하는 단계; 및
상기 어닐링하는 단계 이후에, 상기 기판의 제 2 측면으로부터 상기 합금을 포함하는 전도성 관통 기판 비아 돌출 구조들을 노출시키고 돌출시키기 위해 상기 제 1 측면과 대향하는 상기 기판의 제 2 측면으로부터 기판 재료를 제거하는 단계로서, 상기 돌출 구조들은 상기 돌출 구조들의 바닥과 측벽을 따라 노출된 상기 유전체를 갖는, 상기 제거하는 단계를 포함하는 방법. - 청구항 4에 있어서,
상기 시드 재료는 구리를 포함하는, 방법. - 청구항 4에 있어서,
상기 전도성 시드 재료를 상기 관통 기판 비아 개구부들 내에 제공하기 전에 확산 장벽 재료를 상기 관통 기판 비아 개구부들 내의 유전체 위에 라이닝하는 단계를 포함하는 방법. - 청구항 4에 있어서,
상기 독립적 전착 처리들 중 첫 번째 처리는 구리를 증착하는 것인, 방법. - 청구항 4에 있어서,
상기 독립적 전착 처리들 중 첫 번째 처리는 구리와 다른 원소를 증착하는 것인, 방법. - 청구항 4에 있어서,
상기 독립적 전착 처리들 중 마지막 처리는 구리를 증착하는 것인, 방법. - 청구항 4에 있어서,
상기 독립적 전착 처리들 중 마지막 처리는 구리와 다른 원소를 증착하는 것인, 방법. - 청구항 4에 있어서,
상기 다른 적어도 하나의 원소는 주석 또는 아연 중 적어도 하나를 포함하는, 방법. - 관통 기판 비아들을 형성하는 방법으로서,
금속 라이닝을 기판 내에 형성되는 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 구리 또는 구리와 다른 일 원소 중 하나를 전착하는 단계로서, 상기 금속 라이닝은 외부 개방 보이드를 상기 각각의 관통 기판 비아 개구부 내에 형성하는, 상기 구리 또는 구리와 다른 일 원소 중 하나를 전착하는 단계;
상기 구리 또는 구리와 다른 일 원소 중 하나를 전착하는 단계에 이어서 각각의 보이드를 충전하기 위해 상기 구리 또는 구리와 다른 일 원소 중 나머지 하나를 전착하는 단계;
상기 구리 및 상기 구리와 다른 일 원소의 합금을 형성하기 위해 상기 전착된 구리 및 구리와 다른 일 원소를 어닐링하고, 상기 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는 단계; 및
기판 아래로 연장하는 상기 합금의 일부를 남기기 위하여 기판 물질을 상기 기판의 바닥면으로부터 제거하는 단계로서, 이 연장하는 일부는 바닥면과 측면들을 따라 노출된 유전체 물질을 가지는, 상기 제거하는 단계를 포함하는 방법. - 청구항 12에 있어서,
상기 구리가 상기 구리와 다른 일 원소를 전착하기 전에 전착되고, 상기 구리와 다른 일 원소가 각각의 보이드를 충전하기 위해 전착되는, 방법. - 청구항 12에 있어서,
상기 구리와 다른 일 원소가 상기 구리를 전착하기 전에 전착되고, 상기 구리가 각각의 보이드를 충전하기 위해 전착되는, 방법. - 청구항 12에 있어서,
상기 전착된 구리와 다른 일 원소보다 측방으로 더 두껍게 상기 구리를 전착하는 단계를 포함하는 방법. - 관통 기판 비아들을 형성하는 방법으로서,
제 1 금속 라이닝을 기판 내에 형성되는 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 구리 또는 구리와 다른 일 원소 중 하나를 전착하는 단계로서, 상기 제 1 금속 라이닝은 상기 각각의 관통 기판 비아 개구부들의 측벽들 위에 형성된 전도성 시드 재료의 측방 내부로 형성되고 전도성 시드 재료에 바로 인접하여 형성되며, 상기 제 1 금속 라이닝은 외부 개방 제 1 보이드를 상기 각각의 관통 기판 비아 개구부들 내에 형성하는, 상기 전착하는 단계;
제 2 금속 라이닝을 상기 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 상기 구리 또는 구리와 다른 일 원소 중 나머지 하나를 전착하는 단계로서, 상기 제 2 금속 라이닝은 상기 제 1 금속 라이닝의 측방 내부로 형성되고 제 1 금속 라이닝에 바로 인접하여 형성되며, 상기 제 2 금속 라이닝은 외부 개방 제 2 보이드를 상기 각각의 관통 기판 비아 개구부들 내에 형성하는, 상기 전착하는 단계;
상기 제 2 보이드들을 전착 금속으로 충전하는 단계;
적어도 구리 및 상기 구리와 다른 일 원소를 함유하는 합금을 형성하기 위해 상기 기판을 어닐링하고, 상기 합금을 포함하는 전도성 관통 기판 비아 구조들을 형성하는 단계; 및
기판 아래로 연장하는 상기 합금의 일부를 남기기 위하여 기판 물질을 상기 기판의 바닥면으로부터 제거하는 단계로서, 이 연장하는 일부는 바닥면과 측면들을 따라 노출된 유전체 물질을 가지는, 상기 제거하는 단계를 포함하는 방법. - 청구항 16에 있어서,
상기 제 2 보이드들을 충전하는 단계는,
제 3 금속 라이닝을 상기 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 상기 구리 또는 구리와 다른 일 원소 중 상기 하나를 전착하는 단계로서, 상기 제 3 금속 라이닝은 상기 제 2 금속 라이닝의 측방 내부로 형성되고 제 2 금속 라이닝에 바로 인접하여 형성되며, 상기 제 3 금속 라이닝은 외부 개방 제 3 보이드를 상기 각각의 관통 기판 비아 개구부들 내에 형성하는, 상기 전착하는 단계; 및
상기 제 3 보이드들을 전착 금속으로 충전하는 단계를 포함하는 방법. - 청구항 17에 있어서,
상기 제 3 보이드들을 충전하는 단계는,
제 4 금속 라이닝을 상기 각각의 관통 기판 비아 개구부들 내에 형성하기 위해 상기 구리 또는 구리와 다른 일 원소 중 상기 나머지 하나를 전착하는 단계로서, 상기 제 4 금속 라이닝은 상기 제 3 금속 라이닝의 측방 내부로 제 3 금속 라이닝에 바로 인접하여 형성되며, 상기 제 4 금속 라이닝은 외부 개방 제 4 보이드를 상기 각각의 관통 기판 비아 개구부들 내에 형성하는, 상기 전착하는 단계; 및
상기 제 4 보이드들을 전착 금속으로 충전하는 단계를 포함하는 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/247,769 | 2011-09-28 | ||
| US13/247,769 US20130075268A1 (en) | 2011-09-28 | 2011-09-28 | Methods of Forming Through-Substrate Vias |
| PCT/US2012/053792 WO2013048685A1 (en) | 2011-09-28 | 2012-09-05 | Methods of forming through-substrate vias |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140070604A KR20140070604A (ko) | 2014-06-10 |
| KR101611108B1 true KR101611108B1 (ko) | 2016-04-08 |
Family
ID=47910054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147010132A KR101611108B1 (ko) | 2011-09-28 | 2012-09-05 | 관통 기판 비아들을 형성하는 방법들 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20130075268A1 (ko) |
| EP (1) | EP2761646B1 (ko) |
| JP (1) | JP5921696B2 (ko) |
| KR (1) | KR101611108B1 (ko) |
| CN (1) | CN103797566B (ko) |
| TW (1) | TWI469258B (ko) |
| WO (1) | WO2013048685A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9305865B2 (en) | 2013-10-31 | 2016-04-05 | Micron Technology, Inc. | Devices, systems and methods for manufacturing through-substrate vias and front-side structures |
| CN106163104A (zh) * | 2016-08-30 | 2016-11-23 | 江门全合精密电子有限公司 | 一种采用防漏锡过孔的印刷电路板及其制作方法 |
| US10770440B2 (en) * | 2017-03-15 | 2020-09-08 | Globalfoundries Inc. | Micro-LED display assembly |
| US10699954B2 (en) | 2018-04-19 | 2020-06-30 | Teledyne Scientific & Imaging, Llc | Through-substrate vias formed by bottom-up electroplating |
| CN111163582B (zh) * | 2020-01-02 | 2022-01-25 | 上海航天电子通讯设备研究所 | 一种基于激光纳米加工技术的垂直互连基板及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136635A1 (en) | 2003-12-17 | 2005-06-23 | Sergey Savastiouk | Attachment of integrated circuit structures and other substrates to substrates with vias |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2859158A (en) * | 1957-01-31 | 1958-11-04 | Glenn R Schaer | Method of making a nickel-chromium diffusion alloy |
| US5158653A (en) * | 1988-09-26 | 1992-10-27 | Lashmore David S | Method for production of predetermined concentration graded alloys |
| US5162295A (en) * | 1989-04-10 | 1992-11-10 | Allied-Signal Inc. | Superconducting ceramics by sequential electrodeposition of metals, followed by oxidation |
| US6218302B1 (en) * | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| US6440289B1 (en) * | 1999-04-02 | 2002-08-27 | Advanced Micro Devices, Inc. | Method for improving seed layer electroplating for semiconductor |
| US6358848B1 (en) * | 2000-11-30 | 2002-03-19 | Advanced Micro Devices, Inc. | Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed |
| WO2003019641A1 (en) * | 2001-08-23 | 2003-03-06 | Acm Research, Inc. | Dummy structures to reduce metal recess in electropolishing process |
| US6660633B1 (en) * | 2002-02-26 | 2003-12-09 | Advanced Micro Devices, Inc. | Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed |
| WO2003085713A1 (en) * | 2002-04-03 | 2003-10-16 | Applied Materials, Inc. | Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects |
| JP4052868B2 (ja) * | 2002-04-26 | 2008-02-27 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2003328184A (ja) * | 2002-05-16 | 2003-11-19 | Ebara Corp | 微細回路配線形成方法およびこれに用いる装置 |
| US6979642B1 (en) * | 2002-07-31 | 2005-12-27 | Advanced Micro Devices, Inc. | Method of self-annealing conductive lines that separates grain size effects from alloy mobility |
| JP3646720B2 (ja) * | 2003-06-19 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4155154B2 (ja) * | 2003-10-15 | 2008-09-24 | セイコーエプソン株式会社 | 半導体装置、回路基板、及び電子機器 |
| DE102005014748B4 (de) * | 2005-03-31 | 2007-02-08 | Advanced Micro Devices, Inc., Sunnyvale | Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung |
| KR100675280B1 (ko) * | 2005-06-22 | 2007-01-29 | 삼성전자주식회사 | 반도체소자의 선택적 구리 합금 배선 및 그 형성방법 |
| US7368379B2 (en) * | 2005-08-04 | 2008-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for semiconductor devices |
| US7473634B2 (en) * | 2006-09-28 | 2009-01-06 | Tokyo Electron Limited | Method for integrated substrate processing in copper metallization |
| JP4961185B2 (ja) * | 2006-09-28 | 2012-06-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
| KR100871382B1 (ko) * | 2007-06-26 | 2008-12-02 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 스택 패키지 및 그의 제조 방법 |
| US7833895B2 (en) * | 2008-05-12 | 2010-11-16 | Texas Instruments Incorporated | TSVS having chemically exposed TSV tips for integrated circuit devices |
| US20110101531A1 (en) * | 2008-05-30 | 2011-05-05 | Nxp B.V. | Thermo-mechanical stress in semiconductor wafers |
| US7776741B2 (en) * | 2008-08-18 | 2010-08-17 | Novellus Systems, Inc. | Process for through silicon via filing |
| US9275934B2 (en) * | 2010-03-03 | 2016-03-01 | Georgia Tech Research Corporation | Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same |
-
2011
- 2011-09-28 US US13/247,769 patent/US20130075268A1/en not_active Abandoned
-
2012
- 2012-09-05 EP EP12836871.9A patent/EP2761646B1/en active Active
- 2012-09-05 WO PCT/US2012/053792 patent/WO2013048685A1/en active Application Filing
- 2012-09-05 JP JP2014533547A patent/JP5921696B2/ja active Active
- 2012-09-05 CN CN201280045165.XA patent/CN103797566B/zh active Active
- 2012-09-05 KR KR1020147010132A patent/KR101611108B1/ko active IP Right Grant
- 2012-09-24 TW TW101134975A patent/TWI469258B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136635A1 (en) | 2003-12-17 | 2005-06-23 | Sergey Savastiouk | Attachment of integrated circuit structures and other substrates to substrates with vias |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2761646A1 (en) | 2014-08-06 |
| EP2761646A4 (en) | 2015-08-12 |
| US20130075268A1 (en) | 2013-03-28 |
| KR20140070604A (ko) | 2014-06-10 |
| CN103797566A (zh) | 2014-05-14 |
| JP2014528180A (ja) | 2014-10-23 |
| TW201320243A (zh) | 2013-05-16 |
| TWI469258B (zh) | 2015-01-11 |
| CN103797566B (zh) | 2018-06-15 |
| JP5921696B2 (ja) | 2016-05-24 |
| EP2761646B1 (en) | 2018-02-28 |
| WO2013048685A1 (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101611108B1 (ko) | 관통 기판 비아들을 형성하는 방법들 | |
| US8673779B1 (en) | Interconnect with self-formed barrier | |
| CN101483172B (zh) | 半导体结构及其制作方法 | |
| US9330975B2 (en) | Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias | |
| JP2008198933A (ja) | 半導体装置およびその製造方法 | |
| US9666529B2 (en) | Method and structure to reduce the electric field in semiconductor wiring interconnects | |
| JP2011082231A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5089850B2 (ja) | 半導体装置 | |
| KR102042861B1 (ko) | 무전해 구리 퇴적 | |
| JP2012195488A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US8980738B2 (en) | Integrated circuit chip and fabrication method | |
| TW202245300A (zh) | 超導基板貫孔 | |
| JP5362500B2 (ja) | 半導体装置の製造方法 | |
| US9093505B2 (en) | Integrated circuit chip and fabrication method | |
| KR20100023805A (ko) | 전도성 비아 형성 | |
| KR101204275B1 (ko) | 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극 | |
| US9490211B1 (en) | Copper interconnect | |
| CN111769072A (zh) | 半导体互连结构及其制造方法 | |
| US8883632B2 (en) | Manufacturing method and manufacturing apparatus of device | |
| CN111146144B (zh) | 一种制备高导电性铜互连线的方法 | |
| US9401328B2 (en) | Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure | |
| CN102623393B (zh) | 一种利用锡须生长填充微孔的方法 | |
| CN111005043A (zh) | 电镀铜工艺方法及包括其形成的铜互连层的半导体器件 | |
| KR100602100B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR20100020161A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 4 |