KR102042861B1 - 무전해 구리 퇴적 - Google Patents
무전해 구리 퇴적 Download PDFInfo
- Publication number
- KR102042861B1 KR102042861B1 KR1020130012037A KR20130012037A KR102042861B1 KR 102042861 B1 KR102042861 B1 KR 102042861B1 KR 1020130012037 A KR1020130012037 A KR 1020130012037A KR 20130012037 A KR20130012037 A KR 20130012037A KR 102042861 B1 KR102042861 B1 KR 102042861B1
- Authority
- KR
- South Korea
- Prior art keywords
- features
- seed layer
- copper
- depositing
- metal seed
- Prior art date
Links
- 230000008021 deposition Effects 0.000 title claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 41
- 239000010949 copper Substances 0.000 title claims description 41
- 229910052802 copper Inorganic materials 0.000 title claims description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims description 41
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 73
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 cobalt or copper Chemical class 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002094 self assembled monolayer Substances 0.000 description 2
- 239000013545 self-assembled monolayer Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
층에 금속 충전 피쳐들을 제공하는 방법이 제공된다. 금속 시드 층은 피쳐들의 최상부들 및 저부들 상에 퇴적된다. 피쳐들의 최상부들 상의 금속 시드 층 및 오버행들은 피쳐들의 저부들 상의 금속 시드 층을 제거하지 않고 제거된다. 금속의 무전해 퇴적이 피쳐들을 충전하기 위해 제공되며, 무전해 퇴적은 먼저 피쳐들의 저부들 상의 금속 시드 층에 퇴적된다.
Description
본 발명은 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 특히, 본 발명은 로우-k 유전체 층들 내에 금속 상호접속들을 형성하는 것에 관한 것이다.
반도체 디바이스들을 형성하는데 있어서, 도전성 금속 상호접속들은 로우-k 유정체 층들 내에 배치된다. 일반적으로, 피쳐들은 층 내로 에칭되고, 그 후 구리와 같은 도체로 채워진다. 구리로 에칭된 피쳐들을 채우는 방법들은 2007 년 11월 13일자로 특허된 딩 (Ding) 등에 의한, 발명의 명칭이 "Sputter Deposition and Etching of Metallization Seed Layer for Overhang and Sidewall Improvement" 인 미국 특허 제 7,294,574 호; 2010 년 2월 9일자로 특허된, 줄리아노에 의한, 발명의 명칭이 "Selective Resputtering of Metal Seed Layers" 인 미국 특허 제 7,659,197 호; 2003년 12월 16일자로 특허된, 앤드류센코에 의한, 발명의 명칭이 "Electroless Copper Deposition Method for Preparing Copper Seed Layers" 인 미국 특허 제 6,664,122 호; 2008 년 11월 25일자로 특허된, 바라드라잔 등에 의한, 발명의 명칭이 "Electroless Copper Fill Process" 인 미국 특허 제 7,456,102 호; 2009 년 3월 10일자로 특허된, 풀리 등에 의한, 발명의 명칭이 "Formaldehyde Free Electroless Copper Compositions" 인 미국 특허 제 7,501,014 호; 및 2010 년 1월 26일자로 특허된, 루보밀스키 등에 의한, 발명의 명칭이 "Process for Electroless Copper Deposition" 인 미국 특허 제 7,651,934 호에 기재되어 있고, 모두가 다목적으로 참고로 통합된다.
상술한 것을 달성하기 위하여, 그리고 본 발명의 목적에 따라, 층 내에 금속 충전 피쳐들 (metal filled features) 을 제공하는 방법이 제공된다. 금속 시드 층은 피쳐들의 최상부들 (tops) 및 저부들 (bottoms) 에 퇴적된다. 피쳐들의 최상부들 상의 금속 시드 층 및 오버행들 (overhangs) 은 피쳐들의 저부 상의 금속 시드 층을 제거하지 않고 제거된다. 금속의 무전해 퇴적이 피쳐들을 충전하기 위해 제공되며, 피쳐들의 저부들 상에 무전해 퇴적이 먼저 퇴적된다.
본 발명의 다른 명시에 있어서, 층 내에 구리 또는 구리 합금 충전 피쳐들을 제공하는 방법이 제공된다. 배리어 층이 피쳐들에 퇴적된다. 구리 또는 구리 합금 시드 층이 피쳐들의 측벽들에 대해 피쳐들의 최상부 및 저부 상에 방향성으로 그리고 선택적으로 퇴적된다. 피쳐들의 최상부들 상의 구리 또는 구리 합금 시드 층 및 오버행들은 습식 에칭 또는 화학적 기계적 폴리싱을 사용하여 피쳐들의 저부들 상의 구리 또는 구리 합금 시드 층을 제거하지 않고 제거된다. 무전해 구리 또는 구리 합금 퇴적이 피쳐들을 충전하기 위해 제공되며, 여기서, 무전해 구리 또는 구리 합금 퇴적은 피쳐들의 저부들 상의 구리 또는 구리 합금 시드 층 상에 먼저 퇴적된다.
본 발명의 이들 및 다른 특징들은 다음의 도면들과 함께 그리고 발명의 상세한 설명에서 더욱 상세히 설명될 것이다.
본 발명은 첨부하는 도면들에서 제한이 아닌 예시로서 도시되며, 동일한 참조 부호는 동일한 요소를 지칭한다.
도 1 은 본 발명의 실시형태의 흐름도이다.
도 2a 내지 도 2g 는 본 발명의 프로세스를 사용하는 구조들의 형성의 개략도이다.
도 1 은 본 발명의 실시형태의 흐름도이다.
도 2a 내지 도 2g 는 본 발명의 프로세스를 사용하는 구조들의 형성의 개략도이다.
본 발명이 이제 첨부하는 도면들에서 도시된 바와 같은 몇 가지 바람직한 실시형태들을 참조하여 상세히 설명될 것이다. 다음의 설명에서, 다수의 특정의 상세가 본 발명의 철저한 이해를 제공하기 위해 진술된다. 그러나, 통상의 기술자에게는 본 발명이 이들 특정의 상세의 일부 또는 전부가 없이 실시될 수도 있다는 것이 분명하다. 다른 예들에서, 잘 알려진 프로세스 단계들 및/또는 구조들이 본 발명을 불필요하게 모호하게 하지 않도록 상세하게 설명되지 않았다.
금속 콘택트들을 갖는 유전체 층에 피쳐들을 충전하는 여러 방법들은 보이드 (void) 들을 발생시킬 것이다. 피쳐 사이즈가 감소함에 따라, 보이드들의 회피를 더욱 어렵게 만들면서 보이드들의 영향도 증가한다. 본 발명의 실시형태는 피쳐들에 금속 콘택트들을 형성하는 동안 발생되는 보이드들을 감소시킨다.
도 1 은 본 발명의 실시형태의 고레벨 흐름도이다. 이러한 실시형태에서, 피쳐들이 층에 제공된다 (단계 104). 배리어 층이 피쳐들 내의 층의 표면 위에 퇴적된다 (단계 108). 금속 시드 층이 배리어 층 상에 퇴적된다 (단계 112). 금속 시드 층이 피쳐들의 최상부 및 오버행들로부터 제거된다 (단계 116). 금속 시드 층이 피쳐들의 저부로부터 금속 시드 층을 제거하지 않고 피쳐들의 최상부로부터 선택적으로 제거된다. 습식 에칭 또는 화학적 기계적 폴리싱 (CMP) 가 그러한 선택적 제거를 제공하기 위해 사용될 수도 있다. 글루 층이 퇴적된다 (단계 120). 도전성 와이어링 또는 콘택트로 피쳐들을 충전하기 위해 코발트 또는 구리와 같은 금속 또는 다른 금속 또는 합금들을 퇴적하기 위해 무전해 퇴적이 사용된다 (단계 124).
본 발명의 바람직한 실시형태에서, 피쳐들이 층 내에 제공된다 (단계 104). 도 2a 는 피쳐 (220) 를 갖는 층 (208) 을 갖는 기판 (204) 을 갖는 스택 (200) 의 개략 단면도이다. 이러한 예에서, 하나 이상의 층 (216) 이 기판 (204) 과 층 (208) 사이에 퇴적된다. 이러한 예에서는, 피쳐 (220) 를 갖는 층 (208) 은 유전체 층이다. 더욱 바람직하게는, 층 (208) 은 4.0 미만의 k 값을 갖는, 로우-k 유전체 층이다. 이러한 실시형태에서, 층은 유기실리케이트 유리 (organosilicate glass: OSG) 이다.
배리어 층이 피쳐들에 퇴적된다 (단계 108). 이러한 실시형태에서, 배리어 층은 Co, Ta, TaN, 또는 유기층이다. 다른 실시형태들에서, 배리어 층은 티타늄 니트라이드 (TiN), 루테늄 니트라이드, 또는 탄탈륨 니트라이드 (TaN), 또는 아모르퍼스 탄소 층과 같은 금속 니트라이드 층일 수도 있다. 도 2b 는 배리어 층 (212) 이 퇴적된 후의 스택 (200) 의 개략 단면도이다.
금속 시드 층이 피쳐들의 측벽들에 대해 피쳐들의 최상부들 및 저부들 상에 퇴적된다 (단계 112). 이러한 실시형태에서, 금속 시드 층은 물리적 기상 증착 (PVD) 에 의해 제공되는 방향성 및 선택성 퇴적에 의해 제공되는 구리 또는 구리 합금이다. 도 2c 는 피쳐들의 측벽들에 대해 피쳐들의 최상부들 및 저부들에 구리 시드 층이 방향성으로 그리고 선택적으로 퇴적된 후의 스택의 개략도이다. 도시된 바와 같이, 피쳐들의 저부들 상의 더 큰 최적들 (224), 피쳐들의 최상부들 상의 큰 최적들 (228), 및 측벽들 상의 적거나 없는 퇴적들 (232) 이 존재한다. 이러한 실시형태에서, 피쳐들의 최상부들 근처의 오버행들 (236) 이 또한 형성된다. 퇴적들의 상대적인 두께들은 상이한 층들을 명확하게 도시할 수 있도록 일정한 비율로 도시되지 않는다. 바람직하게는, 측벽들 상의 구리 퇴적의 두께에 대한 피쳐들의 저부들 상의 구리 퇴적 (224) 의 두께는 적어도 10:1 이다. 더욱 바람직하게는, 측벽들 상의 구리 퇴적의 두께에 대한 피쳐들의 저부들 상의 구리 퇴적 (224) 의 두께의 비는 적어도 100:1 이다. 가장 바람직하게는, 피쳐들의 측벽 상에는 구리가 퇴적되지 않는다. 방향성 물리적 기상 증착 (PVD) 은 피쳐들의 측벽들 상에 최소의 퇴적을 갖는 선택적 퇴적을 제공할 수 있다.
금속 시드 층은 피쳐들의 최상부들로부터 선택적으로 제거되며, 이는 또한 임의의 시드 층 오버행들을 제거하고 피쳐들의 저부들의 금속 시드 층을 제거하지 않는다 (단계 116). 이러한 실시형태에서, 이것은 습식 배스 (wet bath) 에 스택 (200) 을 뒤집어 배치함으로써 달성된다. 도 2d 는 습식 배스 (240) 내에 뒤집힌 채로 배치된 스택 (200) 의 개략도이다. 도시된 바와 같이, 피쳐들의 최상부들 상의 금속 시드 층 (228) 및 오버행들 (236) 은 습식 배스 (240) 에 노출되지만, 피쳐들의 저부들에 퇴적된 금속 시드 층 (224) 은 습식 배스 (240) 에 노출되지 않는다. 결과적으로, 피쳐들의 최상부들 상의 금속 시드 층 (228) 및 오버행들 (236) 은 피쳐들의 저부들 상의 금속 시드 층 (224) 을 제거하지 않고 제거된다. 바람직하게는, 피쳐들의 최상부들 상의 금속 시드 층 모두가 제거된다. 오버행의 제거는 오버행에 의해 발생되는 감소된 보이드들을 갖는 콘택트들의 형성을 허용한다. 이러한 실시형태에서, 습식 배스는 산화제를 갖는 산성 배스이다. 도 2e 는 피쳐들의 최상부들 상의 금속 시드 층 (228) 및 오버행들 (236) 이 피쳐들의 저부의 금속 시드 층을 제거하지 않고 제거된 후의 스택의 개략도이다.
이러한 실시형태에서, 글루 층이 스택에 적용된다 (단계 120). 글루 층은 습식 배스 또는 증기 분무를 사용하여 유기 자기조립 단분자막 (self assembled monolayer: SAM) 층을 제공함으로써 제공될 수도 있다. 그 후, 스택 (200) 은 무전해 퇴적이 행해진다 (단계 124). 이러한 실시형태에서, 무전해 퇴적은 피쳐들 내에 구리 또는 구리 합금 콘택트를 형성한다. 도 2f 는 구리 콘택트들 (244) 의 일부를 형성하는 무전해 퇴적을 부분적으로 통과한 스택의 개략도이다. 콘택트들은 먼저 피쳐들의 저부에 형성된다는 것을 주의하여야 한다. 도 2g 는 무전해 퇴적이 완성된 후의 스택의 개략도이며, 여기서 완성된 구리 콘택트들 (248) 이 피쳐들에 형성된다. 에치 백 (etch back) 과 같은 부가적인 프로세스가 피쳐들을 더 형성하기 위해 사용될 수도 있고, 또는 화학적 기계적 폴리싱 (CMP) 이 피쳐들의 최상부들 위의 구리를 제거하기 위해 사용될 수도 있다.
여러 실시형태들에서, 바람직하게는, 피쳐 폭에 대한 피쳐 깊이의 애스팩트 비는 적어도 5:1 이다. 더욱 바람직하게는, 그 애스팩트 비는 적어도 15:1 이다. 가장 바람직하게는, 애스팩트 비는 4:1 내지 15:1 사이이다. 바람직하게는, CD 는 400 nm 미만이다. 더욱 바람직하게는, CD 는 300 nm 미만이다. 가장 바람직하게는, CD 는 100 nm 미만이다. 상이한 실시형태들이 트렌치들 또는 콘택트들인 피쳐들을 충전하는데 사용될 수도 있다.
다른 실시형태에서는, 화학적 기상 증착 (CVD) 또는 무전해 퇴적이 금속 시드 층을 퇴적하는데 사용될 수도 있다. 그러한 실시형태들에서, 금속 시드 층 퇴적은 방향성 또는 선택성인 대신 등각적일 수도 있다.
또 다른 실시형태에서, 화학적 기계적 폴리싱 (CMP) 이 피쳐들의 최상부들의 구리 및 오버행들을 제거하는데 사용된다. 다른 실시형태에서, 글루 층은 시드 층을 퇴적한 후 및 피쳐들의 최상부들로부터 금속 시드 층을 제거하기 전에 퇴적될 수도 있다. 또 다른 실시형태에서는, 글루 층은 금속 시드 층을 퇴적하기 전에 적용될 수도 있다. 일 실시형태에서, 글루 층은 기능화된 그룹들을 제공하는 폴리머 퇴적을 사용하여 적용된다. 폴리머가 글루 층으로서 사용되고 금속 시드 층이 퇴적된 후 퇴적되는 경우, 무전해 구리 퇴적을 강화하기 위해 피쳐들의 저부 상의 금속 시드 층으로부터 글루 층을 제거하는 것이 바람직하다. 구리와 피쳐들의 측벽들 사이의 접착은 구리 마이그레이션을 감소시키기 위해 바람직하다. 그러나, 다른 실시형태들에서, 글루 층은 퇴적되지 않는다. 다른 실시형태들에서, 배리어 층은 사용되지 않을 수도 있다. 그러한 경우, 글루 층은 금속 시드 층 전에 적용될 수도 있다.
본 발명이 수개의 바람직한 실시형태들에 의해 기술되었지만, 본 발명의 범위 내에 있는 변경들, 치환들, 및 여러 대체 등가물들이 존재한다. 본 발명의 방법들 및 장치들을 구현하는 많은 대안적인 방법들이 존재한다는 것을 주의해야 한다. 따라서, 다음의 첨부된 청구항들은 본 발명의 진정한 사상 및 범위 내에 있는 그러한 모든 변경들, 치환들 및 여러 대체 등가물들을 포함하는 것으로 해석되는 것이 의도된다.
Claims (20)
- 층에 금속 충전 피쳐들을 제공하는 방법으로서,
상기 피쳐들의 최상부들 및 저부들 상에 금속 시드 층을 퇴적하는 단계;
습식 배스 (wet bath) 에 상기 피처들이 있는 스택을 뒤집어 배치함으로써 상기 피쳐들의 저부들 상의 상기 금속 시드 층을 제거하지 않고, 상기 피처들의 측벽들의 적어도 일부와 상기 피쳐들의 최상부들 상의 상기 금속 시드 층 및 오버행들을 제거하는 단계; 및
상기 피쳐들을 충전하기 위해 금속의 무전해 퇴적을 제공하는 단계를 포함하고,
상기 무전해 퇴적은 먼저 상기 피쳐들의 저부들 상의 상기 금속 시드 층 상에 퇴적되는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계 전에, 상기 피쳐들에 배리어 층을 퇴적하는 단계를 더 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 2 항에 있어서,
상기 배리어 층 상에 글루 층 (glue layer) 을 퇴적하는 단계를 더 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 3 항에 있어서,
상기 피쳐들의 최상부들 상의 상기 금속 시드 층 및 오버행들을 제거하는 단계는 습식 에칭 또는 화학적 기계적 폴리싱을 제공하는 단계를 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 4 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는, 적어도 10:1 의 두께 비로 상기 피쳐들의 상기 측벽들에 대해 상기 피쳐들의 저부들 상에 상기 금속 시드 층을 퇴적하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 4 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는, 적어도 100:1 의 두께 비로 상기 피쳐들의 상기 측벽들에 대해 상기 피쳐들의 저부들 상에 상기 금속 시드 층을 퇴적하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 6 항에 있어서,
상기 피쳐들 중 적어도 하나는 4:1 내지 15:1 사이의 깊이 대 폭 애스팩트 비를 갖는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 7 항에 있어서,
상기 피쳐들은 100 nm 미만의 CD 를 갖는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 8 항에 있어서,
상기 금속의 퇴적은 구리 또는 구리 합금의 퇴적인, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 9 항에 있어서,
상기 금속 시드 층은 구리 또는 구리 합금 시드 층인, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 10 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는 물리적 기상 증착을 제공하는 단계를 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는 물리적 기상 증착, 화학적 기상 증착, 또는 무전해 퇴적 중 적어도 하나를 제공하는 단계를 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 피쳐들의 최상부들 상의 상기 금속 시드 층 및 오버행들을 제거하는 단계는 습식 에칭 또는 화학적 기계적 폴리싱을 제공하는 단계를 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는, 적어도 10:1 의 두께 비로, 상기 피쳐들의 상기 측벽들에 대해 상기 피쳐들의 저부들 상에 상기 금속 시드 층을 퇴적하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 피쳐들 중 적어도 하나는 4:1 내지 15:1 사이의 깊이 대 폭 애스팩트 비를 갖는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 15 항에 있어서,
상기 피쳐들은 100 nm 미만의 CD 를 갖는, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속의 퇴적은 구리 또는 구리 합금의 퇴적인, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속 시드 층은 구리 또는 구리 합금 시드 층인, 층에 금속 충전 피쳐들을 제공하는 방법. - 제 1 항에 있어서,
상기 금속 시드 층을 퇴적하는 단계는 물리적 기상 증착을 제공하는 단계를 포함하는, 층에 금속 충전 피쳐들을 제공하는 방법. - 층에 구리 또는 구리 합금 충전 피쳐들을 제공하는 방법으로서,
상기 피쳐들 내에 배리어 층을 퇴적하는 단계;
상기 피쳐들의 측벽들에 대해 상기 피쳐들의 최상부들 및 저부들 상에 구리 또는 구리 합금 시드 층을 방향성으로 그리고 선택적으로 퇴적하는 단계;
상기 피처들이 있는 스택을 뒤집어 배치하고 습식 에칭 또는 화학적 기계적 폴리싱을 사용하여, 상기 피쳐들의 저부들 상의 상기 구리 또는 구리 합금 시드 층을 제거하지 않고, 상기 피처들의 측벽들의 적어도 일부와 상기 피쳐들의 최상부들 상의 상기 구리 또는 구리 합금 시드 층 및 오버행들을 제거하는 단계; 및
상기 피쳐들을 충전하기 위해 무전해 구리 또는 구리 합금 퇴적을 제공하는 단계를 포함하고,
상기 무전해 구리 또는 구리 합금 퇴적은 먼저 상기 피쳐들의 저부들 상의 상기 구리 또는 구리 합금 시드 층 상에 퇴적되는, 충전 피쳐들을 제공하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/364,924 US8946087B2 (en) | 2012-02-02 | 2012-02-02 | Electroless copper deposition |
| US13/364,924 | 2012-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130089609A KR20130089609A (ko) | 2013-08-12 |
| KR102042861B1 true KR102042861B1 (ko) | 2019-11-08 |
Family
ID=48903254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130012037A KR102042861B1 (ko) | 2012-02-02 | 2013-02-01 | 무전해 구리 퇴적 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8946087B2 (ko) |
| KR (1) | KR102042861B1 (ko) |
| SG (1) | SG192391A1 (ko) |
| TW (1) | TWI587447B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8828863B1 (en) * | 2013-06-25 | 2014-09-09 | Lam Research Corporation | Electroless copper deposition with suppressor |
| US9502303B2 (en) * | 2015-04-09 | 2016-11-22 | United Microelectronics Corp. | Method for manufacturing semiconductor device with a barrier layer having overhung portions |
| US20180130707A1 (en) * | 2015-06-18 | 2018-05-10 | Intel Corporation | Bottom-up fill (buf) of metal features for semiconductor structures |
| US10170305B1 (en) * | 2017-08-30 | 2019-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective film growth for bottom-up gap filling |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080182409A1 (en) * | 2007-01-31 | 2008-07-31 | Robert Seidel | Method of forming a metal layer over a patterned dielectric by electroless deposition using a selectively provided activation layer |
| US20100285660A1 (en) * | 2006-10-17 | 2010-11-11 | Enthone Inc. | Copper deposition for filling features in manufacture of microelectronic devices |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929526A (en) * | 1997-06-05 | 1999-07-27 | Micron Technology, Inc. | Removal of metal cusp for improved contact fill |
| US6140227A (en) * | 1998-11-25 | 2000-10-31 | United Microelectronics Corp. | Method of fabricating a glue layer of contact/via |
| US6399479B1 (en) * | 1999-08-30 | 2002-06-04 | Applied Materials, Inc. | Processes to improve electroplating fill |
| US6395164B1 (en) * | 1999-10-07 | 2002-05-28 | International Business Machines Corporation | Copper seed layer repair technique using electroless touch-up |
| US6664122B1 (en) | 2001-10-19 | 2003-12-16 | Novellus Systems, Inc. | Electroless copper deposition method for preparing copper seed layers |
| US6713373B1 (en) * | 2002-02-05 | 2004-03-30 | Novellus Systems, Inc. | Method for obtaining adhesion for device manufacture |
| KR100465063B1 (ko) * | 2002-04-01 | 2005-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| US7294574B2 (en) | 2004-08-09 | 2007-11-13 | Applied Materials, Inc. | Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement |
| US7538434B2 (en) * | 2005-03-08 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper interconnection with conductive polymer layer and method of forming the same |
| US7651934B2 (en) | 2005-03-18 | 2010-01-26 | Applied Materials, Inc. | Process for electroless copper deposition |
| US7456102B1 (en) | 2005-10-11 | 2008-11-25 | Novellus Systems, Inc. | Electroless copper fill process |
| TWI347373B (en) | 2006-07-07 | 2011-08-21 | Rohm & Haas Elect Mat | Formaldehyde free electroless copper compositions |
| US7659197B1 (en) | 2007-09-21 | 2010-02-09 | Novellus Systems, Inc. | Selective resputtering of metal seed layers |
| US20090102058A1 (en) * | 2007-10-17 | 2009-04-23 | Chao-Ching Hsieh | Method for forming a plug structure and related plug structure thereof |
-
2012
- 2012-02-02 US US13/364,924 patent/US8946087B2/en active Active
-
2013
- 2013-01-31 SG SG2013008297A patent/SG192391A1/en unknown
- 2013-02-01 TW TW102104020A patent/TWI587447B/zh active
- 2013-02-01 KR KR1020130012037A patent/KR102042861B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100285660A1 (en) * | 2006-10-17 | 2010-11-11 | Enthone Inc. | Copper deposition for filling features in manufacture of microelectronic devices |
| US20080182409A1 (en) * | 2007-01-31 | 2008-07-31 | Robert Seidel | Method of forming a metal layer over a patterned dielectric by electroless deposition using a selectively provided activation layer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130203249A1 (en) | 2013-08-08 |
| TW201340254A (zh) | 2013-10-01 |
| KR20130089609A (ko) | 2013-08-12 |
| SG192391A1 (en) | 2013-08-30 |
| TWI587447B (zh) | 2017-06-11 |
| US8946087B2 (en) | 2015-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8673779B1 (en) | Interconnect with self-formed barrier | |
| US7193327B2 (en) | Barrier structure for semiconductor devices | |
| KR101857915B1 (ko) | 상호접속 구조물 및 상호접속 구조물의 형성 방법 | |
| US8518818B2 (en) | Reverse damascene process | |
| US7704886B2 (en) | Multi-step Cu seed layer formation for improving sidewall coverage | |
| US8921150B2 (en) | Process to achieve contact protrusion for single damascene via | |
| US9177858B1 (en) | Methods for fabricating integrated circuits including barrier layers for interconnect structures | |
| US7745327B2 (en) | Method of forming a copper-based metallization layer including a conductive cap layer by an advanced integration regime | |
| US9666529B2 (en) | Method and structure to reduce the electric field in semiconductor wiring interconnects | |
| TW200743177A (en) | Improved barrier layer for semiconductor interconnect structure | |
| KR102042861B1 (ko) | 무전해 구리 퇴적 | |
| US8252690B2 (en) | In situ Cu seed layer formation for improving sidewall coverage | |
| CN107078040B (zh) | 阻挡层的去除方法和半导体结构的形成方法 | |
| US8039395B2 (en) | Technique for forming embedded metal lines having increased resistance against stress-induced material transport | |
| US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US8828863B1 (en) | Electroless copper deposition with suppressor | |
| CN108735797A (zh) | 半导体结构及其形成方法 | |
| US20090127097A1 (en) | Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch | |
| US9490211B1 (en) | Copper interconnect | |
| US20090261477A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20090113621A (ko) | 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |