TW201320243A - 形成貫穿基板之通道的方法 - Google Patents

形成貫穿基板之通道的方法 Download PDF

Info

Publication number
TW201320243A
TW201320243A TW101134975A TW101134975A TW201320243A TW 201320243 A TW201320243 A TW 201320243A TW 101134975 A TW101134975 A TW 101134975A TW 101134975 A TW101134975 A TW 101134975A TW 201320243 A TW201320243 A TW 201320243A
Authority
TW
Taiwan
Prior art keywords
substrate
copper
electrodeposited
opening
metal
Prior art date
Application number
TW101134975A
Other languages
English (en)
Other versions
TWI469258B (zh
Inventor
Luke G England
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201320243A publication Critical patent/TW201320243A/zh
Application granted granted Critical
Publication of TWI469258B publication Critical patent/TWI469258B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種形成貫穿基板之通道的方法，該方法包括單獨電沈積銅及至少一種除銅以外之元素以填充基板內形成之貫穿基板之通道開口的剩餘體積。使該電沈積之銅及該至少一種另一元素退火以形成該銅與該至少一種另一元素之合金，該合金用於形成包括該合金之導電性貫穿基板之通道結構。

Description

形成貫穿基板之通道的方法
本文揭示之實施例係關於形成貫穿基板之通道的方法。
貫穿基板之通道係完全穿過包含積體電路之基板的垂直電連接。貫穿基板之通道可用於產生3維積體電路中之3維封裝且由於貫穿基板之通道之密度可實質上更高，因此係對於其他技術(例如封裝上封裝)之改良。貫穿基板之通道可經由顯著降低多晶片電子電路之複雜性及整體尺寸之內部線路使垂直對準電子裝置互連。
常見貫穿基板之通道製程包括形成穿過基板之大部分(但並非全部)厚度的貫穿基板之通道開口。隨後使薄介電襯墊沈積於貫穿基板之通道開口之電絕緣側壁。可使黏著及/或擴散障壁材料沈積以內襯於電介質上。隨後用導電材料填充貫穿基板之通道開口。自基板中形成通道開口之相對側移除基板材料以暴露通道開口內之導電材料。
一種高度合意之導電性貫穿基板之通道材料係藉由電沈積沈積之元素銅。銅可藉由最初在貫穿基板之通道開口內沈積晶種層、之後自電鍍溶液電沈積元素銅來形成。實例性銅電鍍溶液包括作為銅離子來源之硫酸銅、用於控制導電率之硫酸及用於使抑制分子成核之氯化銅。
在襯墊及銅暴露穿過基板之背側後，當前包括元素銅填料之貫穿基板之通道結構對介電通道襯墊呈現應力鬆弛損害。銅填料金屬處於高應力下但限制於基板內。然而，在 銅及電介質自基板之背側暴露並突出時，銅變得不受限制，此導致銅結構應力鬆弛並膨脹至平衡、較低應力狀態。隨著銅膨脹，介電通道襯墊具有破裂之趨勢，其產生銅遷移至基板之短路的途徑。
本發明實施例涵蓋形成貫穿基板之通道的方法且包括單獨電沈積銅及至少一種除銅以外之元素以填充基板內形成之貫穿基板之通道開口的剩餘體積。使電沈積銅及至少一種另一元素退火以形成銅與至少一種另一元素之合金，該另一元素用於形成包含該合金之導電性貫穿基板之通道結構。參照圖1-6闡述最初實例性實施例。
參照圖1，基板片段10包含具有相對側16及18之基板材料12。材料12極可能為非均質，具有構成已經製造或正在製造製程中之積體電路的一部分之多種材料、區域、層及結構。為方便起見，基板側16在本文中稱作基板12之第一側且基板側18在本文中稱作基板12之第二側。
貫穿基板之通道開口20形成於基板12中。在一個實施例中，開口20部分延伸穿過基板12且自第一基板側16形成。或者，貫穿基板之通道開口20可完全延伸穿過基板材料12及/或可自第二基板側18形成。無論如何，貫穿基板之通道開口20可藉由化學及/或物理方式形成，其中幾個實例係化學蝕刻、鑽孔及雷射燒蝕。基板材料12可包含矽。貫穿基板之通道在業內亦稱作貫穿矽通道(TSV)。在此文件 中，「貫穿基板之通道」涵蓋貫穿矽通道或對其係通用的，且貫穿基板之通道包括延伸穿過基板材料之導電通道，不管任何該材料是否係矽。
參照圖2，貫穿基板之通道開口20之側壁內襯有電介質22。該電介質可為均質或非均質的，實例係二氧化矽及/或氮化矽。已在貫穿基板之通道開口20內之電介質22上橫向形成導電晶種材料襯裏24。該襯裏可為均質或非均質的，且銅係一實例。可在導電晶種材料24與電介質22之間提供銅擴散障壁材料(未顯示)。該材料可為均質或非均質的，鉭、鉭/鎢、氮化鉭或其他材料能夠對銅遷移起障壁作用。擴散障壁材料可介電或導電，且若導電則可起晶種材料24作用或構成其部分。
參照圖3，金屬襯裏26在各自貫穿基板之通道開口20內藉由銅或除銅以外之元素中之一者的電沈積來形成。所用電沈積技術可為任何現存或尚待研發之電沈積技術。基板10可先前經遮罩(未顯示)以使金屬襯裏26在貫穿基板之通道開口20內電沈積為經分離之金屬襯裏(即，在任何單獨開口20之間不連續)。金屬襯裏26可為均質或非均質的，且包含一種以上銅以外之元素且可呈元素及/或合金形式。除銅以外之實例性元素包括鋅、錫及鎳。無論如何，在一個實施例中，金屬襯裏26可視為在各自貫穿基板之通道開口20內形成向外開口空隙27。
參照圖4，電沈積銅或另一元素中之另一者28以填充空隙27。
參照圖5，電沈積銅及至少一種另一元素經退火以形成銅及至少一種另一元素之合金30。晶種材料24(未顯示)可固有地形成合金30(如所顯示)之部分。合金30可為均質或非均質的。合金可具有比其他元素多或少之銅。在一個實施例中，若鋅係另一元素，則合金具有比鋅多之銅。舉例而言，鋅可以約0.5重量%至25重量%存在，其靶定銅-鋅相中之α相範圍，因此金屬彼此存於固體溶液中。合金中之銅及另一元素之量可由貫穿基板之通道開口20內之電沈積材料26及28之量決定。除銅以外之金屬之開始預退火厚度可隨通道開口直徑變化以達成靶定最終合金組成。舉例而言，與較小直徑之通道開口相比，具有更多銅之大直徑通道開口可在退火之前使用較厚其他元素層以達成靶定合金組成。
在一個實施例中，在惰性氣氛中實施退火。在一個實施例中，在約150℃至450℃之溫度下實施退火約0.5小時至約3小時，但可在遠更短時間內發生足夠退火。可使用大氣壓、低大氣壓或高於大氣壓之壓力。退火可為出於形成合金之目的之專用退火或可結合基板之其他熱處理發生。
參照圖6，基板材料12已自第二基板側18移除以自第二基板側18暴露並突出包含合金30之導電性貫穿基板之通道結構32。該移除可藉由任何適宜技術實施且對本發明實施例無關緊要。可如圖所示自基板側16移除材料30、24及22。可進行後續處理(未顯示)以完成期望結構及電路，例如，其中移除自基板側18突出之至少一些電介質材料22。
可首先電沈積銅並電沈積另一或多種其他元素以填充空隙。或者，可首先電沈積另一或多種其他元素並電沈積銅以填充空隙。在一個實施例中且如圖所示，向外開口之空隙及經填充空隙可位於貫穿基板之通道開口20內之徑向中心。在一個實施例中，貫穿基板之通道開口20內之所有導電材料基本上由合金30組成，但可能自該合金徑向向外存在之任何導電銅擴散障壁材料(未顯示)除外，且與經填充空隙是否位於貫穿基板之通道開口內之徑向中心無關。
第一電沈積材料26及第二電沈積材料28可具有相同橫向厚度(未顯示)或不同橫向厚度(如所顯示)。若具有不同厚度，則任一者可比另一者厚。舉例而言，圖4之實施例顯示比第二電沈積材料28薄之第一電沈積材料26。其中在期望更大量銅之理想實施例中，電沈積之銅在橫向上將比電沈積之其他元素厚。無論如何，圖7繪示替代實施例之基板片段10a，其中第一電沈積材料26a沈積比第二電沈積材料28a大之橫向厚度。若適當，已利用來自第一所述實施例之相似編號，其中一些構造差別係以後綴「a」指示。
單獨電沈積可為銅與僅一種另一元素或銅與多種除銅以外之元素。在一個實施例中，合金基本上由銅與鋅、銅與錫或銅與鎳組成。
不管單獨電沈積是否係銅與僅一種另一元素，電沈積之總量均可為兩種或兩種以上。上圖4及7之實施例僅繪示兩種電沈積，其在實施退火之前填充貫穿基板之通道開口20之剩餘體積。接下來參照圖8-12關於基板片段10b闡述包 含總共兩種以上電沈積之替代實施例。若適當，已利用來自上述實施例之相似編號，其中一些構造差別係以後綴「b」或以不同編號指示。
參照圖8，第一金屬襯裏26b已藉由在各別貫穿基板之通道開口20內電沈積銅或除銅以外之元素中之一者來形成。第一金屬襯裏26b係直接抵靠在各別貫穿基板之通道開口20之側壁上形成之導電晶種材料24橫向向內形成。在此文件中，在材料或結構相對於彼此存在至少部分物理接觸時，所述材料或結構「直接抵靠」另一材料或結構。相比之下，「在...上」涵蓋「直接抵靠」以及其中中間材料或結構不產生所述材料或結構相對於彼此物理接觸的構造。第一金屬襯裏26b在各自貫穿基板之通道開口20內形成向外開口之第一空隙40(例如，其可與第一所述實施例中之空隙27/27a相同)。
參照圖9，第二金屬襯裏28b在各自貫穿基板之通道開口20內藉由銅或另一元素中之另一者的電沈積來形成。第二金屬襯裏28b係直接抵靠第一金屬襯裏26b橫向向內形成，且在各自貫穿基板之通道開口20內形成向外開口之第二空隙42。第二金屬襯裏28b及第一金屬襯裏26b可具有相同厚度(未顯示)或不同厚度(如所顯示)，任一者能夠經處理以比另一者厚。無論如何，最終用電沈積之金屬填充第二空隙42。隨後使基板退火以形成至少含有銅及另一金屬之合金，該合金最終用於形成包含該合金之導電性貫穿基板之通道結構。該操作可藉由實施一次額外電沈積或一次以上 之額外電沈積來進行。
舉例而言，參照圖10，在一個實施例中，已電沈積第一金屬襯裏26b之銅或另一元素中之一者以在各自貫穿基板之通道開口20內形成第三金屬襯裏44。第三金屬襯裏44係直接抵靠第二金屬襯裏28b橫向向內形成，且在各自貫穿基板之通道開口20內形成向外開口之第三空隙46。第三金屬襯裏44可包含除第一金屬襯裏26b及第二金屬襯裏28b之金屬外之金屬。或者，第三金屬襯裏44可包含與第一金屬襯裏26b及/或第二金屬襯裏28b之金屬中之一或多者相同之金屬。第三金屬襯裏44及第二金屬襯裏28b可具有相同厚度(未顯示)或不同厚度(如所顯示)，且襯裏44可與第一金屬襯裏26具有相同厚度(如所顯示)或不同厚度(未顯示)。無論如何，最終用電沈積之金屬填充第三空隙46。該操作可藉由實施一次額外電沈積或一次以上之額外電沈積來進行。
舉例而言，參照圖11，在一個實施例中，已電沈積銅或另一元素中之另一者以在各自貫穿基板之通道開口20內形成第四金屬襯裏48。第四金屬襯裏48係直接抵靠第三金屬襯裏44橫向向內形成，且在各自貫穿基板之通道開口20內形成向外開口之第四空隙50。第四金屬襯裏48可包含除第一金屬襯裏26b、第二金屬襯裏28b及第三金屬襯裏44之金屬外之金屬。或者，第四金屬襯裏48可包含與第一金屬襯裏26b、第二金屬襯裏28b及/或第三金屬襯裏44之金屬中之一或多者相同之金屬。第四金屬襯裏48及第三金屬襯裏 44可具有相同厚度(未顯示)或不同厚度(如所顯示)，且襯裏48可與第一金屬襯裏26具有相同厚度(如所顯示)或不同厚度(未顯示)。無論如何，最終用電沈積之金屬填充第四空隙50。該操作可藉由實施一次額外電沈積或一次以上之額外電沈積、例如利用銅或除銅以外之元素中之一者之一次額外電沈積來進行，如(例如)圖12中所示。亦可如上文所述進行替代性及/或其他屬性及後續處理。
在一個實施例中，僅使用除銅外之一種元素，且在一個實施例中，合金基本上由銅及該另一元素組成。
上述實施例中之每一者僅係形成貫穿基板之通道之方法的實例。該等方法涵蓋單獨電沈積銅及至少一種除銅以外之元素以填充基板內已形成之貫穿基板之通道開口的剩餘體積。使電沈積之銅及至少一種另一元素退火以形成銅與至少一種元素之合金，該元素最終形成包含該合金之導電性貫穿基板之通道結構。可實施兩種或更多種電沈積，其中首先單獨電沈積銅或其中首先單獨電沈積除銅以外之元素。無論如何，本發明實施例亦涵蓋最後單獨電沈積銅或最後單獨電沈積除銅以外之元素。
結論
在一些實施例中，形成貫穿基板之通道的方法包含單獨電沈積銅及至少一種除銅以外之元素以填充基板內形成之貫穿基板之通道開口的剩餘體積。使電沈積之銅及至少一種另一元素退火以形成銅與至少一種另一元素之合金，且該另一元素用於形成包含該合金之導電性貫穿基板之通道 結構。
在一些實施例中，形成貫穿基板之通道的方法包含形成自基板之第一側部分穿過基板的貫穿基板之通道開口。貫穿基板之通道開口的側壁內襯有電介質。在貫穿基板之通道開口內之電介質上橫向內襯導電晶種材料。單獨電沈積銅及至少一種除銅以外之元素以填充貫穿基板之通道開口的剩餘體積。使電沈積之銅及至少一種另一元素退火以形成銅及至少一種另一元素之合金。在退火後，自基板中與第一側相對之第二側移除基板材料以自基板之第二側暴露並突出包含合金之導電性貫穿基板之通道結構。
在一些實施例中，形成貫穿基板之通道的方法包含電沈積銅或一種除銅以外之元素中之一者以在基板內形成之各自貫穿基板之通道開口內形成金屬襯裏。金屬襯裏在各自貫穿基板之通道開口內形成向外開口空隙。電沈積銅或一種元素中之另一者以填充空隙。使電沈積銅及至少一種元素退火以形成銅與一種元素之合金，且該元素用於形成包含該合金之導電性貫穿基板之通道結構。
在一些實施例中，形成貫穿基板之通道的方法包含電沈積銅或除銅以外之元素中之一者以在基板內形成之各自貫穿基板之通道開口內形成第一金屬襯裏。第一金屬襯裏係直接抵靠在各自貫穿基板之通道開口之側壁上形成之導電晶種材料橫向向內形成。第一金屬襯裏在各自貫穿基板之通道開口內形成向外開口之第一空隙。電沈積銅或另一元素中之另一者以在各自貫穿基板之通道開口內形成第二金 屬襯裏。第二金屬襯裏係直接抵靠第一金屬襯裏橫向向內形成。第二金屬襯裏在各自貫穿基板之通道開口內形成向外開口之第二空隙。用電沈積之金屬填充第二空隙。使基板退火以形成至少含有銅及另一元素之合金，且該另一元素用於形成包含合金之導電性貫穿基板之通道結構。
按照條例，已使用或多或少關於結構及方法特徵之特定語言闡述了本文中所揭示之標的物。然而，應理解，由於本文所揭示之方式包含實例性實施例，因此申請專利範圍不限於所顯示及所闡述之具體特徵。因而，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
10‧‧‧基板片段
10a‧‧‧基板片段
10b‧‧‧基板片段
12‧‧‧基板材料
16‧‧‧第一基板側
18‧‧‧第二基板側
20‧‧‧貫穿基板之通道開口
22‧‧‧電介質
24‧‧‧導電晶種材料襯裏
26‧‧‧金屬襯裏/第一電沈積材料
26a‧‧‧第一電沈積材料
26b‧‧‧第一金屬襯裏
27‧‧‧空隙
27a‧‧‧空隙
28‧‧‧第二電沈積材料
28a‧‧‧第二電沈積材料
28b‧‧‧第二金屬襯裏
30‧‧‧合金
32‧‧‧導電性貫穿基板之通道結構
40‧‧‧第一空隙
42‧‧‧第二空隙
44‧‧‧第三金屬襯裏
46‧‧‧第三空隙
48‧‧‧第四金屬襯裏
50‧‧‧第四空隙
圖1係基板片段在根據本發明之實施例之製程中之示意性剖面圖。
圖2係圖1基板片段在圖1後之處理階段中的視圖。
圖3係圖2基板片段在圖2後之處理階段中的視圖。
圖4係圖3基板片段在圖3後之處理階段中的視圖。
圖5係圖4基板片段在圖4後之處理階段中的視圖。
圖6係圖5基板片段在圖5後之處理階段中的視圖。
圖7係基板片段在根據本發明之實施例之製程中之示意性剖面圖。
圖8係基板片段在根據本發明之實施例之製程中之示意性剖面圖。
圖9係圖8基板片段在圖8後之處理階段中的視圖。
圖10係圖9基板片段在圖9後之處理階段中的視圖。
圖11係圖10基板片段在圖10後之處理階段中的視圖。
圖12係圖11基板片段在圖11後之處理階段中的視圖。
10‧‧‧基板片段
12‧‧‧基板材料
16‧‧‧第一基板側
18‧‧‧第二基板側
20‧‧‧貫穿基板之通道開口

Claims (20)

  1. 一種形成貫穿基板之通道的方法，其包含：單獨電沈積銅及至少一種除銅以外之元素以填充基板內形成之貫穿基板之通道開口的剩餘體積；及使該電沈積之銅及該至少一種另一元素退火以形成該銅與該至少一種另一元素之合金，且形成包含該合金之導電性貫穿基板之通道結構。
  2. 如請求項1之方法，其中該等電沈積係銅及僅一種另一元素之電沈積。
  3. 如請求項1之方法，其中該等電沈積係銅及多種除銅以外之元素之電沈積。
  4. 如請求項1之方法，其包含在約150℃至450℃下實施該退火約0.5小時至約3小時。
  5. 如請求項1之方法，其中該合金係均質的。
  6. 如請求項1之方法，其中該等貫穿基板之通道開口內之所有導電材料基本上由該合金組成，但可能自該合金徑向向外存在之任何導電銅擴散障壁材料除外。
  7. 一種形成貫穿基板之通道的方法，其包含：形成自基板之第一側部分穿過該基板的貫穿基板之通道開口；用電介質內襯該等貫穿基板之通道開口的側壁；在該等貫穿基板之通道開口內之該電介質上橫向內襯導電晶種材料；單獨電沈積銅及至少一種除銅以外之元素以填充該等 貫穿基板之通道開口的剩餘體積；使該電沈積之銅及該至少一種另一元素退火以形成該銅及該至少一種另一元素之合金；及在該退火後，自該基板中與該第一側相對之第二側移除基板材料以自該基板之該第二側暴露並突出包含該合金之導電性貫穿基板之通道結構。
  8. 如請求項7之方法，其中該晶種材料包含銅。
  9. 如請求項7之方法，其包含在該等貫穿基板之通道開口內提供該導電晶種材料之前，在該等貫穿基板之通道開口內之該電介質上內襯擴散障壁材料。
  10. 如請求項7之方法，其中在該等單獨電沈積中首先電沈積銅。
  11. 如請求項7之方法，其中在該等單獨電沈積中首先電沈積除銅以外之元素。
  12. 如請求項7之方法，其中在該等單獨電沈積中最後電沈積銅。
  13. 如請求項7之方法，其中在該等單獨電沈積中最後電沈積除銅以外之元素。
  14. 一種形成貫穿基板之通道的方法，其包含：電沈積銅或一種除銅以外之元素中之一者以在基板內形成之各別貫穿基板之通道開口內形成金屬襯裏，該金屬襯裏在該等各別貫穿基板之通道開口內形成向外開口之空隙；電沈積該銅或一種元素中之另一者以填充該等空隙；及 使該電沈積之銅及一種元素退火以形成該銅與一種元素之合金，且形成包含該合金之導電性貫穿基板之通道結構。
  15. 如請求項14之方法，其中首先電沈積銅並電沈積該一種元素以填充該等空隙。
  16. 如請求項14之方法，其中首先電沈積該一種元素並電沈積銅以填充該等空隙。
  17. 如請求項14之方法，其包含電沈積該銅以在橫向上厚於該電沈積之一種元素。
  18. 一種形成貫穿基板之通道的方法，其包含：電沈積銅或除銅以外之元素中之一者以在基板內形成之各別貫穿基板之通道開口內形成第一金屬襯裏，該第一金屬襯裏係直接抵靠在該等各別貫穿基板之通道開口之側壁上形成的導電晶種材料橫向向內形成，該第一金屬襯裏在該等各別貫穿基板之通道開口內形成向外開口之第一空隙；電沈積該銅或另一元素中之另一者以在該等各別貫穿基板之通道開口內形成第二金屬襯裏，該第二金屬襯裏係直接抵靠該第一金屬襯裏橫向向內形成，該第二金屬襯裏在該等各別貫穿基板之通道開口內形成向外開口之第二空隙；用電沈積之金屬填充該等第二空隙；及使該基板退火以形成至少含有銅及該另一元素之合金，且形成包含該合金之導電性貫穿基板之通道結構。
  19. 如請求項18之方法，其中填充該等第二空隙包含：電沈積該銅或另一元素中之一者以在該等各別貫穿基板之通道開口內形成第三金屬襯裏，該第三金屬襯裏係直接抵靠該第二金屬襯裏橫向向內形成，該第三金屬襯裏在該等各別貫穿基板之通道開口內形成向外開口之第三空隙；及用電沈積之金屬填充該等第三空隙。
  20. 如請求項19之方法，其中填充該等第三空隙包含：電沈積該銅或另一元素中之另一者以在該等各別貫穿基板之通道開口內形成第四金屬襯裏，該第四金屬襯裏係直接抵靠該第三金屬襯裏橫向向內形成，該第四金屬襯裏在該等各別貫穿基板之通道開口內形成向外開口之第四空隙；及用電沈積之金屬填充該等第四空隙。
TW101134975A 2011-09-28 2012-09-24 形成貫穿基板之通道的方法 TWI469258B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/247,769 US20130075268A1 (en) 2011-09-28 2011-09-28 Methods of Forming Through-Substrate Vias

Publications (2)

Publication Number Publication Date
TW201320243A true TW201320243A (zh) 2013-05-16
TWI469258B TWI469258B (zh) 2015-01-11

Family

ID=47910054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134975A TWI469258B (zh) 2011-09-28 2012-09-24 形成貫穿基板之通道的方法

Country Status (7)

Country Link
US (1) US20130075268A1 (zh)
EP (1) EP2761646B1 (zh)
JP (1) JP5921696B2 (zh)
KR (1) KR101611108B1 (zh)
CN (1) CN103797566B (zh)
TW (1) TWI469258B (zh)
WO (1) WO2013048685A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305865B2 (en) 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
CN106163104A (zh) * 2016-08-30 2016-11-23 江门全合精密电子有限公司 一种采用防漏锡过孔的印刷电路板及其制作方法
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
US10699954B2 (en) 2018-04-19 2020-06-30 Teledyne Scientific & Imaging, Llc Through-substrate vias formed by bottom-up electroplating
CN111163582B (zh) * 2020-01-02 2022-01-25 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2859158A (en) * 1957-01-31 1958-11-04 Glenn R Schaer Method of making a nickel-chromium diffusion alloy
US5158653A (en) * 1988-09-26 1992-10-27 Lashmore David S Method for production of predetermined concentration graded alloys
US5162295A (en) * 1989-04-10 1992-11-10 Allied-Signal Inc. Superconducting ceramics by sequential electrodeposition of metals, followed by oxidation
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
US6440289B1 (en) * 1999-04-02 2002-08-27 Advanced Micro Devices, Inc. Method for improving seed layer electroplating for semiconductor
US6358848B1 (en) * 2000-11-30 2002-03-19 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed
WO2003019641A1 (en) * 2001-08-23 2003-03-06 Acm Research, Inc. Dummy structures to reduce metal recess in electropolishing process
US6660633B1 (en) * 2002-02-26 2003-12-09 Advanced Micro Devices, Inc. Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
WO2003085713A1 (en) * 2002-04-03 2003-10-16 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003328184A (ja) * 2002-05-16 2003-11-19 Ebara Corp 微細回路配線形成方法およびこれに用いる装置
US6979642B1 (en) * 2002-07-31 2005-12-27 Advanced Micro Devices, Inc. Method of self-annealing conductive lines that separates grain size effects from alloy mobility
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4155154B2 (ja) * 2003-10-15 2008-09-24 セイコーエプソン株式会社 半導体装置、回路基板、及び電子機器
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
US7368379B2 (en) * 2005-08-04 2008-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for semiconductor devices
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
JP4961185B2 (ja) * 2006-09-28 2012-06-27 株式会社日立製作所 半導体装置の製造方法
KR100871382B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
US7833895B2 (en) * 2008-05-12 2010-11-16 Texas Instruments Incorporated TSVS having chemically exposed TSV tips for integrated circuit devices
US20110101531A1 (en) * 2008-05-30 2011-05-05 Nxp B.V. Thermo-mechanical stress in semiconductor wafers
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US9275934B2 (en) * 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same

Also Published As

Publication number Publication date
EP2761646A1 (en) 2014-08-06
EP2761646A4 (en) 2015-08-12
US20130075268A1 (en) 2013-03-28
KR20140070604A (ko) 2014-06-10
CN103797566A (zh) 2014-05-14
JP2014528180A (ja) 2014-10-23
TWI469258B (zh) 2015-01-11
CN103797566B (zh) 2018-06-15
KR101611108B1 (ko) 2016-04-08
JP5921696B2 (ja) 2016-05-24
EP2761646B1 (en) 2018-02-28
WO2013048685A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI502646B (zh) 鈷金屬障壁層
TWI469258B (zh) 形成貫穿基板之通道的方法
TWI451530B (zh) 為多晶圓積體電路形成矽穿孔
TWI619171B (zh) 障壁層
JP4397399B2 (ja) 半導体装置の製造方法
JP2002075995A (ja) 半導体装置及びその製造方法
US20130320538A1 (en) Integrated Circuit Substrates Comprising Through-Substrate Vias And Methods Of Forming Through-Substrate Vias
TW201203368A (en) Thin film formation method
US8779589B2 (en) Liner layers for metal interconnects
JP2007005402A (ja) 半導体基板への貫通配線の形成方法
US8053894B2 (en) Surface treatment of metal interconnect lines
US9514981B1 (en) Interconnect structure
JP2005158930A (ja) 半導体装置およびその製造方法
US8980738B2 (en) Integrated circuit chip and fabrication method
US20040053441A1 (en) Dopant interface formation
JP5362500B2 (ja) 半導体装置の製造方法
CN111769072A (zh) 半导体互连结构及其制造方法
JP2003218201A (ja) 半導体装置およびその製造方法
TWI550800B (zh) 具強固型晶背凸塊之矽穿孔結構
JP2003332339A (ja) 集積されたデバイスの中の層の間の接着を改善する方法と装置
TW202341359A (zh) 用於黏晶之受控的晶粒成長及具有受控的晶粒成長之經黏晶結構
KR20050059736A (ko) 반도체소자의 제조방법
JP2009296014A (ja) 半導体装置の製造方法