CN101483172B - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN101483172B
CN101483172B CN2009100017213A CN200910001721A CN101483172B CN 101483172 B CN101483172 B CN 101483172B CN 2009100017213 A CN2009100017213 A CN 2009100017213A CN 200910001721 A CN200910001721 A CN 200910001721A CN 101483172 B CN101483172 B CN 101483172B
Authority
CN
China
Prior art keywords
copper
opening
crystal grain
semiconductor structure
promotes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100017213A
Other languages
English (en)
Other versions
CN101483172A (zh
Inventor
杨智超
许履尘
拉齐夫·V·约什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101483172A publication Critical patent/CN101483172A/zh
Application granted granted Critical
Publication of CN101483172B publication Critical patent/CN101483172B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及改进的半导体结构及其制作方法，使得在相同的绝缘层内，嵌在相同的绝缘层级内的Cu互连具有与嵌在相同的绝缘层级内的其它Cu互连不同的Cu粒度。

Description

半导体结构及其制作方法
技术领域
本发明主要涉及半导体结构，并且更特别地涉及嵌在相同的绝缘层级中的具有不同铜粒度的铜(Cu)互连。
背景技术
在半导体制造中遇到的一个问题是在相同的绝缘层级(insulating level layer)内具有不同Cu粒度的铜(Cu)互连的制造。当前，形成在相同绝缘层级内的Cu互连包含相同的Cu粒度。嵌在相同绝缘层内的用于互连的单一Cu粒度的限制是成问题的，因为对于某些应用Cu互连以较小的Cu粒度表现更有利，而对于其它应用Cu互连以较大的Cu粒度表现更有利。例如，大的Cu粒度导致较低的电阻率和较长的电迁移寿命，这对于高性能相关的应用是优选的，而小的Cu粒度导致较高的电阻率和较短的电迁移寿命，这对于电熔丝相关的应用是优选的。
使用当前的半导体制造技术来获得具有对于所选择的应用而言最优化的Cu粒度的Cu互连，必须制作嵌在绝缘层级内的多层Cu互连。每一个绝缘层级将会嵌入具有相同Cu粒度的Cu互连。制作新的一层Cu互连来获得具有不同Cu粒度的Cu互连使得半导体处理步骤加倍。另外，制作新的一层具有不同Cu粒度的Cu互连使得制造成本加倍。
如上面所讨论的，小的Cu粒度的Cu互连对于电熔丝(e-fuse)相关的应用是优选的。电可烧断的熔丝利用电迁移(EM)效应来断开电连接。在编程期间，由于高电流密度，空隙在中央熔丝元件处形成，并且最终产生电的开路。同样已知，Cu粒度对抗电迁移性有一定程度的影响。一般来说，更大的Cu粒度(即，更接近于竹节型(bamboo-type)晶粒微结构)导致更少的具有垂直于电子流的组件的晶粒边界，并且更小的Cu粒度导致更低的抗EM性因为通过晶粒边界有更多的Cu扩散。对于e-fuse编程效率，小的Cu晶粒互连是理想的。
此外，如上面所讨论的，大粒度的Cu互连对于高性能应用是优选的。大的Cu粒度导致具有更低电阻率的Cu互连。大的Cu粒度导致更低的电阻率是因为对于更大的Cu粒度存在更少的晶粒边界(即，更接近于竹节型晶粒微结构)。晶粒边界导致电子散射。因此，更少的晶粒边界导致更少的电子散射，其又导致更小的电阻率和更高的电导率。对于具有更高电导率的更好的电路性能，具有大Cu晶粒的Cu互连是优选的。
图1描述了现有技术的Cu互连100a、100b，其嵌在相同的绝缘层级12中并具有相同的Cu粒度。请注意，图1描述了在相同的绝缘层级12中并列的一对单镶嵌10和双镶嵌(damascene)20结构。单镶嵌10和双镶嵌20结构两者都包括阻挡材料14、铜种子24和电镀的铜26b。请注意，在100a和100b中的电镀的铜结构26b具有相同的小的Cu粒度，根据图1中所描述的电镀的铜26b中的多个晶粒边界这是明显的。因此，如上面所讨论的，图1中所描述的Cu互连100a、100b对于e-fuse应用会是理想的。
本领域中所需要的是嵌在相同绝缘层级中具有不同Cu粒度的Cu互连，从而对于给定Cu互连的Cu粒度使得针对这样的Cu互连的预期应用这样的Cu互连在不需要加倍的半导体处理步骤和相关成本的情况下能够最有效率地实现。
发明内容
本发明涉及用于制作嵌在相同绝缘层级中具有不同Cu粒度的Cu互连的结构和方法。
第一实施例涉及一种半导体结构，其包括第一和第二开口、阻挡材料、铜晶粒促进材料、铜种子和电镀的铜。所述第一和第二开口在相同的绝缘层内。阻挡材料淀积在所述第一和第二开口中的所述绝缘层上。铜晶粒促进材料淀积在所述第一开口的所述阻挡材料上。铜种子淀积在所述第一开口的所述铜晶粒促进材料上并且淀积在所述第二开口的所述阻挡材料上。铜被电镀在所述第一和第二开口内的所述铜种子上。所述铜晶粒促进材料增大所述第一开口中的所述电镀的铜的粒度，使得在所述第一开口中生长的所述电镀的铜的平均粒度大于所述第二开口中的所述电镀的铜的平均粒度。所述第一和第二开口在所述相同的绝缘层级内。
第二实施例涉及一种制作半导体结构的方法，其包括一个制作步骤、三个淀积步骤和一个电镀铜步骤。制作步骤包括在相同的绝缘层内制作第一和第二开口。淀积步骤包括在所述第一和第二开口中共形地淀积阻挡材料。淀积步骤包括在所述第一开口的所述阻挡材料上淀积铜晶粒促进材料。淀积步骤包括在所述第一开口的所述铜晶粒促进材料上以及所述第二开口的所述阻挡材料上淀积铜种子。电镀步骤包括在所述第一和第二开口两者内的所述铜种子上电镀铜。所述第一开口的所述铜晶粒促进材料的所述淀积致使在所述第一开口中的所述电镀的铜的平均粒度大于在所述第二开口中的所述电镀的铜的平均粒度。所述第一和第二开口在所述相同的绝缘层级内。
本发明解决了与嵌在相同绝缘层级内的Cu互连有关的上述问题。更具体地，本发明使得嵌在相同的绝缘层级内的Cu互连能够产生不同的Cu粒度。这样一来，本发明使得针对Cu互连的预期应用嵌在相同绝缘层级内的Cu互连的制作能够最有效率地实现。另外，因为不需要多个绝缘层级来制作具有不同Cu粒度的Cu互连，所以半导体制造处理步骤将减半。最后，除去不需要的处理步骤将半导体制造成本减少至少百分之五十。
因为至少上述原因，本发明改进了半导体技术。
附图说明
本发明的特征和元件特性在所附的权利要求中具体陈述。附图只是出于示例性目的的并且没有按比例绘制。此外，在附图中相似的标记代表相似的特征。然而，关于操作的组织和方法的本发明自身可以通过参考下面的结合附图的详细描述来更好的理解，其中：
图1描述了嵌在相同绝缘层级内的现有技术半导体结构；以及
图2-图6描述了用于制作优选实施例的过程。
具体实施方式
本发明现在将参考附图来描述。在附图中，结构的各个方面被描述并且以简化的方式示意性地描绘以便更清楚地描述和示出本发明。
作为综述和介绍，本发明实施例涉及Cu互连及其制作方法。本发明使得嵌在相同绝缘层级内的Cu互连能够具有与嵌在相同绝缘层级内的另一Cu互连不同的Cu粒度。
本发明将参考图2-图6来描述，图2-图6描述了改进的半导体结构的形成。
图2描述了本发明的方法的第一步。更具体地，图2示出了在绝缘层12中第一开口200a和第二开口200b(直到图4才示出)的形成。请注意，开口200a包括单镶嵌10和双镶嵌20结构两者。如本领域技术人员能理解的，本发明不限于第一开口200包括单镶嵌10和双镶嵌20结构两者，而是其也可以包括单镶嵌10和双镶嵌20结构中的任一个。单镶嵌10结构包括线10a开口，而双镶嵌20结构包括线20a开口和通孔20b开口两者。绝缘层12能够由SiO2、SiCOH或SiLK组成。请注意，通孔20b开口连接到下层金属16。金属16典型地包括Cu或Al(Cu)。盖层(capping layer)18在界面处利用通孔20b开口将下层金属16与绝缘层12分离，并且阻挡层14将金属16与金属16嵌在其中的绝缘层12分离。盖层18的典型材料包括NBloK、SiC、Si4NH3和SiO2，而阻挡层14的典型材料包括Ta、Ti、TaN、TiN、WN、Ru和W。在第一和第二开口200a、200b形成在绝缘层12中之后，本发明的方法的下一步发生。反应离子刻蚀技术(RIE)制作第一和第二开口200a、200b。
图3描述了本发明的方法的第二步。一旦第一和第二开口200a、200b形成在绝缘层12中，则阻挡层14被淀积在第一和第二开口200a、200b的侧壁和底部上。如同关于图2而讨论的阻挡层14一样，淀积在图3的第一和第二开口200a、200b中的阻挡层14典型包括Ta、Ti、TaN、TiN、WN、Ru或W。阻挡层14能够通过下述技术中的一个来淀积：物理气相淀积(PVD)、化学气相淀积(CVD)和原子层淀积(ALD)。
图4描述了本发明的方法的第三步。铜晶粒促进材料22淀积在200a中的阻挡层14之上。放置在第二开口200b之上的掩模能够用来防止铜晶粒促进材料22淀积到第二开口200b中。铜晶粒促进材料22包括Ru、Ir、Rh、Mo、Re、Hf、Co、Pt或Nb，并且致使在开口中电镀的任何铜的粒度比在没有铜晶粒促进材料22的开口中电镀的Cu的平均粒度大20.0％。甚至更大的平均粒度百分比增大(例如50％)将进一步增强用于高性能应用的Cu互连。然而，20％的平均粒度百分比增大是使用于高性能应用的Cu互连优化的最小百分比增大。铜晶粒促进材料22能够通过PVD、CVD或ALD来淀积。
图5描述了本发明的方法的第四步。在铜晶粒促进材料22已经被淀积在图4中的200a中的阻挡层14之上后，铜种子24被淀积在第一开口200a中的铜晶粒促进材料22上。铜种子24能够通过PVD、CVD或ALD来淀积。如果在图4中掩模用来防止铜晶粒促进材料22淀积到第二开口200b中，则在图5中从第二开口200b上方去除掩模，使得图5中铜种子24也能够淀积在铜晶粒促进材料22上。铜种子24包括铜或者铜合金。具体来说，应当注意，铜种子的厚度在50埃到500埃之间，而铜晶粒促进材料的厚度在5埃到80埃之间。
图6描述了本发明的方法的最后一步以及本发明的结构。一旦铜种子24已经被淀积在200a中的铜晶粒促进材料22上并且被淀积在200b中的阻挡层14上，就在第一200a和第二开口200b中电镀铜。请注意，铜晶粒促进材料22致使第一开口200a中的粒度大于(例如，更接近竹节型微结构)没有包括铜晶粒促进材料22的层的第二开口中的粒度。更具体地，铜晶粒促进材料22致使第一开口200a中的铜粒度比第二开口200b中电镀的铜的粒度大20.0％。第一200a和第二开口200b被嵌在相同的绝缘层级中。因此，本发明制作具有不同铜粒度的Cu互连，并且同样地，要求具有大的铜粒度的Cu互连的应用(例如，铜互连)被制作在与要求具有小的铜粒度的Cu互连的应用(例如，熔丝)相同的绝缘层级中。
虽然本发明已经被结合具体的优选实施例和其它可替代实施例而具体描述，但是显然根据上述描述对于本领域技术人员许多替代方案、修改和变化将是显而易见的。因此意图所附的权利要求包含所有的落入本发明的真实范围和精神内的这样的替代方案、修改和变化。

Claims (15)

1.一种半导体结构，包括：
绝缘层内的第一和第二开口，所述第一和第二开口在相同的绝缘层内；
阻挡材料，淀积在所述第一和第二开口中的所述绝缘层上；
铜晶粒促进材料，淀积在所述第一开口的所述阻挡材料上；
铜种子，淀积在所述第一开口的所述铜晶粒促进材料上并且淀积在所述第二开口的所述阻挡材料上；
铜，被电镀在所述第一和第二开口内的所述铜种子上；以及
其中所述铜晶粒促进材料增大所述第一开口中的所电镀的铜的粒度，使得在所述第一开口中生长的所电镀的铜的平均粒度大于所述第二开口中的所电镀的铜的平均粒度。
2.如权利要求1所述的半导体结构，还包括：
其中在具有所述铜晶粒促进材料的所述第一开口内的平均铜粒度比所述第二开口内的平均铜粒度至少大20.0％。
3.如权利要求1所述的半导体结构，所述绝缘层选自SiO2、SiCOH和SiLK。
4.如权利要求1所述的半导体结构，还包括：
其中所述阻挡材料选自Ta、Ti、TaN、TiN、WN、Ru和W。
5.如权利要求1所述的半导体结构，还包括：
其中所述种子材料为Cu和Cu合金之一。
6.如权利要求1所述的半导体结构，还包括：
其中所述铜晶粒促进材料选自Ru、Ir、Rh、Mo、Re、Hf、Co、Pt和Nb。
7.如权利要求1所述的半导体结构，还包括：
其中所述铜种子的厚度在50埃到500埃之间。
8.如权利要求1所述的半导体结构，还包括：
其中所述铜晶粒促进材料的厚度在5埃到80埃之间。
9.一种制作半导体结构的方法，包括以下步骤：
在绝缘层内制作第一和第二开口，所述第一和第二开口在相同的所述绝缘层内；
在所述第一和第二开口中共形地淀积阻挡材料；
在所述第一开口的所述阻挡材料上淀积铜晶粒促进材料；
在所述第一开口的所述铜晶粒促进材料上以及所述第二开口的所述阻挡材料上淀积铜种子；
在所述第一和第二开口两者内的所述铜种子上电镀铜；
其中所述第一开口的所述铜晶粒促进材料的所述淀积致使在所述第一开口中的所电镀的铜的平均粒度大于在所述第二开口中的所电镀的铜的平均粒度。
10.如权利要求9所述的方法，还包括：
其中在具有所述铜晶粒促进材料的所述第一开口内的平均铜粒度比所述第二开口内的平均铜粒度至少大20.0％。
11.如权利要求9所述的方法，还包括：
其中所述开口通过RIE来制作。
12.如权利要求9所述的方法，还包括：
其中所述阻挡材料通过PVD、CVD和ALD中的至少一种来淀积。
13.如权利要求9所述的方法，还包括：
其中所述铜晶粒促进材料通过PVD、CVD和ALD中的至少一种来淀积。
14.如权利要求9所述的方法，还包括：
其中所述铜种子通过PVD、CVD和ALD中的至少一种来淀积。
15.如权利要求9所述的方法，还包括以下步骤：
在所述淀积阻挡材料步骤之后且在所述淀积铜晶粒促进材料步骤之前，用掩模遮挡所述第二开口，使得所述掩模防止所述铜晶粒促进材料淀积到所述第二开口的所述阻挡材料上。
CN2009100017213A 2008-01-07 2009-01-06 半导体结构及其制作方法 Expired - Fee Related CN101483172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/970,149 2008-01-07
US11/970,149 US7732922B2 (en) 2008-01-07 2008-01-07 Simultaneous grain modulation for BEOL applications

Publications (2)

Publication Number Publication Date
CN101483172A CN101483172A (zh) 2009-07-15
CN101483172B true CN101483172B (zh) 2010-09-29

Family

ID=40843911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100017213A Expired - Fee Related CN101483172B (zh) 2008-01-07 2009-01-06 半导体结构及其制作方法

Country Status (2)

Country Link
US (1) US7732922B2 (zh)
CN (1) CN101483172B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7696093B2 (en) * 2008-08-12 2010-04-13 Advanced Micro Devices, Inc. Methods for forming copper interconnects for semiconductor devices
JP2011216867A (ja) * 2010-03-17 2011-10-27 Tokyo Electron Ltd 薄膜の形成方法
US8617982B2 (en) * 2010-10-05 2013-12-31 Novellus Systems, Inc. Subtractive patterning to define circuit components
US9059169B2 (en) 2011-06-21 2015-06-16 International Business Machines Corporation E-fuse structures and methods of manufacture
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
US9059175B2 (en) * 2011-11-16 2015-06-16 International Business Machines Corporation Forming BEOL line fuse structure
KR20130116099A (ko) * 2012-04-13 2013-10-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method
DE102013223648B3 (de) * 2013-11-20 2015-01-08 Phoenix Contact Gmbh & Co. Kg Multikontaktelement für einen Varistor
CN105097656B (zh) * 2014-05-08 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US10170425B2 (en) 2014-11-12 2019-01-01 International Business Machines Corporation Microstructure of metal interconnect layer
US9786550B2 (en) 2015-06-25 2017-10-10 International Business Machines Corporation Low resistance metal contacts to interconnects
US9799605B2 (en) * 2015-11-25 2017-10-24 International Business Machines Corporation Advanced copper interconnects with hybrid microstructure
US9754883B1 (en) * 2016-03-04 2017-09-05 International Business Machines Corporation Hybrid metal interconnects with a bamboo grain microstructure
US10032716B2 (en) * 2016-03-28 2018-07-24 International Business Machines Corporation Advanced E-fuse structure with controlled microstructure
US9893012B2 (en) * 2016-03-28 2018-02-13 International Business Machines Corporation Advanced e-fuse structure with hybrid metal controlled microstructure
US9859209B2 (en) * 2016-03-28 2018-01-02 International Business Machines Corporation Advanced e-Fuse structure with enhanced electromigration fuse element
KR20180026995A (ko) * 2016-09-05 2018-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10529663B1 (en) 2018-10-14 2020-01-07 International Business Machines Corporation Copper interconnect with filled void

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287954B1 (en) * 1997-05-30 2001-09-11 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN1474439A (zh) * 2002-08-08 2004-02-11 联华电子股份有限公司 减少铜导线龟裂与变形的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
US5933753A (en) * 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6383920B1 (en) * 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6943105B2 (en) * 2002-01-18 2005-09-13 International Business Machines Corporation Soft metal conductor and method of making
US7208404B2 (en) * 2003-10-16 2007-04-24 Taiwan Semiconductor Manufacturing Company Method to reduce Rs pattern dependence effect
US20080296768A1 (en) * 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287954B1 (en) * 1997-05-30 2001-09-11 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
CN1458689A (zh) * 2002-05-17 2003-11-26 株式会社日立制作所 半导体器件
CN1474439A (zh) * 2002-08-08 2004-02-11 联华电子股份有限公司 减少铜导线龟裂与变形的方法

Also Published As

Publication number Publication date
US20090174075A1 (en) 2009-07-09
US7732922B2 (en) 2010-06-08
CN101483172A (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
CN101483172B (zh) 半导体结构及其制作方法
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US20070202689A1 (en) Methods of forming copper vias with argon sputtering etching in dual damascene processes
US7381643B2 (en) Wiring structure forming method and semiconductor device
TWI254411B (en) Damascenes and manufacturing method thereof
US20140332924A1 (en) E-fuse with hybrid metallization
US20080237053A1 (en) Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
US8105936B2 (en) Methods for forming dielectric interconnect structures
US9842805B2 (en) Drive-in Mn before copper plating
KR20170066297A (ko) 상호접속 구조물 및 상호접속 구조물의 형성 방법
US20150235946A1 (en) Redundant via structure for metal fuse applications
CN100446237C (zh) 互连线的结构及其形成方法
KR101611108B1 (ko) 관통 기판 비아들을 형성하는 방법들
JP2005158930A (ja) 半導体装置およびその製造方法
CN101023514A (zh) 用于beol的同质铜互连
KR100283108B1 (ko) 반도체소자의 구리배선 형성방법
US7122466B2 (en) Two step semiconductor manufacturing process for copper interconnects
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
US6724087B1 (en) Laminated conductive lines and methods of forming the same
CN102437105A (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
US7843067B2 (en) Method and structure of integrated rhodium contacts with copper interconnects
CN103426816A (zh) 用于高深宽比填充的半导体反流处理
CN111146144B (zh) 一种制备高导电性铜互连线的方法
US20100059890A1 (en) METAL LINE OF SEMICONDUCTOR DEVICE HAVING A DIFFUSION BARRIER INCLUDING CRxBy AND METHOD FOR FORMING THE SAME

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171113

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20190106