DE2314731B2 - Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung - Google Patents

Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung

Info

Publication number
DE2314731B2
DE2314731B2 DE2314731A DE2314731A DE2314731B2 DE 2314731 B2 DE2314731 B2 DE 2314731B2 DE 2314731 A DE2314731 A DE 2314731A DE 2314731 A DE2314731 A DE 2314731A DE 2314731 B2 DE2314731 B2 DE 2314731B2
Authority
DE
Germany
Prior art keywords
layer
layers
spacers
gold
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2314731A
Other languages
English (en)
Other versions
DE2314731A1 (de
DE2314731C3 (de
Inventor
Ralph Edward San Jose Calif. Rose (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Signetics Corp Sunnyvale Calif (vsta)
Original Assignee
Signetics Corp Sunnyvale Calif (vsta)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Signetics Corp Sunnyvale Calif (vsta) filed Critical Signetics Corp Sunnyvale Calif (vsta)
Publication of DE2314731A1 publication Critical patent/DE2314731A1/de
Publication of DE2314731B2 publication Critical patent/DE2314731B2/de
Application granted granted Critical
Publication of DE2314731C3 publication Critical patent/DE2314731C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung nach dem Oberbegriff des Patentanspn chs 1 und ein Verfahren zu Ihrer Herstellung.
Bei einer bereits bekannten, dieser Gattung entsprechenden Anordnung (US-PS 34 80 412) ist eine dicke Aluminiumschicht unmittelbar auf eine Nickelbeschichtung aufgedampft Die Aufbringung von Nickel unmittelbar auf Aluminium hat jedoch eine Diffusion von Nickel in das Aluminium zur Folge. Durch die dabei gebildete Nickel-Aluminium-Verbindung werden die elektrischen und mechanischen Eigenschaften der Verbindungsstelle zwischen dem Aluminium und dem Siliziumdioxid der Halbleiteranordnung verschlechtert. Bei thermischer Beanspruchung besteht außerdem die Neigung zum Abscheren oder zur Riß- oder Bruchbildung an den höckerartigen Vorsprüngen.
Der Erfindung liegt die Aufgabe zugrunde, die bei einer solchen Halbleiteranordnung, besonders bei thermischen Beanspruchungen, bestehende Neigung der höckerartigen Kontaktvorsprünge, abzuscheren, abzureißen oder abzubrechen, zu vermeiden.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 besonders vorteilhaft gelöst. Zugleich werden dadurch eine Legierung der Unterlagschichten und als Folge davon ungünstigere mechanische Eigenschaften dieser Unterlagschichten vermieden.
Möglichkeiten zur vorteilhaften weiterer Ausgestaltung einer Halbleiteranordnung nach der Erfindung sind in den Ansprüchen 2 bis 15 angegeben. Anspruch 16 betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß der Erfindung und die Ansprüche 17 bis 25 betreffen vorteilhafte Weiterbildungen dieses Verfahrens.
Im folgenden ist die Erfindung anhand der Zeichnungen beispielsweise näher erläutert. Die
Fig. 1 bis 16 zeigen ein Ausführungsbeispiel einer Halbleiteranordnung in verschiedenen Stadien seiner Herstellung.
Fig. 17 zeigt in Draufsicht einen Ausschnitt aus einer integrierten Schaltung mit auf dieser ausgebildeten höckerartigen Vorsprüngen entsprechend der Erfindung.
ίο
Fig. 18 zeigt in Draufsicht einen Ausschnitt einer integrierten Schaltung mit höckerartigen Vorsprüngen, welche mit Leitungsanschlüssen versehen sind.
Die Herstellung eines höckerartige Vorsprünge aufweisenden Halbleiterbauteils entsprechend der Erfindung ist anhand der F i g. 1 bis 18 veranschaulichL Die Herstellung erfolgt ausgehend von einem Halbleiterkörper 21 an den jeweiligen Verwendungszweck angepaßter Beschaffenheit, der beispielsweise aus Silizium besteht. Es sei angenommen, daß der Halbleiterkörper 21 sämtliche, an sich bekannte und erforderliche Vorbehandlungen erfahren hat, wie sie beispielsweise in der US-PS 36 19 739 beschrieben sind. Das Silizium ist mit einem Fremdstoff eines Leitungstyps versehen. Bereiche entgegengesetzten Leitungstyps werden in dem Halbleiterkörper entweder durch Diffusion oder Ionenimplantation ausgebildet, so daß (nicht dargestellte) napfförmige Bereiche entstehen, die von ebenfalls napfformigen PN-Übergängen begrenzt sind, welche bis zur planaren Oberfläche 22 des Halbleiterkörpers 21 durchgeführt sind. Der Halbleiterkörper selbst dient als Basis eines Transistors. Eine Zone vom ersten Leitungstyp wird dann innerhalb des Bereiches entgegengesetzten Leitungstyps ausgebildet und ist ebenfalls durch einen napfformigen PN-Übergang begrenzt, welcher bis zur planaren Oberfläche 22 reicht. Die Zone bildet dann den Emitter des Transistors. In dem Halbleiterkörper lassen sich gleichzeitig oder zu einem anderen Zeitpunkt auch andere Schaltungselemente wie z. B. Dioden oder Widerstände od. dgl. ausbilden, welche jeweils einen Teil der integrierten Schaltung bilden.
Nach Ausbildung der Schaltungselemente wird eine Isolierschicht 23 beispielsweise aus thermisch gewachsenem Siliziumdioxid auf der planaren Oberfläche 22 ausgebildet. In der Isolierschicht 23 werden anschließend öffnungen angebracht, durch welche diejenigen Abschnitte der Oberfläche 22 freigelegt werden, welche Teile der die Halbleiterelemente bildenden Bereiche überlagern. Dann wird eine Metallschicht beispielsweise aus Aluminium auf die Oberfläche der Isolierschicht 23 und in die in dieser ausgebildeten öffnungen aufgedampft, so daß diese Schicht in Berührung mit den Bereichen der Halbleiterbauteile steht. Vermittels Masken und bekannter photolithographischer Techniken wird dann das Metall an den unerwünschten Stellen entfernt, so daß schließlich Leiter 24 zurückbleiben, welche fest mit der Oberfläche der Isolierschicht 23 verbunden sind. Die Leiter verlaufen zu allgemein rechteckförmigen Kontaktkissen 26 und sind in einem Stück mit diesen ausgebildet. Wie aus Fig. 17 ersichtlich, sind diese Kontaktkissen 26 um den äußeren Umfang des Halbleiterkörpers 21 herum in gegenseitigen Abständen angeordnet, wobei die Leiter 24 von den Kontaktkissen nach innen zu den verschiedenen Bereichen der die integrierte Schaltung bildenden Bauelemente verlaufen und elektrische Verbindungen mit diesen herstellen. Die Kontaktkissen haben allgemein eine rechteckfönnige Formgebung und bestehen aus dem gleichen Werkstoff wie die Leitung und beispielsweise aus Aluminium. Das Aluminium wird in einer Dicke von z. B. 1 μηι aufgebracht. Ein in dieser Weise ausgebildeter Halbleiterkörper ist in F i g. 1 dargestellt und von bekannter Ausführung.
Gemäß Fig. 2 wird eine Glasschicht 28 auf die Oberfläche der Siliziumdioxidschicht 23 und über die Leiter 24 und die Kontaktkissen in einer Dicke von beisDielsweise 1 um aufeebracht. Dann werden Kon-
taktfenster oder -Öffnungen 29 in der Glasschicht 28 an über den Kontaktkissen 26 befindlichen Stellen ausgebildet, so daß Kontakte zu den Kontaktkissen hergestellt werden können. Die Ausbildung der Fenster oder Öffnungen 29 erfolgt in an sich bekannter Weise, beispielsweise unter Verwendung einer Maske und eines entsprechenden negativen Photoresists. Der Photoresist wird durch die Maske hindurch belichtet und dann an den unerwünschten Stellen entfernt, so daß eine Photoresistniaske zurückbleibt. Dann wird das Glas ι ο beispielsweise vermittels einer wässerigen HF-Äthylenglykollösung weggeätzt, wobei das Aluminium nur ganz wenig angegriffen wird. Nach Beendigung des Ätzvorgangs wird der Photoresist vermittels eines organischen Ablösers entfernt.
An dieser Stelle muß darauf hingewiesen werden, daß der in F i g. 1 dargestellte Halbleiterkörper im Anschluß an die Metallisierung nicht einem Legierungsschritt unterworfen worden ist. Dieser Legierungsschritt erfolgt nämlich erst nach Aufbringen der Glasschicht 28 entsprechend F i g. 2. Der Legierungsschritt erfüllt zwei Aufgaben: einerseits bildet er eine starke Verbindung zwischen der aufgebrachten Glasschicht und dem aus Aluminium bestehenden Leitergebilde und zum anderen bewirkt er eine Reinigung der Oberfläche des aufgebrachten Glases. Die letztgenannte Wirkung wirkt im Legierungsschritt die Beseitigung sämtlicher Photoresistspuren, welche nach der chemischen Reinigung zurückgeblieben sein sollten. Es ist wichtig, daß die freiliegende Glasfläche so sauber wie möglich ist, um größtmögliche Haftung zwischen der anschließend aufgebrachten Aluminiumschicht und der Glasschicht 28 zu erzielen. Der Legierungsschritt erfolgt bei einer zwischen 450 und 5000C liegenden Temperatur und in einem Zeitraum von beispielsweise einer halben Stunde.
Nach Ausbildung der Öffnungen 29 und Beendigung des Legierungsschritts wird auf die ganze Oberfläche der Glasschicht 28 und in die Öffnungen 29 entsprechend F i g. 3 eine weitere Metallschicht 31 beispielsweise aus Aluminium sehr hohen Reinheitsgrades aufgedampft. Der Reinheitsgrad des Aluminiums sollte wenigstens 99,9% oder höher und vorzugsweise 99,99% betragen. Die Dicke der Aluminiumschicht beträgt von 3 bis 5 μηι und liegt vorzugsweise bei 3,5 μπι.
Entsprechend Fig.4 wird eine Schicht 32 aus beispielsweise Chrom auf die Aluminiumschicht 31 in einer Dicke zwischen 0,2 und 0,4 μιη und vorzugsweise von angenähert 03 μπι aufgebracht. Das Aufbringen des Chroms erfolgt beispielsweise durch Aufdampfen in einer Verdampfungskammer, in welche die Halbleiterplättchen eingebracht worden sind. Anstelle von Chrom besteht auch die Möglichkeit, andere Stoffe zu verwenden. Der als Schicht 32 aufgebrachte Stoff muß der Bedingung genügen, daß er eine Diffusionssperre zwischen Nickel und Aluminium bildet Außerdem darf er nicht mit Aluminium oder Nickel in nennenswertem Maße reagieren. Weiterhin muß sich dieser Stoff in Gegenwart anderer Metalle ätzen lassen und außerdem ein gutes chemisches Widerstandsvermögen aufweisen. Chrom erfüllt diese Bedingungen sämtlich und hat außerdem die Fähigkeit zur Bildung brauchbarer Oxide. Chrom ist darüber hinaus gegenüber den bei der Herstellung und später im Betrieb auftretenden Bedingungen und Einflüssen widerstandsfähig.
Im Anschluß an das Aufbringen der Chromschicht 32 6:> wird auf diese eine weitere Schicht 33 beispielsweise aus Nickel in einer Stärke von angenähert 30 μπι bis 0,3 μιη und vorzugsweise angenähert 100 μιη oder 0,1 μιη aufgebracht. Die Nickelschicht 33 wird vorzugsweise se schnell wie möglich auf die Chromschicht 32 aufge bracht, um die letztere gegen Oxidation zu schützen wenn das Halbleiterplättchen der Atmosphäre ausge setzt wird. Daher wird die Nickelschicht vorzugsweise unmittelbar im Anschluß an das Aufdampfen dei Chromschicht ohne Unterbrechung des Vakuums in dei Verdampfungskammer aufgedampft.
Entsprechend F i g. 6 wird dann auf die Nickelschich 33 eine Photoresistschicht 34 ausgebildet. Vermittels einer Maske und entsprechender photolithographischei Techniken werden Öffnungen oder Fenster 36 in dei Photoresistschicht unmittelbar über den Kontaktkisser 26 und den Fenstern 29 ausgebildet. Diese öffnunger oder Fenster dienen zur Ausbildung der nachstehenc beschriebenen höckerartigen Vorsprünge. Wenn die aus Aluminium bestehende metallische Unterlagschicht 31 eine Dicke von 3,5 μπι aufweist, sollte die Größe dei Öffnungen oder Fenster 36 angenähert 80 μιη2 betragen Mit diesem Wert wird eine optimale Bildsamkeit der Unterlagschicht für den Vorsprung erhalten.
Dann werden als Abstandshalter dienende höckerar tige Vorsprünge 37 beispielsweise aus Nickel in einei Höhe von z. B. 12 μπι auf beliebige Weise wie z. B. durcl Galvanisieren hergestellt. Die Abstandshalter odei höckerartigen Vorsprünge 37 sollten eine solche Höh« aufweisen, daß sie einen Abstand zwischen dei Oberfläche des Halbleiterelements und den mit diesen verbundenen Leitungen vorgeben. Außerdem solltet die Abstandshalter eine ausreichende Dicke aufweisen damit sie als Sperre für Gold dienen, das in dei nachstehend beschriebenen Weise auf die Abstandshal ter aufgebracht wird.
Bei Festlegung der Höhe, in welcher die höckerarti gen Vorsprünge oder Abstandshalter 37 ausgebilde werden sollen, ist zu berücksichtigen, daß sich diese be Höhenzunahme gleichzeitig seitlich verbreitern, so dat die Höhe derselben durch den Abstand zwischen der Kontaktkissen 26 auf dem Halbleiterbauteil ermittel werden kann.
Entsprechend F i g. 9 wird dann eine Schicht 38 au; ζ. B. Gold auf die Nickel-Abstandshalter 37 in einei Dicke zwischen 5 bis 6,5 μηι und vorzugsweise 6 μπ aufgalvanisiert Die genaue Dicke dieser Goldschicht is vorgegeben durch die gewünschte genaue metallurgi sehe Zusammensetzung des Lötmittels. Die Goldschich 38 wird mit einer Zinnschicht 39 überzogen, welch« ebenfalls durch Galvanisieren in einer Dicke von ζ. Β 4,5 bis 5,1 μπι und vorzugsweise 5 μπι aufgebracht wird Dann wird eine abschließende Goldschicht 41 auf die Zinnschicht 39 in einer Dicke von 1,4 bis 1,6 μιη unc vorzugsweise angenähert 1,5 μπι aufgalvanisiert. Dei Hauptzweck dieser weiteren Goldschicht 41 bestehi darin, die Zinnschicht 39 gegenüber Oxidation zi schützen. Außerdem schützt sie die Zinnschicht bei in Verfahren angewandten chemischen Behandlungs schritten.
Nach Ausbildung der als Abstandshalter dienender höckerartigen Vorsprünge 37 entsprechend Fig. K wird die Photoresist-Schutzschicht 34 beispielsweise durch Spülen des Halbleiterbauteils in Aceton entfernt Dabei wird der Photoresist auch von den unteren äußeren Randbereichen der nunmehr mit dem Bezugs zeichen 42 bezeichneten Abstandshalter entfernt, so da£ diese nunmehr eine pilzförmige Formgebung aufweisen
Danach wird eine Photoresistschicht 43 auf der Halbleiterbauteil und die Abstandshalter 42 in an siel bekannter Weise aufgebracht, indem beispielsweise die
Plättchenoberfläche mit Photoresist bespült und dann das Plättchen während angenähert 30 Sekunden mit beispielsweise 300 U/min in Umdrehung versetzt wird. Anschließend wird der Photoresist eingebrannt. Wie aus Fig. 12 ersichtlich, dringt die Photoresistschicht 43 in die Bereiche ein, aus denen die negative Photoresistschicht 34 entfernt worden ist, und unterlagert damit den Kopfteil 42a des Abstandshalters 42. Der Photoresist wird anschließend belichtet. Nach Entwicklung des Photoresists werden die belichteten Stellen entfernt, so daß entsprechend der Darstellung in F i g. 13 unter dem Kopfteil 42a des Abstandshalters 42 nur ein Photoresiststreifen 43a zurückbleibt, welcher das Zinn und das Nickel an den freiliegenden Stellen schützt.
Die freiliegenden Teile der Nickelschicht 33 werden vermittels eines elektrolytischen Ätzvorgangs in einem entsprechenden Ätzmittel wie z. B. 85%iger Phosphorsäure entfernt Die freiliegenden Abschnitte der Chromschicht 32 werden anschließend in gleicher Weise entfernt Zu diesem Zweck kann beispielsweise das Plättchen als Anode geschaltet und während einer Minute ein Potential von angenähert 4 Volt angelegt sein. Dadurch werden die aufgedampfte Nickel- und die Chromschicht bis zu dem durch den Photoresiststreifen 43a bedeckten Bereich entfernt. Die Aluminiumschicht kann ebenfalls geringfügig abgetragen werden. Diese Abtragung läßt sich jedoch leicht dadurch steuern, daß das Plättchen im geeigneten Zeitpunkt aus dem elektrolytischen Bad herausgenommen wird.
Dann werden die freiliegenden Abschnitte der Aluminiumschicht 31 beispielsweise durch Ätzen in einer 85%igen Phosphorsäurelösung, der eine kleine Menge eines Schaumbildners zugesetzt ist, bei 55° C entfernt Die zum Ätzen des Aluminiums verwendete Phosphorsäure ruft keine weitere Reaktion an den Chrom- oder Nickelschichten 32 bzw. 33 hervor. Der Schaumbildner dient zur Erzeugung sehr feiner Bläschen, wodurch die Ausbildung von Hinterschneidungen begrenzt wird.
Nach Beendigung der Ätzvorgänge wird die ringförmige Photoresistschicht 43 durch Abspülen des Halbleiterplättchens mit einem Lösungsmittel wie z. B. Aceton entfernt Anschließend wird das Plättchen in entionisiertem Wasser gewaschen und anschließend getrocknet Somit ist das Plättchen verwendungsbereit, wobei die Abstandshalter der Darstellung in Fig. 16 entsprechen. F i g. 17 zeigt eine Draufsicht auf einen Teil einer integrierten Schaltung, die in einem gegenseitigen Abstand fertig hergestellte Abstandshalter 42 trägt, welche mit den Kontaktkissen 26 verbunden sind und über diese in Verbindung mit den Verbindungsleitern der integrierten Schaltung stehen.
Die fertigen Halbleiterbauteile lassen sich auch mit Fingern 56 eines Leiterrahmens verbinden. Zu diesem Zweck kann beispielsweise ein verzinnter Stahlleiterrahmen verwendet werden. Die Verbindung erfolgt in der Weise, daß der Leiterrahmen zu den Oberflächen der Abstandshalter ausgerichtet und auf diese aufgelegt wird und dann einem Heißgasstrahl ausgesetzt wird. Bei diesem Heißgas handelt es sich um ein Gasgemisch, das angenähert 10% Wasserstoff enthält Die Temperatur des Gasstrahls beträgt angenähert 5000C, und die Einwirkdauer des Gasstrahls beträgt etwa 0,2 bis 0,5 Sekunden, so daß in Verbindung mit dem Zinn an dem Leiterrahmen ein Gold-Zinn-Eutektikum ausgebildet wird. Im einzelnen bringt der Gasstrahl das einen Teil der Abstandshalter bildende Lötmittel zum Schmelzen, und dieses härtet sofort nach Abstellen des Gasstrahls wieder aus und verbindet die Leiter des Leiterrahmens gleichzeitig mit sämtlichen Abstandshaltern. Fig. 18 zeigt in Draufsicht einen Ausschnitt einer integrierten Schaltung, in welcher die Leiter des Leiterrahmens in der vorstehend beschriebenen Weise mit den Abstandshaltern und daher durch diese auch mit den Kontaktkissen verbunden sind.
Es lassen sich auch Leiterrahmen anderer Beschaffenheit wie z. B. solche aus einer vergoldeten Legierung, die
ίο Eisen, Nickel und Kobalt enthält verwenden. Der
Goldüberzug geht mühelos eine Bindung mit den aus Zinn und Gold bestehenden Abstandshalterschichten
ein.
Sobald das integrierte Schaltungsplättchen in der
vorstehend beschriebenen Weise mit Leitern oder mit einem Leiterrahmen verbunden worden ist kann es beispielsweise in Kunststoff eingekapselt werden. Bei Kapselung in Kunststoff sollte ein Zinn-Gold-System verwendet werden, das aus einem Gold-Zinn-Eutekti kum besteht, dessen Schmelzpunkt bei angenähert 2800C liegt
Wenn der Halbleiterbauteil in eine hermetisch abgeschlossene Verpackung aus Glas oder einem keramischen Werkstoff eingekapselt werden soll, muß eine Temperatur von 450° C während angenähert 2 bis 5 Minuten zur Einwirkung gebracht werden. Die als Abstandshalter dienenden hockerartigen Vorsprünge entsprechend der Erfindung lassen sich auch bei solchen Temperaturen verwenden, indem die Dicken der galvanisch aufgebrachten Gold- und Zinnschichten genau eingestellt werden. Die zunächst aufgebrachte Goldschicht 38 dient als Goldvorrat Die dünne Zinnschicht 39 und die dünne Goldschicht 41 dienen zur Ausbildung des GoW-Zinn-Lötmittels, d h. der Verbin dung, welche eine gute Benetzung und hohe Fließfähig keit während des vorstehend beschriebenen Verbindungsvorgangs gewährleistet Bei anschließender Wärmebehandlung diffundiert Zinn in den durch die Schicht 38 gebildeten Goldvorrat Dadurch gelangt das System in den Goldbereich des Gold-Zinn-Phasendiagramms eines Gold-Zinn-Systems. Bekanntlich nimmt bei Verschiebung in den goldreichen Bereich die Schmelztemperatur der Verbindung zu, so daß bei einem Goldgehalt von 93 bis 95% die Schmelztemperatur bei angenähert 495° C liegt Die Verwendung einer derartigen Verbindung gestattet die Herstellung einer Verbindung bei einer geringfügig über der eutektischen Temperatur von Gold-Zinn liegenden Temperatur von 2800C
Es hat sich gezeigt, daß in Form der vorstehend beschriebenen höckerartigen Vorsprünge ausgebildete Abstandshalter ausgezeichnete Verbindungen mit Leitern oder Leiterrahmen eingehen. Außerdem sind die Abstandshalter verhältnismäßig bildsam, und es besteht praktisch nicht die Gefahr der Abscherung. Das dürfte in erster Linie auf die verhältnismäßig dicke metallische Unterlagschicht aus Aluminium 31 zurückzuführen sein, die aus Aluminium hohen Reinheitsgrads hergestellt ist In der Praxis wurde gefunden, daß die Abstandshalter Bewegungen von 2 bis 3 um ohne Beschädigung aushalten können. Dieses Merkmal ist von besonderem Vorteil, wenn die Halbleiterbauteile Temperaturschwankungen ausgesetzt sind. Die beschriebene Verbindung weist bei Wärmeschwankungen eine wesentlich höhere Zuverlässigkeit als solche unter Verwendung von Golddrähten auf. Außerdem ist die Wärmeleitung durch die Leiter aufgrund der größeren Leiterquerschnitte wesentlich höher als mit bekannten
Drahtleitern. Die Leiter können beispielsweise angenähert 100 μπι breit und 50 μΐη dick und unmittelbar bis zum Leiterkissen durchgeführt sein, wohingegen der Durchmesser von Golddrähten bei etwa 173 μπι liegt und die Drähte sehr lang sind, so daß aus diesem Grunde die Wärmeableitung zum größten Teil durch die Packung selbst erfolgen muß. In dem erfindungsgemäßen Halbleiterbauteil erfolgt dagegen der größte Teil der Wärmeableitung durch die Leiter selbst
Ein weiterer Vorteil der beschriebenen Abstandshalter besteht in der Anzahl der verwendeten Schichten, die jeweils einem bestimmten Zweck dienen. Die Glasschicht 28 dient zum Schutz des Aluminium-Leitergebildes, während die dicke, bildsame Aluminiumschicht zum Zwecke der Ausbildung einer spannungsfreien Unterlagschichi einer ÄtzbehandSung unterworfen wird. Die Chromschicht schützt gegen und verhindert praktisch Nickeldiffusion durch das Aluminium, wodurch ansonsten die Bindung an der Grenzfläche zwischen Glas und Aluminium zerstört und das Aluminium spröde gemacht werden würde. Die anschließend aufgedampfte Nickelschicht dient als metallischer Haftgrund für die anschließende Galvanisierung. Bei Fortfall der Nickelschicht könnte die Chromschicht oxidieren, so daß jedes Metall, welches unmittelbar durch Galvanisieren auf die Chromschicht .aufgebracht werden würde, eine verhältnismäßig schwache Haftverbindung mit diesem einginge. Der dicke Nickel-Abstandshalter 37 verhindert, daß der mit der oberen Oberfläche des Abstandshalters verlötete Leiter nach unten auf das Kontaktkissen gepreßt wird und ggf. einen Kurzschluß mit dem Rand des Halbleiterplättchens hervorruft. Die für die Lötmittelverbindung verwendeten Gold-Zinn-Schichten lassen sich leicht in den fließfähigen Zustand versetzen. Die untere Goldschicht dient dabei wie oben ausgeführt als Goldvorrat, während die darüberliegenden Zinn- und Goldschichten zur Ausbildung eines ersten Gold-Zinn-Eutektikums dienen. Das Zinn ist durch Gold abgedeckt, so daß es nicht der Atmosphäre ausgesetzt ist und oxidieren kann.
Jede Schicht hat daher eine unterschiedliche und wichtige Aufgabe in dem metallurgischen Aufbau des in Form eines höckerartigen Vorsprungs ausgebildeten Abstandshalters. Der metallurgische Aufbau der Abstandshalter ermöglicht hohe Produktionsausbeuten und gestattet gleichzeitig die Verbindung der Abstandshalter mit Leiterrahmen, wobei sämtliche, auf ein und demselben Halbleiterbauteil befindliche Abstandshalter gleichzeitig mit den Leitern eines Leiterrahmens verbunden werden, was eine erhebliche Einsparung an Arbeitsaufwand beim Zusammenbau von Halbleiterbauteilen in fertige Halbleiterpackungen bedeutet
Hierzu 3 Blatt Zeichnungen

Claims (25)

Patentansprüche:
1. Halbleiteranordnung mit einer planaren Oberfläche und auf dieser ausgebildeten metallischen Kontaktflecken, einer die Kontaktflecken überdekkenden Isolierschicht mit über den Kontaktflecken ausgebildeten und diese freilegenden öffnungen, auf der Isolierschicht ausgebildeten, verhältnismäßig dicken, bildsamen, durch die Öffnungen durchreichenden und in Berührung mit den Kontaktflecken stehenden metallischen Unterlagschichten aus einem einzigen Metall, metallischen Abstandshaltern, die über Schutzschichten aus demselben Metall wie der Abstandshalter fest mit den Unterlagschichten verbunden sind, auf den Abstandshaltern aufgebrachtem Lötmetall, wobei die Abstandshalter aus einem solchen Metall bestehen, das die Diffusion des Lötmetalls in die metallischen Unterlagschichten verhindert und zusammen mit dem Lötmetall diskrete, höckerartige Vorsprünge auf den Kontaktflecken bilden, dadurch gekennzeichnet, daß in direktem Koniakt mit den bildsamen Unterlagschichten (31) zusätzliche Metallschichten (32) als Diffusionssperren zwischen den Schutzschichten (33) und den Unterlagschichten (31) vorgesehen sind, die aus einem Metall bestehen, das mit dem Metall der Unterlagschichten (31) praktisch nicht reagiert, so daß die bildsamen Unterlagschichten (31) ihren Einmetallcharakter behalten.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlagschichten (31) aus Aluminium gebildet sind und das Lötmetall (38 bis 4I)GoId enthält.
3. Halbleiteranordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Abstandshalter (37) aus Nicke! bestehen.
4. Halbleiteranordnung nach Anspruch !,dadurch gekennzeichnet, daß die in direktem Kontakt mit den bildsamen Unterlagschichten (31) stehenden zusätzlichen Schichten (32) aus Chrora bestehen.
5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschichten (33) aus Nickel bestehen.
6. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die höckerartigen Vorsprünge auf den Kontaktflecken (26) pilzförmig gestaltet sind.
7. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die aus Aluminium bestehenden Unterlagschichten (31) eine Dicke zwischen 3 und 5 μιτι aufweisen.
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß die aus Aluminium bestehenden Unterlagschichten (31) eine Dicke von annähernd 3,5 μιη aufweisen.
9. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke der Chromschichten (32) zwischen 0,2 bis 0,4 μηι beträgt.
10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Dicke der Chromschichten (32) angenähert 0,3 μιτι beträgt.
11. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der Nickelschichten (33) angenähert 1 μηι beträgt.
12. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Abstandshalter (37) eine Grundfläche von etwa 80 μιη2 aufweisen.
13. Halbleiteranordnung nach Anspruch 1, da
durch gekennzeichnet, daß die Abstandshalter (37) eine Höhe von angenähert 12 μιτι aufweisen.
14. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Lötmetall aus GoId- und Zinnschichten besteht, wobei eine Goldschicht (38) in Berührung mit dem Abstandshalter (37), eine Zinnschicht (39) in Berührung mit der Goldschicht und eine weitere Goldschicht (41) in Berührung mit der Zinnschicht (39) steht
15. Halbleiteranordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Dicken der Zinnschicht (39) und der weiteren Goldschicht (41) derart aufeinander abgestimmt sind, daß sie bei Erhitzung auf eine zwischen 280°C und 4500C liegende Temperatur ein Gold-Zinn-Eutektikum bilden.
16. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der Ansprüche 1 bis 15 aus einem Halbleiterkörper mit einer planaren Oberfläche und über dieser ausgebildeten metallischen Kontaktflecken, bei dem eine die Kontaktflecken überdeckende und haftend mit diesen verbundene Isolierschicht aufgebracht, in dieser Isolierschicht bis zu den Kontaktflecken durchgeführte, diese freilegende öffnungen ausgebildet, auf die Isolierschicht eine verhältnismäßig dicke, bildsame, durch die öffnungen durchreichende und in Berührung mit den Kontaktflecken stehende Metallbeschichtung aus einem einzigen Metall aufgebracht, auf die bildsame Metallbeschichtung eine Schutzschicht aufgebracht wird, darauf die Kontaktflecken überlagernde metallische Abstandshalter ausgebildet, ein Lötmetall auf die Oberfläche der Abstandshalter aufgebracht und die nicht benötigten Teile der bildsamen Metallbeschichtung entfernt werden, dadurch gekennzeichnet, daß zwischen die Schutzschicht (33) und die metallische Unterlagschicht (31) eine mit dieser nicht reagierende Metallschicht (32) eirgefügt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die bildsame Beschichtung (31) aus Aluminium und die Abstandshalter (37) aus Nickel hergestellt werden, und daß die zusätzliche Metallschicht (32) aus Chrom besteht.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß auf die Chromschicht (32) eine Schutzschicht aus Nickel (33) aufgebracht wird.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Aluminiumschicht (31) mit einem Photoresistüberzug (34) versehen, in dem Überzug über den Kontaktkissen (26) öffnungen (36) ausgebildet und in den öffnungen die aus Nickel bestehenden Abstandshalter galvanisch derart abgeschieden werden, daß sie über eine größere Strecke über die Öffnungen vorstehen und den Photoresistüberzug überlagern, wonach der Photoresistüberzug (34) entfernt wird.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Lötmetall (38 bis 41) nach dem Aufbringen des Photoresistüberzuges (34) auf den Nickel-Abstandshaltern (37) aufgebracht wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die freiliegenden Teile der Nickel- und Chromschichten (33, 32) entfernt werden.
22. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß auf die ganze Halbleiteranordnung einschließlich der Abstandshalter (37) sowie
innerhalb von Hinterschneidungen ein Photoresistüberzug (43) aufgebracht wird.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß der Photoresistiiberzug (43) an sämtlichen Stellen mit Ausnahme von Stellen unterhalb Hinterschneidungen, sowie die freiliegenden Stellen der Nickel- und der Chromschicht, und dann der Photoresistüberzug unterhalb der Hinterschneidungsstellen entfernt wird bzw. werden.
24. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Lötmetall aus Gold-Zinn-Schichten hergestellt wird, indem zunächst eine Goldschicht (38) in Berührung mit den Abstandshaltern (37), dann eine Zinnschicht (39) auf die Goldschicht und schließlich auf die Zinnschicht eine Goldschicht (41) aufgebracht wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Gold-Zinn-Schichten in solcher Dicke aufgebracht werden, daß sie bei Erhitzung auf eine Temperatur zwischen 285° C und 450° C ein Gold-Zinn-Eutektikum bilden.
DE2314731A 1972-03-27 1973-03-24 Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung Expired DE2314731C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00238116A US3821785A (en) 1972-03-27 1972-03-27 Semiconductor structure with bumps

Publications (3)

Publication Number Publication Date
DE2314731A1 DE2314731A1 (de) 1973-10-11
DE2314731B2 true DE2314731B2 (de) 1980-06-04
DE2314731C3 DE2314731C3 (de) 1982-10-14

Family

ID=22896575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2314731A Expired DE2314731C3 (de) 1972-03-27 1973-03-24 Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3821785A (de)
JP (1) JPS52670B2 (de)
CA (1) CA984060A (de)
DE (1) DE2314731C3 (de)
FR (1) FR2178007B1 (de)
GB (1) GB1377601A (de)
IT (1) IT981659B (de)
NL (1) NL7304183A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3135007A1 (de) * 1981-09-04 1983-03-24 Licentia Gmbh Mehrschichtenkontakt fuer eine halbleiteranordnung
DE102004024644A1 (de) * 2004-05-18 2005-12-22 Infineon Technologies Ag Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906541A (en) * 1974-03-29 1975-09-16 Gen Electric Field effect transistor devices and methods of making same
JPS5130673U (de) * 1974-08-26 1976-03-05
US3959522A (en) * 1975-04-30 1976-05-25 Rca Corporation Method for forming an ohmic contact
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
JPS59193036A (ja) * 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US4937006A (en) * 1988-07-29 1990-06-26 International Business Machines Corporation Method and apparatus for fluxless solder bonding
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
KR960016007B1 (ko) * 1993-02-08 1996-11-25 삼성전자 주식회사 반도체 칩 범프의 제조방법
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6214646B1 (en) * 2000-02-29 2001-04-10 Lucent Technologies Inc. Soldering optical subassemblies
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US20040140219A1 (en) * 2003-01-21 2004-07-22 Texas Instruments Incorporated System and method for pulse current plating
WO2006016136A2 (en) * 2004-08-10 2006-02-16 Dage Precision Industries Ltd. Shear test device
DE102005055280B3 (de) * 2005-11-17 2007-04-12 Infineon Technologies Ag Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
TWI298204B (en) * 2005-11-21 2008-06-21 Advanced Semiconductor Eng Structure of bumps forming on an under metallurgy layer and method for making the same
JP5060494B2 (ja) * 2006-02-17 2012-10-31 デイジ プレシジョン インダストリーズ リミテッド せん断試験装置
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
TWM397591U (en) * 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
KR102430984B1 (ko) * 2015-09-22 2022-08-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196834A (en) * 1967-03-29 1970-07-01 Hitachi Ltd Improvement of Electrode Structure in a Semiconductor Device.
FR1569479A (de) * 1967-07-13 1969-05-30

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3135007A1 (de) * 1981-09-04 1983-03-24 Licentia Gmbh Mehrschichtenkontakt fuer eine halbleiteranordnung
DE102004024644A1 (de) * 2004-05-18 2005-12-22 Infineon Technologies Ag Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement

Also Published As

Publication number Publication date
IT981659B (it) 1974-10-10
DE2314731A1 (de) 1973-10-11
FR2178007A1 (de) 1973-11-09
DE2314731C3 (de) 1982-10-14
US3821785A (en) 1974-06-28
JPS52670B2 (de) 1977-01-10
GB1377601A (en) 1974-12-18
CA984060A (en) 1976-02-17
JPS499187A (de) 1974-01-26
NL7304183A (de) 1973-10-01
FR2178007B1 (de) 1978-08-04

Similar Documents

Publication Publication Date Title
DE2314731C3 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2402709C3 (de) Festkörperbauelement mit einem dünnen Film aus Vanadinoxyd
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE4135189B4 (de) Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE2644283B2 (de) Verfahren zum Herstellen eines thermoelektrische!! Bausteins
DE1943519A1 (de) Halbleiterbauelement
DE3640248A1 (de) Halbleitervorrichtung
DE3138718A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1958684A1 (de) Halbleiterbauelement
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1627762A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1927646C3 (de) Verfahren zur Heistellung einer Halbleiteranordnung
DE2643147A1 (de) Halbleiterdiode
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE3413885C2 (de)
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE60028275T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2614851A1 (de) Glaseinbettungs-halbleiteranordnung
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee