DE102015120848B4 - Herstellen einer Kontaktschicht auf einem Halbleiterkörper - Google Patents

Herstellen einer Kontaktschicht auf einem Halbleiterkörper Download PDF

Info

Publication number
DE102015120848B4
DE102015120848B4 DE102015120848.2A DE102015120848A DE102015120848B4 DE 102015120848 B4 DE102015120848 B4 DE 102015120848B4 DE 102015120848 A DE102015120848 A DE 102015120848A DE 102015120848 B4 DE102015120848 B4 DE 102015120848B4
Authority
DE
Germany
Prior art keywords
metal layer
metal
semiconductor body
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120848.2A
Other languages
English (en)
Other versions
DE102015120848A1 (de
Inventor
Roland Rupp
Hans-Joachim Schulze
Francisco Santos Rodriguez
Guenther Wellenzohn
Werner Schustereder
Jens Peter Konrath
Carsten Schäffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015120848.2A priority Critical patent/DE102015120848B4/de
Priority to US15/365,627 priority patent/US10002930B2/en
Priority to JP2016233767A priority patent/JP6336554B2/ja
Publication of DE102015120848A1 publication Critical patent/DE102015120848A1/de
Application granted granted Critical
Publication of DE102015120848B4 publication Critical patent/DE102015120848B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren, das aufweist: Herstellen einer Metallschicht (200) auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), der SiC aufweist; Bestrahlen der Metallschicht (200) mit Partikeln, um Metallatome aus der Metallschicht (200) in den Halbleiterkörper (100) zu bewegen, um in dem Halbleiterkörper (100) ein Metallatome enthaltendes Gebiet (21) zu bilden; und Ausheilen des Halbleiterkörpers (100), wobei das Ausheilen das Aufheizen wenigstens des Metallatome enthaltenden Gebiets (21) auf eine Temperatur von weniger als 500 °C aufweist.

Description

  • Diese Beschreibung betrifft allgemein das Herstellen einer Kontaktschicht auf einem Halbleiterkörper. Insbesondere betrifft die Beschreibung das Herstellen einer Kontaktschicht, die einen ohmschen Kontakt mit einem Siliziumkarbid-(SiC)-Halbleiterkörper bildet.
  • Halbleiterbauelemente wie beispielsweise Dioden, Transistoren oder Thyristoren, um nur einige zu nennen, umfassen dotierte Halbleitergebiete in einem Halbleiterkörper. Einige Arten dieser Halbleitergebiete, wie beispielsweise Emittergebiete in einer Diode, Source- und Draingebiete in einem Transistorbauelement oder Kollektor- und Emittergebiete in einem Thyristor sind an Kontaktschichten angeschlossen, die es ermöglichen, das Bauelement mit anderen Bauelementen, einer Leiterplatte, oder ähnlichem, zu verschalten. Diese Kontaktschichten sind ohmsch an die jeweiligen Halbleitergebiete angeschlossen. „Ohmsch angeschlossen“ bedeutet, dass kein gleichrichtender Übergang zwischen der Kontaktschicht und dem jeweiligen Halbleitergebiet vorhanden ist.
  • Das Herstellen einer Metallschicht auf einem SiC-Halbleiterkörper kann das Abscheiden einer Metallschicht auf einer Oberfläche des Halbleiterkörpers und das Aufheizen der Metallschicht und des Halbleiterkörpers auf eine Temperatur von etwa 980 °C, oder höher, umfassen. Allerdings sind solch hohe Temperaturen nicht kompatibel mit Prozessen in dem Herstellungsprozess.
  • Die US 3 562 022 A beschreibt ein indirektes Dotierverfahren zum Herstellen einer dotierten Zone in einem Halbleiterkörper. Bei diesem Verfahren wird eine Dotierstoffatome enthaltende Schicht auf einer Oberfläche des Halbleiterkörpers aufgebracht und diese Schicht wird mit inerten Atomen bestrahlt, um Dotierstoffatome aus der Schicht in den Halbleiterkörper zu bringen.
  • Die US 4 551 908 A beschreibt ein Verfahren zum Herstellen einer Silizidschicht auf einem Siliziumsubstrat. Bei diesem Verfahren wird eine Metallschicht auf einer Oberfläche des Siliziumsubstrats hergestellt, die Metallschicht wird bestrahlt, um an einer Grenzfläche Silizium- und Metallatome zu mischen, und in einem Ausheilprozess wird eine Silizidschicht aus den Silizium- und Metallatomen gebildet.
  • Die DE 10 2010 063 806 A1 beschreibt ein Verfahren, bei dem Dotierstoffionen durch eine Nickelschicht oder eine Nickel enthaltende Schicht in eine Halbleiterschicht aus Siliziumkarbid implantiert werden.
  • Die JP 2001 135 591 A beschreibt ein Dotierverfahren, bei dem eine Metallmaske auf einer Oberfläche eines Siliziumkarbidsubstrats hergestellt wird und Dotierstoffionen unter Verwendung der Maske in das Substrat implantiert werden.
  • Die Aufgabe der Erfindung besteht darin, eine Kontaktschicht bei niedrigeren Temperaturen auf einem SiC aufweisenden Halbleiterkörper herzustellen, die einen ohmschen Kontakt mit dem Halbleiterkörper bildet. Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren umfasst das Herstellen einer Metallschicht auf einer ersten Oberfläche eines Halbleiterkörpers, der SiC aufweist, das Bestrahlen der Metallschicht mit Partikeln, um Metallatome aus der Metallschicht in den Halbleiterkörper zu bewegen und ein Metallatome enthaltendes Gebiet in dem Halbleiterkörper zu bilden. Das Verfahren umfasst außerdem das Tempern des Halbleiterkörpers, wobei das Tempern das Aufheizen wenigstens der Metallatome enthaltenden Schicht auf eine Temperatur von weniger als 500 °C umfasst.
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen selbe Bezugszeichen gleiche Merkmale.
  • 1A–1E veranschaulichen ein Beispiel eines Verfahrens zum Herstellen einer Kontaktschicht auf einer Oberfläche eines Halbleiterkörpers;
  • 2 zeigt die in 1E gezeigte Anordnung nach einem weiteren Prozessschritt;
  • 3A–3D veranschaulichen eine Modifikation des in den 1A–1E gezeigten Verfahrens;
  • 4A–4C veranschaulichen eine weitere Modifikation des in den 1A–1E gezeigten Verfahrens;
  • 5 zeigt eine vertikale Schnittansicht eines Transistorbauelements gemäß einem Beispiel;
  • 6 zeigt eine vertikale Schnittansicht einer Bipolardiode gemäß eines Beispiels; und
  • 7 zeigt eine vertikale Schnittansicht einer kombinierten Bipolar-Schottky-Diode (engl.: merged bipolar Schottky diode).
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Diese Zeichnungen zeigen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung eingesetzt werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werde, sofern nicht explizit etwas anderes angegeben ist.
  • Die 1A–1E veranschaulichen ein Beispiel eines Verfahrens zum Herstellen einer Kontaktschicht, die in ohmschem Kontakt mit einem Halbleiterkörper 100 ist. Ein „ohmscher Kontakt“ bedeutet, dass kein gleichrichtender Übergang zwischen der Kontaktschicht 200 und dem Halbleiterkörper 100 vorhanden ist. Die 1A, 1B und 1D zeigen vertikale Schnittansichten eines Abschnitts des Halbleiterkörpers 100 bei verschiedenen Stufen der Verfahrens. Die 1C und 1E zeigen Details der in den 1B bzw. 1D gezeigten Strukturen. Eine „vertikale Schnittansicht“ ist eine Ansicht in einer Schnittebene, die sich senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers 100 erstreckt. Es sei erwähnt, dass das die 1A, 1B und 1E nur einen Abschnitt des Halbleiterkörpers 100 zeigen. Das heißt, der Halbleiterkörper 100 kann sich in einer vertikalen Richtung, welches eine Richtung senkrecht zu der ersten Oberfläche 101 ist, und in lateralen Richtung, welches Richtungen parallel zu der ersten Oberfläche 101 sind, weiter erstrecken. Gemäß einem Beispiel wird die anhand der 1A–1E erläuterte Prozesssequenz auf einen Halbleiterwafer angewendet, der mehrere Halbleiterkörper (Dies) aufweist und der nach der Prozesssequenz in einzelne Halbleiterkörper unterteilt werden kann.
  • Erfindungsgemäß umfasst der Halbleiterkörper 100 Siliziumkarbid (SiC), wie beispielsweise SiC des 4H-, 6H-, 3C- oder 15R-Polytyps, um nur einige von mehreren geeigneten SiC-Polytypen zu nennen.
  • Bezugnehmend auf 1A umfasst das Verfahren, das Herstellen einer Metallschicht 200 auf der ersten Oberfläche 101 des Halbleiterkörpers 100. Das Herstellen der Metallschicht 200 kann das Abscheiden der Metallschicht 200 auf der ersten Oberfläche 101 umfassen. Die Metallschicht 200 umfasst wenigstens ein Metall, so dass die Metallschicht ein reines Metall oder eine Metalllegierung mit zwei oder mehr unterschiedlichen Metallarten umfassen kann. Gemäß einem Beispiel ist das in der Metallschicht 200 enthaltene wenigstens eine Metall ein silizidbildendes Metall. Ein „silizidbildendes Metall“ ist ein Metall, das geeignet ist, mit Silizium (Si) ein Silizid zu bilden. Beispiele solcher silizidbildender Metalle umfassen Nickel (Ni), Molybdän (Mo), Eisen (Fe), Chrom (Cr), Aluminium (Al), Titan (Ti). Beispiele von silizidbildenden Metalllegierungen umfassen Titan-Aluminium (TiAl) und Nickel-Aluminium (NiAl).
  • Gemäß einem Beispiel wird die Metallschicht 200 so hergestellt, dass sie eine Dicke d besitzt, die aus einem Bereich zwischen 5 Nanometern (nm) und 200 Nanometern (nm), insbesondere zwischen 10 Nanometern (nm) und 100 Nanometern (nm) ausgewählt ist. Die „Dicke d“ der Metallschicht 200 ist die Abmessung der Metallschicht 200 in einer Richtung senkrecht zu der ersten Oberfläche 101.
  • Bezugnehmend auf 1B umfasst das Verfahren außerdem das Bestrahlen der Metallschicht mit Partikeln. Das Bestrahlen der Metallschicht mit Partikeln umfasst das Einbringen der Partikel in die Metallschicht 200 derart, dass diese Partikel mit Metallatomen innerhalb der Metallschicht 200 kollidieren und Metallatome aus der Metallschicht 200 in den Halbleiterkörper 100 bewegen, um in dem Halbleiterkörper 100 ein Metallatome enthaltendes Gebiet 21 zu bilden. Dieses Metallatome enthaltende Gebiet 21 wird nachfolgend als gemischtes Gebiet 21 bezeichnet.
  • 1C veranschaulicht schematisch eine vergrößerte Schnittansicht des gemischten Gebiets 21, das Metallatome M enthält, die aus der Metallschicht 200 in den Halbleiterkörper 100 bewegt wurden. Es sei erwähnt, dass 1C nur eine schematische Ansicht ist, die dazu beabsichtigt ist, das Prinzip des Bewegens von Metallatomen aus der Metallschicht 200 in den Halbleiterkörper 100 zu veranschaulichen. In 1C sind weder die in der Metallschicht 200 enthaltenen Metallatome noch die Partikel, die in die Metallschicht 200 eingestrahlt wurden, veranschaulicht. Diese Partikel können in das gemischte Gebiet 21 oder tiefer in den Halbleiterkörper 100 gelangen. „Tiefer“ bedeutet weiter beabstandet zu der ersten Oberfläche 101 als die vertikale Abmessung des gemischten Gebiets 21. Die vertikale Abmessung des gemischten Gebiets 21 ist die Abmessung in einer Richtung senkrecht zu der ersten Oberfläche 101.
  • Gemäß einem Beispiel sind die Partikel Ionen und das Verfahren des Einstrahlens der Partikel in die Metallschicht 200 umfasst einen Ionenimplantationsprozess. Unterschiedliche Arten von Ionen können in diesem Implantationsprozess verwendet werden. Gemäß einem Beispiel sind die implantierten Ionen Edelgasionen, wie beispielsweise Helium-(He)-Ionen oder Krypton-(Kr)-Ionen. Diese Edelgasionen dienen nur dazu, Metallatome aus der Metallschicht 200 in den Halbleiterkörper 100 zu bewegen (zu stoßen). Wenn sie in den Halbleiterkörper 100 gelangen, reagieren diese Edelgasionen weder chemisch mit den Atomen im Kristallgitter des Halbleiterkörpers 100 (welche im Fall eines SiC-Halbleiterkörpers Silizium- und Kohlenstoffatome sind) noch werden sie chemisch in das Kristallgitter des Halbleiterkörpers 100 eingebunden. Gemäß einem weiteren Beispiel sind die implantierten Ionen Wasserstoffionen (Protonen).
  • Gemäß einem Beispiel sind die implantierten Ionen isoelektrische Ionen, wie beispielsweise Silizium-(Si)- oder Germanien-(Ge)-Ionen. In diesem Zusammenhang bedeutet „isoelektrisch“ dass die Partikel die gleiche Anzahl von Valenzelektronen wie Silizium besitzen, so dass sie nicht als Dotierstoffe wirken. Diese isoelektrischen Ionen, können in einem Ausheilprozess, der unten weiter im Detail erläutert wird, in das Kristallgitter des Halbleiterkörpers 100 eingebaut werden, wenn sie in den Halbleiterkörper 100 eindringen.
  • Gemäß einem Beispiel sind die implantierten Ionen Metallionen. Diese Metallionen können insbesondere Ionen eines silizidbildenden Metalls sein. Diese Ionen können Ionen desselben Typs wie das in der Metallschicht 200 enthaltene Metall sein oder können Ionen eines Typs sein, der sich von dem Typ des in der Metallschicht 200 enthaltenen Metalls unterscheidet. Das Verwenden von Metallionen eines silizidbildenden Metalls hat den Effekt, dass das gemischte Gebiet 21 nicht nur Metallatome enthält, die aus der Metallschicht 200 in den Halbleiterkörper 100 bewegt wurden, sondern auch Metallatome, die durch die Metallschicht 200 in den Halbleiterkörper 100 implantiert wurden. Hierdurch kann die Menge der Metallatome M in dem gemischten Gebiert 21 im Vergleich zu einem Implantationsprozess, der Nicht-Metall-Ionen, erhöht werden.
  • Gemäß noch einem weiteren Beispiel werden Kohlenstoff-(C)-Ionen in dem Implantationsprozess implantiert. Solche Kohlenstoffionen können die Bildung von Kohlenstoffpräzipitaten fördern, wenn sie in den Halbleiterkörper 100 gelangen. Eine solche Bildung von Kohlenstoffpräzipitaten ist unten weiter im Detail erläutert.
  • Der Implantationsprozess ist nicht darauf beschränkt, nur einen der oben erläuterten Ionentypen zu verwenden. Gemäß einem weiteren Beispiel werden zwei oder mehr Implantationsprozesse mit unterschiedlichen Arten von Ionen durchgeführt um Metallatome M aus der Metallschicht 200 in den Halbleiterkörper 100 zu stoßen.
  • Eine Implantationsenergie der implantierten Ionen ist unter anderem abhängig von der Dicke d der Metallschicht 200. Insgesamt nimmt die benötigte Implantationsenergie zu, wenn die Dicke d der Metallschicht 200 zunimmt. Die Implantationsenergie ist so gewählt, dass die implantierten Ionen in der Lage sind, Metallatome M aus der Metallschicht in den Halbleiterkörper 100 zu stoßen und in den Halbleiterkörper 100 zu gelangen. Gemäß einem Beispiel ist eine Implantationsenergie so gewählt, dass ein Abstand zwischen der ersten Oberfläche 101 des Halbleiterkörpers 100 und einem Endbereich der implantierten Partikel ausgewählt ist aus zwischen 50% und 200%, zwischen 60% und 120% oder zwischen 70% und 100% der Dicke d der Metallschicht. Der „Endbereich“ (engl.: end of range) ist definiert durch die maximale Tiefe (betrachtet von der ersten Oberfläche 101), die die Partikel in dem Halbleiterkörper 100 erreichen. Grundsätzlich werden die Partikel umso tiefer implantiert, je höher die Implantationsenergie bei einer gegebenen Dicke d der Metallschicht 200 ist, und die Partikel werden umso weniger tief implantiert, je größer die Dicke der Metallschicht 200 bei einer gegebenen Implantationsenergie ist.
  • Bezugnehmend auf 1D umfasst das Verfahren außerdem einen Ausheilprozess, in dem wenigstens das gemischte Gebiet 21 für eine vordefinierte Zeitdauer auf eine Ausheiltemperatur aufgeheizt wird. Die Ausheiltemperatur ist unterhalb von 500 °C. Gemäß einem Beispiel ist die Ausheiltemperatur aus einem Bereich zwischen 350 °C und 500 °C ausgewählt. Die vordefinierte Zeitdauer ist beispielsweise aus einem Bereich zwischen 30 Sekunden und 30 Minuten ausgewählt. Bei diesem Ausheilprozess bilden Siliziumatome aus dem Halbleiterkörper 100 in dem gemischten Gebiet 21 und die in das gemischte Gebiet 21 eingebrachten Metallatome M eine Silizidschicht 22, die an die Metallschicht 200 angrenzt. Außerdem bilden Kohlenstoffatome aus dem Halbleiterkörper 100 in dem gemischten Gebiet 21 Kohlenstoffpräzipitate CP in der Silizidschicht 22. Dies ist schematisch in 1E veranschaulicht, die eine vergrößerte Ansicht eines Abschnitts der Silizidschicht 22 zeigt. Das Einbringen von Kohlenstoffatomen in das gemischte Gebiet 21 in dem anhand von 1B erläuterten Implantationsprozess kann eine solche Bildung von Kohlenstoffpräzipitaten in dem Ausheilprozess fördern. Im Ausheilprozess diffundieren Metallatome in dem gemischten Gebiet 21 in Richtung der ersten Oberfläche 101, so dass sich die Silizidschicht 22 im Wesentlichen entlang der Metallschicht 200 bildet. Dadurch kann eine Dicke der Silizidschicht 22 geringer sein als eine Dicke des gemischten Gebiets 21. Die Dicke dieser Gebiete 21, 22 ist deren Abmessung in der vertikalen Richtung des Halbleiterkörpers 100. Die Silizidschicht 22 sorgt für einen ohmschen Kontakt zwischen der Metallschicht 200, die an die Silizidschicht an einer Seite angrenzt, und dem Halbleiterkörper 100, der an die Silizidschicht 22 an der anderen Seite angrenzt, wobei die Silizidschicht 22 durch Metallatome aus der Metallschicht 200 und Siliziumatome aus dem Halbleiterkörper 100 gebildet wurde.
  • Das Herstellen der Silizidschicht 22 in dem Ausheilprozess erfordert eine ausreichende Konzentration an Metallatomen M in dem gemischten Gebiet. Wenn die Metallschicht 200 beispielsweise eine Nickelschicht ist, so dass die Silizidschicht Nickel-Silizid umfasst, welches die chemische Formel NiSi2 besitzt, werden ein Nickelatom und zwei Siliziumatome benötigt, um ein Silizidmolekül zu bilden. Die Konzentration der Metallatome in dem gemischten Gebiet kann durch die Implantationsdosis und die Implantationsenergie in dem Implantationsprozess eingestellt werden, wobei die Metallkonzentration zunimmt, wenn die Implantationsdosis zunimmt. Die Implantationsdosis ist beispielsweise aus einem Bereich zwischen 1E16 cm–2 und 1E18 cm–2, insbesondere zwischen 1E17 cm–2 und 1E18 cm–2 ausgewählt.
  • In dem oben erläuterten Prozess werden die Metallatome, die Teil der Silizidschicht 22 werden, durch den anhand von 1B erläuterten Implantationsprozess in den Halbleiterkörper 100 eingebracht. In dem anhand von 1D erläuterten Ausheilprozess kann die Silizidschicht 22 bei relativ niedrigen Ausheiltemperaturen von weniger als 500 °C hergestellt werden. Der Grund hierfür ist, dass aufgrund des Implantationsprozesses das Kristallgitter des Halbleiterkörpers 100 in dem gemischten Gebiet stark beschädigt ist, so dass Bindungen zwischen den Atomen in dem Kristallgitter aufgebrochen sind. Dies macht die Siliziumatome sehr reaktiv und fördert die Bildung des Silizids. In einem herkömmlichen Prozess werden Metallatome durch einen Diffusionsprozess, der Temperaturen von mehr als 900°C, und damit wesentlich höhere Temperaturen als der oben anhand der 1A–1E erläuterte Prozess benötigt, in den Halbleiterkörper eingebracht.
  • Bezugnehmend auf die 1A–1E umfasst der Halbleiterkörper 100 ein dotiertes Gebiet 11, das vor dem Implantations- und Ausheilprozess an die Metallschicht 200 und nach dem Ausheilprozess an die Silizidschicht 22 angrenzt. Gemäß einem Beispiel ist eine Dotierungskonzentration dieses dotierten Gebiets 11 aus einem Bereich zwischen 2E17 cm–3 und 2E20 cm–3, insbesondere aus einem Bereich zwischen 5E17 cm–3 und 5E19 cm–3 ausgewählt. Dieses dotierte Gebiet 11 kann ein n-dotiertes Gebiet oder ein p-dotiertes Gebiet sein. Gemäß einem Beispiel ist das dotierte Gebiet ein n-dotiertes Gebiet und die Metallschicht umfasst wenigstens eines von Ni, Mo, Fe oder Cr. Gemäß einem weiteren Beispiel ist das dotierte Gebiet 11 ein p-dotiertes Gebiet und die Metallschicht 200 umfasst wenigstens eines von Al, Ti oder Ni. Das dotierte Gebiet 11 kann hergestellt werden unter Verwendung eines herkömmlichen Dotierungsprozesses vor Herstellen der Metallschicht 200 auf der ersten Oberfläche 101 des Halbleiterkörpers 100.
  • Gemäß einem Beispiel werden – zusätzlich zum Herstellen des dotierten Gebiets 11 vor Herstellen der Metallschicht 200 – in dem in 1D gezeigten Implantationsprozess Dotierstoffatome in den Halbleiterkörper 100 eingebracht. In diesem Fall sind wenigstens eine Art der implantierten Ionen Dotierstoffionen. Abhängig von dem gewünschten Dotierungstyp des dotierten Gebiets 11 sind diese Dotierstoffionen n- oder p-Dotierstoffionen. In SiC ist ein Beispiel eines n-Dotierstoffs Stickstoff (N) und ein Beispiel eines p-Dotierstoffs ist Aluminium (Al). Diese Dotierstoffatome gelangen im Implantationsprozess in den Halbleiterkörper 100. Im Ausheilprozess werden diese Dotierstoffatome elektrisch aktiviert, indem sie in einem an die Silizidschicht angrenzenden Gebiet in das Kristallgitter eingebaut werden. Auf diese Weise können diese Dotierstoffatome die Dotierungskonzentration des dotierten Gebiets 11 in einem an die Silizidschicht 22 angrenzenden Gebiet erhöhen und dadurch helfen den elektrischen Widerstand zwischen der Silizidschicht 22 und dem dotierten Gebiet zu reduzieren.
  • Gemäß einem weiteren Beispiel werden Dotierstoffatome aus der Metallschicht 200 in den Halbleiterkörper 100 eingebracht. In diesem Fall wird die Metallschicht 200 so hergestellt, dass sie Dotierstoffatome enthält und diese Dotierstoffatome werden durch den Implantationsprozess zusammen mit den silizidbildenden Metallatomen aus der Metallschicht 200 in den Halbleiterkörper eingebracht. Das Herstellen der Metallschicht 200, so dass sie Dotierstoffatome enthält, kann das Abscheiden der Metallschicht 200 in einer Atmosphäre, die Dotierstoffatome enthält, umfassen. Das Herstellen der Metallschicht kann beispielsweise das Abscheiden der Metallschicht in einer Stickstoff-(N2)-Atmosphäre oder einer TMA-(Trimethylaluminium)-Atmosphäre umfassen. In dem ersten Beispiel umfasst die Metallschicht 200 Stickstoff als n-Dotierstoff. In dem zweiten Beispiel umfasst die Metallschicht 100 Aluminium als p-Dotierstoff. Eine Aluminium enthaltende Metallschicht 200 kann auch erhalten werden durch Bilden der Metallschicht 200 als eine Aluminium enthaltende Legierung wie beispielsweise NiAl unter Verwendung eines herkömmlichen Abscheideprozesses.
  • Gemäß einem Beispiel wird die Metallschicht 200 nach dem Ausheilprozess entfernt, so dass nur die Silizidschicht 22 als eine Kontaktschicht auf dem Halbleiterkörper 100 verbleibt. Das Ergebnis des Entfernens der Metallschicht 200 ist in 2 gezeigt. Die Metallschicht 200 kann in einem Ätzprozess entfernt werden, der die Metallschicht 200 selektiv zu der Silizidschicht 22 ätzt, so dass die Silizidschicht 22 in diesem Ätzprozess als Ätzstoppschicht dient. Gemäß einem Beispiel (das in 2 in gestrichelten Linien dargestellt ist) wird nach dem Entfernen der Metallschicht 200 eine weitere Metallschicht 400 auf der Silizidschicht 22 hergestellt. Die weitere Metallschicht 400 kann vom selben Typ oder von einem anderen Typ wie die Metallschicht 200 sein, der „Typ“ der Metallschicht wird durch den Typ des/der in der jeweiligen Metallschicht enthaltenen Metalls/Metalle definiert.
  • Die 3A–3D zeigen eine Modifikation des in den 1A–1E gezeigten Verfahrens. Bei diesem Verfahren umfasst der Implantationsprozess bezugnehmend auf 3A die Verwendung einer Implantationsmaske 300. Die Implantationsmaske überdeckt Teile der Metallschicht 200 und umfasst eine Öffnung 301, so dass Partikel (Ionen) durch diese Öffnung 301 nur in solche Teile der Metallschicht 200 implantiert werden, die durch die Implantationsmaske 300 freigelassen sind. Entsprechend ist eine Form und Abmessung des gemischten Gebiets im Wesentlichen gegeben durch die Form und Abmessung der Öffnung 301 in der Implantationsmaske 300.
  • In dem Ausheilprozess, der in 3B gezeigt ist, wird die Silizidschicht aus Metallatomen und Siliziumatomen in dem gemischten Gebiet 21 gebildet. Die Form und die Abmessung der Silizidschicht in lateralen Richtungen des Halbleiterkörpers 100 ist im Wesentlichen gegeben durch die Form und die Abmessung des gemischten Gebiets 22, und damit die Form und die Abmessung der Öffnung 301 in der Implantationsmaske 300.
  • Nach dem Ausheilprozess kann die Metallschicht 200 in der anhand von 2 erläuterten Weise entfernt werden. Alternativ wird, wie in den 3C und 3D dargestellt, die Metallschicht 200 nur in solchen Abschnitten entfernt, in denen die Metallschicht 200 die Silizidschicht 22 nicht überdeckt (nicht daran angrenzt). Dies kann das Herstellen einer Ätzmaske 500 (vgl. 3C) auf der Metallschicht 200 und das Entfernen der Metallschicht 200 in solchen Bereichen, die nicht durch die Ätzmaske 500 überdeckt sind, umfassen. Das Ergebnis hiervon ist in 3D gezeigt, in der 201 den verbleibenden Abschnitt der Metallschicht 200 nach dem Entfernungs-(Ätz)-Prozess bezeichnet.
  • Die 4A–4C zeigen eine Modifikation des in den 3A–3D gezeigten Verfahrens. Bei diesem Verfahren wird die Metallschicht 200, nach dem Herstellen des gemischten Gebiets 21, wie in 4A gezeigt, durch Entfernen solcher Abschnitte der Metallschicht 200, die das gemischte Gebiet 21 nicht überdecken (nicht daran angrenzen), strukturiert. 4B zeigt die verbleibenden Abschnitte 201 der Metallschicht 200 mit noch vorhandener Ätzmaske 400. Bezugnehmend auf 4C folgt der Ausheilprozess, in dem die Silizidschicht 22 hergestellt wird, dem Strukturieren der Metallschicht 200 und dem Entfernen der Ätzmaske 400.
  • Die oben erläuterte Anordnung mit dem dotierten Gebiet 11 und der Silizidschicht 22 in ohmschem Kontakt mit dem dotierten Gebiet 11 und der optionalen Metallschicht 200 kann in vielen verschiedenen Arten von Halbleiterbauelementen verwendet werden. Drei Beispiele solcher Halbleiterbauelemente und Beispiele, wo eine solche Anordnung in diesen Halbleiterbauelementen verwendet werden kann, sind unten anhand der 5–7 erläutert. Selbstverständlich ist die Struktur nicht darauf beschränkt, in solchen Halbleiterbauelementen verwendet zu werden, sondern kann in anderen Halbleiterbauelementen ebenso verwendet werden.
  • 5 zeigt eine vertikale Schnittansicht eines Abschnitts eines Transistorbauelements, insbesondere eines Transistorbauelements mit einer isolierten Gateelektrode. 5 zeigt eine Transistorzelle eines solchen Transistorbauelements. Das Transistorbauelement kann mehrere parallel geschaltete solcher Transistorzellen umfassen. Zwei zusätzliche dieser Transistorzellen sind in 5 in gepunkteten Linien dargestellt. Das Transistorbauelement umfasst ein Bodygebiet 31 ein Sourcegebiet 32 in dem Bodygebiet 31 und ein Driftgebiet 33. Das Bodygebiet 31 trennt das Sourcegebiet 32 von dem Driftgebiet 33. Eine Gateelektrode 41 ist benachbart zu dem Bodygebiet 31 und ist durch ein Gatedielektrikum dielektrisch von dem Bodygebiet 31 isoliert. Das Driftgebiet 33 ist zwischen dem Bodygebiet 31 und einem Draingebiet 34 angeordnet. Optional (nicht dargestellt) ist ein Feldstoppgebiet zwischen dem Draingebiet 34 und dem Driftgebiet 33 angeordnet. Das Transistorbauelement kann ein n-leitendes Transistorbauelement oder ein p-leitendes Transistorbauelement sein. In einem n-leitenden Transistorbauelement sind das Sourcegebiet 32 und das Driftgebiet 33 n-dotiert und das Bodygebiet 31 ist p-dotiert. In einem p-leitenden Transistorbauelement haben die einzelnen Bauelementgebiete einen Dotierungstyp, der komplementär ist zu dem Dotierungstyp der jeweiligen Bauelementgebiete in einem n-leitenden Transistorbauelement. Das Transistorbauelement kann ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) sein. In diesem Fall hat das Draingebiet 34 denselben Dotierungstyp wie das Driftgebiet 33. Gemäß einem weiteren Beispiel ist das Transistorbauelement ein IGBT (Insulated Gate Bipolar Transistor). In diesem Fall hat das Draingebiet 34 einen Dotierungstyp komplementär zu dem Dotierungstyp des Driftgebiets 33.
  • Die Gateelektrode 42 bildet einen Gateknoten G oder ist elektrisch an einen Gateknoten des Transistorbauelements angeschlossen. Das Sourcegebiet 32 und das Bodygebiet 31 sind elektrisch an einen Sourceknoten des Transistorbauelements durch eine Silizidschicht 51 und eine optionale Elektrodenschicht 52 angeschlossen. Die Silizidschicht 51 kann entsprechend der zuvor erläuterten Silizidschicht 22 hergestellt werden und die Elektrodenschicht 52 kann entsprechend der zuvor erläuterten Metallschicht 200 hergestellt werden. Das Sourcegebiet 32 und das Bodygebiet 31 können (auf herkömmliche Weise) vor Herstellen der Silizidschicht 51 hergestellt werden.
  • Außerdem ist das Draingebiet 34 elektrisch an einen Drainknoten D durch eine Silizidschicht 53 und eine optionale Elektrodenschicht 54 angeschlossen. Die Silizidschicht 53 kann gemäß der zuvor erläuterten Silizidschicht 22 hergestellt werden und die Elektrodenschicht 54 kann gemäß der zuvor erläuterten Metallschicht 200 hergestellt werden.
  • 6 zeigt eine vertikale Schnittansicht einer Bipolardiode. Die Bipolardiode umfasst ein erstes Emittergebiet 61, ein Basisgebiet 62 und ein zweites Emittergebiet 63. Zwischen dem ersten Emittergebiet 61 und dem Basisgebiet 62 ist ein pn-Übergang gebildet. Das Basisgebiet 62 und das zweite Emittergebiet 63 haben denselben Dotierungstyp. Das erste Emittergebiet 61 ist an einen Anodenknoten der Diode durch eine Silizidschicht 61 und eine optionale erste Elektrodenschicht 72 angeschlossen. Die Silizidschicht 71 und die optionale Elektrodenschicht 72 können entsprechend der zuvor erläuterten Silizidschicht 22 bzw. der zuvor erläuterten Metallschicht 200 hergestellt werden. Außerdem ist das zweite Emittergebiet 63 durch eine Silizidschicht 73 und eine optionale zweite Elektrodenschicht 74 an einen Kathodenknoten K angeschlossen. Die Silizidschicht 73 und die Elektrodenschicht 74 können gemäß der zuvor erläuterten Silizidschicht 22 bzw. der zuvor erläuterten Metallschicht 200 hergestellt werden.
  • 7 zeigt eine vertikale Schnittansicht einer kombinierten Bipolar-Schottky-Diode, die auch als kombinierte PiN-Schottky-Diode bezeichnet werden kann. Die in 7 gezeigte kombinierte Bipolar-Schottky-Diode basiert auf der in 6 gezeigten Bipolar-Diode, so dass dieselben Teile dieselben Bezugszeichen haben. Bei dieser Diode ist das erste Emittergebiet 61 p-dotiert, das Basisgebiet 62 und das zweite Emittergebiet 63 sind n-dotiert. Das erste Emittergebiet 61 ist über die Silizidschicht 71 ohmsch an die erste Elektrodenschicht 72 angeschlossen. Außerdem umfasst das Basisgebiet wenigstens einen Abschnitt der in Kontakt mit der ersten Elektrodenschicht 72 steht, und ein Schottkykontakt ist zwischen der ersten Elektrodenschicht 72 und dem Basisgebiet 62 gebildet. Damit umfasst die in 7 gezeigte Diode eine Bipolardiode und eine Schottkydiode, die parallel geschaltet sind.
  • Die erste Elektrodenschicht 72 umfasst ein Schottkymetall, welches ein Metall ist, das geeignet ist, mit dem SiC-Basisgebiet 62 einen Schottkykontakt zu bilden. Gemäß einem Beispiel ist das Schottkymetall dazu ausgebildet, einen Schottkykontakt mit einer Barrierehöhe zwischen 0,7 eV und 1,6 eV auf einem n-dotierten SiC zu bilden. Der Begriff „Schottkymetall“, wie er hier verwendet wird, bezeichnet ein beliebiges Material, das geeignet ist, einen Schottkykontakt mit einem Halbleitermaterial zu bilden. Materialien können reine Metalle, wie beispielsweise Titan (Ti), Molybdän (Mo), Nickel (Ni) oder Tantal (Ta) oder Metallverbundstoffe, wie beispielsweise Molybdännitrid (MoN) oder Titannitrid (TiN) umfassen. Bei der in 7 gezeigten kombinierten Diode kann die Silizidschicht 71 hergestellt werden wie anhand der in den 3A und 3B gezeigten Silizidschicht 22 erläutert. Gemäß einem Beispiel wird die erste Elektrodenschicht hergestellt durch Entfernen der Metallschicht, die dazu verwendet wurde, die Silizidschicht herzustellen (welches die in 3B gezeigte Metallschicht 200 ist) und Herstellen der Elektrodenschicht 200 auf der Silizidschicht 72 und solchen Abschnitten des Basisgebiets 62, die sich bis an die erste Oberfläche 101 erstrecken. Gemäß einem weiteren Beispiel umfasst die Metallschicht, die dazu verwendet wurde, die Silizidschicht herzustellen, ein Schottkymetall. In diesem Fall kann die Metallschicht nach Herstellen der Silizidschicht 71 verbleiben und die Metallschicht (200 in 3B) bildet die erste Elektrodenschicht 72.

Claims (18)

  1. Verfahren, das aufweist: Herstellen einer Metallschicht (200) auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), der SiC aufweist; Bestrahlen der Metallschicht (200) mit Partikeln, um Metallatome aus der Metallschicht (200) in den Halbleiterkörper (100) zu bewegen, um in dem Halbleiterkörper (100) ein Metallatome enthaltendes Gebiet (21) zu bilden; und Ausheilen des Halbleiterkörpers (100), wobei das Ausheilen das Aufheizen wenigstens des Metallatome enthaltenden Gebiets (21) auf eine Temperatur von weniger als 500 °C aufweist.
  2. Verfahren nach Anspruch 1, bei dem die Temperatur höher als 350 °C ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine Dauer des Ausheilens aus einem Bereich zwischen 30 Sekunden und 30 Minuten ausgewählt ist.
  4. Verfahren nach einem der Ansprüche 1–3, bei dem der Halbleiterkörper (100) ein dotiertes Gebiet (11) in einem Bereich angrenzend an die erste Oberfläche (101) aufweist.
  5. Verfahren nach Anspruch 4, bei dem eine Dotierungskonzentration des dotierten Gebiets (11) aus einem Bereich zwischen 2E17 cm–3 und 2E20 cm–3 ausgewählt ist.
  6. Verfahren nach einem der Ansprüche 1–5, bei dem die Partikel Edelgasionen aufweisen.
  7. Verfahren nach einem der Ansprüche 1–5, bei dem die Partikel Halbleiter- oder Metallionen aufweisen.
  8. Verfahren nach einem der Ansprüche 1–4, bei dem die Partikel Dotierstoffionen aufweisen.
  9. Verfahren nach Anspruch 8, bei dem die Dotierstoffatome aus einer Gruppe ausgewählt sind, die besteht aus: Aluminiumionen; und Stickstoffionen.
  10. Verfahren nach einem der Ansprüche 1–9, bei dem das Bestrahlen der Metallschicht (200) das Bestrahlen der Metallschicht (200) mit unterschiedlichen Arten von Partikeln aufweist.
  11. Verfahren nach einem der Ansprüche 1–10, das weiterhin aufweist: Entfernen der Metallschicht (200) nach dem Ausheilprozess.
  12. Verfahren nach Anspruch 11, das weiterhin aufweist: Herstellen einer weiteren Metallschicht (400) auf der ersten Oberfläche (101).
  13. Verfahren nach Anspruch 12, bei dem die weitere Metallschicht (400) ein Schottkymetall aufweist.
  14. Verfahren nach Anspruch 13, bei dem das Schottkymetall dazu ausgebildet ist, einen Schottkykontakt mit einer Barrierenhöhe zwischen 0,7 eV und 1,6 eV auf einem n-leitenden SiC zu bilden.
  15. Verfahren nach einem der Ansprüche 13 und 14, bei dem das Schottkymetall aus einer Gruppe ausgewählt ist, die besteht aus: Titan (Ti), Molybdän (Mo), Nickel (Ni), Tantal (Ta), Molybdännitrid (MoN), Titannitrid (TiN).
  16. Verfahren nach einem der Ansprüche 1–15, bei dem das Bestrahlen der Metallschicht (200) mit Partikeln das Verwenden einer Maske (300) aufweist, die eine Öffnung aufweist und die Metallschicht (200) teilweise bedeckt.
  17. Verfahren nach einem der Ansprüche 4–16, bei dem das dotierte Gebiet (11) eines von einem Sourcegebiet und einem Draingebiet eines Transistorbauelements ist. Verfahren nach einem der Ansprüche 4–16, bei dem das dotierte Gebiet (11) ein Emittergebiet einer Bipolardiode ist.
  18. Verfahren nach einem der Ansprüche 4–16, bei dem das dotierte Gebiet ein Emittergebiet einer kombinierten Bipolar-Schottky-Diode ist.
DE102015120848.2A 2015-12-01 2015-12-01 Herstellen einer Kontaktschicht auf einem Halbleiterkörper Active DE102015120848B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015120848.2A DE102015120848B4 (de) 2015-12-01 2015-12-01 Herstellen einer Kontaktschicht auf einem Halbleiterkörper
US15/365,627 US10002930B2 (en) 2015-12-01 2016-11-30 Forming a contact layer on a semiconductor body
JP2016233767A JP6336554B2 (ja) 2015-12-01 2016-12-01 半導体本体上の接触層形成

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015120848.2A DE102015120848B4 (de) 2015-12-01 2015-12-01 Herstellen einer Kontaktschicht auf einem Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE102015120848A1 DE102015120848A1 (de) 2017-06-01
DE102015120848B4 true DE102015120848B4 (de) 2017-10-26

Family

ID=58692742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120848.2A Active DE102015120848B4 (de) 2015-12-01 2015-12-01 Herstellen einer Kontaktschicht auf einem Halbleiterkörper

Country Status (3)

Country Link
US (1) US10002930B2 (de)
JP (1) JP6336554B2 (de)
DE (1) DE102015120848B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786447B (zh) * 2017-11-13 2022-06-21 比亚迪半导体股份有限公司 一种P型SiC欧姆接触材料及其制备方法
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562022A (en) * 1967-12-26 1971-02-09 Hughes Aircraft Co Method of doping semiconductor bodies by indirection implantation
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JP2001135591A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
DE102010063806A1 (de) * 2009-12-22 2011-06-30 DENSO CORPORATION, Aichi-pref. Herstellungsverfahren für eine Halbleitervorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600797A (en) * 1967-12-26 1971-08-24 Hughes Aircraft Co Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
US3887994A (en) * 1973-06-29 1975-06-10 Ibm Method of manufacturing a semiconductor device
JPS5972181A (ja) 1982-10-18 1984-04-24 Toshiba Corp シヨツトキ−・バリヤ・ダイオ−ドの形成方法
JPS59177926A (ja) 1983-03-28 1984-10-08 Nec Corp 半導体装置の製造方法
JPS60153121A (ja) 1984-01-20 1985-08-12 Nec Corp 半導体装置の形成方法
JPS625635A (ja) 1985-07-02 1987-01-12 Nec Corp 電子デバイスの電極の形成方法
JPS62166512A (ja) 1986-01-20 1987-07-23 Fujitsu Ltd 半導体装置の製造方法
US6365446B1 (en) 2000-07-03 2002-04-02 Chartered Semiconductor Manufacturing Ltd. Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process
KR101193453B1 (ko) 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
US9111985B1 (en) * 2007-01-11 2015-08-18 Cypress Semiconductor Corporation Shallow bipolar junction transistor
JP5613640B2 (ja) 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
JP5646527B2 (ja) 2012-03-02 2014-12-24 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562022A (en) * 1967-12-26 1971-02-09 Hughes Aircraft Co Method of doping semiconductor bodies by indirection implantation
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JP2001135591A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
DE102010063806A1 (de) * 2009-12-22 2011-06-30 DENSO CORPORATION, Aichi-pref. Herstellungsverfahren für eine Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102015120848A1 (de) 2017-06-01
US20170162390A1 (en) 2017-06-08
JP6336554B2 (ja) 2018-06-06
JP2017118104A (ja) 2017-06-29
US10002930B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016104327B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2056220B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
EP1969644B1 (de) Verfahren zur herstellung einer solarzelle oder eines strahlungsdeterktors und solarzelle oder strahlungsdetektor
DE102022114411A1 (de) Verfahren zur herstellung von ohmschen kontakten auf einem siliciumcarbid(sic)-substrat, verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102015120848B4 (de) Herstellen einer Kontaktschicht auf einem Halbleiterkörper
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE112004002401B4 (de) Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung
DE19939107A1 (de) Verfahren zum Herstellen eines ohmschen Kontakts

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative