DE112004002401B4 - Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum - Google Patents

Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum Download PDF

Info

Publication number
DE112004002401B4
DE112004002401B4 DE112004002401T DE112004002401T DE112004002401B4 DE 112004002401 B4 DE112004002401 B4 DE 112004002401B4 DE 112004002401 T DE112004002401 T DE 112004002401T DE 112004002401 T DE112004002401 T DE 112004002401T DE 112004002401 B4 DE112004002401 B4 DE 112004002401B4
Authority
DE
Germany
Prior art keywords
silicide layers
dopant
source
regions
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112004002401T
Other languages
English (en)
Other versions
DE112004002401T5 (de
Inventor
Witold P. Morgan Hill Maszara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovative Foundry Technologies Bv Nl
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34633603&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE112004002401(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE112004002401T5 publication Critical patent/DE112004002401T5/de
Application granted granted Critical
Publication of DE112004002401B4 publication Critical patent/DE112004002401B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren (1100) zum Herstellen eines Bauelements (100), mit:
Bereitstellen (1102) eines Halbleitersubstrats (102);
Bilden (1104) eines Gatedielektrikums (104) auf dem Halbleitersubstrat (102);
Bilden (1106) eines Gates (106) auf dem Gatedielektrikum (104);
Bilden (1108) eines Seitenwandabstandshalters (200) auf dem Halbleitersubstrat (102) benachbart zu dem Gate (106) und dem Gatedielektrikum (104);
Bilden (1110) einer Verdickungsschicht (300) durch selektives epitaktisches Aufwachsen auf dem Halbleitersubstrat (102) benachbart zu dem Seitenwandabstandshalter (200);
Bilden (1112) erhöhter Source/Drain-Implantationsdotierstoffgebiete (402, 404) in mindestens einem Bereich der Verdickungsschicht (300);
Bilden (1114) von Silizidschichten (602, 604) nach dem Bilden (1112) der erhöhten Source/Drain-Implantationsdotierstoffgebiete (402, 404) in zumindest einem Bereich der erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404), um Source/Drain-Gebiete (606, 608) unter den Silizidschichten (602, 604) zu bilden, die mit Dotierstoff aus den Silizidschichten (602, 604) angereichert sind, der durch die Silizidschichten (602, 604) während der Silizidierung in das Halbleitermaterial hinein in die Source/Drain-Gebiete (606,...

Description

  • Hintergrund
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft im Allgemeinen die Halbleitertechnologie und dabei die Silizidformung in Halbleiterbauelementen, um abrupte Übergänge durch Dotierstoffschneepflugwirkungen beim Silizidwachstum zu bilden.
  • Hintergrund der Erfindung
  • Integrierte Schaltungen werden aus vielen Millionen einzelner Komponenten aufgebaut. Eine übliche Komponente ist der Halbleitertransistor. Die am häufigsten eingesetzte und wichtigste Halbleitertechnologie, die gegenwärtig eingesetzt wird, beruht auf Silizium und das häufigste Halbleiterbauelement auf Siliziumbasis ist ein Metall-Oxid-Halbleiter-(„MOS") Transistor.
  • Der Transistor enthält eine Gateelektrode (typischerweise aus Polysilizium) über einem Gatedielektrikum, das über einem Siliziumsubstrat ausgebildet ist. Das Siliziumsubstrat ist auf beiden Seiten des Polysiliziumgates durch Ionenimplantation mit Bor oder Phosphor oder anderen Verunreinigungsatomen innerhalb der Oberfläche des Siliziumsubstrats dotiert, wodurch dieses leitend wird. Diese dotierten Gebiete des Siliziumsubstrats werden als „flache Source/Drain-Übergänge" bezeichnet, die durch ein Kanalgebiet unterhalb des Polysiliziumgates getrennt sind.
  • Ein Siliziumoxid- oder Siliziumnitridabstandshalter, der als ein „Seitenwandabstandshalter” bezeichnet wird, an den Seiten des Polysiliziumgates ermöglicht das Abscheiden weiterer Dotiermittel, um stark dotierte Gebiete der flachen Source/Drain-Übergänge zu bilden, die als „tiefe Source/Drain-Übergänge" bezeichnet werden. Die flachen und die tiefen Source/Drain-Übergänge werden gemeinsam als „S/D-Übergänge" bezeichnet. Um den Transistor fertig zu stellen, wird eine Siliziumoxiddielektrikumsschicht abgeschieden, um das Gate, den Abstandshalter und das Siliziumsubstrat abzudecken. Um elektrische Verbindungen für den Transistor zu schaffen, werden Öffnungen in die Siliziumoxidielektrikumsschicht bis zu dem Polysiliziumgate und den S/D-Übergängen geätzt. Die Öffnungen werden mit Metall gefüllt, um elektrische Kontakte zu bilden. Um die integrierten Schaltungen fertigzustellen, werden die Kontakte mit weiteren Verdrahtungsebenen in zusätzlichen Schichten aus dielektrischem Material in Bereichen außerhalb des dielektrischen Materials verbunden.
  • Bei Abnehmen der Größe der Transistoren zeigt sich, dass der elektrische Widerstand zwischen den Metallkontakten und dem Siliziumsubstrat oder dem Polysilizium auf ein Niveau ansteigt, das das Leistungsverhalten der Transistoren negativ beeinflusst. Um den elektrischen Widerstand herabzusetzen, wird ein Übergangsmaterial zwischen den Metallkontakten und dem Siliziumsubstrat oder dem Polysilizium gebildet. Als beste Übergangsmaterialien erweisen sich Kobaltsilizid (CoSi2) und Nickelsilizid (NiSi2).
  • Die Silizide werden gebildet, indem zunächst eine dünne Schicht aus Kobalt (Co) oder Nickel (Ni) auf dem Siliziumsubstrat über den S/D-Übergängen und den Polysiliziumgates aufgebracht wird. Die Halbleiterscheibe wird dann einem oder mehreren Ausheizschritten bei Temperaturen unter 800°C unterzogen, wodurch bewirkt wird, das Kobalt oder Nickel selektiv mit dem Silizium und dem Polysilizium zur Ausbildung des Metallsilizids reagieren. Der Prozess wird im Allgemeinen als „Silizidierung" bezeichnet.
  • In dem Artikel „Elevated n+/p Junctions by Implant into CoSi2 Formed an Selective Epitaxy for Deep Submicron MOSFETs", IEEE Transactions an Electron Devices, Bd. 45, Nr. 9, September 1998, Seiten 1946–1952, von J. J. Sun et al., wird ein Verfahren zur Bildung erhöhter n+/p-Übergänge gelehrt, in dem Dotierstoffe in bereits zuvor auf einem Halbleitersubrat ausgebildete Silizidschichten implantiert werden.
  • Transistoren, die in integrierten Schaltungen verwendet werden, werden immer kleiner hergestellt, wenn die Komplexität und die Packungsdichte dieser Schaltungen zunehmend ansteigt. In diesen Transistoren werden PN-Übergänge verwendet, die in Halbleitersubstraten hergestellt werden, indem in gesteuerter Weise eine oder mehrere Dotierstoffgattungen in ausgewählte Bereiche eingeführt werden. In modemen größenreduzierten Bauelementen mit hohem Leistungsvermögen müssen diese Übergänge flach und abrupt sein.
  • Derartige Übergänge, besitzen, wenn sie durch Ionenimplantation hergestellt werden, Ionenverteilungsmuster oder Profile in dem Substrat, die durch die Ionenimplantationsparameter und die Substrateigenschaften bestimmt sind. Derartige Ionenverteilungen besitzen eine endliche (d. h. begrenzte) Beschränktheit oder Abruptheit an den Rändern. Die Abruptheit wird reduziert, wenn der Dotierstoff einem thermischen Ausheizen unterzogen wird, um diesen elektrisch in dem Substrat zu aktivieren. Eine derartige beschränkte Abruptheit oder Steilheit des Dotierstoffprofils und insbesondere die begrenzte Abruptheit des aktiven Bereichs des Dotierstoffprofils führt zu Beschränkungen für die Größenreduzierbarkeit derartiger Bauelemente bei sehr geringen Größen.
  • Es wurden diverse Verfahren vorgeschlagen, um das aktivierte Dotierstoffprofil an den Source- und Drain-Übergängen steilflankiger zu gestalten. Dazu gehören Wiederaufwachsen zuvor amorphisierter Teile des dotierten Bereichs mit Festphasenepitaxie sowie das schnelle Schmelzen dieses Bereichs mittels Laser innerhalb einer flachen Tiefe. In beiden Fällen werden die erzielten aktiven Dotierstoffprofile Übergang schärfer ausgeprägt als die ursprünglich implantierten Profile. Jedoch sind dies komplexe Prozesse mit inhärenten Beschränkungen und können die Forderungen für bessere Lösungen nicht vollständig erfüllen.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung stellt Bauelemente mit abrupten Übergängen und ein Verfahren zur Herstellung derselben bereit. Es wird ein Gatedielektrikum auf einem Halbleitersubstrat gebildet und ein Gate wird auf dem Gatedielektrikum gebildet. Ein Seitenwandabstandshalter wird auf dem Halbleitersubstrat benachbart zu dem Gate und dem Gatedielektrikum hergestellt. Eine Verdickungsschicht wird durch selektives epitaktisches Wachsen auf dem Halbleitersubstrat benachbart zu dem Seitenwandabstandshalter gebildet. Es werden erhöhte Source/Drain-Implantationsdotierstoffgebiete in zumindest einem Teil der Verdicktungsschicht gebildet. Silizidschichten werden zumindest in einem Bereich der erhöhten Source/Drain-Implantationsdotiertoffgebiete gebildet, um Source/Drain-Gebiete unter den Silizidschichten herzustellen, die mit Dotierstoffen aus den Silizidschichten angereichert werden. Es wird eine dielektrische Schicht über den Silizidschichten abgeschieden, und Kontakte werden in der dielektrischen Schicht zu den Silizidschichten gebildet. Das Verfahren stellt damit ein äußerst effizientes und ökonomisches Ionenimplantations- und Silizidierungsverfahren für die Herstellung abrupter, flacher Source- und Drain-Übergänge mit hoher Konzentration in integrierten Schaltungen bereit.
  • Gewisse Ausführungsformen der Erfindung besitzen zusätzlich oder alternativ andere Vorteile, wie sie zuvor erwähnt sind. Die Vorteile werden für den Fachmann beim Studium der folgenden detaillierten Beschreibung unter Bezugnahme zu den begleitenden Zeichnungen deutlich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Ansicht eines Transistors in einem Zwischenstadium der Herstellung gemäß der vorliegenden Erfindung;
  • 2 ist die Struktur aus 1 nach dem Abscheiden und Ätzen, um einen Seitenwandabstandshalter zu bilden;
  • 3 ist die Struktur aus 2 nach der Herstellung einer Verdickungsschicht auf der Oberfläche des Halbleitersubstrats;
  • 4 ist die Struktur aus 3 während der Herstellung erhöhter Source/Drain-Implantationsdotierstoffgebieten in der Verdickungsschicht und der benachbarten Oberseite des Halbleitersubstrats;
  • 5 ist die Struktur aus 4 während der Herstellung von metallischen Schichten auf dem Gate und den erhöhten Source/Drain-Implantationsdotierstoffgebieten;
  • 6 ist die Struktur aus 5 während der Herstellung von Silizidschichten;
  • 7 ist eine graphische Darstellung des Profils der Dotierstoffkonzentration, wie sie anfänglich implantiert ist;
  • 8 ist eine graphische Darstellung des Profils der Dotierstoffkonzentration nach der Herstellung der Silizidschichten und der Source/Drain-Gebiete;
  • 9 ist die Struktur aus 6 nach dem Abscheiden einer dielektrischen Schicht über dem Silizid und dem Seitenwandabstandshalter;
  • 10 ist die Struktur aus 9 nach der Herstellung von Metallkontakten; und
  • 11 ist ein vereinfachtes Flussdiagramm des Verfahrens zur Herstellung eines Bauelements gemäß der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • In der folgenden Beschreibung sind diverse spezifische Details angegeben, um ein gründliches Verständnis der Erfindung zu ermöglichen. Der Fachmann erkennt jedoch dass die Erfindung ohne diese speziellen Details praktiziert werden kann. Um ein Verschleiern vorliegenden Erfindung zu vermeiden, sind einige gut bekannte Konfigurationen und Prozessschritte nicht detailliert hierin offenbart. Ferner sind die Zeichnungen, die Ausführungsformen der Vorrichtung zeigen, als diagrammhaft und nicht maßstabsgetreu zu verstehen, und insbesondere sind einige der Abmessungen zur besseren Darstellung angegeben und können in den Zeichnungen übertrieben dargestellt sein. Es werden die gleichen Zahlen in allen Zeichnungen verwendet, um die gleichen Elemente zu bezeichnen.
  • Der Begriff „horizontal", wie er hierin verwendet ist, ist als eine Ebene parallel zu einem Substrat oder einer Scheibe definiert. Der Begriff „vertikal" bezeichnet eine Richtung senkrecht zur horizontalen Richtung, wie sie gerade definiert ist. Begriffe wie „auf", „über", „unter", „Unterseite", „Oberseite", „seitlich" (wie in „Seitenwand") „höher", „tiefer", „darüber" und „darunter" sind alle in Bezug auf die horizontale Ebene definiert.
  • Bei der Herstellung integrierter Schaltungsbauelemente sind die Source/Drain-(S/D) Übergänge größenreduzierter Bauelemente sehr flach. Diese müssen daher sehr steile Dotierstoffprofile aufweisen, um ein hohes Leistungsvermögen zu ermöglichen. Wie dies hierin gelehrt wird, wurde entdeckt, dass Dotierstoffprofile erzeugt werden können, die steiler sind als die Profile der anfänglich implantierten Dotierstoffe.
  • Erfindungsgemäß wird das Abhalten von Dotierstoffen von einem wachsenden Silizid angewendet, um Dotierstoffprofile steiler bzw. abrupter zu gestalten. Genauer gesagt, es wird Silizid in dem Silizium in S/D-Übergangsimplantationsgebieten gewachsen. Wenn das Silizid in das Silizium wächst, stößt das Silizid die Dotierstoffe in dem Silizium zurück und verschiebt Dotierstoffe entlang der Front aus Silizid. Das Zurückstoßen des Dotiermittels tritt auf Grund der begrenzten Festkörperlöslichkeit von Dotierstoffen in Siliziden auf und auf Grund der damit in Beziehung stehenden Segregation an der Silizid/Silizium-Genzfläche und wird als "Dotierstoffschneepflugeffekt" bezeichnet.
  • In einer Ausführungsform wird der Transistor mit S/D-Gebieten gebildet, die zunächst durch selektives epitaktisches Aufwachsen („SEG” oder „epi") verdickt werden. Es werden dann S/D-Gebiete in den verdickten S/D-Gebieten durch Implantieren einer gewünschten anfänglichen Konzentration aus Dotierstoffen, z. B. Arsen (As) oder Bor (B), gebildet. Ein Teil des Dotiermittels wird dann durch das Wachsen des Silizids, beispielsweise Kobaltsilizid (CoSi2) oder Nickelsilizid (NiSi) auf der Oberseite der epi-Schicht in der Art eines Schneepflugs verschoben. Wenn das Silizid in das Silizium hineinwächst, führt es überschüssige Dotierstoffatome in das Silizium davor ein.
  • Gemäß 1 ist ein Halbleiterbauelement, und insbesondere ein Transistor 100, in einem Zwischenstadium der Herstellung gemäß der vorliegenden Erfindung gezeigt.
  • Um diese Zwischenstufe herzustellen, werden eine Gatedielektrikumsschicht, etwa Siliziumoxid, und eine leitende Gateschicht, etwa Polysilizium, auf einem Halbleitersubstrat 102 aus einem Material, etwa Silizium, abgeschieden. Die Schichten werden strukturiert und geätzt, um ein Gatedielektrikum 104 und ein Gate 106 zu bilden.
  • In 2 ist die in 1 gezeigte Struktur nach dem Abscheiden und Ätzen einer Seitenwandabstandshalterschicht, typischerweise aus Siliziumnitrid, gezeigt, um einen Seitenwandabstandshalter 200 zu bilden. Der Seitenwandabstandshalter 200 verhindert, dass das epi (siehe nächster Abschnitt) die S/D-Gebiete 606 und 608 (siehe 6) und das Gate 106 kurzschließt. Wie man erkennen kann, ist der Seitenwandabstandshalter 200 relativ dünn, so dass die S/D-Gebiete 606 und 608 nahe an dem Rand des Gates 106 liegen können (wie in 6 gezeigt ist).
  • In 3 ist die in 2 gezeigte Struktur nach der Herstellung mittels SEG (Selective Epitaxial Growth) einer Verdickungsschicht 300 auf der Oberfläche des Halbleitersubstrats 102 benachbart zu dem Seitenwandabstandshalter 200 und dem Gate 106 gezeigt. Die Verdickungsschicht 300 erhöht das Niveau oder die Höhe der Oberfläche des Halbleitersubstrats benachbart zu dem Seitenwandabstandshalter 200 und dem Gate 106, wodurch die Herstellung erhöhter Strukturen daran angrenzend ermöglicht wird.
  • In 4 ist die in 3 gezeigte Struktur während einer Dotierionenimplantation 400 gezeigt, um eine erhöhte Struktur zu bilden. Insbesondere bildet der Dotierstoffionenimplantationsprozess 400 erhöhte S/D-Implantationsdotierstoffgebiete 402 und 404 in der Verdickungsschicht 300 (3) und der benachbarten Oberseite des Halbleitersubstrats 102. Das Gate 106 und der Seitenwandabstandshalter 200 dienen als Masken für die Herstellung der erhöhten S/D-Implantationsdotierstoffgebiete 402 und 404. Der Dotierstoffionenimplantation 400 folgt eine Hochtemperaturausheizung (beispielsweise über 700°C), um die implantierten Verunreinigungsatome in den erhöhten S/D-Implantationsdotierstoffgebieten 402 und 404 zu aktivieren.
  • Dotierstoffe, die für die erhöhten S/D-Implantationsdotierstoffgebiete 402 und 404 verwendet werden, beinhalten: Arsen (As), Phosphor (P) und Wismut (Sb) für NMOS-Bauelemente, und Bor (B) und Indium (In) für PMOS-Bauelemente.
  • In 5 ist ein Abscheideprozess 500 gezeigt, in welchem eine metallische Schicht 502 auf dem Gate 106 und auf den erhöhten S/D-Implantationsdotierstoffgebieten 402 und 404 gebildet werden. Beispielsweise kann bei geeigneter Auswahl der Dotierstoffe die metallische Schicht 502 aus Kobalt (Co), Nickel (Ni), Titan (Ti), Hafnium (Hf) oder Platin (Pt) gebildet werden.
  • In 6 ist die Herstellung von Silizidschichten 600, 602 und 604 gemäß der vorliegenden Erfindung gezeigt. Die Silizidschichten 600, 602 und 604 werden durch thermische Silizidierung der metallischen Schicht 502 (5) in dem Siliziummaterial des Gates 106 und den erhöhten S/D-Implantationsdotierstoffgebieten 402 (5) und 404 (5) gebildet. Nach dem thermischen Silizidierungsausheizprozess kann restliches Metall, das von der metallischen Schicht 502 übrigbleibt, in konventioneller Weise weggeätzt werden.
  • Wenn das Silizid nach unten in die erhöhten S/D-Implantationsdotierstoffgebiete 402 und 404 wächst, führt das Silizid das überschüssige Dotiermittel der vorhergehenden Dotierstoffionenimplantation 400 (4) in das Silizium vor dem nach unten wachsenden Silizidschichten 602 und 604 ein. Dies geschieht, weil die Löslichkeit des Dotiermittels in Silizid wesentlich geringer ist als die Löslichkeit des Dotiermittels in Silizium. Folglich werden die verbleibenden Bereiche der S/D-Implantationsdotiergebiete 402 und 404 unter den Silizidschichten 602 und 604 stark mit Dotiermittel angereichert. Diese verbleibenden Bereiche der S/D-Implantationsdotierstoffgebiete 402 und 404 unter den Silizidschichten 602 und 604 werden dann die entsprechenden S/D-Gebiete 606 und 608 des Transistors 100.
  • Die S/D-Gebiete 606 und 608 besitzen nicht nur die Eigenschaft, dass sie stark mit Dotierstoffmittel aus den Silizidschichten angereichert werden, sondern dass sie auch sehr flach sind. Folglich stellen sie ein abruptes, sehr steiles Dotierstoffprofil dar, das steiler ist als das Profil des Dotierstoffes, wie er anfänglich implantiert und ausgeheizt wurde, und steiler als das Profil an Dotierstoffen, das keine Anreicherung aus den Silizidschichten erfährt. Dieses steilere Dotierstoffprofil ist das Dotierstoffprofil, das erforderlich ist, um flache, größenreduzierte Bauelemente mit hohem Leistungsvermögen zu ermöglichen.
  • In 7 ist eine graphische Darstellung des Profils 700 der Dotierstoffkonzentration gezeigt, wie sie ursprünglich in den erhöhten S/D-Implantationsdotierstoffgebieten 402 und 404 implantiert und ausgeheizt wurde. Wie dies typischerweise der Fall ist, repräsentiert die vertikale Achse (die als „conc" bezeichnet ist) die Dotierstoffkonzentration, während die horizontale Achse (die mit „d" bezeichnet ist) die Tiefe unter der Oberfläche der erhöhten S/D-Implantationsdotierstoffgebiete 402 und 404 repräsentiert.
  • In 8 ist eine graphische Darstellung ähnlich zu 7 des Profils 800 der Dotierstoffkonzentration gezeigt, die sich nach der Herstellung der Silizidschichten 602 und 604 und der S/D-Gebiete 606 und 608 ergibt.
  • In einer Ausführungsform wird die in Verbindung mit 6 beschriebene Silizidierung bei einer ausreichend tiefen Temperatur ausgeführt, so dass der Dotierstoffsegregationseffekt oder die Pflugwirkung in den S/D-Gebieten 606 und 608 eine Dotierstoffdiffusion in dem Silizium der S/D-Gebiete 606 und 608 überwiegt. Dies bewahrt und schärft das Dotierstoffprofil in den S/D-Gebieten 606 und 608. Tatsächlich wird durch Halten der Silizidierungstemperatur bei ausreichend geringen Werten die Dotierstoffdiffusion in den S/D-Gebieten und in dem benachbarten Siliziumsubstrat im Wesentlichen vermieden.
  • Die epi-Abscheidung der Verdickungsschicht 300 (3) ermöglicht es, dass die Silizidschichten 602 (6) und 604 (6) wesentlich dicker sind, wodurch der parasitäre S/D-Widerstand verringert wird. Folglich sollte die epi-Abscheidung möglichst dick sein, um ein entsprechend dickes Silizid zu erzeugen. Andererseits kann die epi-Abscheidung nicht bis zu einer zu großen Dicke erfolgen, da sonst eine übergroße Kapazität mit dem Gate 106 erzeugt wird.
  • Es wird angenommen, dass ein Vorteil der vorliegenden Erfindung darin besteht, dass, wenn das Silizid wächst, es eine ausgeprägte Dotierstoffanreicherung in das Silizium davor einbringt. Es kann auch freie Gitterplätze in das Silizium davor einführen, die die Wahrscheinlichkeit erhöhen, dass ein Dotieratom in entsprechenden Stellen des Siliziumgitters verbleibt und damit aktiviert wird. Folglich wird nicht nur ein steileres und angereicherteres Dotierstoffprofil erreicht, sondern auch die Dotierstoffaktivierung kann vollständiger erfolgen.
  • In 9 ist die Struktur aus 6 nach dem Abscheiden einer dielektrischen Schicht 900 über den Silizidschichten 600, 602 und 604 und dem Seitenwandabstandshalter 200 gezeigt. Die dielektrische Schicht 900 wird in bekannter Weise abgeschieden und kann beispielsweise aus einem beliebigen geeigneten bekannten Material mit einer dielektrischen Konstante aufgebaut sein, die für die vorliegende Anwendung geeignet ist.
  • In 10 ist die Struktur aus 9 nach der Herstellung von Metallkontakten 1000, 1002 und 1004 gezeigt. Die Metallkontakte 1000, 1002 und 1004 sind entsprechend mit den Silizidschichten 600, 602 und 604 und entsprechend mit dem Gate 106 und den S/D-Gebieten 606 und 608 elektrisch verbunden.
  • In diversen Ausführungsformen sind die Metallkontakte 1000, 1002 und 1004 aus Metallen, etwa Tantal (Ta), Titan (Ti), Wolfram (W), Legierungen davon und Verbindungen davon, hergestellt. In anderen Ausführungsformen sind die Metallkontakte 1000, 1002 und 1004 aus Metallen, etwa Kupfer (Cu), Gold (Au), Silber (Ag), Legierungen davon und Verbindungen davon oder aus Kombinationen mit einem oder mehreren der obigen Elemente aufgebaut, wobei Diffusionsbarrieren zum Einschluss vorgesehen sind.
  • In 11 ist ein vereinfachtes Flussdiagramm eines Verfahren 1100 gemäß der vorliegenden Erfindung gezeigt. Das Verfahren 1100 umfasst: Bereitstellen eines Halbleitersubstrats in einem Schritt 1102; Bilden eines Gatedielektrikums auf dem Halbleitersubstrat im Schritt 1104; Bilden eines Gates auf dem Gatedielektrikum im Schritt 1106; Bilden eines Seitenwandabstandshalters auf dem Halbleitersubstrat benachbart zu dem Gate und zu dem Gatedielektrikum im Schritt 1108; Bilden einer Verdickungsschicht durch selektives epitaktisches Aufwachsen auf das Halbleitersubstrat benachbart zu dem Seitenwandabstandshalter im Schritt 1110; Bilden von erhöhten Source-/Drain-Implantationsgebieten in zumindest einem Teil der Verdickungsschicht im Schritt 1112; Bilden von Silizidschichten in zumindest einem Teil der erhöhten Source-/Drain-Dotierstoffgebieten, um Source-/Draingebiete unterhalb der Silizidschichten zu bilden, die mit Dotiermittel aus den Silizidschichten im Schritt 1114 angereichert werden; Abscheiden einer dielektrischen Schichten über den Silizidschichten im Schritt 1116; und Bilden von Kontakten in der dielektrischen Schicht zu den Silizidschichten im Schritt 1118.
  • Es wurde festgestellt, dass die vorliegende Erfindung zahlreiche Vorteile aufweist. Beispielsweise bietet sie ein äußerst effizientes und ökonomisches Ionenimplantations- und Silizidierungsverfahren für die Herstellung abrupter, flacher Source-/Drainübergänge mit hoher Konzentration in einer integrierten Schaltung.
  • Ein weiterer Vorteil besteht darin, dass, wenn das Silizid aufwächst und Überschussdotiermittel in das Silizium vor der Wachstumsfront eindringt, auch Fehlstellen injiziert werden, die die Wahrscheinlichkeit erhöhen, dass ein Dotiermittel an Substitutionsstellen des Siliziumgitters angeordnet und damit aktiviert wird.
  • Somit bieten das Verfahren und die sich daraus ergebenden Strukturen der vorliegenden Erfindung wichtige und bis dahin nicht verfügbare Lösungen, Möglichkeiten und Funktionsvorteile zum Herstellen abrupter PN-Übergänge in integrierten Schaltungsbauelementen unter Anwendung des Dotiermittelschneepflugeffekts beim Silizidwachstum.

Claims (10)

  1. Verfahren (1100) zum Herstellen eines Bauelements (100), mit: Bereitstellen (1102) eines Halbleitersubstrats (102); Bilden (1104) eines Gatedielektrikums (104) auf dem Halbleitersubstrat (102); Bilden (1106) eines Gates (106) auf dem Gatedielektrikum (104); Bilden (1108) eines Seitenwandabstandshalters (200) auf dem Halbleitersubstrat (102) benachbart zu dem Gate (106) und dem Gatedielektrikum (104); Bilden (1110) einer Verdickungsschicht (300) durch selektives epitaktisches Aufwachsen auf dem Halbleitersubstrat (102) benachbart zu dem Seitenwandabstandshalter (200); Bilden (1112) erhöhter Source/Drain-Implantationsdotierstoffgebiete (402, 404) in mindestens einem Bereich der Verdickungsschicht (300); Bilden (1114) von Silizidschichten (602, 604) nach dem Bilden (1112) der erhöhten Source/Drain-Implantationsdotierstoffgebiete (402, 404) in zumindest einem Bereich der erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404), um Source/Drain-Gebiete (606, 608) unter den Silizidschichten (602, 604) zu bilden, die mit Dotierstoff aus den Silizidschichten (602, 604) angereichert sind, der durch die Silizidschichten (602, 604) während der Silizidierung in das Halbleitermaterial hinein in die Source/Drain-Gebiete (606, 608) zurückgestoßen wird; Abscheiden (1116) einer dielektrischen Schicht (900) über den Silizidschichten (602, 604); und Bilden (1118) von Kontakten (1002, 1004) in der dielektrischen Schicht (900) zu den Silizidschichten (602, 604).
  2. Verfahren (1100) nach Anspruch 1, wobei Bilden der erhöhten Source/Drain-Implantationsdotierstoffgebiete (402, 404) vor der Silizidierung ferner umfasst: Implantieren von Dotiermaterial in die Verdickungsschicht (300) und die benachbarte Oberseite des Halbleitersubstrats (102).
  3. Verfahren (1100) nach Anspruch 1, wobei Bilden der Silizidschichten (602, 604) in den erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404) ferner umfasst: Abscheiden metallischer Schichten (502) auf den erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404); und Bilden der Silizidschichten (602, 604) durch thermische Silizidierung der metallischen Schichten (502) in dem Material der erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404).
  4. Verfahren (1100) nach Anspruch 1, wobei Bilden der Silizidschichten (602, 604) in den erhöhten Source/Drain-Implantationsdotierstoffgebieten (402, 404) zur Bildung von Source/Drain-Gebieten (606, 608) darunter, die mit Dotiermaterial aus den Silizidschichten (602, 604) angereichert sind, ferner umfasst: Bilden der Source/Drain-Gebiete (606, 608), die mit einem Dotierstoffprofil (800) angereichert sind, das steiler ist als das Profil (700) des Dotiermaterials, wie es ursprünglich implantiert wurde.
  5. Verfahren (1100) nach Anspruch 1, wobei: Bilden (1112) erhöhter Source/Drain-Implantationsdotierstoffprofile (402, 404) ferner umfasst: Implantieren in die Gebiete (402, 404) eines Dotiermaterials, das ausgewählt ist aus der Gruppe: Arsen, Phosphor, Wismut, Bor, Indium, eine Kombination davon; und Bilden (1114) der Silizidschichten (602, 604) ferner umfasst: Abscheiden einer metallischen Schicht (502), die ausgewählt ist aus der Gruppe: Kobalt, Nickel, Titan, Hafnium, Platin, eine Kombination davon.
  6. Bauelement (100) mit: einem Halbleitersubstrat (102); einem Gatedielektrikum (104) auf dem Halbleitersubstrat (102); einem Gate (106) auf dem Gatedielektrikum (104); einem Seitenwandabstandshalter (200) auf dem Halbleitersubstrat (102) benachbart zu dem Gate (106) und dem Gatedielektrikum (104); einer epitaktischen Verdickungsschicht (300) auf dem Halbleitersubstrat (102) benachbart zu dem Seitenwandabstandshalter (200); Silizidschichten (602, 604), die in Source/Drain-Implantationsdotierstoffgebieten (402, 404) in zumindest einem Teil der epitaktischen Verdickungsschicht (300) ausgebildet sind; Source/Drain-Gebieten (606, 608) unter den Silizidschichten (602, 604), die mit Dotierstoffmaterial aus den Silizidschichten (602, 604) angereichert sind, das durch die Silizidschichten (602, 604) während der Silizidierung in das Halbleitermaterial hinein in die Source/Drain-Gebiete (606, 608) zurückgestoßen wird; einer dielektrischen Schicht (900) über den Silizidschichten (602, 604); und Kontakten (1002, 1004) in der dielektrischen Schicht (900) zu den Silizidschichten (602, 604).
  7. Bauelement (100) nach Anspruch 6, wobei die epitaktische Verdickungsschicht (300) und die benachbarte Oberseite des Halbleitersubstrats (102) mit Dotierstoffen implantierte Gebiete (402, 404) sind.
  8. Bauelement (100) nach Anspruch 6, wobei die Silizidschichten (602, 604) in der epitaktischen Verdickungsschicht (300) ferner Silizidschichten (602,604) aufweisen, die durch thermische Silizidierung abgeschiedener metallischer Schichten (502) in einer mit Dotiermaterial implantierten epitaktischen Verdickungsschicht (300) gebildet sind.
  9. Bauelement (100) nach Anspruch 6, wobei die Source/Drain-Gebiete (606, 608), die mit Dotiermaterial aus den Silizidschichten (602, 604) angereichert sind, ein Dotierstoffprofil (800) aufweisen, das steiler ist als das Profil (700) aus Dotierstoffmaterial, das keine Anreicherung aus den Silizidschichten (602, 604) aufweist.
  10. Bauelement (100) nach Anspruch 6, wobei: das Dotiermaterial ein Material ist, das ausgewählt ist aus der Gruppe: Arsen, Phosphor, Wismut, Bor, Indium, eine Kombination davon, und die Silizidschichten (602, 604) ein Silizid eines Metalls (502) sind, das ausgewählt ist aus der Gruppe Kobalt, Nickel, Titan, Hafnium, Platin, eine Kombination davon.
DE112004002401T 2003-12-03 2004-10-26 Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum Expired - Fee Related DE112004002401B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/727,999 US7081655B2 (en) 2003-12-03 2003-12-03 Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect
US10/727,999 2003-12-03
PCT/US2004/035408 WO2005062387A1 (en) 2003-12-03 2004-10-26 Formation of abrupt junctions in devices by using silicide growth dopant snowplow effect

Publications (2)

Publication Number Publication Date
DE112004002401T5 DE112004002401T5 (de) 2006-11-30
DE112004002401B4 true DE112004002401B4 (de) 2009-02-26

Family

ID=34633603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002401T Expired - Fee Related DE112004002401B4 (de) 2003-12-03 2004-10-26 Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum

Country Status (8)

Country Link
US (2) US7081655B2 (de)
JP (1) JP2007513516A (de)
KR (1) KR101093125B1 (de)
CN (1) CN1886838B (de)
DE (1) DE112004002401B4 (de)
GB (1) GB2425404B (de)
TW (1) TWI370518B (de)
WO (1) WO2005062387A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228850A1 (en) * 2005-04-06 2006-10-12 Pang-Yen Tsai Pattern loading effect reduction for selective epitaxial growth
US7659172B2 (en) * 2005-11-18 2010-02-09 International Business Machines Corporation Structure and method for reducing miller capacitance in field effect transistors
WO2007072305A2 (en) * 2005-12-19 2007-06-28 Nxp B.V. Source and drain formation in silicon on insulator device
US7745847B2 (en) 2007-08-09 2010-06-29 United Microelectronics Corp. Metal oxide semiconductor transistor
US8273631B2 (en) * 2009-12-14 2012-09-25 United Microelectronics Corp. Method of fabricating n-channel metal-oxide semiconductor transistor
US8513765B2 (en) 2010-07-19 2013-08-20 International Business Machines Corporation Formation method and structure for a well-controlled metallic source/drain semiconductor device
US8846492B2 (en) * 2011-07-22 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a stressor and method of forming the same
KR20160058499A (ko) * 2014-11-17 2016-05-25 삼성전자주식회사 반도체 소자, 및 그 반도체 소자의 제조방법과 제조장치
US9947787B2 (en) 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
US10510869B2 (en) 2016-05-06 2019-12-17 Silicet, LLC Devices and methods for a power transistor having a Schottky or Schottky-like contact
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
CN116508135B (zh) 2020-12-04 2024-06-04 安普莱西娅有限责任公司 具有自对准体和混合源的ldmos

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293587A (en) * 1978-11-09 1981-10-06 Zilog, Inc. Low resistance backside preparation for semiconductor integrated circuit chips
US4274892A (en) * 1978-12-14 1981-06-23 Trw Inc. Dopant diffusion method of making semiconductor products
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
KR910006249B1 (ko) * 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
US4692348A (en) * 1984-06-21 1987-09-08 International Business Machines Corporation Low temperature shallow doping technique
US4885617A (en) * 1986-11-18 1989-12-05 Siemens Aktiengesellschaft Metal-oxide semiconductor (MOS) field effect transistor having extremely shallow source/drain zones and silicide terminal zones, and a process for producing the transistor circuit
JPH04291929A (ja) * 1991-03-20 1992-10-16 Toshiba Corp 半導体装置の製造方法
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6326251B1 (en) * 1999-01-12 2001-12-04 Advanced Micro Devices Method of making salicidation of source and drain regions with metal gate MOSFET
US6087235A (en) * 1999-10-14 2000-07-11 Advanced Micro Devices, Inc. Method for effective fabrication of a field effect transistor with elevated drain and source contact structures
US6451693B1 (en) * 2000-10-05 2002-09-17 Advanced Micro Device, Inc. Double silicide formation in polysicon gate without silicide in source/drain extensions
US6812527B2 (en) * 2002-09-05 2004-11-02 International Business Machines Corporation Method to control device threshold of SOI MOSFET's

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jie J. Sun et al.: "Elevated n+/p Junctions by I mplant into CoSi2 Formed on Selective Epitaxy fo r Deep Submicron MOSFET's". In: IEEE Trans. on El. Dev., Vol. 45, No. 9, Sept. 1998, S. 1946-1952
Jie J. Sun et al.: "Elevated n+/p Junctions by Implant into CoSi2 Formed on Selective Epitaxy for Deep Submicron MOSFET's". In: IEEE Trans. on El. Dev., Vol. 45 No. 9, 1998, S. 1946-1952 *

Also Published As

Publication number Publication date
US7081655B2 (en) 2006-07-25
US7306998B2 (en) 2007-12-11
CN1886838A (zh) 2006-12-27
DE112004002401T5 (de) 2006-11-30
GB2425404B (en) 2007-05-16
TW200524082A (en) 2005-07-16
TWI370518B (en) 2012-08-11
KR20060115892A (ko) 2006-11-10
JP2007513516A (ja) 2007-05-24
WO2005062387A1 (en) 2005-07-07
GB2425404A (en) 2006-10-25
US20060211245A1 (en) 2006-09-21
KR101093125B1 (ko) 2011-12-13
GB0612074D0 (en) 2006-07-26
CN1886838B (zh) 2011-03-16
US20050121731A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
EP2830097B1 (de) Bipolartransistor mit selbstjustiertem Emitterkontakt und Verfahren zu dessen Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102008049732B4 (de) Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE112004002401B4 (de) Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE112007000760B4 (de) Herstellungsverfahren für eine selektiv abgeschiedene Verkappungsschicht auf einem epitaxial aufgewachsenen Source-Drain und Transistor
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
EP1649505B1 (de) Verfahren zur herstellung eines kontaktes
DE102019123147A1 (de) Epitaxiale source/drain-struktur und verfahren
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
EP1692720A2 (de) Komplement re bipolar-halbleitervorrichtung
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102004016700A1 (de) Verfahren zur Bildung von Saliziden
DE102005015789A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002401

Country of ref document: DE

Date of ref document: 20061130

Kind code of ref document: P

8125 Change of the main classification

Ipc: H01L 21/336 AFI20051017BHDE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INNOVATIVE FOUNDRY TECHNOLOGIES B.V., NL

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES, INC., SUNNYVALE, CALIF., US

Owner name: INNOVATIVE FOUNDRY TECHNOLOGIES B.V., NL

Free format text: FORMER OWNER: INNOVATIVE FOUNDRY TECHNOLOGIES LLC (N.D.GES.D. STAATES DELAWARE), PORTSMOUTH, NH, US

R082 Change of representative

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE P, DE

Representative=s name: PETERREINS SCHLEY PATENT- UND RECHTSANWAELTE, DE

R008 Case pending at federal patent court
R039 Revocation action filed
R040 Withdrawal/refusal of revocation action now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee