DE10056866C2 - Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils - Google Patents

Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils

Info

Publication number
DE10056866C2
DE10056866C2 DE10056866A DE10056866A DE10056866C2 DE 10056866 C2 DE10056866 C2 DE 10056866C2 DE 10056866 A DE10056866 A DE 10056866A DE 10056866 A DE10056866 A DE 10056866A DE 10056866 C2 DE10056866 C2 DE 10056866C2
Authority
DE
Germany
Prior art keywords
silicon
heat treatment
layer
cobalt
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10056866A
Other languages
English (en)
Other versions
DE10056866A1 (de
Inventor
Karsten Wieczorek
Frederick N Hause
Manfred Horstmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10056866A priority Critical patent/DE10056866C2/de
Priority to US09/812,347 priority patent/US20020058402A1/en
Publication of DE10056866A1 publication Critical patent/DE10056866A1/de
Application granted granted Critical
Publication of DE10056866C2 publication Critical patent/DE10056866C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Description

Die vorliegende Erfindung betrifft die Herstellung integrierter Schaltungsbauteile und betrifft insbesondere ein Verfahren zum Bilden einer Ätzstoppschicht während der Her­ stellung eines Halbleiterbauteils, wobei unnötige Abscheideschritte vermieden werden.
Der Produktionsprozess integrierter Schaltungen (IC) beinhaltet die Herstellung zahlrei­ cher Halbleiterbauelemente, wie Widerstände, Kapazitäten oder Transistoren, und ins­ besondere Feldeffekttransistoren mit isoliertem Gate, auf einem einzelnen Substrat. Um die Integrationsdichte ständig zu erhöhen und die Betriebseigenschaften des Bauteils, beispielsweise mit Hinsicht auf Signalverarbeitungszeit und Leistungsaufnahme zu ver­ bessern, werden die Strukturgrößen der Halbleiterbauelemente ständig verkleinert. Da­ her gibt es einen Bedarf an ständig verbesserten effizienten, zuverlässigen und kosten­ günstigen Verfahren zur Strukturierung der Schichtstrukturen in der integrierten Schal­ tung, die geeignet sind, den Anforderungen der Massenproduktion zu genügen.
Da der Markt für Halbleiterbauelemente stark umkämpft ist, sind Halbleiterhersteller ge­ zwungen soweit wie möglich kosteneffiziente Verfahrensschritte anzuwenden, während andererseits strikte Designanforderungen, wie sie durch moderne Halbleiterschaltungen gefordert werden, einzuhalten sind. Es ist daher notwendig, die erforderliche Anzahl an Verfahrensschritten, etwa das Abscheiden von Materialschichten auf das Substrat, so gering wie möglich zu halten, da jeder Verfahrensschritt zeitaufwändig ist und zusätzlich das Risiko einer Kontamination erhöht, die zu einer verringerten Zuverlässigkeit oder sogar zum vollständigen Ausfall des Bauteils führen kann. Insbesondere bei der Her­ stellung von Bauteilen mit hoher Integrationsdichte (VLSI), die üblicherweise Struktur­ größen von 0.5 µm und kleiner aufweisen, ist eine genaue Kontrolle sowohl der Ätzprozesse beim Bilden lokaler Verbindungen sowie der Ätztiefe erforderlich. Zu diesem Zwecke müssen eine oder mehrere Ätzstoppschichten vorgesehen werden, um die Tiefe des Ätzvorgangs zu definieren.
Mit Bezug zu Fig. 1 wird ein anschaulichendes Verfahren zur Bildung eines Halbleiter­ bauteils, in diesem Falle ein MOS-Feldeffekttransistor, entsprechend einem typischen Prozess nach dem Stand der Technik beschrieben. Zu erwähnen ist, dass zum Zwecke der Klarheit das Verfahren lediglich schematisch beschrieben wird, und der Fachmann erkennt, dass das beschriebene Verfahren eine Reihe weiterer Verfahrensschritte bein­ haltet, die zur Herstellung des Halbleiterbauteils notwendig sind, die jedoch für die Lehre der vorliegenden Erfindung nicht relevant ist und daher weggelassen werden.
In Fig. 1 umfasst ein Siliciumsubstrat 101 dotierte Gebiete 102, die als jeweils Drain und Source fungieren, die von dem umgebenden Substrat durch eine Isolation 103, die in Form flacher Gräben vorgesehen sein kann, isoliert sind. Zwischen Drain und Source ist eine im Wesentlichen aus polykristallinem Silicium bestehende Ga­ teelektrode 104 über dem Substrat 101 gebildet und davon durch ein dünnes Gateoxid 105 getrennt. Die Seitenwände der Gateelektrode 104 sind von einem dielektrischen Material 106 bedeckt, das im Allgemeinen als Seitenwandabstandselemente bezeichnet wird. Die Bildung der Gateelektrode 104, der Seitenwandabstandselemente 106, sowie von Source und Drain 102 erfordert einige Fotolithografieschritte, Abscheideschritte, Ätzschritte und Implantationsschritte, die dem Fachmann geläufig sind, und daher wird eine Beschreibung davon weggelassen.
Ein elektrisch gut leitendes Silicidgebiet 107 ist über dem oberen Bereich der Gateelek­ trode 104 und den Drain- und Sourcegebieten 102 gebildet, um jeweils den elektrischen Widerstand der Gateelektrode 104 und von Drain und Source 102 zu minimieren. Typi­ scherweise wird das Silicid 107, in diesem Falle ein Kobaltsilicid, durch Abscheiden ei­ ner Schicht aus hitzebeständigem Metall (nicht gezeigt), beispielsweise Kolbalt, über dem Substrat 101 beispielsweise durch chemische Dampfabscheidung (CVD) gebildet, so dass eine Kobaltschicht mit vordefinierter Dicke die Oberfläche von Drain und Source 102 und der Gateelektrode 104 bedeckt. Anschließend wird ein rascher Wärmebehand­ lungsschritt mit einer relativ geringen Temperatur durchgeführt, um eine chemische Re­ aktion zwischen dem Silicium in dem Drain und Source 102 und der Gateelektrode 104 und der Kobaltschicht zu bewirken, woraus eine CoSi-Verbindung resultiert. Nach Be­ endigung des Wärmebehandlungsschritts mit relativ geringer Temperatur wird das über­ schüssige Kobalt (Co), das nicht mit dem Silicium reagiert hat, entfernt und ein zweiter rascher Wärmebehandlungsschritt mit einer relativ hohen Temperatur wird durchgeführt, um die CoSi-Phase in ein gutleitendes Metallsilicid, beispielsweise eine Kobaltsilicid (CoSi2)-Phase umzuwandeln.
Nach der Bildung des Metallsilicids (CoSi2) werden Öffnungen 108 gebildet, um lokale Verbindungen zu schaffen, die mit einem Metall für den elektrischen Anschluss von Drain und Source 102 gefüllt werden. Dazu wird für gewöhnlich eine dielektrische Schicht in Form eines dielektrischen Stapels einschließlich zumindest zweier Ätzstopp­ schichten an der Unterseite des dielektrischen Stapels über dem Substrat 101 abge­ schieden. Typischerweise besteht der dielektrische Stapel aus einer dicken Siliciu­ moxidschicht 112, die mittels Niederdruck-CVD aus TEOS abgeschieden wird. Vor der Abscheidung der Siliciumoxidschicht 112 werden eine Reihe von Ätzstoppschichten, in diesem Falle zwei, abgelagert, um einen kontrollierten Ätzstopp sowohl auf dem Metall­ silicid (CoSi2) und auf dem Feldoxid zu gewährleisten. Ein Kandidat für eine Stopp­ schicht ist Siliciumnitrid, das als eine erste Stoppschicht 111 in Fig. 1 gekennzeichnet ist, die im allgemeinen mit einer zweiten dünnen Siliciumoxidstoppschicht kombiniert wird, die hierin als zweite Stoppschicht 110 bezeichnet ist. Die zweite Stoppschicht 110 wird benötigt, da Siliciumnitrid nicht permanent auf Bauteilen ohne eine Pufferschicht aufgebracht werden kann. Alternativ können die erste Stoppschicht 111 und die zweite Stoppschicht 110 als eine kombinierte Siliciumoxynitrid (SiON)-Schicht vorgesehen sein, die jedoch durch einen relativ teuren plasmaverstärkten CVD-Prozess abzuscheiden ist. Ferner kann der dielektrische Stapel in der oben beschriebenen Weise mit zumindest der ersten Stoppschicht 111 und der zweiten Stoppschicht 110 gänzlich durch einen plasmaverstärkten CVD-Prozess abgeschieden werden, wobei dies hinsichtlich Produk­ tionskosten und Durchsatz nicht wünschenswert ist, da die zu prozessierenden Wafer als Einzelstücke prozessiert werden müssen. Folglich ist es für die genaue Ausbildung von lokalen Verbindungen, wie dies in modernen VLSI-Schaltungen notwendig ist, die Bildung von Ätzstoppschichten erforderlich, die konventionellerweise durch Niederdruck CVD-Stapelverarbeitung oder plasmaverstärkte CVD-Einzelwafer-Verarbeitung gebildet werden.
Der in der Fig. 1 dargestellte Stand der Technik ist hinsichtlich der beiden dielektrischen Ätzstopschichten entsprechend bekannt aus KÜSTERS, K. H., et al.: "A High Density 4 Mbit dRAM Process Using a Fully Overlapping Bitline Contact (FoßIC) Trench Cell", In: Symposium on VLSI Technology, Japan 1987, Seite 93 und 94.
Aus der DE 32 31 987 C2 ist es zum einen bekannt aus einer Kobaltschicht auf Silizium durch eine erste Wärmebehandlung bei 400 bis 550°C für etwa 2 Stunden eine Kobaltmonosilizidschicht zu erzeugen und diese durch eine zweite Wärmebehandlung bei 700 bis 1000°C für 30 Minuten in eine Kobaltdisilizidschicht umzuwandeln, wobei die zweite Wärmebehandlung in oxiderender Atmosphäre durchgeführt wird. Dabei entsteht auf der Oberfläche des Kobaltdisilizides eine 5 bis 10 nm dicke Schicht Siliziumoxid. Dieses Verfahren löst die Aufgabe, Elektrodenkontakte auf Silizium zu bilden und unerwünschte Formänderungen und Änderungen des elektrischen Widerstandes zu vermeiden.
Auch die DE 40 22 398 C2 beschreibt ein Verfahren zur Herstellung elektrischer Kontakte mit einem zweistufigen Wärmebehandlungsprozess zur Umwandlung einer Titanschicht in Mono- und anschließend in Disilizid. Im ersten Schritt bei 600 bis 700°C für 30 bis 60 Minuten und im zweiten Schritt bei 800°C für 30 bis 40 Sekunden - beide Schritte unter Stickstoff- oder Argonatmosphäre. Das Titandisilizid wird nun bei 600 bis 1000°C für 30 Sekunden bis einige Minuten in Sauerstoffatmosphäre behandelt. Dabei bildet sich an der Oberfläche des Titandisilizides eine etwa 30 nm dicke Schicht aus Titanoxid (TiOx) oder Siliziumdioxid (SiO2). Dieser Oxidfilm erweiche auch nicht bei Temperaturen zwischen 800 und 1000°C und löse daher die dortige Aufgabe, Agglomeration und ein Ansteigen des Widerstandwerts zu verhindern.
Zudem ist es allgemein aus BARTUR, M. et al.: "Thermal Oxidation of Transition Metal Silicides on Si: Summary", In: J. Electrochemical Society, 1984, Februar, Seite 371 bis 375, bekannt, dass sich auf Übergangsmetallsiliziden in oxiderender Atmosphäre dünne Schichten von Siliziumoxid bilden. Die relevanten Reaktionen und Diffusionsprozesse werden wiedergegeben und erörtert.
Ein Hinweis auf die Verwendung der Siliziumoxidschicht als Ätzstop wird jedoch weder in der DE 32 31 987 C2 noch in der DE 40 22 398 C2 gegeben.
Aus SHENAI, K., et al.: "High-Performance Vertical-Power DMOSFET's with Selectively Silicided Gate and Source Regions", In: IEEE Electron Device Letters, 1989, Nr. 4, Seite 153 bis 155, ist es beispielhaft bekannt, einen unerwünschterweise auf einer Titandisilizidschicht gebildeten natürlichen Oxidfilm durch einen separaten Sputter-Ätzschritt vor der Abscheidung weiterer Kontaktmetalle zu entfernen. Es wird nicht ausgeführt, ob der natürliche Oxidfilm Titan oder Silizium enthält.
Die US 52 06 187 lehrt eine Übergangsmetalloxidschicht als Ätzstop bei der Kontaktlochätzung zu verwenden. Dazu wird auf Silizium ein Übergangsmetall aus der Gruppe Ti, Mo, Ta, Co, Pt, Ni, und W abgeschieden und in einem einzigen schnellen Wärmebehandlungsschritt in Sauerstoffatmosphäre in ein kontaktwiderstandreduzierendes Silizid und das Übergangsmetalloxid des Ätzstops gewandelt. Ausgeführt wird das Verfahren lediglich für das Metall Titan, bei dem sich die Phasen TiSix und TiOy ausbilden.
Die Aufgabe der vorliegenden Erfindung ist es daher, einen Kobaltkontakt mit niedrigem Kontaktwiderstand und eine genau definierte Ätzstopschicht aus Siliziumoxid zu bilden, um den Anforderungen der Entwurfsregeln von um 0,18 µm zu genügen.
ÜBERBLICK ÜBER DIE ERFINDUNG
Erfindungsgemäß wird ein Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils bereitgestellt, mit den Schritten: Bereitstellen eines Substrats mit einer Oberfläche, in und auf der das Halbleiterbauelement zu bilden ist, Ausbilden zumindest eines elektrisch leitfähigen Gebiets in dem Substrat, wobei das elektrisch leitfähige Gebiet Silicium umfasst, Bilden eines Kontaktbereichs in zumindest einem Teil des elektrisch leitfähigen Gebiets, wobei der Kontaktbereich Kobalt und Silicium umfasst, wobei das Kobalt und das Silicium teilweise eine Kobaltsiliciumverbin­ dung bilden, Beginnen einer Wärmebehandlung in einer Umgebung aus inertem Gas zum Umwandeln der Kobaltsiliciumverbindung in eine Kobaltsilicidphase mit geringem Widerstand. Das Verfahren umfasst ferner das Hinzufügen von Sauerstoff in die Atmo­ sphäre mit inertem Gas während der Wärmebehandlung, um eine Siliciumoxidschicht auf dem Kobaltsilicid zu bilden, wobei die Siliciumoxidschicht als eine Ätzstoppschicht für eine weitere Bearbeitung während der Herstellung des Halbleiterbauelements verwend­ bar ist.
Entsprechend dem erfindungsgemäßen Verfahren wird Kobaltsilicid auf und in dem elektrisch leitenden Gebiet mittels eines Wärmebehandlungsvorgangs gebildet, um ei­ nen Kontaktbereich bereitzustellen mit einem geringeren elektrischen Widerstand als das darunterliegende Gebiet. Entgegen dem konventionellen Verfahren wird der Atmo­ sphäre aus Inertgas in der Reaktionskammer, in der die Wärmebehandlung durchge­ führt wird, Sauerstoff hinzugefügt. Der in kontrollierter Weise in die Reaktionskammer eingeführte Sauerstoff führt zum Aufwachsen einer dünnen SiO2-Schicht auf dem Kobalt­ silicid. Die Metallatome, die durch den Austausch von Sauerstoffatomen mit Metalla­ tomen während der Reaktion freigesetzt werden, diffundieren tiefer in das elektrisch leitfähige Gebiet und reagieren weiter, um wieder Metallsilicid zu bilden. Die Metallsili­ cidschicht wird daher "scheinbar" in das elektrisch leitende Gebiet entsprechend einem Betrag "geschoben", der mit der Dicke der gewachsenen SiO2-Schicht in Beziehung steht. Diese Oxidschicht kann dann als eine Ätzstoppschicht bei der weiteren Verarbeitung des Halbleiterbauelements verwendet werden, wodurch vorteilhafterweise die Not­ wendigkeit entfällt, einen relativ teuren SiON-plasmaverstärkten CVD-Prozess oder ei­ nen zusätzlichen Niederdruck-CVD-Prozessschritt (LPCVD) auszuführen. In jedem Falle verringern sich die Prozesskomplexität und damit die Herstellungskosten sowie das Kontaminationsrisiko deutlich.
Insbesondere bei der Herstellung sehr hoch integrierter Halbleiter, wobei kritische Merkmalsgrößen unter 1 µm oder sogar unter 0.18 µm erreicht werden, ist eine genaue Definition von Ätzstoppschichten, etwa der SiO2-Schicht, wie sie oben beschrieben ist, erforderlich, um eine hohe Ausbeute zu erhalten, wobei gleichzeitig die Anzahl kosten­ intensiver Schritte soweit wie möglich reduziert ist.
Vorzugsweise wird Kobalt als das Metall zur Bildung des Silicids an und in den elek­ trisch leitenden Gebieten, etwa in Drain, Source und der Gateelektrode eines FET-Transistors verwendet, da von den gegenwärtig bei der Herstellung von hochinte­ grierten Halbleitern verwendeten Metallsiliciden CoSi2 die Eigenschaft aufweist, eine SiO2-Schicht auf der CoSi2-Oberfläche zu bilden, wenn diese einer oxidierenden Atmo­ sphäre während der Wärmebehandlung ausgesetzt wird, ohne dass eine Verschlechte­ rung im Widerstand auftritt.
In einer weiteren erfindungsgemäßen Ausführungsform wird Sauerstoff während einer Schlussphase der Wärmebehandlung, beispielsweise während der letzten 5 bis 45 Sekunden zugesetzt, um das Steuern der endgültigen benötigten Dicke der Oxid­ schicht zu erleichtern.
In einer weiteren Ausführungsform wird eine weitere Ätzstoppschicht, vorzugsweise im Wesentlichen aus Siliciumnitrid bestehend, auf der Siliciumoxidschicht gebildet, so dass die weitere Ätzstoppschicht als eine Stoppschicht zum Ätzen einer dicken dielektrischen Schicht bei der Formierung lokaler Verbindungen beispielsweise in MIS-Transistoren dient. Vorzugsweise werden die Siliciumnitridschicht sowie die dicke dielektrische Schicht mittels kostengünstigem Niederdruck CVD abgeschieden.
Weitere Vorteile und Ausführungsformen der vorliegenden Erfindung sind in den abhän­ gigen Ansprüchen definiert.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Aufgaben und Vorteile der vorliegenden Erfindung gehen aus der folgenden detail­ lierten Beschreibung mit Bezug zu den begleitenden Zeichnungen deutlicher hervor; es zeigen:
Fig. 1 eine schematische Querschnittsansicht eines typischen MOS- Transistors, an dem ein typischer Prozessablauf zum Bilden einer Ätz­ stoppschicht nach dem Stand der Technik erläutert wird;
Fig. 2a und 2b schematische Querschnittsansichten eines Halbleiterbauelements, in diesem Falle eines MOS-Transistors, in dem die Verfahrensschritte gemäß der vorliegenden Erfindung veranschaulicht sind; und
Fig. 2c und 2d schematisch das Halbleiterbauelement aus Fig. 2a-b, wobei weitere Prozessschritte, d. h. Bilden eines dielektrischen Stapels einschließlich einer weiteren Ätzstoppschicht, gemäß der vorliegenden Erfindung ausgeführt worden sind.
Anzumerken ist, dass die Figuren in der Anmeldung lediglich schematische Darstel­ lungen diverser Herstellungsstadien des betrachteten anschaulichenden Bauelements sind. Der Fachmann erkennt leicht, dass die in den Figuren gezeigten Abmessungen nicht maßstabsgetreu sind und dass unterschiedliche Bereiche oder Schichten nicht durch scharfe Grenzen, wie dies in den Zeichnungen dargestellt ist, getrennt sind, son­ dern statt dessen kontinuierliche Übergänge aufweisen können.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Obwohl die vorliegende Erfindung mit Bezug zu der Ausführungsform beschrieben ist, die in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt ist, ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die spezielle offenbarte Aus­ führungsform einzuschränken, sondern die beschriebene Ausführungsform beschreibt vielmehr lediglich in beispielhafter Weise diverse Aspekte der vorliegenden Erfindung, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
Ferner können diverse Verfahrensschritte, wie sie im Folgenden beschrieben sind, ab­ hängig von speziellen Designanforderungen unterschiedlich ausgeführt werden. Ferner werden in dieser Beschreibung lediglich die relevanten Schritte und Bereiche des Bau­ teils, die zum Verstehen der vorliegenden Erfindung notwendig sind, berücksichtigt.
Mit Bezug zu den Fig. 2a und 2b wird ein anschaulichendes Beispiel zum Bilden einer Ätzstoppschicht in einem Halbleiterbauelement entsprechend einer Ausführungsform der vorliegenden Erfindung beschrieben.
Fig. 2a zeigt eine schematische Querschnittsansicht eines MOS-Transistors während dessen Herstellungsprozess. Wie in Fig. 2a gezeigt ist, ist ein Transistor 200 in einem aktiven Gebiet 220, das durch eine Isolation 203, die in Form von flachen Gräben, wie dies in der konventionellen Halbleiterbearbeitung bekannt ist, vorgesehen sein kann, in einem Siliciumsubstrat 201 definiert. Eine im Wesentlichen polykristallines Silicium um­ fassende Gateelektrode 204 ist auf einer dünnen Gateoxidschicht 205 gebildet, die die Gateelektrode 204 von dem darunterliegenden Siliciumsubstrat 201 trennt. Die Seiten­ wände der Gateelektrode 204 sind von Seitenwandabstandselementen 206 bedeckt, die nach einem ersten Implantationsschritt gebildet worden sind, um elektrisch leitende Ge­ biete 202 zu bilden, die letztlich als Drain und Source 202 in dem Substrat 201 dienen. In einer Ausführungsform können Source und Drain 202 entsprechend dem folgenden Prozessablauf gebildet werden. In einem ersten Implantationsschritt wird eine vergleichsweise geringe Konzentration eines geeigneten Dotiermaterials verwen­ det. Dieser erste Implantationsschritt wird manchmal im Stand der Technik als ein Er­ weiterungsimplantierschritt bezeichnet. In einem zweiten Implantationsschritt wird eine relativ hohe Konzentration des Dotiermaterials nach der Bildung der Seitenwandab­ standselemente 206 implantiert. Dieser zweite Implantierschritt wird manchmal im Stand der Technik als ein Source-Drain-Implantierschritt bezeichnet. Bei Verwendung dieses Prozessablaufes werden Drain und Source 202 jeweils in der Nähe der Ga­ teelektrode 204 aufgrund der abschirmenden Wirkung der Seitenwandabstandselemente 206 nur leicht dotiert, um somit die Ladungsakkumulation (hot carrier effect) zu verringern. Mittels eines raschen Wärmebehandlungsschritts werden die Dotieratome aktiviert, d. h. an Gitterpunkten des Substrats angeordnet, wie dem Fachmann dies ge­ läufig ist.
Anschließend wird als hitzebeständige Metallschicht Ko­ balt, über dem Substrat mit einer vordefinierten Dicke beispielsweise mittels CVD abge­ schieden. Anschließend wird ein anfänglicher Wärmebehandlungsschritt, in diesem Falle ein rascher thermischer Temperprozess (RTA) mit einer geringen Temperatur ausgeführt, um eine chemische Reaktion zwischen dem Kobalt und dem darunterlie­ genden Silicium jeweils von Drain und Source 202 und der Gateelektrode 204 zu bewir­ ken, um damit eine hochohmige Kobaltmonosilicidschicht (CoSi) auf Drain und Source 202 und der Gateelektrode 204 zu erzeugen. Diese anfängliche Wärmebe­ handlung kann bei einer Temperatur im Bereich von ungefähr 450 bis ungefähr 600°C für eine Dauer von ungefähr 10 bis 60 Sekunden ausgeführt werden. Anschließend wird überschüssiges Kobalt, das nicht mit dem darunterliegenden Silicium reagiert hat, durch einen selektiven Ätzprozess entfernt. Bereiche des Drain und Source 202 und der Ga­ teelektrode 204, die im Wesentlichen aus der CoSi-Phase bestehen, werden als Kon­ taktbereiche 207 bezeichnet. Anschließend wird eine zweite Wärmebehandlung in Form eines schnellen Hochtemperaturtemperns in einer Inertgasatmosphäre, etwa einer Stickstoff (N2) Atmosphäre eingeleitet, und das CoSi der Kontaktbereiche 207, das wäh­ rend dem ersten schnellen Temperschritt gebildet wurde, wird in eine Kobaltsilicid- (CoSi2)Verbindung umgewandelt, die einen geringen elektrischen Widerstand aufweist. In einer anschaulichenden Ausführungsform wird die zweite Wärmebehandlung bei ei­ ner Temperatur im Bereich von ungefähr 700 bis ungefähr 1000°C für eine Dauer von ungefähr 10 bis 60 Sekunden durchgeführt.
Im Gegensatz zum konventionellen Prozess wird in dem erfindungsgemäßen Verfahren Sauerstoff in die Stickstoff (N2) Atmosphäre während des zweiten Hochtemperatur-RTA- Schritts eingeführt, was zu einer Bildung einer Siliciumdioxid-(SiO2)Schicht 210 auf dem Metallsilicid (CoSi2) führt. Die Dicke der Siliciumoxidschicht 210 auf der Silicidschicht 207 kann geeignet durch Parameter, wie etwa Sauerstoff-(O2)Konzentration, Zeitdauer der Anwesenheit des Sauerstoffs (O2) in der Stickstoff-(N2)Atmosphäre und Temperatur des RTA-Schritts gesteuert werden. Vorzugsweise wird in diesem innovativen Schritt der Sauerstoff zum Ende hin des Wärmebehandlungsschritts in die Stickstoff- (N2)Atmosphäre eingeführt, anstatt den Sauerstoff von Beginn der Wärmebehandlung an bereitzustellen, um damit sicherzustellen, dass eine erforderliche Dicke des CoSi2 sich bereits ausgebildet hat. Dies führt zu der Bildung einer Schicht aus Siliciumdioxid 210 mit einer Dicke im Bereich von ungefähr 10 bis 50% der Dicke der Silicidschicht 207.
In einer anschaulichenden Ausführungsform wird der Sauerstoff mit einer Durchflussrate im Bereich von ungefähr 1 bis 100 sccm für eine Dauer von ungefähr 5 bis 30 Sekunden eingeführt. Ferner kann die Einführung des Sauerstoffs in die RTA-Kammer bis eine gewisse Zeit nach dem Beginn des zweiten Wärmebehandlungsprozesses verzögert werden, beispielsweise nach 30 Sekunden, oder nachdem etwa zwei Drittel des zweiten Wärmebehandlungsschritts abgeschlossen sind.
Erwähnenswert ist, dass das freigesetzte Kobalt (Co), das aus der Reaktion des Kobalt­ silicids (CoSi2) mit dem zugefügten Sauerstoff resultiert, in Richtung der Sili­ cid/Siliciumgrenzfläche diffundiert und eine weitere chemische Reaktion eingeht, um damit erneut Kobaltsilicid (CoSi2) zu bilden. Die Kobaltsilicid-(CoSi2)Schicht wird daher jeweils in das Substrat 201 und die Gateelektrode 204 "hineingeschoben" entsprechend einem Betrag, der mit der Dicke der aufgewachsenen Siliciumoxidschicht 210 in Bezie­ hung steht. Wie, zuvor erwähnt wurde, ist das Wachstum und daher die Dicke der Silici­ umoxidschicht 210 gut steuerbar, und damit ist der endgültige Anteil an Kobaltsilicid (CoSi2) auf dem Drain und Source 202 und der Gateelektrode 204 ebenfalls jeweils gut definiert. Die Temperatur in der Schlussphase des schnellen Temperschritts, muss, wenn Sauerstoff zu der Inertgasatmosphäre hinzugefügt wird, mindestens über 950°C gehalten werden, da Kobaltsilicid auf Silicium bis 950°C stabil ist.
In Fig. 2b ist das Bauteil aus Fig. 2a gezeigt, wobei die Kobaltsilicid-(CoSi2)Bereiche 207 jeweils in Drain und Source 202 und die Gateelektrode 204 entsprechend einer Dic­ ke einer Siliciumdioxidschicht 210 geschoben sind, die gemäß den zuvor beschriebenen Verfahrensschritten gebildet worden ist. Es sollte erwähnt werden, dass eine Abwei­ chung der Stöchiometrie des Metallsilicids zu Defekten wie etwa Fehlstellen oder Zwi­ schenstellen führt, woraus ein Ansteigen des Widerstands der Metallsilicidschicht resul­ tieren kann. Daher wird vorzugsweise Kobalt als das Metall zur Bildung des Metallsilicids auf der Oberseite eines elektrisch aktiven Gebiets, etwa des Drain und Sources 202 oder der Gateelektrode 204 entsprechend der Erkenntnis der Erfinder verwendet; im Gegensatz zu anderen gegenwärtig verwendeten Metallsiliciden wie etwa TiSi2, TaSi2, WSi2, etc. zeigt Kobaltsilicid die Eigenschaft, eine Siliciumdioxid-(SiO2)Schicht 210 an der Oberfläche bei Einbringen in eine oxidierende Umgebung ohne eine wesentliche Verschlechterung im Widerstandsverhalten zu bilden. Ferner sollte betont werden, dass die Oxidschicht 210, die als eine Ätzstoppschicht für das weitere Prozessieren des Halbleiterbauelements verwendet wird, ohne einen zusätzlichen Herstellungsschritt ge­ bildet worden ist, d. h. ohne einen zusätzlichen CVD-Schritt, so dass eine merkliche Ver­ besserung im Durchsatz erreicht wird.
Fig. 2c zeigt schematisch ein fortgeschrittenes Herstellungsstadium des in den Fig. 2a und 2b dargestellten Halbleiterbauelements. Ein dielektrischer Stapel 213 ist über dem Substrat gebildet, wobei der dielektrische Stapel zumindest eine weitere Ätzstoppschicht 211, in diesem Falle als eine Siliciumnitridschicht ausgebildet, und eine dicke Siliciu­ moxidschicht 212 auf der Siliciumnitridschicht 211 umfasst. Der dielektrische Stapel 213 ist eingeebnet und es wurde ein Fotolithografieschritt für einen nachfolgenden Ätzschritt ausgeführt, um Öffnungen 208 zu bilden, die letztlich als lokale Verbindungen dienen, um einen Anschluss an Drain und Source 202 zu bilden. Beim Ätzen der Öffnungen 208 dient die Siliciumnitridschicht 211 als eine Ätzstoppschicht, um den Endpunkt des Ätzens der dicken Siliciumoxidschicht 212 zu steuern. Anschließend wird ein selektiver Ätzschritt ausgeführt, der den Teil der Siliciumnitridschicht 211 entfernt, der die Unter­ seite der Öffnungen 208 bedeckt. Während dieses zweiten Ätzvorganges dient die Oxidschicht 210 auf der Oberseite des Kobaltsilicidgebiets 207 als eine Ätzstoppschicht.
Fig. 2d zeigt das Bauteil, nachdem die Siliciumoxidschicht 210 an der Unterseite der Öffnungen 208 mittels eines Ätzvorgangs mit hoher Selektivität zu dem darunterliegen­ den Kobaltsilicid entfernt worden ist. Folglich wird durch Ausbilden des dielektrischen Stapels 213 mittels einer relativ kostengünstigen LPCVD-Verarbeitung gemäß dem er­ findungsgemäßen Verfahren die Anzahl der LPCVD-Schritte verringert, um die in Fig. 2d dargestellte Struktur zu erhalten. Genauer gesagt, erfindungsgemäß wird die letzte Ätz­ stoppschicht, d. h. die Oxidschicht 210, während des Wärmebehandlungsvorgangs ge­ bildet, der zum Ausbilden des Kobaltsilicidbereichs 207, der als ein Kontaktbereich 207 mit geringem elektrischen Widerstand für die lokalen Verbindungen zu dem Drain und Source 202 und als Niedrigwiderstandsbereich 207 der Gateelektrode 204 dient, not­ wendig ist. Ferner kann die kostenintensive plasmaverstärkte CVD-Verarbeitung, in der Wafer auf einer Einzelwaferbasis bearbeitet werden, vermieden werden, da es nicht notwendig ist, eine Siliciumoxynitrid (SiON) Ätzstoppschicht als die letzte Ätzstopp­ schicht in dem dielektrischen Stapel vorzusehen. Es sollte erwähnt werden, dass die vorliegende Erfindung besonders vorteilhaft bei der Herstellung von VLSI-Strukturen ist, wobei kritische Strukturgrößen unter 1 µm oder sogar unter 0.18 µm liegen, da in die­ sem Falle eine sehr genaue Definition der Ätztiefe für lokale Verbindungen wesentlich ist, während andererseits die Anzahl an notwendigen Herstellungsschritte im Hinblick auf ökonomische Rahmenbedingungen so gering wie möglich zu halten ist. Ferner er­ kennt der Fachmann leicht, dass die vorliegende Erfindung auf ein beliebiges anderes Halbleiterbauteil anwendbar ist, dessen Herstellungsprozess das Ausbilden von Kon­ taktöffnungen in einem dielektrischen Stapel mit einer Anzahl von Ätzstoppschichten zur Definition einer genauen Tiefe der Kontaktöffnungen erfordert. Derartige Halbleiterbau­ elemente können beliebige Arten von FET-Transistoren, Diodenstrukturen, bipolare Transistoren in Kombination mit FET-Transistoren, etc. miteinschließen.
Obwohl die vorliegende Erfindung mit Bezug zu einem Siliciumsubstrat beschrieben wurde, kann ein beliebiges Substrat, etwa Glas oder andere Halbleiter, verwendet wer­ den, wobei eine Siliciumschicht zum Einrichten eines elektrisch aktiven Gebiets vorge­ sehen ist.
Weitere Modifikationen und alternative Ausführungsformen diverser Aspekte der Erfin­ dung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Folglich ist die Beschreibung lediglich als illustrativ gedacht und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise zum Ausführen der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Ausführungsformen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen aufzufassen. Elemente und Materialien, die hierin gezeigt und beschrieben sind, können ersetzt werden.

Claims (13)

1. Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halblei­ terbauelements mit den Schritten:
Bereitstellen eines Substrats mit einer Oberfläche, in und auf der das Halbleiterbau­ element zu bilden ist
Ausbilden zumindest eines elektrisch leitenden Gebiets in dem Substrat, wobei das elektrisch leitende Gebiet Silicium umfasst;
Bilden eines Kontaktbereichs zumindest in einem Teil des elektrisch leitenden Ge­ biets, wobei der Kontaktbereich Kobalt und Silicium umfasst, und wobei das Kobalt und das Silicium teilweise eine Kobaltsiliciumverbindung bilden;
Beginnen einer schnellen Wärmebehandlung in einer Atmosphäre inerten Gases zum Umwandeln des Kobalts und des Siliciums in eine Niedrigwiderstand- Kobaltsilicidphase; und
Hinzufügen von Sauerstoff zu der Atmosphäre inerten Gases im Laufe der schnellen Wärmebehandlung, um auf der Kobaltsilicidverbindung eine Siliciumoxidschicht zu bilden, wobei die Siliciumoxidschicht als eine Ätzstoppschicht für eine weitere Bear­ beitung während der Herstellung des Halbleiterbauelements verwendet wird.
2. Das Verfahren nach Anspruch 1, ferner mit:
Abscheiden einer dielektrischen Schicht über dem Substrat mittels chemischer Dampfabscheidung mit geringem Druck, wobei die dielektrische Schicht als eine Unterschicht eine Siliciumnitridschicht umfasst, die auf der Siliciumoxidschicht gebildet ist.
3. Das Verfahren nach Anspruch 2, ferner mit:
Ätzen einer Öffnung in die dielektrische Schicht an der Steile des elektrisch leitenden Gebiets, wobei die Unterschicht als ein Ätzstopp fungiert.
4. Das Verfahren nach Anspruch 3, ferner mit:
Ätzen der Unterschicht, wobei die Siliciumoxidschicht als ein Ätzstopp fungiert.
5. Das Verfahren nach Anspruch 4, das ferner das selektive Entfernen der Siliciumoxid­ schichten umfasst, um das Kobaltsilicid freizulegen.
6. Das Verfahren nach Anspruch 1, wobei die Siliciumoxidschicht mit einer vordefinierten Dicke gebildet ist, die durch einen Parameter des schnellen Wärmebehandlungspro­ zesses gesteuert wird, wobei der Parameter das Zeitintervall des Hinzufügens des Sauerstoffs, und/oder eine Konzentration des Sauerstoffs und/oder Temperatur wäh­ rend der schnellen Wärmebehandlung einschließt.
7. Das Verfahren nach Anspruch 1, wobei der Sauerstoff während der letzten 5 bis 45 Sekunden der schnellen Wärmebehandlung hinzugefügt wird.
8. Das Verfahren nach Anspruch 7, wobei die Temperatur während des Intervalls, in dem der Sauerstoff hinzugefügt wird, höher als 950°C ist.
9. Das Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens eines Kontaktbereichs umfasst:
Abscheiden des Kobalts auf dem elektrisch leitenden Gebiet, und
Ausführen eines anfänglichen schnellen Wärmebehandlungsschritts mit einer ersten Temperatur, und
wobei die schnelle Wärmebehandlung als eine zweite schnelle Wärmebehandlung mit einer zweiten Temperatur ausgeführt wird, wobei die zweite Temperatur höher als die erste Temperatur ist.
10. Das Verfahren nach Anspruch 1, wobei Abscheiden der dielektrischen Schicht als ein Stapelprozess ausgeführt wird, um somit mehrere der Substrate gleichzeitig zu pro­ zessieren.
11. Das Verfahren nach Anspruch 1, wobei das herzustellende Halbleiterbauelement ein MIS-Transistorbauelement ist.
12. Das Verfahren nach Anspruch 1, wobei zumindest eine Abmessung des elektrisch leitenden Gebiets in einer Ebene parallel zu der Oberfläche kleiner als 1 µm ist.
13. Das Verfahren nach Anspruch 12, wobei zumindest die eine Dimension kleiner als 0.18 µm ist.
DE10056866A 2000-11-16 2000-11-16 Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils Expired - Lifetime DE10056866C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10056866A DE10056866C2 (de) 2000-11-16 2000-11-16 Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
US09/812,347 US20020058402A1 (en) 2000-11-16 2001-03-20 Method of forming an etch stop layer during manufacturing of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056866A DE10056866C2 (de) 2000-11-16 2000-11-16 Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE10056866A1 DE10056866A1 (de) 2002-06-13
DE10056866C2 true DE10056866C2 (de) 2002-10-24

Family

ID=7663549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056866A Expired - Lifetime DE10056866C2 (de) 2000-11-16 2000-11-16 Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils

Country Status (2)

Country Link
US (1) US20020058402A1 (de)
DE (1) DE10056866C2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421048B1 (ko) * 2001-09-07 2004-03-04 삼성전자주식회사 국부배선층을 갖는 반도체 소자 및 그 제조방법
WO2006061764A1 (en) * 2004-12-06 2006-06-15 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device obtained by using such a method
JP2006210584A (ja) * 2005-01-27 2006-08-10 Seiko Epson Corp 半導体装置およびその製造方法
FR2881575B1 (fr) * 2005-01-28 2007-06-01 St Microelectronics Crolles 2 Transistor mos a grille totalement siliciuree
US7723229B2 (en) * 2005-04-22 2010-05-25 Macronix International Co., Ltd. Process of forming a self-aligned contact in a semiconductor device
JP4143096B2 (ja) * 2006-04-25 2008-09-03 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US8692302B2 (en) * 2007-03-16 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor white pixel performance
US20100314690A1 (en) * 2009-06-15 2010-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall-Free CESL for Enlarging ILD Gap-Fill Window
US20110012267A1 (en) * 2009-07-17 2011-01-20 Stmicroelectronics S.R.L. Semiconductor integrated device having a contact structure, and corresponding manufacturing process
US20150129939A1 (en) * 2013-11-11 2015-05-14 International Business Machines Corporation Method and structure for forming contacts
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US10522468B2 (en) * 2017-07-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN110211921B (zh) * 2019-05-23 2021-08-10 上海华力集成电路制造有限公司 接触孔的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
DE4022398C2 (de) * 1989-07-14 1993-09-02 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
DE3231987C2 (de) * 1981-08-27 1996-08-01 At & T Technologies Inc Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231987C2 (de) * 1981-08-27 1996-08-01 At & T Technologies Inc Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE4022398C2 (de) * 1989-07-14 1993-09-02 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BARTUR, M., NICOLET, M.-A.: Thermal Oxidation of Transition Metal Silicieds on Si:, Summary, In: J. Electrochem. Soc., Vol. 131, No. 2, 1984, S. 371-375 *
KÜSTERS, K.H., ENDERS, G., MEYBERG, W., u.a.: A High Density 4Mbit dRAM Process Using a Fully Overlapping Bitline Contact (FoBIC) Trench Cell, Symposium on VLSI Technology, Japan, 1987 *
SHENAI, K., PIACENTE, P.A., KORMANN, C.S., u.a.: High-Performance Vertical-Power DMOSFET`s with Selectivly Silicied Gate and Source Regions, In: IEEE Electron Device Letters, Vol. 10, No. 4, 1989, S. 153-155 *

Also Published As

Publication number Publication date
DE10056866A1 (de) 2002-06-13
US20020058402A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE69929100T2 (de) Teilsilicidierungsverfahren zur Bildung von flachen Source/Drain-Übergängen
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102005030584B4 (de) Verfahren zur Herstellung von Nickelsilizid durch Abscheiden von Nickel aus einem gasförmigen Vorstufenmaterial
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE112005000729T5 (de) Halbleiterbauelement mit einer lateral modulierten Gate-Austrittsarbeit und Herstellungsverfahren
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE102009021486A1 (de) Einstellen der Schwellwertspannung für komplexe Transistoren durch Diffusion in einem dielektrischen Gatedeckschichtmaterial vor der Stabilisierung des Gatedielektrikumsstapels
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009020348A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102011005718A1 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE10214065B4 (de) Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
DE10209059B4 (de) Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements
DE10241397A1 (de) Halbleiterelement mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind, und ein Verfahren zur Herstellung des Halbleiterelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right