DE10345374B4 - Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10345374B4
DE10345374B4 DE10345374A DE10345374A DE10345374B4 DE 10345374 B4 DE10345374 B4 DE 10345374B4 DE 10345374 A DE10345374 A DE 10345374A DE 10345374 A DE10345374 A DE 10345374A DE 10345374 B4 DE10345374 B4 DE 10345374B4
Authority
DE
Germany
Prior art keywords
layer
cobalt
silicide
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345374A
Other languages
English (en)
Other versions
DE10345374A1 (de
Inventor
Thorsten Kammler
Karsten Wieczorek
Austin Los Gatos Frenkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10345374A priority Critical patent/DE10345374B4/de
Priority to US10/859,552 priority patent/US20050070082A1/en
Priority to CNA2004800285227A priority patent/CN1860589A/zh
Priority to JP2006533961A priority patent/JP2007527111A/ja
Priority to KR1020067006181A priority patent/KR20060091308A/ko
Priority to EP04784756A priority patent/EP1668681A1/de
Priority to PCT/US2004/031037 priority patent/WO2005034225A1/en
Priority to TW093129186A priority patent/TW200522216A/zh
Publication of DE10345374A1 publication Critical patent/DE10345374A1/de
Application granted granted Critical
Publication of DE10345374B4 publication Critical patent/DE10345374B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren mit:
Bilden einer Schicht, die eine erste Schicht mit metallischem Kobalt und eine zweite Schicht mit metallischem Nickel aufweist, über einem siliziumenthaltenden Gebiet, das auf einem Substrat ausgebildet ist;
Wärmebehandeln des Substrats bei einer ersten Temperatur, um eine Reaktion des Nickels und Kobalts mit Silizium zu bewirken, um damit ein Silizid in dem siliziumenthaltenden Gebiet zu bilden;
selektives Entfernen nicht reagierten Nickels und Kobalts von dem Substrat; und
Wärmebehandeln des Substrats mit einer zweiten Temperatur, die höher als die erste Temperatur ist, um das während der Wärmebehandlung mit der ersten Temperatur gebildete Silizid zu modifizieren.

Description

  • Im Allgemeinen betrifft die Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallsilizidgebieten auf siliziumenthaltenden leitenden Schaltungselementen, um deren Schichtwiderstand zu verringern, sowie die hindurch hergestellten integrierten Schaltungen.
  • In modernen integrierten Schaltungen mit hoher Packungsdichte werden die Bauteilelemente ständig in der Größe verringert, um die Bauteilleistungsfähigkeit und die Funktionalität der Schaltung zu verbessern. Das Verringern der Bauteilgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die Vorteile aufwiegen können, die durch das Verringern der Strukturgrößen erreicht werden. Im Allgemeinen führt das Reduzieren der Größe beispielsweise eines Transistorelementes, etwa eines MOS-Transistors, zu einem verbesserten Leistungsverhalten auf Grund einer reduzierten Kanallänge des Transistorelements, woraus ein höheres Stromtreibervermögen und eine erhöhte Schaltungsgeschwindigkeit resultieren. Beim Reduzieren der Kanallänge von Transistorelementen wird jedoch der elektrische Widerstand von Leitungen und Kontaktgebieten, d. h. von Gebieten, die eine elektrische Verbindung zu der Peripherie der Transistorelemente bereitstellen, ein wichtiges Problem, da die Querschnittsfläche dieser Leitungen und Gebiete ebenso reduziert wird. Die Querschnittsfläche bestimmt jedoch in Kombination mit den Eigenschaften des Materials, aus denen die Leitungen und die Kontaktgebiete gebildet sind, deren effektiven elektrischen Widerstand.
  • Des weiteren erfordert eine große Anzahl von Schaltungselementen pro Einheitsfläche auch eine erhöhte Anzahl von Verbindungen zwischen diesen Schaltungselementen, wobei typischerweise die Anzahl der erforderlichen Verbindungen in einer nicht linearen Weise mit der Anzahl der Schaltungselemente ansteigt, so dass der verfügbare Platz für Verbindungen noch mehr eingeschränkt wird.
  • Der wesentliche Anteil integrierter Schaltungen basiert auf Silizium, d. h. die meisten Schaltungselemente enthalten Siliziumgebiete in kristalliner, polykristalliner und amorpher Form – dotiert und undotiert –, die als leitfähige Bereiche dienen. Ein anschauliches Beispiel in dieser Hinsicht ist eine Gateelektrode eines MOS-Transistorelements, die als eine Polysiliziumleitung aufgefasst werden kann. Beim Anlegen einer geeigneten Steuerspannung an die Gateelektrode bildet sich ein leitender Kanal an der Grenzfläche einer dünnen Gateisolationsschicht und eines aktiven Gebiets des Halbleitersubstrats. Obwohl das Reduzieren der Strukturgröße eines Transistorelements die Bauteilleistungsfähigkeit auf Grund der reduzierten Kanallänge verbessert, kann das Reduzieren der Größe der Gatelektrode (in der Gatelängenrichtung) jedoch zu einer deutlichen Verzögerung bei der Signalausbreitung entlang der Gateelektrode führen, d. h. die Ausbildung des Kanals entlang der gesamten Ausdehnung (in der Gatebreitenrichtung) der Gateelektrode kann verzögert werden. Das Problem der Signalausbreitungsverzögerung wird für relativ längliche Polysiliziumleitungen, die einzelne Schaltungselemente oder unterschiedliche Chipgebiete miteinander verbinden, noch relevanter sein. Daher ist es äußerst wichtig, den Schichtwiderstand von Polysiliziumleitungen und anderen siliziumenthaltenden Kontaktgebieten zu reduzieren, um damit eine weitere Größenreduzierung der Bauteile ohne Beeinträchtigung der Leistungsfähigkeit zu ermöglichen. Aus diesem Grunde ist es übliche Praxis geworden, den Schichtwiderstand von Polysiliziumleitungen und Siliziumkontaktgebieten zu verringern, indem ein Metallsilizid in und auf geeigneten Bereichen der entsprechenden siliziumenthaltenden Gebiete gebildet wird.
  • Mit Bezug zu den 1a bis 1d wird ein typischer konventioneller Prozessablauf zur Herstellung von Metallsilizid auf einem entsprechenden Bereich eines MOS-Transistorelements als ein anschauliches Beispiel beschrieben, um die Reduzierung des Schichtwiderstands von Silizium zu demonstrieren.
  • 1a zeigt schematisch eine Querschnittsansicht eines Transistorelements 100, etwa eines MOS-Transistors, der auf einem Substrat 101 mit einem siliziumenthaltenden aktiven Gebiet 102 gebildet ist. Das aktive Gebiet 102 wird von einer Isolationsstruktur 103 umgeben, die in dem vorliegenden Beispiel in Form einer Flachgrabenisolation vorgesehen ist, die typischerweise für technisch weit entwickelte integrierte Schaltungen verwendet wird. Stark dotierte Source- und Draingebiete 104 mit Erweiterungsgebieten 105 sind in dem aktiven Gebiet 102 gebildet. Die Source- und Draingebiete 104 mit den Erweiterungsgebieten 105 sind lateral durch ein Kanalgebiet 106 getrennt. Eine Gateisolationsschicht 107 isoliert elektrisch und räumlich eine Gateelektrode 108 von dem darunter liegenden Kanalgebiet 106. Abstandselemente 109 sind an Seitenwänden der Gateelektrode 108 gebildet. Eine hochschmelzende Metallschicht 110 ist über dem Transistorelement 100 mit einer Dicke ausgebildet, die für die weitere Verarbeitung beim Herstellen von Metallsilizidbereichen erforderlich ist.
  • Ein typischer konventioneller Prozessablauf zur Herstellung des Transistorelements 100, wie er in 1a gezeigt ist, kann die folgenden Schritte aufweisen. Nach dem Definieren des aktiven Gebiets 102 durch Bilden der Flachgrabenisolationen 103 mittels modernster Photolithographie- und Ätzverfahren, werden etablierte und bekannte Implantationsschritte ausgeführt, um ein gewünschtes Dotierprofil in dem aktiven Gebiet 102 und dem Kanalgebiet 106 zu erzeugen.
  • Danach werden die Gateisolationsschicht 107 und die Gateelektrode 108 durch moderne Abscheide-, Photolithographie- und anisotrope Ätztechniken gebildet, um eine gewünschte Gatelänge zu erhalten, die die horizontale Ausdehnung der Gateelektrode 108, d. h. die in der Ebene der Zeichnung aus 1 liegt, und die durch den Doppelpfeil 150 gekennzeichnet ist, zu erhalten. Danach kann eine erste Implantationssequenz ausgeführt werden, um die Erweiterungsgebiete 105 zu bilden, wobei abhängig von den Entwurfserfordernissen zusätzlich sogenannte Halo-Implantationen ausgeführt werden können.
  • Anschließend werden die Abstandselemente 109 durch Abscheiden eines dielektrischen Materials, etwa Siliziumdioxid und/oder Siliziumnitrid oder Strukturieren des dielektrischen Materials durch einen anisotropen Ätzprozess gebildet. Danach wird ein weiterer Implantationsprozess ausgeführt, um die Source- und Draingebiete 104 zu bilden, woran sich Ausheizzyklen anschließen, um die Dotierstoffe zu aktivieren und um zumindest teilweise die durch die Implantationssequenzen hervorgerufenen Gitterschäden auszuheilen.
  • Nachfolgend wird die hochschmelzende Metallschicht 110 auf dem Transistorelement 100 durch beispielsweise chemische Dampfabscheidung (CVD) oder physikalische Dampfabscheidung (PVD) abgeschieden. Vorzugsweise wird ein hochschmelzendes Metall, etwa Titan, Kobalt, Nickel und dergleichen für die Metallschicht 110 verwendet. Es zeigt sich jedoch, dass die Eigenschaften der diversen hochschmelzenden Metalle während der Herstellung eines Metallsilizids und danach in Form eines Metallsilizids sich deutlich voneinander unterscheiden. Folglich hängt die Auswahl eines geeigneten Metalls von den weiteren Entwurfsparametern des Transistorelements 100 sowie den Prozessanforderungen in den folgenden Prozessen ab. Beispielsweise wird Titan häufig zur Herstellung eines Metallsilizids auf entsprechenden siliziumenthaltenden Bereichen verwendet. Die elektrischen Eigenschaften des sich ergebenden Titansilizids hängen jedoch stark von den Abmessungen des Transistorelements 100 ab. Titansilizid neigt dazu, sich an Korngrenzen des Polysiliziums anzusammeln und kann daher den elektrischen Gesamtwiderstand erhöhen, wobei diese Wirkung durch das Reduzieren der Strukturgrößen noch betont wird, so dass die Verwendung von Titan für Polysiliziumleitungen, etwa die Gateelektrode 108 mit einer lateralen Abmessung, d. h. mit einer Gatelänge von 0.2 μm oder weniger, nicht akzeptabel ist.
  • Für Schaltungselemente mit Strukturgrößen in dieser Größenordnung wird vorzugsweise Kobalt als hochschmelzendes Metall verwendet, da Kobalt im Wesentlichen keine Tendenz zeigt, Korngrenzen des Polysiliziums zu blockieren. Kobaltsilizid kann jedoch eine deutliche Verschlechterung hinsichtlich seines Schichtwiderstandes bei äußerst größenreduzierten Bauteilen zeigen, wie dies später noch detaillierter erläutert ist. Ein weiterer Kandidat, der häufig bei der Herstellung eines Metallsilizids verwendet wird, ist Nickel, das jedoch zu einem beeinträchtigten Kontaktwiderstand im Zusammenhang mit lokalen Verbindungsleitungen führen kann. Um die Eigenschaften des Kobalts, das überlegene Kontakteigenschaften aufweist und daher gegenwärtig das bevorzugte Material für Silizide ist, zu erläutern, wird nunmehr angenommen, dass die Metallschicht 110 Kobalt aufweist, um somit die Herstellung des Transistorelements 100 als ein modernes Bauteil mit einer Gatelänge, die deutlich kleiner als 0.2 μm ist, zu ermöglichen.
  • Es wird ein erster Ausheizzyklus ausgeführt, um eine Reaktion zwischen dem Kobalt in der Schicht 110 und dem Silizium in den Drain- und den Sourcegebieten 104 und dem Polysilizium in der Gateelektrode 108 zu bewirken. Optional kann eine Titannitridschicht mit einer Dicke im Bereich von ungefähr 10 nm bis 20 nm über der hochschmelzenden Metallschicht 110 vor dem Ausheizen des Substrats 101 abgeschieden werden, um den schließlich erhaltenen Schichtwiderstand des Kobaltdisilizids durch Reduzieren einer Oxidation des Kobalts in den nachfolgenden Ausheizzyklen zu verringern. Typischerweise liegt die Ausheiztemperatur im Bereich von ungefähr 450° bis 550°C, um Kobaltmonosilizid zu erzeugen. Danach wird nicht reagiertes Kobalt selektiv weggeätzt und dann wird ein zweiter Ausheizzyklus mit einer höheren Temperatur von ungefähr 700°C ausgeführt, um Kobaltmonosilizid in eine Phase mit geringem Widerstand, die aus Kobaltdisilizid aufgebaut ist, umzuwandeln.
  • 1b zeigt schematisch das Transistorelement 100 mit Kobaltdisilizidgebieten 111, die auf dem Drain- und Sourcegebiet 104 und mit einem Kobaltdisilizidgebiet 112, das auf der Gateelektrode 108 gebildet ist. Obwohl Kobalt erfolgreich für Strukturgrößen von ungefähr 0.2 μm und sogar darunter verwendet werden kann, zeigt es sich, dass bei einer weiteren Größenreduzierung des Bauteils, wobei eine Gatelänge von deutlich weniger als 100 nm erforderlich ist, der Schichtwiderstand der Gateelektrode 108 mit dem Kobaltdisilizid stärker ansteigt, als man erwarten würde, wenn lediglich die verringerte Strukturgröße der Gateelektrode 108 in Betracht gezogen wird. Es wird angenommen, dass der Anstieg des Widerstands des Gebiets 112 durch Dehnungsspannungen zwischen einzelnen Kobaltdilizidkörnern hervorgerufen wird, wodurch die Filmintegrität des Kobaltdisilizids deutlich beeinflusst wird, wenn die Gatelänge in der Größenordnung eines einzelnen Korns liegt.
  • 1c zeigt schematisch das Transistorelement 100 mit einer reduzierten Gatelänge 150a bis ungefähr 50 bis 80 nm nach Beendigung des zuvor beschriebenen Silizidbildungsprozesses. Irregularitäten 112a in Form von beispielsweise Hohlräumen und Unterbrechungen in dem Kobaltdizilidgebiet der Gateelektrode 108 können auftreten und können deutlich den Schichtwiderstand erhöhen.
  • 1d und 1e repräsentieren schematisch eine Draufsicht auf die Gateelektroden 108 mit einer Gatelänge 150 von ungefähr 200 nm im Vergleich zu der Gatelänge 150a von ungefähr 50 nm. 1d zeigt die Gateelekrode 108 mit der Gatelänge 150, die mehrere einzelne Körner 113 enthält und die entlang der Länge 150 angeordnet sind, wohingegen, wie in 1e gezeigt ist, lediglich ein einzelnes Korn 113 über die Länge 150a ausgebildet ist. Während die thermische Spannung, die während des zweiten Ausheizzyklusses beim Umwandeln von Kobaltmonosilizid in Kobaltdisilizid hervorgerufen wird, durch die mehreren Körner über die Länge 150 hinweg kompensiert werden kann, kann das einzelne Korn, das über die Länge 150a hinweg ausgebildet ist, eine effiziente Absorption der Spannung nicht ermöglichen und bewirkt daher die Unterbrechung 112a des Kobaltdisilizidfilms. Als Folge davon ist der Schichtwiderstand der Polysiliziumgateelektrode deutlich erhöht, wodurch ein extremes Größenreduzieren der Bauteile ohne übermäßige Beeinträchtigung des Transistorverhaltens verhindert wird.
  • Die Patentschrift US 6 071 782 offenbart das Bilden eines Silizidgebietes, z. B. aus Kobalt oder Nickel, mittels einer ersten und einer zweiten Wärmebehandlung, wobei die Temperatur der zweiten Wärmebehandlung höher als die der ersten ist.
  • Die Patentschrift US 6 423 634 B1 offenbart das separate Ausbilden von Silizidgebieten auf Source/Drain-Bereichen und Gateelektroden bei der Herstellung von Feldeffektransistoren.
  • Die Patentschrift US 6 468 900 B1 offenbart einen Feldeffekttransistor, der ein Mischsilizidgebiet umfasst, das Kobalt und Nickel aufweist, und durch Abscheiden einer Nickelschicht und einer Kobaltschicht und Durchführen einer einzigen Wärmebehandlung gebildet wird.
  • Angesichts der zuvor erläuterten Probleme besteht daher ein Bedarf für eine verbesserte Technik zur Herstellung von Silizid, wobei eine weitere Bauteilgrößenreduzierung ohne unnötige Beeinträchtigung der Produktionsausbeute möglich ist.
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die es ermöglicht, die Vorteile eines Nickelsilizids, d. h. ein überlegenes Verhalten in Kombination mit einem darunter liegenden Silizium, und die überlegenen Kontakteigenschaften von Kobaltsilizid zu kombinieren, um damit die Möglichkeit für eine weitere Bauteilgrößenreduzierung zu schaffen, ohne unnötig den Schichtwiderstand eines Siliziumstrukturelements, das ein Metallsilizidgebiet aufweist, zu beeinträchtigen. Dazu kann eine Schicht aus Silizid, die im Wesentlichen ein vergrabenes Nickelsilizid ist, gefolgt von einer Schicht aus Metallsilizid, die im Wesentlichen Kobaltsilizid aufweist, in einem gemeinsamen Herstellungsprozess gebildet werden, so dass die Probleme verringert oder sogar vollständig vermieden werden, die an einer Silizium/Kobaltsilizidgrenzfläche auftreten.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst das Verfahren das Bilden einer Schicht, die eine erste Schicht mit metallischem Kobalt und eine zweite Schicht mit metallischem Nickel aufweist, über einem siliziumenthaltenden Gebiet, das auf einem Substrat gebildet ist. Anschließend wird eine Wärmebehandlung mit dem Substrat bei einer Temperatur ausgeführt, um eine Reaktion von Nickel und Kobalt mit dem Silizium zu bewirken, um damit Silizid im dem siliziumenthaltenden Gebiet zu bilden. Anschließend werden nicht reagiertes Nickel und Kobalt von dem Substrat entfernt und es wird eine weitere Wärmebehandlung mit einer zweiten Temperatur, die höher als die erste Temperatur ist, durchgeführt, um das Silizid zu modifizieren, das sich während der Wärmebehandlung mit der ersten Temperatur gebildet hat.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Feldeffekttransistor eine Siliziumgatelektrode, die auf einer Gateisolationsschicht gebildet ist. Der Transistor umfasst ferner ein Draingebiet und ein Sourcegebiet, die benachbart zu der Gateelektrode ausgebildet sind. Ferner ist ein Nickelsilizidgebiet auf der Siliziumgateelektrode gebildet und es ist ein Kobaltsilizidgebiet über dem Nickelsilizidgebiet gebildet.
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a, 1b und 1c schematisch Querschnittsansichten eines bekannten Feldeffekttransistors während unterschiedlicher Herstellungsstadien;
  • 1d und 1e schematisch Draufsichten von Gateelektroden unterschiedlicher Gatelänge eines bekannten Feldeffekttransistors, wobei ein nicht tolerierbarer Gatewiderstandanstieg bei einer Gatelänge von weniger als 100 nm beobachtet werden kann; und
  • 2a bis 2d schematisch Querschnittsansichten eines Feldeffekttransistors während diverser Herstellungsstadien gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung.
  • Es sollte beachtet werden, dass die vorliegende Erfindung besonders vorteilhaft ist, wenn diese auf die Herstellung von Feldeffekttransistoren mit äußerst größenreduzierten Strukturelementen angewendet wird, da die mit dem Kobaltsilizid verbundenen Probleme bei Strukturgrößen von deutlich unterhalb 100 nm merklich verringert oder vermieden werden können, indem ein gestapeltes Nickelsilizid/Kobaltsilizidgebiet vorgesehen wird, da das angrenzend zu dem Silzium ausgebildete Nickelsilzid eine Reduzierung der Linienbreite ermöglicht, ohne die Gesamteigenschaften des Silizidfilms unnötig zu beeinträchtigen, wohingegen das Kobaltsilizid ein erprobtes und gut etabliertes Silizidmaterial ist, das einen besseren Kontaktwiderstand im Vergleich zu anderen Materialien, etwa Wolfram und dergleichen zeigt, wobei ein hohes Maß an Kompatibilität mit gegenwärtig bewährten CMOS-Kontaktprozesstechniken sichergestellt ist. Die vorliegende Erfindung sollte jedoch nicht auf kritische Abmessungen von 100 nm und darunter eingeschränkt gesehen werden, sofern derartige Einschränkungen nicht explizit in den angefügten Patentansprüchen dargelegt sind.
  • Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • In 2a ist ein Feldeffekttransistor 200 dargestellt und soll ein beliebiges siliziumenthaltendes Gebiet repräsentieren, das einen Silizidbereich erhalten soll, um damit dessen Schichtwiderstand zu verringern. Wie zuvor erläutert ist, müssen Gateelektroden, Drain- und Sourcegebiete, Polysiliziumleitungen und dergleichen in Hinblick auf ihre Leitfähigkeit modifiziert werden, insbesondere wenn die kritischen Abmessungen dieser Siliziumstrukturelemente stetig bis zu einer Größe von gegenwärtig 50 nm oder sogar weniger verringert werden. Sofern dies nicht anders in den angefügten Patentansprüchen spezifiziert ist, soll der Feldeffekttransistor 200 als ein Vertreter eines beliebigen siliziumenthaltenden Schaltungselements betrachtet werden, das die Herstellung eines Metallsilizidgebiets darin erfordert. Der Feldeffekttransistor 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Substrat sein kann, etwa eine Siliziumscheibe, ein SOI-(Silizium auf Isolator) Substrat, und dergleichen. Ein aktives Gebiet 202 ist in dem Substrat 201 ausgebildet und dessen Abmessungen sind durch eine Isolationsstruktur 203 definiert, die in Form einer Grabenisolationsstruktur vorgesehen sein kann. Stark dotierte Drain- und Sourcegebiete 204 mit entsprechenden Erweiterungsgebieten 205 sind in dem aktiven Gebiet 202 gebildet und sind voneinander durch ein Kanalgebiet 206 getrennt. Ein Polysiliziumgateelektrode 208 ist über dem Kanalgebiet 206 gebildet und ist davon mittels einer Gateisolationsschicht 207 getrennt. Ferner sind Seitenwandabstandselemente 209 an Seitenwänden der Polysiliziumgatelektrode 208 gebildet. In einer Ausführungsform, wie in 2 gezeigt ist, kann eine Deckschicht 230 über der Gateelektrode 208 angeordnet sein, um damit eine obere Oberfläche der Gateelektrode 208 zu bedecken. Die Deckschicht 230 kann Siliziumnitrid, Siliziumdioxid, Siliziumoxynitrid, und dergleichen aufweisen und kann vorteilhafterweise aus einem Material aufgebaut sein, das optische Eigenschaften aufweist, die es ermöglichen, die Deckschicht 230 als eine unten liegende antireflektierende Beschichtung während der Strukturierung der Gateelektrode 208 zu verwenden.
  • Ein typischer Prozessablauf zur Herstellung des Feldeffekttransistors 200, wie er in 2a gezeigt ist, kann im Wesentlichen die gleichen Prozesse umfassen, wie sie zuvor mit Bezug zu 1a beschrieben sind. Hinsichtlich der Ausführungsformen des Feldeffekttransistors 200 mit der Deckschicht 230 ist anzumerken, dass während des Strukturierens der Gateelektrode 208 mittels moderner Photolithographie eine unten liegende antireflektierende Beschichtung verwendet wird, die typischerweise nach dem Strukturierungsprozess entfernt wird. In einigen dieser Ausführungsformen der vorliegenden Erfindung kann daher, anders als in dem konventionellen Prozessablauf, die unten liegende antireflektierende Beschichtung bewahrt werden und kann dann als die Deckschicht 230 dienen. In diesen Ausführungsformen ermöglicht es die Deckschicht 230, unabhängig Metallsilizidgebiete in den Drain- und Sourcegebieten 204 einerseits und – nach Herstellung des Metallsilizids in den Drain- und Sourcegebieten 204 – in der Gateelektrode 208 andererseits zu bilden, indem nachfolgend die Deckschicht 230 entfernt und eine Prozesssequenz ausgeführt wird, wie dies mit Bezug zu den 2b bis 2d beschrieben ist. D. h. in einigen Ausführungsformen kann beispielsweise ein Kobaltsilizidgebiet in den Drain- und Sourcegebieten 204 gebildet werden, wobei im Wesentlichen die gleiche Prozesssequenz ausgeführt wird, wie dies zuvor mit Bezug zu den 1a bis 1c beschrieben ist, wobei jedoch die Deckschicht 230 eine Ausbildung von Kobaltsilizid in der Gateelektrode 208 verhindert. Somit kann durch Anwenden der Prozesssequenz, die in den 1a bis 1c beschrieben ist, auf den Feldeffekttransistor 200 mit der Deckschicht 230 eine Herstellung der Kobaltsilizidgebiete 211a erfolgen, die durch gestrichelte Linien bezeichnet sind. Danach kann die Deckschicht 230 zur Herstellung eines Nickelsilizid/Kobaltsilizidgebiets in der Gateelektrode 208 entfernt werden.
  • Der Einfachheit halber wird in der weiteren Beschreibung nunmehr auf den Feldeffekttransistor 200 Bezug genommen, der die Deckschicht 230 nicht aufweist, da im Wesentlichen die gleichen Prozessschritte auf den Transistor 200 mit den Metallsilizidgebieten 211a, wie sie in 2a gezeigt sind, angewendet werden können, um damit ein Nickelsilizid/Kobaltsilizidgebiet nur in der Gateelektrode 208 zu bilden.
  • 2b zeigt schematisch den Feldeffekttransistor 200 mit einer darauf gebildeten Metallschicht 240, wobei die Metallschicht 240 eine erste Teilschicht 241 und eine zweite Teilschicht 242 aufweist, wobei die erste Teilschicht 241 Kobalt aufweist und wobei die zweite Teilschicht 242 Nickel aufweist. In anderen Ausführungsformen kann die erste Teilschicht 241 aus Nickel und die zweite Teilschicht 242 aus Kobalt aufgebaut sein.
  • Die Metallschicht 240 kann durch chemische Dampfabscheidung und/oder physikalische Dampfabscheidung gebildet werden. Wenn beispielsweise die Metallschicht 240 zumindest die beiden Teilschichten 241, 242 aufweist, können diese Teilschichten einzeln durch einen speziellen Abscheideprozess, etwa einem CVD-Prozess oder einem PVD-Prozess gebildet werden. Während des Abscheideprozesses kann, unabhängig von der Art des Abscheideprozesses, das Verhältnis von Kobalt zu Nickel gesteuert werden, indem beispielsweise die Schichtdicken der Teilschichten 241 und 242 gesteuert werden in einer speziellen Ausführungsform wird der Abscheideprozess so gesteuert, dass die Menge an Kobalt, gemessen in Atomen pro Volumen, höher als die Menge an Nickel ist. Dazu kann beispielsweise in einer Ausführungsform die entsprechende Teilschicht 241, 242, die das Kobalt enthält, die Dicke größer gewählt werden als die entesprechende Dicke der anderen Teilschicht 241, 242, die das metallische Nickel enthält. Beispielsweise kann eine Dicke der Teilschicht 241, wenn diese aus Kobalt aufgebaut ist, in einem Bereich von ungefähr 10 bis 50 nm gewählt werden, wohingegen die Dicke der Teilschicht 242, wenn diese aus Nickel aufgebaut ist, in einem Bereich von ungefähr 10 bis 30 nm gewählt wird. Wenn jedoch andere Verhältnisse und/oder Absolutschichtdicken des schließlich erhaltenen Nickelsilizids und Kobaltsilizids erforderlich sind, so können die entsprechenden Dicken der Teilschichten 241, 242 in entsprechender Weise angepasst werden.
  • Danach wird eine Wärmebehandlung durchgeführt, etwa ein rasches thermisches Ausheizen, bei moderat geringen Temperaturen im Vergleich zu einem konventionellen Kobaltsilizidierungsprozess, wie er mit Bezug zu 1a beschrieben ist. Beispielsweise kann eine Temperatur im Bereich von ungefähr 300°C bis 380°C für eine Zeitdauer von ungefähr 20 bis 60 Sekunden angewendet werden, um eine Metalldiffusion und die Bildung von Siliziden mit dem darunter liegenden Silizium zu initiieren. In einer speziellen Ausführungsform führt eine Anordnung, wobei die erste Teilschicht 241 Kobalt aufweist und die zweite Teilschicht 242 Nickel aufweist, überraschenderweise zu der Ausbildung von Nickelsilizid, das unmittelbar auf dem darunter liegenden Silizium liegt, beispielsweise auf der Siliziumgateelektrode 208 und den Drain- und Sourcegebieten 204, sofern diese nicht durch zuvor gebildete Metallsilizide 211a (siehe 2a) bedeckt sind. Ohne die vorliegende Erfindung auf die folgende Erläuterung einzuschränken, wird angenommen, dass die moderate Temperatur während der Wärmebehandlung eine signifikant höhere Diffusionsaktivität des Nickels im Vergleich zu dem Kobalt hervorruft, so dass während einer anfänglichen Phase Nickel in das Kobalt eindringt, während die reduzierte Temperatur deutlich eine Reaktion des Kobalts mit dem darunter liegenden Silizium herabsetzt. Während des Verlaufs der Wärmebehandlung diffundiert Nickel zunehmend in das Silizium und bildet rasch Nickelsilizid, während die Kobaltsilizidbildung weiterhin deutlich langsamer erfolgt. Schließlich bildet sich eine Nickelsilizidschicht auf dem darunter liegenden Silizium, etwa der Gateelektrode 208 und den Drain- und Sourcegebieten 204, gefolgt von einer Kobaltsilizidschicht. Es wird angenommen, dass eine ungewünschte Nickeldiffusion in sensible Substrat- oder Bauteilgebiete während der Wärmebehandlung auf Grund eines gewissen „Abschirmungs-"effekts einer gewissen Menge von Kobalt und Kobaltsilizid, das unterhalb des Nickels für eine ausgeprägte Zeitdauer der Wärmebehandlung vorhanden ist, reduziert wird.
  • 2c zeigt schematisch den Feldeffekttransistor 200 nach Abschluss der Wärmebehandlung, die zuvor beschrieben ist, wodurch eine Nickelsilizidschicht 260 und darüber eine Kobaltsilizidschicht 261 gebildet sind.
  • In diesem Zusammenhang ist zu beachten, dass Relativangaben hinsichtlich der Position, etwa über, unter, und dergleichen so gemeint sind, um eine Lage oder Richtung relativ zu dem Substrat 201 anzugeben. D. h., die Kobaltsilizidschicht 261 ist über der Nickelisilizidschicht 260 angeordnet und führt daher zu einem Aufbau, in welchem die Nickelsilizidschicht 260 eine „vergrabene" Schicht ist.
  • In ähnlicher Weise kann eine Nickelsilizidschicht 270 in den Drain- und Sourcegebieten 204 gebildet werden und darüber ist eine Kobaltsilizidschicht 271 gebildet. Wenn der Feldeffekttransistor 200 das Metallsilizidgebiet 211a (siehe 2a) aufweist, beispielsweise in der Form eines Kobaltsilizids, kann die Ausbildung der Nickelsilizidschicht 271 und der Kobaltsilizidschicht 270 im Wesentlichen vermieden werden oder zumindest deutlich verringert werden durch das Metallsilizidgebiet 211a, so dass in diesem Falle der Herstellungsprozess für das Nickelsilizid 260 und das Kobaltsilizid 261 in der Gateelektrode 208 speziell darauf hin ausgerichtet werden kann, um die Erfordernisse insbesondere für eine optimale Leitfähigkeit der Gateelektrode 208 zu erfüllen. Wenn ferner die Metallsilizidgebiete 211a (siehe 2a) zuvor mittels der Deckschicht 230 gebildet wurden, können die bei der Herstellung der Metallsilizidgebiete 211a beteiligten Prozessparameter speziell so gestaltet werden, um diese Gebiete in Hinblick auf die Tiefe des PN-Übergangs und dergleichen zu optimieren.
  • Nach Beendigung der Wärmebehandlung zur Herstellung der Silizidschichten 260, 261, 270, 271 wird nicht reagiertes Metall von den Seitenwandabstandselementen 209 und der Isolationsstruktur 203 durch einen selektiven nasschemischen Ätzprozess entfernt, wie er im Stand der Technik gut bekannt ist. In einigen Ausführungsformen kann es geeignet sein, das Kobalt und/oder Nickel in der Schicht 240 an Bereichen, die mit Silizium in Kontakt sind, nur unvollständig zu transformieren. In diesem Falle werden auch nicht reagierte Anteile dieser Metalle von Bereichen über der Gateelektrode 208 und den Drain- und Sourcegebieten 204 entfernt. Die Dicke der Schichten 260, 261, 270, 271 kann dann durch die Prozesstemperatur und/oder die Prozesszeit gesteuert werden.
  • Danach wird eine zweite Wärmebehandlung durchgeführt, beispielsweise in Form einer raschen thermischen Ausheizung, bei einer Temperatur, die höher als die Temperatur der vorhergehenden Wärmebehandlung ist. In einigen Ausführungsformen wird die Temperatur in einem Bereich von ungefähr 450°C bis 650°C gewählt, wohingegen in speziellen Ausführungsformen der Temperaturbereich von ungefähr 500°C bis 600°C gewählt wird. Ferner wird die Dauer der Wärmebehandlung auf ungefähr 5 bis 30 Sekunden festgelegt. Während dieser Wärmebehandlung wird die Umwandlung des Kobaltsilizids in den Gebieten 261 und 271 in ein niederohmiges Kobaltdisilizid bewirkt. Während dieser Wärmebehandlung kann das Nickelsilizid ebenso in Nickeldisilizid umgewandelt werden, das ausgezeichnete Grenzflächeneigenschaften mit dem darunter liegenden Silizium aufweist und damit als ein "Puffer" zu dem darüber liegenden Kobaltdisilizid wirkt. Auf diese Weise werden spannungsinduzierte Irregularitäten der Kobaltdisilizidschicht deutlich reduziert oder eliminiert, wenn die Gatelänge der Gateelektrode 208 in der Größenordnung eines einzelnen Kornes des Kobaltdisilizids liegt, wie dies zuvor mit Bezug zu den 1c, 1d und 1e erläutert ist. Durch das Steuern zumindest eines Prozessparameters der Wärmebehandlung, d. h. der Temperatur und der Dauer, kann der Prozess zum Umwandeln des Monosilizids in Disilizid eingestellt werden. Beispielsweise kann in Hinblick auf einen gewünschten geringen Schichtwiderstand ein Optimum der schließlich erhaltenen Leitfähigkeit auf der Grundlage von Experimenten bestimmt werden, wobei für ein gegebenes Dickenverhältnis der Nickelsilizidschicht 260 und der Kobaltsilizidschicht 261 mindestens ein Prozessparameter der Wärmebehandlung für das Umwandeln des Kobaltsilizids in eine niederohmige Phase variiert werden kann, um die Abhängigkeit des schließlich erhaltenen Schichtwiderstands von diesem bzw. diesen Prozessparametern festzustellen. Diese Messungen können für mehrere unterschiedliche Dickenverhältnisse aufgeführt werden, um eine Vielzahl von Messdaten zu erhalten, aus denen die Prozessparameter für die Transformationswärmebehandlung dann abgeleitet werden können. Eine entsprechende Steuerung der Wärmebehandlung kann vorteilhaft sein, da Nickeldisilizid, das sich während der Transformationswärmebehandlung bildet, einen erhöhten Widerstand im Vergleich zu Nickelmonosilizid aufweisen kann, wohingegen Kobaltsilizid das entgegengesetzte Verhalten zeigt.
  • 2d zeigt schematisch den Feldeffekttransistor 200 nach Beendigung der zweiten Wärmebehandlung mit einer modifizierten Nickelsilizidschicht 260a, gefolgt von einer modifizierten Kobaltsilizidschicht 261a, die in der Gateelektrode 208 gebildet sind, und mit einer modifizierten Nickelsilizidschicht 270a und einer modifizierten Kobaltsilizidschicht 271a, die in den Drain- und Sourcegebieten 204 gebildet sind, sofern diese Gebiete nicht durch das zuvor gebildete Metallsilizidgebiet 211a (siehe 1a) bedeckt sind. Auf Grund der Kombination der überlegenen Eigenschaften des Kobaltsilizids in Hinblick auf dessen Widerstand zu einem Kontaktmetall und in Hinblick auf die Eigenschaften des Nickelsilizids in Bezug auf eine Grenzfläche mit einem darunter liegenden Silizium kann ein geringer Gesamtschichtwiderstand für die Gateelektrode 208 erhalten werden, wobei gleichzeitig der Widerstand zu lokalen Verbindungsleitungen (nicht gezeigt), die während der weiteren Herstellungsschritte für den Feldeffekttransistor 200 gebildet werden, ebenso klein gehalten werden.
  • Es gilt also: Die vorliegende Erfindung stellt eine Technik bereit, die das Bilden einer vergrabenen Nickelsilizidschicht auf siliziumenthaltenden Schaltungselementen ermöglicht, wobei eine Kobaltsilizidschicht auf der vergrabenen Nickelsilizidschicht gebildet ist, wodurch die ausgezeichneten Eigenschaften des Kobaltsilizids in Bezug auf den Kontaktwiderstand beibehalten bleiben, während eine Beeinträchtigung des Schichtwiderstandes deutlich verringert oder vermieden werden kann, die ansonsten durch eine Kobaltsilizid/Siliziumgrenzfläche hervorgerufen wird, wie dies auch von konventionellen Bauteilen bekannt ist. Die Kobaltsilizidschicht und die vergrabene Nickelsilizidschicht können in einem gemeinsamen Herstellungsprozess gebildet werden, wobei die Eigenschaften, etwa die Dicke der einzelnen Silizidschichten, der Gesamtschichtwiderstand und die Morphologie der Schichten durch Abscheideparameter, etwa die Abscheidezeit und das Zusammensetzungsverhältnis, bzw. die Prozessparameter einer entsprechenden Wärmebehandlung gesteuert werden können. Überraschenderweise führt die Bildung einer Kobaltschicht gefolgt von einer Nickelschicht zu einer Umverteilung dieser Materialien während der Herstellung der entsprechenden Silizide, so dass in einigen Ausführungsformen eine ungewünschte Nickeldiffusion in sensible Bauteilgebiete während des Silizidierungsprozesses reduziert werden kann.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden einer Schicht, die eine erste Schicht mit metallischem Kobalt und eine zweite Schicht mit metallischem Nickel aufweist, über einem siliziumenthaltenden Gebiet, das auf einem Substrat ausgebildet ist; Wärmebehandeln des Substrats bei einer ersten Temperatur, um eine Reaktion des Nickels und Kobalts mit Silizium zu bewirken, um damit ein Silizid in dem siliziumenthaltenden Gebiet zu bilden; selektives Entfernen nicht reagierten Nickels und Kobalts von dem Substrat; und Wärmebehandeln des Substrats mit einer zweiten Temperatur, die höher als die erste Temperatur ist, um das während der Wärmebehandlung mit der ersten Temperatur gebildete Silizid zu modifizieren.
  2. Verfahren nach Anspruch 1, wobei die Schicht gebildet wird, indem die erste Schicht aus metallischem Kobalt über dem siliziumenthaltenden Gebiet abgeschieden wird und indem die zweite Schicht mit metallischem Nickel über der Schicht mit metallischem Kobalt abgeschieden wird.
  3. Verfahren nach Anspruch 1, wobei die Schicht gebildet wird, indem die zweite Schicht mit metallischem Nickel über dem siliziumenthaltenden Gebiet abgeschieden wird und indem die erste Schicht mit metallischem Kobalt über der Schicht mit metallischem Nickel abgeschieden wird.
  4. Verfahren nach Anspruch 1, das ferner Steuern einer Dicke des modifizierten Silizids, das in dem siliziumenthaltenden Gebiet gebildet ist, umfasst, indem eine Dicke der Schicht eingestellt wird.
  5. Verfahren nach Anspruch 4, wobei die Dicke der Schicht eingestellt wird, indem die erste Schicht mit metallischem Kobalt mit einer vordefinierten ersten Dicke und die zweite Schicht mit metallischem Nickel mit einer vordefinierten zweiten Dicke abgeschieden wird.
  6. Verfahren nach Anspruch 5, wobei die zweite Dicke kleiner als die erste Dicke ist.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Steuern einer Temperatur und/oder einer Dauer der Wärmebehandlung zum Modifizieren des Silizids, um einen Anteil an Kobaltdisilizid in dem siliziumenthaltenden Gebiet einzustellen.
  8. Verfahren nach Anspruch 1, wobei das siliziumenthaltende Gebiet eine Polysiliziumleitung aufweist mit einer lateralen Abmessung, die kleiner als ungefähr 100 nm ist.
  9. Verfahren nach Anspruch 1, wobei das siliziumenthaltende Gebiet ein Draingebiet und ein Sourcegebiet eines Feldeffekttransistors umfasst.
  10. Verfahren nach Anspruch 1, wobei das siliziumenthaltende Gebiet einen ersten Bereich und einen zweiten Bereich aufweist und wobei das Verfahren ferner umfasst: Bilden eines Metallsilizids über dem ersten Bereich vor dem Bilden der Schicht.
  11. Verfahren nach Anspruch 10, wobei der erste Bereich ein Draingebiet und ein Sourcegebiet eines Feldeffekttransistors aufweist.
  12. Verfahren nach Anspruch 11, wobei der zweite Bereich eine Gateelektrode des Feldeffekttransistor aufweist, die von Seitenwandabstandselementen und einer Deckschicht abgedeckt ist, und wobei das Verfahren ferner das Entfernen der Deckschicht vor dem Bilden der Schicht.
  13. Verfahren nach Anspruch 12, wobei eine Gatelänge der Gateelektrode ungefähr 50 nm oder weniger beträgt.
  14. Verfahren nach Anspruch 1, 2 oder 3, das ferner umfasst: Bilden einer polysiliziumenthaltenden Gateelektrode auf einer Gateisolationsschicht, die über dem Substrat gebildet ist; Bilden eines Draingebiets und eines Sourcegebiets in dem siliziumenthaltenden Gebiet, wobei das Draingebiet und das Sourcegebiet benachbart zu der Gateelektrode angeordnet sind; und Bilden von Seitenabstandselementen an Seitenwänden der Gateelektrode; und wobei: Bilden einer Schicht, die eine erste Schicht mit metallischem Kobalt und eine zweite Schicht metallischem Nickel aufweist, das Bilden der Schicht über der Gateelektrode und dem Drain- und Sourcegebiet umfasst; und Wärmebehandeln des Substrats bei einer ersten Temperatur, selektives Entfernen nicht reagierten Nickels und Kobalts und Wärmebehandeln des Substrats mit einer zweiten Temperatur das Bilden, mittels der Schicht, eines kobaltsilizid- und nickelsilizidenthaltenden Gebiets mindestens in der Gateelektrode umfasst.
  15. Verfahren nach Anspruch 1,2 oder 3, das ferner umfasst: Bilden eines Schichtstapels mit mindestens einer Gateisolationsschicht, einer Polysiliziumschicht und einer Deckschicht über dem siliziumenthaltenden Gebiet; Strukturieren des Schichtstapels, um eine Gateelektrode mit einer oberen Oberfläche zu bilden, die zumindest von der Deckschicht bedeckt ist; Bilden eines Draingebiets und eines Sourcegebiets benachbart zu der Gateelektrode; Bilden von Silizidgebieten mit einem ersten Metall in dem Drain- und dem Sourcegebiet; und Freilegen der oberen Oberfläche der Gateelektrode; und wobei Bilden einer Schicht, die eine erste Schicht mit metallischem Kobalt und eine zweite Schicht mit metallischem Nickel aufweist, Wärmebehandeln des Substrats bei einer ersten Temperatur, selektives Entfernen nicht reagierten Nickels und Kobalts und Wärmebehandeln des Substrats mit einer zweiten Temperatur das Bilden eines Nickelsilizid/Kobaltsilizid-Schichtstapelgebiets in der Gateelektrode umfasst.
  16. Verfahren nach Anspruch 15, wobei das erste Metall Kobalt aufweist.
  17. Feldeffekttransistor mit: einer Siliziumgateelektrode, die auf einer Gateisolationsschicht gebildet ist; einem Draingebiet und einem Sourcegebiet, die benachbart zu der Gateelektrode gebildet sind; einem Nickelsilizidgebiet, das auf der Siliziumgatelektrode gebildet ist; und einem Kobaltsilizidgebiet, das über dem Nickelsilizid gebildet ist.
  18. Feldeffekttransistor nach Anspruch 17, der ferner ein Kobaltsilizidgebiet aufweist, das in den Draingebiet und dem Sourcegebiet gebildet ist.
  19. Feldeffekttransistor nach Anspruch 17, der ferner in dem Draingebiet und dem Sourcegebiet ein zweites Kobaltsilizidgebiet aufweist, das über einem zweiten Nickelsilizidgebiet gebildet ist.
  20. Feldeffekttransistor nach Anspruch 17, wobei eine Dicke des Nickelsilizidgebiets kleiner als eine Dicke des Kobaltsilizidgebiets ist.
DE10345374A 2003-09-30 2003-09-30 Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung Expired - Fee Related DE10345374B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10345374A DE10345374B4 (de) 2003-09-30 2003-09-30 Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
US10/859,552 US20050070082A1 (en) 2003-09-30 2004-06-02 Semiconductor device having a nickel/cobalt silicide region formed in a silicon region
JP2006533961A JP2007527111A (ja) 2003-09-30 2004-09-17 シリコン領域に形成されたニッケル/コバルトシリサイド領域を有する半導体デバイス
KR1020067006181A KR20060091308A (ko) 2003-09-30 2004-09-17 실리콘 영역에 형성되는 니켈/코발트 실리사이드 영역을갖는 반도체 디바이스
CNA2004800285227A CN1860589A (zh) 2003-09-30 2004-09-17 具有形成在硅区域中的镍/钴硅化物区域的半导体器件
EP04784756A EP1668681A1 (de) 2003-09-30 2004-09-17 Halbleiterbauelement mit einer in einer siliziumregion ausgebildeten nickel-cobaltsilizid-region
PCT/US2004/031037 WO2005034225A1 (en) 2003-09-30 2004-09-17 A semiconductor device having a nickel/cobalt silicide region formed in a silicon region
TW093129186A TW200522216A (en) 2003-09-30 2004-09-27 Semiconductor device having a nickel/cobalt silicide region formed in a silicon region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345374A DE10345374B4 (de) 2003-09-30 2003-09-30 Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10345374A1 DE10345374A1 (de) 2005-05-19
DE10345374B4 true DE10345374B4 (de) 2006-08-10

Family

ID=34353210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345374A Expired - Fee Related DE10345374B4 (de) 2003-09-30 2003-09-30 Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (1) US20050070082A1 (de)
CN (1) CN1860589A (de)
DE (1) DE10345374B4 (de)
TW (1) TW200522216A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9878693B2 (en) 2004-10-05 2018-01-30 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
US9327726B2 (en) 2004-10-05 2016-05-03 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
US20070072358A1 (en) * 2005-09-29 2007-03-29 Chih-Ning Wu Method of manufacturing metal-oxide-semiconductor transistor devices
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8652912B2 (en) * 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
US7897513B2 (en) * 2007-06-28 2011-03-01 Texas Instruments Incorporated Method for forming a metal silicide
US8791572B2 (en) 2007-07-26 2014-07-29 International Business Machines Corporation Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof
US7964923B2 (en) * 2008-01-07 2011-06-21 International Business Machines Corporation Structure and method of creating entirely self-aligned metallic contacts
US8367508B2 (en) * 2010-04-09 2013-02-05 International Business Machines Corporation Self-aligned contacts for field effect transistor devices
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
US9371002B2 (en) 2013-08-28 2016-06-21 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
CN108346574B (zh) * 2017-01-25 2021-08-10 联华电子股份有限公司 制作具有钴硅化物层的半导体元件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6423634B1 (en) * 2000-04-25 2002-07-23 Advanced Micro Devices, Inc. Method of forming low resistance metal silicide region on a gate electrode of a transistor
US6468900B1 (en) * 2000-12-06 2002-10-22 Advanced Micro Devices, Inc. Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151170A1 (en) * 1996-06-04 2002-10-17 Karen Maex Method of forming polycrystalline CoSi2 salicide and products obtained thereof
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US6444578B1 (en) * 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6423634B1 (en) * 2000-04-25 2002-07-23 Advanced Micro Devices, Inc. Method of forming low resistance metal silicide region on a gate electrode of a transistor
US6468900B1 (en) * 2000-12-06 2002-10-22 Advanced Micro Devices, Inc. Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface

Also Published As

Publication number Publication date
US20050070082A1 (en) 2005-03-31
DE10345374A1 (de) 2005-05-19
CN1860589A (zh) 2006-11-08
TW200522216A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102005030583B4 (de) Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
DE112007001436B4 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102010001404B4 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102009031155A1 (de) Gleichmäßige Metallgatestapel mit großem ε durch Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte vor der Gatestrukturierung
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102007009916B4 (de) Verfahren zum Entfernen unterschiedlicher Abstandshalter durch einen nasschemischen Ätzprozess
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102004031743A1 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE102008021565B4 (de) Verfahren zum selektiven Entfernen eines Abstandshalters in einem dualen Verspannungsschichtverfahren
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee