CN1860589A - 具有形成在硅区域中的镍/钴硅化物区域的半导体器件 - Google Patents
具有形成在硅区域中的镍/钴硅化物区域的半导体器件 Download PDFInfo
- Publication number
- CN1860589A CN1860589A CNA2004800285227A CN200480028522A CN1860589A CN 1860589 A CN1860589 A CN 1860589A CN A2004800285227 A CNA2004800285227 A CN A2004800285227A CN 200480028522 A CN200480028522 A CN 200480028522A CN 1860589 A CN1860589 A CN 1860589A
- Authority
- CN
- China
- Prior art keywords
- cobalt
- silicide
- nickel
- layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 114
- 239000010941 cobalt Substances 0.000 title claims abstract description 114
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 99
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 46
- 239000010703 silicon Substances 0.000 title claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 title claims description 99
- 229910052759 nickel Inorganic materials 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 117
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 99
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 14
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011435 rock Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 11
- 150000003376 silicon Chemical class 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 claims description 4
- 210000004483 pasc Anatomy 0.000 claims description 4
- 230000008569 process Effects 0.000 description 24
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001868 cobalt Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- XIKYYQJBTPYKSG-UHFFFAOYSA-N nickel Chemical compound [Ni].[Ni] XIKYYQJBTPYKSG-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明通过在譬如场效应晶体管栅极电极的含硅区域中形成掩埋的硅化镍层(260A)，接着形成硅化钴层(261A)，而可结合两种硅化物的极优特性，以便提供进一步按比例缩小器件的潜力，而不会不适当地损害经按比例缩小的硅电路特征的薄层电阻和接触电阻。
Description
技术领域
本发明一般涉及集成电路制造，尤其涉及在含硅导电电路元件上形成金属硅化物区域，以减小其薄层电阻(sheet resistance)。
背景技术
在现代超高密度集成电路中，器件特征(features)不断减小以增强器件性能和电路的功能性。然而，缩小特征尺寸会遭遇到某些问题，使得也许部分抵消了因减小特征尺寸而获得的优点。一般而言，例如减小晶体管元件(譬如MOS晶体管)的尺寸可因减小了晶体管元件的沟道长度而导致极优的性能特性，从而获得较高的驱动电流能力和增强的切换速度。然而，当减小了晶体管元件的沟道长度时，则导电线路和接触区域(亦即，提供与晶体管元件外围的电接触的区域)的电阻变成了一个主要的问题，因为这些线路和区域的横截面积亦减小。然而，横截面积结合构成导电线路和接触区域的材料的特性决定了其有效电阻。
而且，每单位面积有较高数目的电路元件亦需要增加这些电路元件之间的互连的数目，其中，通常所需互连的数目随电路元件的数目以非线性的方式增加，而使得互连可用的占用区域变得更有限。
大部分集成电路是基于硅的，也就是说，大部分的电路元件包含硅区域，以晶体的、多晶的和非晶的形式，掺杂的和未掺杂的，作为导电区域。在此背景下的示意性例子是MOS晶体管元件的栅极电极，该栅极电极可视为是多晶硅线。当施加适当的控制电压于该栅极电极时，则导电沟道形成于薄栅极绝缘层和半导体衬底有源区域(activeregion)的界面。虽然减小晶体管元件的特征尺寸由于减小了沟道长度而改进器件性能，然而栅极电极的缩小(在栅极长度方向)可造成信号沿着栅极电极传播的显著延迟，亦即，沿着栅极电极的整个延伸区域(在栅极宽度方向)形成沟道。对于连接单独电路元件或不同芯片区域的适度延长的多晶硅线，信号传播延迟的问题甚至恶化。因此，改善多晶硅线和其它含硅接触区域的薄层电阻，以允许器件进一步按比例缩小(scaling)而不会损害器件性能，是极为重要的。基于此理由，通过在各个含硅区域的适当部分之内或之上形成金属硅化物以减小多晶硅线和硅接触区域的薄层电阻，已成为标准做法。
参照图1a至1d，现在说明用于在MOS晶体管元件的相应部分上形成金属硅化物的典型现有技术流程，作为展示硅薄层电阻减小的范例。
图1a示意了晶体管元件100的横截面图，譬如形成在包括含硅有源区域102的衬底101上的MOS晶体管。有源区域102由隔离结构103所包围，该隔离结构103在所示例子中设成通常用于复杂集成电路的浅沟槽隔离的形式。包括延伸区域105的高掺杂源极和漏极区域104形成在有源区域102中。包括延伸区域105的源极和漏极区域104通过沟道区域106而横向分隔。栅极绝缘层107将栅极电极108与下方的沟道区域106电隔离且物理隔离。间隔元件109形成在栅极电极108的侧壁。难熔金属层110以用来进一步加工形成金属硅化物部分所需的厚度，而形成在晶体管元件100上。
如图1a中所示的用来形成晶体管元件100的典型传统流程可包括下列步骤。在通过先进光刻和蚀刻技术形成浅沟槽隔离103而界定有源区域102之后，进行成熟的、熟知的注入步骤，以在有源区域102和沟道区域106中生成所希望的掺杂剂浓度分布曲线(dopant profile)。
接着，通过复杂的沉积、光刻和各向异性蚀刻技术形成栅极绝缘层107和栅极电极108，以获得所希望的栅极长度，该长度为栅极电极108的水平延伸，即，在图1a的平面中，如双箭头150所示。其后，可执行第一注入序列以形成延伸区域105，其中，依赖于设计需求，可另外进行所谓的光环注入(halo implant)。
其次，通过沉积譬如二氧化硅和/或氮化硅的介电材料，并通过各向异性蚀刻过程图案化该介电材料，而形成间隔元件109。其后，可进行进一步的注入过程以形成源极和漏极区域104，接着进行退火周期(cycles)以激活掺杂剂，并至少部分地消除在注入周期期间所造成的晶格损伤。
接着，通过例如化学气相沉积(CVD)或物理气相沉积(PVD)，而在晶体管元件100上沉积难熔金属层110。优选地，使用譬如钛(titanium)、钴(cobalt)、镍(nickel)、或类似金属的难熔金属作为金属层110。然而，结果是，在形成金属硅化物期间和后来以金属硅化物形式的各种难熔金属的特性彼此明显不同。结果，选择适当的金属依赖于晶体管元件100的进一步设计参数，以及依赖于后面过程中的过程需求。举例而言，钛通常用来在各含硅部分上形成金属硅化物。然而，所得硅化钛的电性能强烈依赖于晶体管元件100的尺寸。硅化钛倾向于在多晶硅的晶粒边界聚结，因此可以增大总电阻，其中此效应对于减小的特征尺寸很明显，而使得对于多晶硅线，譬如所具有的横向尺寸(亦即栅极长度)为0.2微米及更小的栅极电极108，也许不可接受钛的使用。
对于具有此数量级的特征尺寸的电路元件，优选使用钴作为难熔金属，因为钴基本上并不呈现出阻隔多晶硅的晶粒边界的倾向。然而，硅化钴对于极端按比例缩小的器件因其薄层电阻也许会显示出明显的退化，下面将作更详细的说明。另外一个经常用来形成金属硅化物的候选物是镍，然而，镍也许会造成接触电阻退化以及局部互连。钴具有优越的接触特性而因此目前是用于硅化物的优选材料，为了讨论钴的特性，现假设金属层110包含钴，以便允许形成晶体管元件100作为所具有的栅极长度远小于0.2μm的复杂器件。
进行第一退火周期，以使层110中的钴与漏极和源极区域104中的硅及栅极电极108中的多晶硅之间的反应开始。可选地，在退火衬底101之前，可将所具有的厚度在大约10nm至20nm范围内的氮化钛层沉积在难熔金属层110上，以通过在后续退火周期中减少钴的氧化，而减小二硅化钴(cobalt disilicide)最后获得的薄层电阻。通常，退火温度可以在大约450℃至550℃的范围内，以产生单硅化钴(cobaltmonosilicide)。之后，选择地蚀刻掉未反应的钴，然后用大约700℃的较高温度来进行第二退火周期，将单硅化钴转换成包含二硅化钴的低欧姆相(low-ohmic phase)。
图1b示意了具有形成在漏极和源极区域104上的二硅化钴区域111和形成在栅极电极108上的二硅化钴区域112的晶体管元件100。虽然钴可以成功地用于大约0.2μm和甚至更小的特征尺寸，但结果是，对于需要相当小于100nm的栅极长度的更进一步按比例缩小器件，二硅化钴增强的栅极电极108的薄层电阻比仅考虑到栅极电极108减小的特征尺寸所预期的要增大得更快。据信区域112的电阻率增大是由各二硅化钴晶粒之间的拉伸应力(tensile stress)所造成，由此当栅极长度是在单个晶粒数量级大小时显著影响了二硅化钴的薄膜完整性。
图1c示意了在完成上述硅化物形成过程后具有大约50至80nm的减小栅极长度150A的晶体管元件100。栅极电极108的二硅化钴区域112中例如以孔洞和中断(interruptions)形式的不规则物112A可出现并引起薄层电阻的显著增大。
图1d和图1e示意地表示栅极电极108的顶视图，该栅极电极108具有大约200nm的栅极长度150相比于具有大约50nm的栅极长度150A。图1d显示具有栅极长度150的栅极电极108，包含多个沿着长度150排列的单晶粒113。而如图1e中所示，横越长度150A仅有一个晶粒113形成。尽管在将单硅化钴转变成二硅化钴的第二退火周期期间所引起的热应力可以由横越长度150的多个晶粒所补偿，但横越长度150A所形成的单晶粒也许不能有效地吸收应力，而也许引起二硅化钴薄膜的中断112A。结果，多晶硅栅极电极的薄层电阻急剧增大，由此防止了积极地按比例缩小器件而不会不适当地退化晶体管性能。
有鉴于上述说明的问题，因此，需要有改良的硅化物形成技术，使得能进一步按比例缩小器件，而不会不适当地减损产量。
发明内容
一般而言，本发明涉及一种能结合硅化镍的优点(即，结合下层硅的优越行为)和硅化钴的优越接触特性的技术，以便提供进一步按比例缩小器件的潜力而不会不适当地损害包含了金属硅化物区域的硅特征的薄层电阻。为了达到此目的，基本上包含硅化镍的硅化物层后面接着基本上包含硅化钴的金属硅化物层，可用共同的形成过程而形成，而使得在硅、硅化钴界面所发生的问题可明显减少，或甚至完全避免。
依照本发明所例示的一个实施例，一种方法包括在形成于衬底上的含硅区域上形成包含金属钴和金属镍的层。然后，于第一温度对衬底进行热处理，以使镍和钴在含硅区域与硅反应而形成硅化物。接着，从衬底上将未反应的镍和钴去除，并在高于第一温度的第二温度对衬底进一步进行热处理，以改变(modify)在第一温度热处理期间所形成的硅化物。
在进一步的实施例中，该方法还包括控制用于改变硅化物的热处理的温度和持续时间中的至少一个，以调整在该含硅区域中的二硅化钴数量。
在进一步的实施例中，该含硅区域包括具有小于约100纳米横向尺寸的多晶硅线。
在进一步的实施例中，该含硅区域包括场效应晶体管的漏极和源极区域。
在进一步的实施例中，该含硅区域包括第一部分和第二部分，而其中该方法还包括在形成包含金属钴和金属镍的该层之前，在该第一部分上形成金属硅化物。
在进一步的实施例中，该第一部分包括场效应晶体管的漏极区域和源极区域。
在进一步的实施例中，该第二部分包括该场效应晶体管的栅极电极，该栅极电极由侧壁间隔元件和盖层(caplayer)所覆盖，以及其中该方法还包括在形成包含金属钴和金属镍的该层之前，去除该盖层。
在进一步的实施例中，该栅极电极的栅极长度约为50nm或更短。
依照本发明进一步例示的实施例，一种形成场效应晶体管的方法包括在形成于衬底上的栅极绝缘层上形成含多晶硅的栅极电极。在含硅半导体区域中形成漏极区域和源极区域，其中该漏极及源极区域邻接于该栅极电极而设置。接着，在栅极电极的侧壁上形成侧壁间隔元件，而在该栅极电极和该漏极及源极区域上形成包含金属钴和金属镍的层。此外，通过包含金属钴和金属镍的该层，至少在栅极电极中形成含有硅化钴和硅化镍的区域。
在进一步的实施例中，包含金属钴和金属镍的该层是通过以下而形成：在该栅极电极和该漏极及源极区域上沉积包含金属钴的第一层，并在该第一层上沉积包含金属镍的第二层。
在进一步的实施例中，包含金属钴和金属镍的该层是通过以下而形成：在该栅极电极和该漏极及源极区域上沉积包含金属镍的第一层，并在该第一层上沉积包含金属钴的第二层。
依照本发明的另一例示实施例，一种形成场效应晶体管的方法包括在形成于衬底上的硅区域上方形成层堆叠，该层堆叠包括至少栅极绝缘层、多晶硅层和盖层。图案化该层堆叠，以便形成具有由至少该盖层所覆盖的顶表面的栅极电极。而且，漏极区域和源极区域邻接该栅极电极而形成，而包含第一金属的硅化物区域形成在该漏极和源极区域中。此外，暴露该栅极电极的顶表面，硅化镍/硅化钴层堆叠区域形成在该栅极电极中。
在进一步的实施例中，形成该硅化镍/硅化钴层堆叠区域包括下列步骤：形成包含金属钴和金属镍的层；于第一温度对该衬底进行热处理，以使镍和钴在该栅极电极中与硅反应形成硅化物；从该衬底上选择性地将未反应的镍和钴去除；以及在高于该第一温度的第二温度对该衬底进行热处理，以改变于该第一温度的该热处理期间所形成的该硅化物。
在进一步的实施例中，包含金属钴和金属镍的该层是通过以下而形成：在该栅极电极上沉积包含金属钴的第一层，并在该第一层上沉积包含金属镍的第二层。
在进一步的实施例中，包含金属钴和金属镍的该层是通过以下而形成：在该栅极电极上沉积包含金属镍的第一层，并在该第一层上沉积包含金属钴的第二层。
在进一步的实施例中，该第一金属包括钴。
依照本发明另一例示的实施例，一种场效应晶体管包括形成在栅极绝缘层上的硅栅极电极。该晶体管还包括邻接该栅极电极而形成的漏极区域和源极区域。此外，硅化镍区域形成在该硅栅极电极上，而硅化钴区域形成在该硅化镍区域上。
在进一步的实施例中，该场效应晶体管进一步包括形成在该漏极和源极区域中的硅化钴区域。
在进一步的实施例中，该场效应晶体管进一步包括在该漏极和源极区域中，形成在第二硅化镍区域上的第二硅化钴区域。
在进一步的实施例中，该硅化镍区域的厚度小于该硅化钴区域的厚度。
附图说明
本发明的其他优点、目的和实施例界定在所附的权利要求书中，并由参照附图的下列详细说明会变得更显而易见，在附图中：
图1a，1b和1c示意了传统场效应晶体管在不同制造阶段期间的横截面图；
图1d和图1e示意了具有不同栅极长度的栅极电极的顶视图，其中可在小于100nm的栅极长度下观察到不适当地增大的栅极电阻；以及
图2a至图2d示意了依照本发明的例示实施例，场效应晶体管在不同制造阶段期间的横截面图。
具体实施方式
虽然本发明是参照例示在以下详细说明及附图中的实施例而描述的，但是应了解，以下详细说明及附图并不欲用来限制本发明于所揭示的特定例示实施例，而是，所描述的例示实施例仅仅是举例说明本发明的各不同方面，本发明的范围由所附权利要求书所界定。
应注意到，本发明当应用于形成特征尺寸极度减小的场效应晶体管时特别有利，因为在适当低于100nm的特征尺寸，可通过提供堆叠的硅化镍/硅化钴区域而明显减小或避免掉与硅化钴相关的问题。邻近于硅而形成的硅化镍允许减小线宽而不会不适当地损害硅化物薄膜的特性，而硅化钴是经认可和已良好确立的硅化物材料，提供对其它接触材料(譬如钨等)的优越接触电阻，由此提供了对标准CMOS过程技术的高度兼容性。然而，本发明并不应视为受限于100nm及更小的临界尺寸(critical dimension)，除非这种限制明白地提出在所附的权利要求书中。
参照图2a至图2d，现在详细说明本发明的进一步例示实施例。
在图2a中，显示了场效应晶体管200以便代表任何含硅区域，该含硅区域意欲接收硅化物部分以减小其薄层电阻。如前面的说明，栅极电极、漏极和源极区域、多晶硅线和类似结构，就它们的导电率而言须作改变，尤其当这些硅特征的临界尺寸不断地减小至目前的50nm甚至更小时。除非在所附的权利要求书中另有说明，场效应晶体管200视为是表示任何含硅电路特征，该含硅电路特征在其中需要形成金属硅化物区域。场效应晶体管200包括衬底201，该衬底201可以是任何适当的衬底，譬如硅晶片、SOI(绝缘体上硅)衬底、或类似物。晶体管有源区域202形成在衬底201中，而其尺寸由隔离结构203所界定，该隔离结构203可用沟槽隔离结构的形式提供。包含各延伸区域205的高掺杂源极和漏极区域204形成在有源区域202中，并由沟道区域206而彼此分隔。多晶硅栅极电极208形成在沟道区域206上，并由栅极绝缘层207而从那里分隔开。而且，侧壁间隔元件209形成在多晶硅栅极电极208的侧壁上。在一个实施例中，如图2a中所示，盖层230可位于栅极电极208之上，以便覆盖栅极电极208的顶表面。盖层230可包括氮化硅、二氧化硅、氮氧化硅、或类似物，并可有利地包含在图案化栅极电极208期间呈现出能使盖层230用作底部抗反射涂层的光学特性的材料。
如图2a中所示用来形成场效应晶体管200的典型流程可包括与前面参照图1a所述基本上相同的过程。关于包括盖层230的场效应晶体管200的实施例，应注意的是，在通过复杂的光刻而图案化栅极电极208期间，使用底部抗反射涂层，该底部抗反射涂层一般在图案化过程后予以去除。在本发明的一些实施例中，与传统的流程相反，可保留底部抗反射涂层作为盖层230。盖层230一方面提供在源极和漏极区域204中独立形成金属硅化物区域的可能性，并且在栅极电极208中在源极和漏极区域204中完成金属硅化物之后，另一方面接着去除盖层230并执行过程序列，如参照图2b至图2d将作说明。也就是说，在某些实施例中，例如，硅化钴区域可形成在源极和漏极区域204中，其中可进行如前面参照图1a至图1c所述的基本上相同的过程序列，然而，其中盖层230防止在该栅极电极208中形成硅化钴。因此，将图1a至图1c中所述的过程序列应用于具有盖层230的场效应晶体管200，而导致形成硅化钴区域211a，如虚线所示。其后，可去除盖层230而在栅极电极208中形成硅化镍/硅化钴区域。为了方便，在进一步的说明中将参照缺少盖层230的场效应晶体管200，因为基本上相同的过程步骤可应用于如图2a中所示的晶体管200，由此仅在栅极电极208中形成硅化镍/硅化钴区域。
图2b示意了在其上形成有金属层240的场效应晶体管200，其中金属层240包括金属钴和金属镍。在一个特定的实施例中，金属层240可包括第一子层241和第二子层242，其中第一子层241包括钴而第二子层242包括镍。在其它实施例中，第一子层241可包括镍而第二子层242可包括钴。在一个例示的实施例中，金属层240可提供为基本上连续的层，包括金属钴和金属镍的混合物。
可利用化学气相沉积和/或物理气相沉积而形成金属层240。举例而言，当金属层240包括至少二个子层241、242时，则这些子层可通过譬如CVD过程或PVD过程的特定沉积过程而单独沉积。在其它实施例中，当金属层240是以金属钴和金属镍的混合物的形式提供时，则可例如通过共同溅射钴和镍至场效应晶体管200上，而进行共同的沉积过程。在沉积过程期间，无论沉积过程的类型，可例如通过控制子层241和242的层厚度，或当钴和镍以共同过程沉积时通过控制溅射过程参数，而控制钴和镍的比率。在一个特定的实施例中，控制沉积过程，而使得钴的数量就体积百分比而言要高于镍的数量。例如，为达此目的，在一个实施例中，可选择包含钴的各自子层241、242大于包含金属镍的另一个子层241、242的对应厚度。举例而言，可选择例如包含钴的子层241的厚度在大约10至50nm范围内，而可选择子层242的厚度在大约10至30nm范围内。然而，若需要最后获得的硅化镍和硅化钴的其它比率和/或层厚度，则可相应地调整子层241和242的相应厚度。当金属层240是以基本上连续的方式提供的情况下也是同样，其中钴和镍的比率以及连续层240的厚度决定最后获得的硅化镍和硅化钴厚度和它们的比率。
然后，在相比于传统的钴硅化过程的适度低温下，进行譬如快速热退火的热处理，如参照图1a所述。举例而言，可施加大约300℃至308℃范围内的温度，经过大约20至60秒的时间间隔，以便开始金属扩散并与下层硅形成硅化物。在一个特定实施例中，包含钴的第一子层241和包含镍的第二子层242的配置，令人惊讶地导致硅化镍直接在下方硅上形成，例如，在硅栅极电极208上和源极及漏极区域204上，除非没有用先前所形成的金属硅化物211a所覆盖(参见图2a)。并不限制本发明于下列的说明，据信热处理期间的适度温度会使镍相比于钴而产生明显较高的扩散活动，而使得在开始阶段镍渗入钴中，同时降低的温度明显放慢了钴与下层硅的反应。在热处理进展过程中，镍越来越多地扩散入硅中并容易形成硅化镍，而硅化钴的形成仍明显较低。最后，在譬如栅极电极208和源极及漏极区域204的下方硅上形成硅化镍层，接着是硅化钴层。
图2c示意了在完成如上所述的热处理后的场效应晶体管200，由此形成硅化镍层260并在其上形成硅化钴层261。同样，硅化镍层270可形成在源极和漏极区域204中，接着是硅化钴层271。若是场效应晶体管包括金属硅化物区域211a，例如以硅化钴的形式，则可基本上避免或至少明显减少硅化镍层270和硅化钴层271的形成，而使得在此情况下，对于栅极电极208中的硅化镍260和硅化钴261的形成过程可予特别调整，以符合尤其是对于栅极电极208的最佳导电率的需求。另一方面，当金属硅化物区域211a(参见图2a)先前已经通过盖层230而形成，则涉及形成金属硅化物区域211a的过程参数可予特别设计，以便就结深度或类似情况而言将这些区域最佳化。在完成用于形成硅化物层260、261、270、271的热处理后，可通过本领域中成熟的选择性湿化学蚀刻过程，而从侧壁间隔件209和隔离结构203去除任何未反应的金属。
其后，例如以快速热退火的形式进行第二热处理，其温度要高于先前热处理的温度。在一些实施例中，温度选择在大约450℃至650℃的范围内，而在其它的实施例中，温度范围选择在大约500℃至600℃。而且，热处理的持续时间选择为大约10至60秒。在此热处理期间，开始将区域261和271中的硅化钴转变成低欧姆的二硅化钴。在此热处理期间，硅化镍亦可转变成二硅化镍，该二硅化镍呈现出对下方硅的优越界面特性，并由此作为对上方二硅化钴的“缓冲层”，以此方式，当栅极电极208的栅极长度是在二硅化钴单晶粒的数量级时，则显著地减小或消除了二硅化钴层由应力引起的不规则性，如前面参照图1c，1d和1e所述。通过控制热处理的至少一个过程参数，也就是，温度和持续时间，则可调整将单硅化物转变成二硅化物的过程。举例而言，就所希望的低薄层电阻而言，可根据实验而确定最后所获得导电率的最佳值，其中，对于给定的硅化镍层260与硅化钴层261的厚度比率，可变化热处理的至少一个过程参数，以确定最后获得的薄层电阻对于此过程参数的相关性。可对多个不同的厚度比率进行这些测量，以便建立多个测量数据，而从所述测量数据可导出热处理的过程参数。对热处理的相应控制也许是必要的，因为二硅化镍与单硅化镍相比也许呈现出增大的电阻，而硅化钴却显示出相反的行为。
图2d示意了完成第二热处理后的场效应晶体管200，具有形成在栅极电极208中的改变的硅化镍层260a，接着是改变的硅化钴层261a，并具有形成在源极和漏极区域204中的改变的硅化镍层270a和改变的硅化钴层271a，除非这些区域并不由先前所形成的金属硅化物区域211a(参见图2a)所覆盖。由于结合了硅化钴对接触金属的电阻的优越特性以及硅化镍与下方硅的界面的特性，而可对于栅极电极208获得低的整体薄层电阻，同时对局部互连(未显示)的电阻率亦维持在低水平，所述局部互连是在场效应晶体管200的进一步制造步骤期间所形成的。
结果，本发明提供一种使得能在含硅电路特征上形成掩埋的硅化镍层、而在掩埋的硅化镍层上形成有硅化钴层的技术，由此保持硅化钴关于接触电阻的优越特性，同时显著减小或避免了由硅化钴/硅界面所引起的薄层电阻退化。硅化钴层和掩埋的硅化镍层可在共同的形成过程中形成，其中譬如各硅化物层的厚度、整体薄层电阻、层的形态的特性，可分别由譬如层厚度和组成比率的沉积参数、以及由热处理的过程参数所控制。令人感到惊讶的是，在形成钴层后接着形成镍层，导致在形成各硅化物期间这些材料的重新分布，而使得在一些实施例中，可减少硅化过程期间所不希望的镍扩散。
鉴于本说明，本领域的技术人员将很清楚本发明的进一步修改和变化。因此，本说明只应视为是用于例示，以及是为使本领域的技术人员知晓实现本发明的一般方法。需了解，在此所显示和说明的本发明的形式应视为是目前的优选实施例。
工业应用
本发明涉及微电子组件的器件以及制造方法，因而符合工业可应用性的需求。
Claims (10)
1.一种方法，包括：
在形成于衬底(201)上的含硅区域(202，208)之上形成包含金属钴(241)和金属镍(242)的层(240)；
于第一温度对该衬底(201)进行热处理，以使镍(242)和钴(241)在该含硅区域(208，202)中与硅反应而形成硅化物(260，261，270，271)；
从该衬底(201)选择性地将未反应的镍和钴去除；以及
于第二温度对该衬底(201)进行热处理，该第二温度高于该第一温度，以改变在该第一温度的该热处理期间所形成的该硅化物。
2.如权利要求1所述的方法，其中，包含金属钴和金属镍的该层是通过在该含硅区域上沉积金属钴层并在该金属钴层上沉积金属镍层而形成的。
3.如权利要求1所述的方法，其中，包含金属钴和金属镍的该层是通过在该含硅区域上沉积金属镍层并在该金属镍层上沉积金属钴层而形成的。
4.如权利要求1所述的方法，进一步通过调整该层的厚度而控制形成在该含硅区域中的改变的硅化物的厚度。
5.如权利要求4所述的方法，其中，通过沉积具有预定第一厚度的包含金属钴的第一层和具有预定第二厚度的包含金属镍的第二层，而调整该层的厚度。
6.如权利要求5所述的方法，其中该第二厚度小于该第一厚度。
7.一种形成场效应晶体管的方法，该方法包括：
在形成于衬底(201)上的栅极绝缘层(207)之上形成包含多晶硅的栅极电极(208)；
在含硅半导体区域(202)中形成漏极区域(204)和源极区域(204)，该漏极和源极区域(204)邻接于该栅极电极(208)而设置；
在该栅极电极(208)的侧壁上形成侧壁间隔元件(209)；
在该栅极电极(208)和该漏极及源极区域(204)上形成包含金属钴(241)和金属镍(242)的层(240)；以及
至少在该栅极电极中用该层(240)形成含有硅化钴(261，261a)和硅化镍(260，260a)的区域。
8.如权利要求7所述的方法，其中，形成该含有硅化钴和硅化镍的区域包括：
于第一温度对该衬底进行热处理，以使镍和钴至少在该栅极电极中与硅反应形成硅化物；
从该衬底上选择性地将未反应的镍和钴去除；以及
于第二温度对该衬底进行热处理，该第二温度高于该第一温度，以改变在该第一温度的该热处理期间所形成的该硅化物。
9.一种形成场效应晶体管的方法，该方法包括：
在形成于衬底(201)上的硅区域(202)之上形成层堆叠，该层堆叠包括至少栅极绝缘层(209)、多晶硅层和盖层(230)；
图案化该层堆叠，以形成具有由至少该盖层(230)所覆盖的顶表面的栅极电极(208)；
形成漏极和源极区域(204)邻接该栅极电极(208)；
在该漏极和源极区域(204)中形成包含第一金属的硅化物区域(270)；
暴露该栅极电极(208)的该顶表面；以及
在该栅极电极(208)中形成硅化镍/硅化钴层堆叠区域(260，261)。
10.一种场效应晶体管，包括：
形成在栅极绝缘层(209)上的硅栅极电极(208)；
邻接该栅极电极(208)形成的漏极区域(204)和源极区域(204)；
形成在该硅栅极电极(208)上的硅化镍区域(260a)；以及
形成在该硅化镍区域(260a)上的硅化钴区域(261a)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10345374A DE10345374B4 (de) | 2003-09-30 | 2003-09-30 | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung |
| DE10345374.1 | 2003-09-30 | ||
| US10/859,552 | 2004-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1860589A true CN1860589A (zh) | 2006-11-08 |
Family
ID=34353210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004800285227A Pending CN1860589A (zh) | 2003-09-30 | 2004-09-17 | 具有形成在硅区域中的镍/钴硅化物区域的半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050070082A1 (zh) |
| CN (1) | CN1860589A (zh) |
| DE (1) | DE10345374B4 (zh) |
| TW (1) | TW200522216A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013722B (zh) * | 2005-12-02 | 2010-07-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101483191B (zh) * | 2008-01-07 | 2011-08-24 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN108346574A (zh) * | 2017-01-25 | 2018-07-31 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9878693B2 (en) | 2004-10-05 | 2018-01-30 | Vision Works Ip Corporation | Absolute acceleration sensor for use within moving vehicles |
| US9327726B2 (en) | 2004-10-05 | 2016-05-03 | Vision Works Ip Corporation | Absolute acceleration sensor for use within moving vehicles |
| US7238611B2 (en) * | 2005-04-13 | 2007-07-03 | United Microelectronics Corp. | Salicide process |
| US20070072358A1 (en) * | 2005-09-29 | 2007-03-29 | Chih-Ning Wu | Method of manufacturing metal-oxide-semiconductor transistor devices |
| US8652912B2 (en) * | 2006-12-08 | 2014-02-18 | Micron Technology, Inc. | Methods of fabricating a transistor gate including cobalt silicide |
| US7897513B2 (en) * | 2007-06-28 | 2011-03-01 | Texas Instruments Incorporated | Method for forming a metal silicide |
| US8791572B2 (en) * | 2007-07-26 | 2014-07-29 | International Business Machines Corporation | Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof |
| US8367508B2 (en) * | 2010-04-09 | 2013-02-05 | International Business Machines Corporation | Self-aligned contacts for field effect transistor devices |
| US8304319B2 (en) * | 2010-07-14 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making a disilicide |
| US9371002B2 (en) | 2013-08-28 | 2016-06-21 | Vision Works Ip Corporation | Absolute acceleration sensor for use within moving vehicles |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020151170A1 (en) * | 1996-06-04 | 2002-10-17 | Karen Maex | Method of forming polycrystalline CoSi2 salicide and products obtained thereof |
| US6071782A (en) * | 1998-02-13 | 2000-06-06 | Sharp Laboratories Of America, Inc. | Partial silicidation method to form shallow source/drain junctions |
| US6423634B1 (en) * | 2000-04-25 | 2002-07-23 | Advanced Micro Devices, Inc. | Method of forming low resistance metal silicide region on a gate electrode of a transistor |
| US6620718B1 (en) * | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
| US6376320B1 (en) * | 2000-11-15 | 2002-04-23 | Advanced Micro Devices, Inc. | Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate |
| US6468900B1 (en) * | 2000-12-06 | 2002-10-22 | Advanced Micro Devices, Inc. | Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface |
| US6444578B1 (en) * | 2001-02-21 | 2002-09-03 | International Business Machines Corporation | Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices |
| US6534871B2 (en) * | 2001-05-14 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same |
-
2003
- 2003-09-30 DE DE10345374A patent/DE10345374B4/de not_active Expired - Fee Related
-
2004
- 2004-06-02 US US10/859,552 patent/US20050070082A1/en not_active Abandoned
- 2004-09-17 CN CNA2004800285227A patent/CN1860589A/zh active Pending
- 2004-09-27 TW TW093129186A patent/TW200522216A/zh unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013722B (zh) * | 2005-12-02 | 2010-07-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN101483191B (zh) * | 2008-01-07 | 2011-08-24 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN108346574A (zh) * | 2017-01-25 | 2018-07-31 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
| CN108346574B (zh) * | 2017-01-25 | 2021-08-10 | 联华电子股份有限公司 | 制作具有钴硅化物层的半导体元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10345374A1 (de) | 2005-05-19 |
| DE10345374B4 (de) | 2006-08-10 |
| TW200522216A (en) | 2005-07-01 |
| US20050070082A1 (en) | 2005-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120119B2 (en) | Stressed barrier plug slot contact structure for transistor performance enhancement | |
| US7719062B2 (en) | Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement | |
| US8482042B2 (en) | Strained semiconductor device and method of making same | |
| TWI247386B (en) | Slim spacer device and manufacturing method | |
| US5985702A (en) | Methods of forming conductive polysilicon lines and bottom gated thin film transistors, and conductive polysilicon lines and thin film transistors | |
| CN109216459A (zh) | 用于制造半导体器件的方法 | |
| US7118999B2 (en) | Method and apparatus to increase strain effect in a transistor channel | |
| US20080272438A1 (en) | CMOS Circuits with High-K Gate Dielectric | |
| CN1591803A (zh) | 使用镶嵌栅极工艺的应变硅沟道mosfet | |
| US7569896B2 (en) | Transistors with stressed channels | |
| US10090392B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN1759488A (zh) | 窄鳍片场效应晶体管 | |
| CN107689398A (zh) | 半导体器件及其制造方法 | |
| CN1538531A (zh) | 肖特基势垒晶体管及其制造方法 | |
| CN1860589A (zh) | 具有形成在硅区域中的镍/钴硅化物区域的半导体器件 | |
| JPH10223889A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| CN100576547C (zh) | 具有拉应力膜和压应力膜的cmos半导体器件 | |
| US20060228843A1 (en) | Method of fabricating semiconductor devices and method of adjusting lattice distance in device channel | |
| US6653227B1 (en) | Method of cobalt silicidation using an oxide-Titanium interlayer | |
| US6743666B1 (en) | Selective thickening of the source-drain and gate areas of field effect transistors | |
| US6969661B2 (en) | Method for forming a localized region of a material difficult to etch | |
| US11894367B2 (en) | Integrated circuit including dipole incorporation for threshold voltage tuning in transistors | |
| US20060194398A1 (en) | Semiconductor device and its manufacturing method | |
| TW200402780A (en) | Method for fabricating a T-gate structure and an associated field-effect transistor | |
| US20240096630A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |