TW200522216A - Semiconductor device having a nickel/cobalt silicide region formed in a silicon region - Google Patents

Semiconductor device having a nickel/cobalt silicide region formed in a silicon region Download PDF

Info

Publication number
TW200522216A
TW200522216A TW093129186A TW93129186A TW200522216A TW 200522216 A TW200522216 A TW 200522216A TW 093129186 A TW093129186 A TW 093129186A TW 93129186 A TW93129186 A TW 93129186A TW 200522216 A TW200522216 A TW 200522216A
Authority
TW
Taiwan
Prior art keywords
layer
nickel
cobalt
region
gate electrode
Prior art date
Application number
TW093129186A
Other languages
English (en)
Inventor
Thorsten Kammler
Karsten Wieczorek
Austin Frenkel
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200522216A publication Critical patent/TW200522216A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200522216 九、發明說明： 【發明所屬之技術領域】 大體而言，本發明係關於積體電路〜 切導電電路元件上形成金屬‘物區減 少其薄膜電阻（sheet resistance)。 品5 " 【先前技術】 於現代超高密度積體電路中， 減小以婵％爿士罢从、 之知'徵結構不斷地 减小以心強I置性能和電路之 徽处爐尺+八潘 生。然而，縮小裝置特 铽釔構尺寸，會遭遇到某些問題 減小特徵結構尺寸而獲得二抵消了部分因 如_電晶體之電晶體元件 ，例如減小譬 元件之通道具淨，心叮… 大小，由於減少了電晶體 、又 σ冷致極優的性能特性、_彳β _ 一 驅動電流能力和增強之切換速声“較尚之 體元件之诵、酋在疮、曾 又…、'而，基於減小了電晶 =牛之：迢長度’導電線路和接觸區域
电曰曰體兀件之周邊區域 徒L 主要的問題，因為這些線路弄之禮受成了—個 而，橫剖面積，結合包含導+ =橫剖面積亦減小。然 決定了他的有效電阻。和導電區域之材料特性， 、丄此^且’每單位面積有較高數目之電路元件亦需要^ 廷些電路元件之間互連線之 千兀而要增加 所需互連線之數目就 ’、，/、同之現象是， 方式掸加 L包兀件之數目而言是以非線性之 刀八〜加，而使得可佶 1土 < 限。 、互連線佔用區域變成更為有 積體電路之主要部分 I丨刀知基於矽，也就是說，大部分之 9268ί 200522216 電路元件包含石夕區域，以結日曰夕 摻雜和未經摻雜，作用為導:多晶矽和非結晶之形式， 例，為MOS電晶體元件之^電^體區域。於此方式之說明範 ..矽線。藉由使用適當之控制^電極，該閘電極可視為多晶 通道形成於薄閘極絕緣層和、=於該閘電極’而使得導電 region〕之介面。雖然 缔半‘ 積板作用區域〔active 少了通道長度而改進裝置^電/日體元件之特徵結構由於減 極長度方向〕可於沿著此然而纟但小之閘電極〔於閘 伸區域〔於閘極寬度方向：極’亦即沿著閘電極之整個延 著的延遲。對於適戶:成之通逼’造成訊號傳輸顯 不同之晶片區域；生之：綠連接個別電路元件或 改進多晶梦線和二延遲甚至惡化。因此， 此L 會損及褒置性能，是極為重要的。美於 此理由，對於藉由弗士、入屈 ^於 部分内或部分上以減^石夕化物於個別含石夕區域之適當 已經變成標準作業 晶修石夕接觸區域薄層電阻， 邻八m第1&至ld圖，說明在對應M〇S電晶體元件 成金屬石夕化物之典型先前技術製程流程，作為明白 頌不減少之矽薄層電阻之範例。 第1 a圖示意地顯示電晶體元件丨〔譬如電曰 ，:、之橫剖面圖，該電晶體元件1〇〇形成於包含含矽作用 區域102之基板1〇1上。作用區域1〇2由隔離結構1们所 包圍，該隔離結構1〇3於所示例子中設成淺溝渠隔離之形 式，通常用於複雜之積體電路。包括延伸區域丨〇5之高摻 92686 6 200522216 雜源極和沒極區域104，係形成於 區域1〇5之源極和獅域1〇4，係藉通2。2。包括延: 向分離。閘極絕緣層107電氣穴品知、106而知、 ^ ^ 包孔儿貝際上將閘電極108盥下 口P通道區域106隔離。間隔元件 /、 伽而β ,八〇 a W7L件109形成於閑電極108之 側面。耐火金屬層丨1〇以所 仆铷卹八+库a 所而用來達—步處理形成金屬矽 物邻刀之；度，而形成於電晶體元件ι〇〇上。 “如第U圖中所示用來形成電晶體元件_之一般習 程可包括下列步驟。於藉由預先光學微細刻 技=方式形成淺溝渠隔離103而界定作用區域1〇2後，施 2建立之已知的執行步驟，在作用區域叫 建立所教濃度分佈曲線〔dGpam㈣仙〕之摻雜物。 接者’錯由複雜之沉積、光學微影和各向異性蚀刻 〔咖S〇tr〇Picetcll〕技術而獲得所希望之閘極長度，^ 度為閘電極1 08之水平延伸邱，#笼 ^ 十t伸邛於弟1a圖所繪示平面中， D又前號15G所示者。其後，可執行第—次植人序列 成延伸區域105 ’其中，依於設計規格，可另外施行所謂 之鹵素植入〔halo implant〕。 μ其次，藉由沉積譬如二氧化石夕和〔或〕氮化石夕之電介 貝材料，並藉由各向異性蝕刻製程圖案化該電介質材料， 而形成間隔元件109。其後，可施行進一步之植入製程以 形成源極和汲極區域104，接著退火循環以活化摻雜物， 亚至少部分固化於執行循環期間所造成之晶格損壞。 本接著，藉由例如化學氣相沉積〔CVD〕或物理氣相沉 知〔PVD〕，而於電晶體元件1〇〇上沉積財火金屬層^] 〇。 7 92686 200522216 較佳的情況是，使用链a 便用言如鈦〔tltan】Um〕、鈷〔c〇bah〕、 鎮〔=〕、和類似金屬之耐火金屬作為金屬層110。然 而’結果疋’於形成金屬 後各種之耐火金屬之特心=間和肅屬秒化物之 體元件100之進-步之設計參數，以及 製程規格而定。舉例而言，鈦通常用來形 非3矽邛分之金屬矽化物。然而’所得矽化鈦之電 ===體元件_之尺寸。鄉傾向於集結於 Γ顯w構大小，錢得對於，馨如ί 有橫向尺寸〔亦即開極長度〕〇 2微米 極- 108,也許不可接受使用鈦。 姑作此魏大小之特徵結構電路元件，最好使用 :::耐，金屬，因為銘實質上並不呈現阻隔多晶石夕之粒 U頃向。然而’矽化鈷對於極端之縮小裝置其薄層 電阻也許顯示出明顯之惡化，此稍後將作更詳細之說明： 另外一個經常用來形成金屬魏物之可用金屬是錄，然 而’鎳也許造成與局部連線結合之接觸電阻惡化。始具有 優越之接觸特性而因此其現用切化物之較佳材料，為了 :f論鈷之特性’兹假設金屬層110包括鈷，以便允許形成 電晶體元件_作為具有閘極長度遠小於0.2_之複雜的 裝置。 、施行第一次退火循環以開始於層110中之鈷與汲極和 原極區域1 04切與閘電極⑽中多晶碎之間反應。在退 92686 8 200522216 火基板101之前，可選擇使用將具有厚度大約10至20奈 米〔iim〕範圍之氮化鈦層沉積於耐火金屬層丨丨〇上，以藉 .由在後續退火循環中減少鈷氧化物，而最後獲得二矽化鈷 ’之薄層電阻。一般而言，退火溫度可以在450至550之範 圍内，產生單矽化鈷。因此，選擇地蝕刻掉未反應鈷，然 後用接近700 C之較高溫度，施行第二次退火循環，將單 矽化鈷轉換成包含二矽化鈷之低歐姆相〔丨〇w_〇hmic phase ] ° 矛id Μ不思地顯示在汲極和源極區域1〇4上形成具 有二石夕化銘區域1，和在間電極1〇8上形成具有二石/化 鈷區域112之電晶體元件1〇〇。雖然姑可以成功地用於大 、、·2μηΐ和甚至更低之特徵結構尺寸，但結果是，對於身 進一步之縮小裝置，雲 $ 、 要適备之小方；100 nm之閘極長度 增強之間t極⑽之^化叙肖 又 遇到減少閘電極108之齡士諶士丨水孕乂之 ,, no ^ “2 3、、、。構大小者，要更快速增加。 性之增加係由個別二魏錄子之間 顆/ Γ teilSlle咐咖〕所造成’由此當閘極長度是在⑽ 顆粒量級大小時顯妙 又疋在早 第〗知I 了二矽化鈷之薄膜整合性。 9 1 明顯的增加薄層電阻〔之不規則形I12A可發生並引起 弟id和16圖示意地表示具有大約__間極長度 92686 2 ° ^*1 ^ t 〇 S ^ ^15 0 A - t ,a It ^ # 3 斷〔_卿咖〕所—夕化始區域112中以孔洞和中 200522216 iso之問電極⑽，較之具有大約5〇聰閉極長度}遍之 間電極H)8之上視圖。第ld圖描给具有閉極長度15〇之閑 電極，包含複數個沿著長度15〇配置之單顆粒⑴。反 之，如第ϋ中所示，僅有一個顆粒⑴形成橫越長度 於將㈣㈣轉變成二耗狀第二次退火循環期 間感應之熱應力可以由橫越長度15Q之複數個顆粒所補 償’同時形成橫越長度150八之單顆粒也許不能有效的吸 收應力，並也許引起二石夕化始薄膜之中斷U2A。結果，多 晶石夕閘電極之薄層電阻大大地增加’由此而防止變更裝置 尺寸而不會不適當地退化電晶體性能。 有鑑於上述說明之問題’因此，需要有改良之石夕化物 術’使能進一步縮小裝置尺寸，而不會不適當地減 才貝產虿。 【發明内容】 鈸而3，本發明係關於結合了石夕化鎳之優點〔即結 口下層碎之優越仃為〕’和⑦化銘之優越接觸特性之技 術’以提供可能進一步縮小裝置而不會不適當地減損包含 了孟屬^化物區域之石夕特徵結構之薄層電阻。為了達到此 目的’貫質上包括了石夕化鎳並接著-層實質包含石夕化鈷之 石夕化物至屬之石夕化物層，可用共同形成製程而形成，而使 得於石夕、石夕化錄界面所發生之問題可明顯減少，或甚至完 全避免。 依'、、、本毛明所例不之—個實施例，一種方法包括在形 成在基板上之切區域切成包含金屬鈷和金屬鎳之層。 10 92686 200522216 然後，於第一溫度對基板進行熱處理，以使鎳和鈷於含矽 區域與矽反應形成矽化物。接著，從基板上將未反應之鎳 和鈷去除，並於第二溫度對基板進一步進行熱處理，該第 二溫度要高於第一溫度，以修正於第一溫度熱處理期間形 成之矽化物。 依照本發明進-步例示之實施例，—種形成場效電晶 體之方法，包括於形成於基板上之閘極絕緣層上形成含多 晶石夕之閘電極。於含石夕半導體區域形成沒極區域和源極區 域，其中該汲極和源極區域設置鄰接於該閘電極。接著， I閘電極之側壁上形成側壁間隔元件，而包含金屬銘和金 j鎳之層形成於該閘電極和該&極和源極區域上。此外， 稭由包含金屬銘和金屬鎳之層，將含有石夕化銘和石夕化錄之 區域至少形成於閘電極。 依照本發明之又另-例示實施例，一種形 :=上Γ形成層堆疊，該層堆疊包括形成於基板上 :矽£域上方之至少閘極絕緣層、多晶矽層、和蓋 案化該層堆疊，以便开彡成1女 β 面之閘電極。而且，汲極區祕4復1之上表 00或和源極區域形成鄰接該閘電 形成源極區 , m ^ 表面’以及石夕化鎳/石夕化銘声 隹2區域形成於該閘電極。 曰 依照本發明另一例示之實_… Γ形細極絕緣層上之残電極，該電晶體尚包：乂 鄰接該閘電極之汲極區域 〇匕括形成 $和源椏區域。此外，矽化鎳區 92686 11 200522216 形成於該矽閘電椏上， 上。 ^夕化鈷區域形成於該矽化鎳區域 【實施方式】 雖然本發明可玄总 係由圖式中之範^=重之修飾和替代形式，而在此 ”、、員不及评細說明本發明之每 然而，應暸解到此處特定實 寸疋心例。 用來限制本發明為所揭示之特定二式;^說明並不欲 蓋所有落於如所附申社真一八 本發明將涵 和靶圍内之修飾、等效和替代内容。 奉“之‘神 、下°兒月本發明之例示實施例。 並未說明真實實施例之 $月，本說明書 真實的實施例中，…當然應瞭解在發展任何 展者特定的目標，如二“：：貫施例之決定以達到發 每個實施例都有可能=糸統相關以及商業相關之限制， 力可能複雜且費時，伸：：外’將瞭解到雖然該發展努 蟄者所作”力僅為慣常的程序。亥項技 ，將參考附圖來說明本發明 體裝置之種種區域盘口式干將+導 與輪廓，作是那此^ 具有非常精確、明顯的外形 /上 熟諳該技藝者卻能認知，實際上，、古 較於製造裝置上那些二==確。此外，相 出種種特徵姓構企枯' 5品域之尺寸’在圖中所晝 小。^ 植人區域相収寸可能會被誇大或縮 、匕p付圖部包括說明與解二 應以熟悉該項技藝者所定之立二？用“明的貫例。 可所心'疋之思義來瞭解本文中的字彙與 92686 ]2 200522216 義，特別使用的術語以及詞囊並無暗示特別的定 義所不同：定ΓΓί悉Γ項技藝者認知之普通慣用的定 •即非為孰二 或詞彙具有特別定義，亦 .接且明確瞭解之義意時’本說明書將會直 場效發明當應用於形成極為減少特徵結構之 徵結構ΓΓ 有用，而相關適當低於100峨處之特 、、心冓大小之石夕化錯之問題 、 一顯減少或避免掉 终減少線寬而不會不適當地減匕鎳允 經認可和已良好確立之石鳩之 :接觸材料〔譬如料〕接觸之優越 阻有由…他 供了 f票準C陶程技術高度的相容性:：：提 亚不考慮受限於100nm及更低之關鍵 =·，本發明 d咖⑽〕，除非此等限制明白提出寸〔=咖 圍中。 扠出於所附之申請專利範 兹參照第2a至2損，將詳 =於第“圖中，顯示場效電晶體扇==貫_ 接收石夕化物部分之含㈣域，俾以心更^見任何可 面之說明，閘電極、汲極和源極區域、多曰石;:阻。如前 構，就他們的導電性而言須作修 ：：線和類似結 構之關鍵尺寸目前不斷地減小至5〇賊;=些矽特徵結 除非於中請專利範圍中有其他的特 =至更低時。 2〇〇將表示為任何之含 D ，則場效電晶體 夕’亀政結構，在其中需要形成 92686 13 200522216 ”化物區域。場效電晶體200包括基板2〇1，該基板 可以是譬如矽晶圓、絕緣層上覆矽〔s〇I〕基板、和類似 基板。電晶體作用區域202形成於基板2〇1中，而他的尺 寸由&雄結構2〇3所界定，該結構203可用溝渠隔離結構 之形式提供。包含個別延伸區域2Q5之高摻雜源極和波極 區域取形成於作用區域202中，並由通道區域2〇6而彼 此分離。多晶石夕閘電極208形成於通道區域206上’並由 j極、邑、、彖層207而將他們分離。而且，側壁間隔元件 成於夕Ba石夕閉電極208之侧壁。於一個實施例中，如第 中所不’蓋層230可位於閘電極208之上，以便覆蓋 2極208之上表面。蓋層23()可包括氮化％、二氧化石夕、 =匕石夕、以及類似物質，並可較佳地包含於圖案化間電 學特性=呈現能使蓋層230用作為底部抗反射塗層之光 之方、第2a圖中甩來形成場效電晶體200之血型 與前？參照第“圖所述實質相同之製程。關 在获"Γ Μ 230之％效電晶體200之實施例，應注意的是， 底圖案化間電極208期間，使用 可子_^ 、土層’該底部抗反射塗層—般於圖案化製程後 相反二。於本發明之—些實施例中，與習知之製程流程 底部抗反射塗層作為蓋層謂。蓋層230 -域之可^生源極和及極區域2〇4中獨立形成金屬石夕化物區 Μ〈口J月&性，而於間帝 成金屬梦化物之後，另:原：和/及極區域204中完 另方面接者去除蓋層230並執行製 92686 14 200522216 程序列，如參照第2b至2d F1夕％ b日l « 、 " ^ 王2cl圖之况明。也就是說於某些實 &例中例士矽化鈷區域可形成於源極和汲極區域2〇4 中：其中可施行如前面參照第la至圖所述之實質相同 之製程序列，然而，苴中芸爲 ”宁凰層230防止形成矽化鈷於該閘 電極2〇8中;;因此，應用按照第la至U圖中所述之製程 序，於具有i層23G之場效電晶體期，而獲得形成石夕化 姑區域211 a，如卢綠仏- u 虛、、泉所不。其後，可去除蓋層23〇而 電極208中形成石夕外柏 、桌夕化姑區域。為了方便計，於進一 步之說明中將參日召缺Φ望昆μ a …、、/现層230之場效電晶體200，因為 本貝上相同之製程步驟可斑 μ — 、 C用方；如弗2a圖中所示之電晶 體2 0 0，由此僅於間命4 hH _ 、兒極208中形成矽化鎳/矽化鈷區域。 帝曰第2b圖不思地顯不在其上形成有金屬層謂之場效 黾晶體200，其中金屬風 、’屬層240包括金屬鈷和金屬鎳。於一 個特定之實施例中，全屈 1屬層240可包括第一次層241和第 二次層242，其中兮笙 ^ ^ 系 昂—次層241包括鈷而第二次層2 包括鎳。於其他實施例中， u Ά 宁乐一：人層241可包括鎳而第一 次層242可包括鈷。於_ 罘一 们例不之貫施例中，金屬層24π 可提供為實質連續之屑，勺人 蜀層240 層包括混合之金屬鈷和金屬鎳。 可利用化學氣相、ν χ 八ρ Ά /積和〔或〕物理氣相沉積而形成 金屬層240。舉例而言，者入 田孟屬層240包括至少二個次岸 241、242，則這吡泠爲π〜 人層 梦程或pvd制炉―^ σ精由特定的沉積製程，譬如CVI 衣私或PVD衣私而個別、^ 94π ^ 別/儿知。於其他實施例中，當金屬月 240以混合之金屬鍅夺 蜀々 "矛孟屬鎳之形式提供時，可例如由 ，、同濺射钻和鎳至場斂带θ 曰 兒日日肢200，而施行共同之沉積萝 92686 15 200522216 程。於沉積製程期間，不管沉積製型 控制次層241和242之層厚度，或 2、’可例如稭由 積時，藉由控制濺射製程參數，而在。、以共同製程沉 一個特定之奋而控制鈷和鎳之比例。於 =之A例中，控制沉積製程 月豆積百分比而言，要高㈣ 要文里就 於—個每# Μ 士 例如，為達此目的， 個貝轭例中，可選擇包括鈷之個別+ Μ 9/11 。 # ,t , λ A ^ lu 〜一人層 241、242 大於 “ 已3孟屬鎳之次層241、242之對瘫戸疮^ 可選擇例如包含銘之次層241…對了度。舉例而言， 範圍，及夕™ 度，在大約10至50 _ 反之可選擇例如包含鎳之次層242之 10至30 nm範圍。然 子又 、力 ^ ^ ^ _ 而要取後後得其他比例和〔或〕 層尽度之矽化鎳和矽化鈷^ 乂 之對應厚度。當金屬層24〇是二=用二層241和242 時，則可侔拄μμ 4 Λ貝連、、氕方式提供之情況 之厚/狀況，其中銘和錄之比例和連續層2 4 〇 γ度“最後獲得之#鎳和魏姑厚度和他們的比 嬖如：=:於習知侧製程之適度低溫下，施行 :2速熱退火製程之熱處理，如參照第la圖說明者。舉 r ’可應用大約攝式3〇〇至3〇8度範圍溫度，經 2〇 5 4：! 〜八 ^，以便開始金屬擴散和形成具有下層矽之矽 勹=於一個特定實施例中，具有包含鈷之第一層241和 臬之第二層242之配置，令人驚訝的得到矽化鎳正在 八 f上〔例如於矽閘極208和源極和汲極區域204上， ^非:有用先前所形成之金屬矽化物21所覆蓋〕之構 茶閱第2a圖〕。並不限制本發明如下列之說明，而咸 16 92686 200522216 信於熱處理期間適度的溫度錄較 散活動，而使得於開始階段錦渗爾，同二 .明顯放慢鈷與下層石夕之反應 _ :度 ••二㈣切_ ’而石夕化銘構造仍明顯較 展取'、在言如閘電極208和源極和沒極區域204之下 ^矽上形成矽化鎳層，接著是矽化鈷層。 電曰^0圖Ϊ意地顯示於完成如上/之熱處理後之場效 Γ:= /形成魏鎳層26。並在其上形成石夕化- θ °，石夕化鎳層270可形成於源極和没極區域204, 蛣：广矽化鈷層271。若是場效電晶體包括金屬矽化物區 :二如於彻之形式’則可實際避免物化鎳 :二：：化_卜或至少明顯予以減少，而使得於 月:對於閘電極208中之石夕化鎳鳩和石夕化敍26!之 U王可予#別修正以符合對於閘電極谓之最佳導 f性之特定規格。另-方面，當金屬矽化物區域2lla〔表 看弟2a圖〕先前已經藉由蓋層23〇之方式而形成，則包含 於形成金屬石夕化物區域211a中之製程參數可鑑於接面深 度和類似情況而予特別設計，俾使最佳化這些區域。對於 完成形切化物層·、26卜27()、271之熱處理後，可藉 由於此技藝方面已發展良好之選擇性渔化學姓刻製程，而 從側壁間隔件209和隔離結構2G3去除任何未反應之金屬。 其^，例如於快速熱退火處理形式，形成第二次熱處 理，其溫度要高於前次熱處理之溫度。於一些實施例中， 溫度選擇於大約攝式450度至650度之範圍，反之，於其 92686 17 ' 200522216 =的實施例中，溫度選擇從大約攝式度 圍。而且，熱處理之時間選擇為0度之祀 處理期間，開始將區域26 ’; φ 0秒。於此熱 姆值二石夕化銘。於此敎處二了1中之石夕化麵轉變成低歐 =，㈣化鎳呈現出與下層秒優越之介面二成：: 此作用為與上層二矽化鈷之“緩 、’由 極208之閘極長戶是才_ & 曰，於此方式，當閘電 .、， 又在一矽化鈷之單顆粒大小量级日士，石 面弟lc至le圖之說明’則顯著地 ‘ 矽化鈷層之由應力引妞少丁 τ Λ 除了一 力引起之不平規則性〔stress_lnduced iiregu aiity〕。藉由控制熱處裡之至少—個製程 就是說，溫度和經声時Μ 4數，也 Α , 工辽日才間，則可調整將單矽化物轉變成- =:勿之製程。舉例而言，鑑於所希望之低薄層電阻，； 根據、讀而判定最後所獲得導電率之最佳值， ^匕鎳層鳩與魏_261給予之厚度比例^改= 二個製程參數，以確認最後獲得薄層電阻相依 、衣私减之相依性〔dependeney〕。對於複數個不同 之厚度比例可施行這些測量，以便建立複數個測量值而從 此等，量值可導出熱處理之製程參數。熱處理之對應控制 也許是需要的’因為二％化鎳較之單％化錄也許呈現出增 加之电阻，反之—石夕化銘顯示了相反之行為。 第2d圖不意地顯示完成第二次熱處理後之場效電晶 胆200，具有修正之矽化鎳層26〇&，接著具有修正之矽化 鈷層26U形成於閘電極208,並具有修正之矽化鎳層27〇a 和修正之矽化鈷層27〗a形成於源極和汲極區域2⑽，除非 92686 18 200522216 這些區域並不由先前所形成之金屬矽化 照弟2a圖〕所覆蓋。由於結合了石夕化㈣1 a〔参 .之優越特性，與鶴桌與相關下層石夕介面：金眉 對於問電極208之低的全面薄層電阻，同；：二可獲得 體200之進一步製造步驟期間所形成之局；表：效電晶 未顯示〕之電阻率亦維持於低位準。 連線〔圖中 結果，本發明提供一種使人 成埋置之石々仆禮S 5 笔路特徵結構上形 成埋置之石夕化鎳層，而於埋置之石夕化 彝上开少 層之技術，由此保持^化成有石夕化銘 同時顯著減少或避免了切化優越之特性’ 阻退化。石夕化録層和埋置之石夕化錦声可所引起之薄層電 所形成，其中譬如個別—之=用= 靖程 和各層之形態之各特性，可分別由嬖二；阻、 間，導致了這些材料之重新八佈層而/形成個別石夕化物期 方、石夕化處理㈣可減少不希望之鎳擴散。 例中 技藝：::上二殊Γ咖作說明用，而對於熟悉此項 當可瞭解本發明可以噹夕」：揭示之技術内容後， 驟。再：，Γ;:ΓΓ!實施本發明上述提出之製程步 對a中戶斤_ 《申凊專利範圍中說明之外，並不欲 以上揭中不之構造或設計之細部作限制。因此，很明顯地 揭路之特定實施例可作更改或修飾，而所有此等變化
Jy 92686 200522216 皆係考慮在本發明之精神和範圍內 列之申請專利範圍請求保護。 此’本發明提出下 【圖式簡單說明】 由參照下列之詳細說明，並社人& ^ χ、、ϋ Q所附圖式，可瞭解本 心月，其中相同之爹考號碼係辨識相似之元件，以及並中： 制第1…。圖，示意地顯示習知之場效電晶體於不同 之衣造階段期間之橫剖面圖； 、弟Id至16圖，示意地顯示不同之閘極長度之閘電極 上視圖，其中可觀察不適當地增加閘極電阻於少於100nm 之閘極長度；以及 第2a至2d圖，示意地顯示依照本發明之例示實施 例’場效電晶體於不同之製造階段期間之橫剖面圖。 【主要元件符號說明】 100 電晶體元件 101 基板 102 作用區域 103 隔離結構[淺溝渠隔離] 104 源極和汲極區域 105 延伸區域 106 通道區域 107 閘極絕緣層 108 閘電極 109 側壁間隔〔元〕件 110 金屬層 111 二石夕化銘區域 112 一石夕化銘區域 112A 不規則形〔中斷〕 113 顆粒 150 閘極長度〔雙箭號〕 150A 閘極長度 200 場效電晶體 201 基板 202 作用區域 203 隔離結構 204 源極和汲極區域 20 92686 •200522216 205 延伸區域 207 閘極絕緣層 209 側壁間隔〔元〕件 230 蓋層 241 第一次層 260 矽化鎳層 270 石夕化錄層 260a 矽化鎳層 270a 石夕化錄層 206 通道區域 208 閘電極 211a 金屬矽化物區域 240 金屬層 242 第二次層 261 矽化鈷層 271 矽化鈷層 261a 矽化鈷層 271a 矽化鈷層
21 92686

Claims (1)

  1. •200522216 十、申請專利範圍： 1 · 一種形成半導體裝置之方法，包括·· 在形成在基板上之含矽區域上形成包含金屬鈷和 金屬鎳之層； ”不 /皿/又別綠丞枚退仃熱處理，以使鎳和鈷於言 含石夕區域與矽反應而形成矽化物； 处基板上選擇性地將未反應之鎳和鈷去除，·以及 於第二溫度對該基板進行熱處理，該第二溫声言方 =第-溫度’以修正於該第一溫度該熱處理期間：二 5亥石夕化物。 2· 圍第1項之方法，其中，包含編Μ 二=層係藉由在該切區域上沉積一層金屬钻並 ^孟屬鈷層上沉積—層金屬鎳而形成。 3·如申請專利範圍第1項之 屬鎳之該層係藉由在該含金屬銘和金 4 “屬鎳層上沉積-層金屬鈷而形成。 4.如申請專利範圍第1項 厚度而控制形成在該含心中括藉由調整該層之 5·如申請專利範圍第4項之方'去：之石夕化物之厚度。 有預定第-厚度之金屬勤之第二；中，藉由沉積包含具 二厚度之金屬鋅之g 1 層和包含具有預定第 6.如申％,弟一層’而調整該層之厚度。 戈甲3月專利範圍第5項之方、本“上 又 第一厚度。 / ，八中该第二厚度小於該 7·如申請專利範圍第〗項之 — 、 法，设包括控制溫度和熱處 92686 22 200522216 理經歷時間至少其中之—，以修正該錢物調整於該含 石夕區域中二矽化鈷之數量。 8·如申請專利範圍第1ιΜ之方法，其中該含石夕區域包括具 有少於約100 nm橫向尺寸之多晶矽線。 9·，申請專利範圍第1項之方法，其中該含石夕區域包括場 效電晶體之；:及極和源極區域。 1C)a如申請專利範圍第1 一部分和第二部分， 屬钻和金屬鎳之該層 化物。 項之方法，其中該含矽區域包括第 而其中該方法復包括在形成包含金 之前，在該第一部分上形成金屬矽 11·如申請專利範圍第1〇項〜々沈# 场效電晶體之汲極區域和源極區域。 第11項之方法，其中該第二部分包* 晶體之閉電極’該場效電晶體由側壁間隔元 矛现層所覆盖，以及1中 鈷和全屬鋅…二 在形成包含金> 孟屬鎳之该層之前，去除該帽層。 13.如申請專利範圍第12項 度約5〇_或更短。 ，、中鐵極之問， 14-種形成場效電晶體之方法，該方法包括： 之間= 彡成於絲上m緣層上形成包含多晶石夕 於含矽半導體區域形成汲極區域和源極區域 極和源極區域設置鄰接於該閘電極； 於該閘電極之側壁上形成側壁間隔元件丨 92686 23 200522216 包含金屬鈷和金屬鎳之層形成於該閘電極和該没 極和源極區域上；以及 用該層，將含有矽化鈷和矽化鎳之區域至少形成於 閘電極。 15.如申請專利範圍第14項之方法，其中形成該含有矽化 钻和矽化鎳之區域包括： 於第一溫度對該基板進行熱處理，以使鎳和鈷與矽 反應形成石夕化物至少於該閘電極； 從該基板上選擇性地將未反應之鎳和鈷去除；以及 於第二溫度對該基板進行熱處理，該第二溫戶言於 :亥第-溫度，以修正於該第一溫度_理期間：：： 5亥碎化物。 ^申請專利範圍第14項之方法，其中包含金屬銘 並在該第一層上沉積包含^ 屬鎳之該層係藉由在該閘電極和㈣極和源極區域、， "匕積包含金屬鈷之第一層 一 屬鎳之第二層而形成。 1 7·如申睛專利範圍第丨4項之， 屬錄夕兮β “ / 八中匕$金屬録和j 鸯鏢之该層係错由在該閘雷 沉穑勺入人p 極和该汲極和源極區域上 18一種形成場效電晶體之方法，該方法包括： 形成層堆4,該層堆4包㈣成 上^至少閉極絕緣層、多晶石夕層和蓋層； 圖案化該層堆疊，以形 成具有由至少該蓋層所覆j 24 92686 200522216 之上表面之閘電極； 成;及極區域和源極區域鄰接該閘電極； 成匕括第一金屬之石夕化物區域於該沒極和源極 區域； 曝露該閘電極之該上表面；以及 形成矽化鎳/矽化鈷層堆疊區域於該閘電極。 a如申請專利範圍第18項之方法，其中，形成财化錄/ 矽化鈷層堆疊區域包括： 形成包括金屬鈷和金屬鎳之層； 。於第一溫度對該基板進行熱處理，以使鎳和鈷於該 問違極與石夕反應形成石夕化物； 攸及基板上运擇性地將未反應之鎳和銘去除；以及 ^於第二溫度對該基板進行熱處理，該第二溫度要高 於该第一溫度，以修正於該第一溫度該熱處理期間形成 之该石夕化物。 申請專利範圍第19項之方法，其中，包含金屬銘和 ，屬鎳之該層係藉由在該閘電極上沉積包括金屬鈷之 第一層，並在該第一層上沉積包括金屬鎳之第二層而形 成。 21·如申請專利範圍第19項之方法，其中，包含金屬鈷和 至屬鎳之該層係藉由在該閘電極上沉積包括金屬鎳之 第層，並在該第一層上沉積包括金屬鈷之第二層而形 成。 22·如申請專利範圍第18項之方法，其中該第一金屬包括 92686 25 200522216 始0 2 3 · —種場效電晶體’包括·· 形成於閘極絕緣層上之矽閘電極； 形成鄰接該閘電極之汲極區域和源極區域； 形成於該矽閘電極上之矽化鎳區域；以及 形成於該矽化鎳區域上之矽化鈷區域。 24·如申請專利範圍第23項之場效電晶體，復包括形成於 δ亥汲極和源極區域之矽化鈷區域。 2 5 ·如申請專利範圍第2 3項之場效電晶體 極和源極區，或，形成於第二石夕化錄區域上之奸括)該沒 區域。 弟〜咬化敍 26·如申請專利範 區域之厚度小 圍第23項之場效電晶體 於該石夕化始區域之厚度。 其中讀矽化鎳 92686 26
TW093129186A 2003-09-30 2004-09-27 Semiconductor device having a nickel/cobalt silicide region formed in a silicon region TW200522216A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10345374A DE10345374B4 (de) 2003-09-30 2003-09-30 Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
US10/859,552 US20050070082A1 (en) 2003-09-30 2004-06-02 Semiconductor device having a nickel/cobalt silicide region formed in a silicon region

Publications (1)

Publication Number Publication Date
TW200522216A true TW200522216A (en) 2005-07-01

Family

ID=34353210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093129186A TW200522216A (en) 2003-09-30 2004-09-27 Semiconductor device having a nickel/cobalt silicide region formed in a silicon region

Country Status (4)

Country Link
US (1) US20050070082A1 (zh)
CN (1) CN1860589A (zh)
DE (1) DE10345374B4 (zh)
TW (1) TW200522216A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9327726B2 (en) 2004-10-05 2016-05-03 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
US9878693B2 (en) 2004-10-05 2018-01-30 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
US20070072358A1 (en) * 2005-09-29 2007-03-29 Chih-Ning Wu Method of manufacturing metal-oxide-semiconductor transistor devices
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8652912B2 (en) * 2006-12-08 2014-02-18 Micron Technology, Inc. Methods of fabricating a transistor gate including cobalt silicide
US7897513B2 (en) * 2007-06-28 2011-03-01 Texas Instruments Incorporated Method for forming a metal silicide
US8791572B2 (en) * 2007-07-26 2014-07-29 International Business Machines Corporation Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof
US7964923B2 (en) * 2008-01-07 2011-06-21 International Business Machines Corporation Structure and method of creating entirely self-aligned metallic contacts
US8367508B2 (en) * 2010-04-09 2013-02-05 International Business Machines Corporation Self-aligned contacts for field effect transistor devices
US8304319B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a disilicide
US9371002B2 (en) 2013-08-28 2016-06-21 Vision Works Ip Corporation Absolute acceleration sensor for use within moving vehicles
CN108346574B (zh) * 2017-01-25 2021-08-10 联华电子股份有限公司 制作具有钴硅化物层的半导体元件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151170A1 (en) * 1996-06-04 2002-10-17 Karen Maex Method of forming polycrystalline CoSi2 salicide and products obtained thereof
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6423634B1 (en) * 2000-04-25 2002-07-23 Advanced Micro Devices, Inc. Method of forming low resistance metal silicide region on a gate electrode of a transistor
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
US6376320B1 (en) * 2000-11-15 2002-04-23 Advanced Micro Devices, Inc. Method for forming field effect transistor with silicides of different thickness and of different materials for the source/drain and the gate
US6468900B1 (en) * 2000-12-06 2002-10-22 Advanced Micro Devices, Inc. Dual layer nickel deposition using a cobalt barrier to reduce surface roughness at silicide/junction interface
US6444578B1 (en) * 2001-02-21 2002-09-03 International Business Machines Corporation Self-aligned silicide process for reduction of Si consumption in shallow junction and thin SOI electronic devices
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same

Also Published As

Publication number Publication date
DE10345374B4 (de) 2006-08-10
US20050070082A1 (en) 2005-03-31
CN1860589A (zh) 2006-11-08
DE10345374A1 (de) 2005-05-19

Similar Documents

Publication Publication Date Title
TW535260B (en) Method of manufacturing semiconductor device
TWI383490B (zh) 半導體裝置之製造方法
US6838363B2 (en) Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
TWI345308B (en) Semiconductor devices
TWI243423B (en) Highly integrated semiconductor device with silicide layer that secures contact margin and method of manufacturing the same
TWI253716B (en) Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
TW480723B (en) Method of manufacturing semiconductor device and semiconductor device
TWI321831B (en) Method for integration of silicide contacts and silicide gate metals
TW513754B (en) Semiconductor device having a metal silicide layer and method for manufacturing the same
TWI283479B (en) Semiconductor device and fabrication method thereof
TW200931666A (en) High performance MOSFET
TW200522171A (en) Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
TW201115719A (en) Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure
TW201009936A (en) Semiconductor device gate structure including a gettering layer
TW201115686A (en) Uniform high-k metal gate stacks by adjusting threshold voltage for sophisticated transistors by diffusing a metal species prior to gate patterning
JP2009147377A (ja) 半導体装置および半導体装置を製造する方法
JPH07106280A (ja) 半導体装置の製造方法
TW200522216A (en) Semiconductor device having a nickel/cobalt silicide region formed in a silicon region
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
TW200428511A (en) Self-aligned silicided process and structure
TW200832564A (en) Method of manufacturing semiconductor device, and semiconductor device
TWI305054B (en) Semiconductor device and fabricating method for thereof
TW200411781A (en) Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
TW200405471A (en) Semiconductor device and method of manufacturing semiconductor device