JPH07106280A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07106280A
JPH07106280A JP5251265A JP25126593A JPH07106280A JP H07106280 A JPH07106280 A JP H07106280A JP 5251265 A JP5251265 A JP 5251265A JP 25126593 A JP25126593 A JP 25126593A JP H07106280 A JPH07106280 A JP H07106280A
Authority
JP
Japan
Prior art keywords
film
silicon
semiconductor device
polycrystalline silicon
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5251265A
Other languages
English (en)
Other versions
JP2611726B2 (ja
Inventor
Masako Yamanaka
理子 山中
Naoharu Nishio
直治 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5251265A priority Critical patent/JP2611726B2/ja
Priority to KR1019940025505A priority patent/KR0147241B1/ko
Publication of JPH07106280A publication Critical patent/JPH07106280A/ja
Priority to US08/736,784 priority patent/US5915197A/en
Application granted granted Critical
Publication of JP2611726B2 publication Critical patent/JP2611726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】高温処理に際しても層抵抗の増大が生じないサ
リサイド構造のＭＯＳトランジスタの製造方法である。 【構成】チタン膜８の堆積に先だって、拡散層６の露出
面および多結晶シリコン膜４の上面に凹凸７を形成して
おく。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にサリサイド（ｓａｌｉｃｉｄｅ；ｓｅｌｆ−
ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅの略）構造のＭＯＳ
トランジスタの形成方法に関する。
【０００２】
【従来の技術】チタンシリサイドおよびコバルトシリサ
イドは、高融点金属シリサイドの中でも比抵抗が小さ
く、耐熱性に優れていることが知られている。このた
め、例えばチタンシリサイドは、半導体装置に標準的に
使用される高耐熱材料として注目されている。しかしな
がら、例えばチタンシリサイド膜の形成時，あるいはこ
の膜を形成した後の８００℃以上の熱処理によって、チ
タンシリサイド膜が高抵抗化することも知られている。
このことから、実際にチタンシリサイドを半導体装置に
使用するには、製造工程における適用可能な条件が厳し
いものになる。この欠点は、高融点金属シリサイドに共
通のものである。
【０００３】この欠点を克服する１つの方法が、特開平
２−２９００１８号公報に開示されている。半導体装置
の断面図である図３を参照すると、上記公開公報記載の
半導体装置の製造方法（以下、第１の従来の方法と記
す）は、次のようになる。
【０００４】まず、公知の方法によりシリコン基板１表
面にフィールド酸化膜２，ゲート酸化膜３が形成され
る。次に、減圧ＣＶＤ法により全面に多結晶シリコン膜
が堆積され、この膜に燐の熱拡散が行なわれて導電性の
多結晶シリコン膜４が形成される。続いて、スパッタ法
により、全面にチタンシリサイド膜１９が堆積される。
さらに、公知のリソグラフィ技術，ドライエッチング技
術により、チタンシリサイド膜１９および多結晶シリコ
ン膜４がパターニングされ、多結晶シリコン膜４とチタ
ンシリサイド膜１９との積層膜からなるポリサイド構造
のゲート電極配線が形成される。ＭＯＳトランジスタの
ソース，ドレイン領域となる拡散層がイオン注入により
形成された後、全面に層間絶縁膜１０が堆積される。次
に、パイロ（ｐｙｒｏｇｅｎｉｃ ｏｘｉｄａｔｉｏｎ
の略；水素燃焼酸化）雰囲気で熱処理が施され、ゲート
電極配線の低抵抗化とソース，ドレイン領域をなす拡散
層の活性化とが行なわれる。このパイロ雰囲気での熱処
理により、高融点金属シリサイドのモフォロジーの劣化
は抑制され，凝集は妨げられる。
【０００５】上記欠点の克服する別の方法が、特開平３
−４６３２３号公報に開示されている。半導体装置の断
面図である図４を参照すると、上記公開公報記載の半導
体装置の製造方法（以下、第２の従来の方法と記す）
は、次のようになる。
【０００６】まず、シリコン基板１表面にフィールド酸
化膜２，ゲート酸化膜３が形成される。ゲート電極配線
を構成する多結晶シリコン膜が形成された後、この多結
晶シリコン膜の側面に絶縁膜スペーサ５が形成される。
次に、導電性不純物のイオン注入が行なわれ、ソース，
ドレイン領域となる拡散層６が形成され，上記多結晶シ
リコン膜が導電性の多結晶シリコン膜４になる。全面に
チタン膜が堆積された後、非酸化性雰囲気での第１の熱
処理が施され、多結晶シリコン膜４の上面，拡散層５の
表面にそれぞれチタンシリサイド膜２９ａ，２９ｂが形
成される。未反応のチタン膜等が除去された後、６００
℃以上１０００℃以下の温度の酸素雰囲気で所定時間の
第２の熱処理が行なわれ、チタンシリサイド膜２９ａ，
２９ｂの表面にチタン酸化膜１４が形成される。この第
２の熱処理により、チタンシリサイド膜２９ａ，２９ｂ
の凝集が抑制される。
【０００７】
【発明が解決しようとする課題】高温での高融点金属シ
リサイドの凝集は、高融点金属シリサイドの表面エネル
ギー，粒界エネルギー，および高融点金属シリサイドと
下地のシリコンとの界面エネルギー等により説明されて
いる。高融点金属シリサイドの結晶粒径やシリコンの面
方位に依存して、結晶粒が変形しやすくなり，凝集を生
じやすくなる。凝集を抑制するという点では、上記第
１，第２の従来の方法はそれなりの効果がある。しかし
ながら、上記第１，第２の従来の方法では、例えばＢＰ
ＳＧ膜からなる層間絶縁膜をリフローするような８００
〜１０００℃程度の熱処理を施す場合、凝集が生じるこ
とになり、凝集の抑制にも限界があり、低抵抗化も不十
分になる。また、上記第１の従来の方法では、サリサイ
ド構造のＭＯＳトランジスタが形成できない。また、上
記第２の従来の方法では、第２の熱処理が加わるため、
半導体装置の微細化による拡散層の接合の深さが浅くな
ると、この方法の適用が困難になる。
【０００８】したがって本発明の目的は、サリサイド構
造のＭＯＳトランジスタの製造において、微細化に適し
た製造方法を提供することにある。さらに、このような
ＭＯＳトランジスタに用いる高融点金属シリサイドの結
晶粒の変形，凝集を抑制し、高融点金属シリサイドの低
抵抗性を確保する製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、少なくとも表面がシリコン層からなる半導体
基板のこのシリコン層の表面に所定の素子分離領域とゲ
ート絶縁膜とをそれぞれ形成し、このシリコン層の表面
上にゲート電極配線を形成し、このゲート電極配線の側
面に絶縁膜スペーサを形成する工程と、上記シリコン層
の表面の所定の領域にソース，ドレイン領域となる拡散
層を形成する工程と、少なくとも上記拡散層の表面を凹
凸な面に変換する工程と、全面に高融点金属膜を堆積
し、熱処理を施して少なくとも上記拡散層の表面に選択
的に高融点金属シリサイド膜を形成し、未反応のこの高
融点金属膜を選択的に除去する工程とを有する。
【００１０】好ましくは、上記凹凸な面の主たる露出面
は｛１１１｝面からなり、上記高融点金属膜はチタンも
しくはコバルトからなり、上記凹凸な面に変換する工程
が少なくとも上記拡散層の表面への選択的に非晶質シリ
コン，もしくは多結晶シリコンの堆積工程を少なくとも
含んでいる。さらに好ましくは、上記シリコン層が所定
の面方位を有する単結晶シリコン，もしくは多結晶シリ
コン膜からなる。
【００１１】
【作用】高融点金属シリサイド膜の凝集は、結晶粒の表
面自由エネルギーが最小になる方向に結晶粒が変形する
ために起る。このため、高融点シリサイド膜が薄膜化さ
れた場合、大きな結晶粒ではその形状が扁平になること
から凝集が起りやすくなる。シリコンの面が｛１１１｝
面からなる場合、これが｛１００｝面等の他の面からな
る場合に比べて、高融点金属シリサイド膜とシリコンと
の間の界面エネルギーが安定になり、結晶粒の変形を抑
制しやすくなる。
【００１２】本発明によれば、高融点金属膜の堆積な前
に、その下地となるシリコン層の表面に主たる露出面は
｛１１１｝面からなる凹凸を形成しておくため、堆積さ
れた高融点金属膜のモフォロジーは、下地シリコン層の
結晶方位および結晶粒径の影響を直接に受けないことに
なる。すなわち、この凹凸により、下地シリコン層から
高融点金属膜（および高融点金属シリサイド膜）への結
晶方位および結晶粒径の連続性が遮断されることにな
る。この凹凸の主たる露出面は｛１１１｝面であること
から、高融点金属シリサイド膜が形成され，さらに熱処
理されても、この高融点金属シリサイド膜の結晶粒の成
長（グレイン成長），および相転移に伴なう結晶構造の
変化の連続性はこの凹凸のサイズ内に留まり、凝集が抑
制されることになる。この凹凸のサイズを例えば導電性
の多結晶シリコン膜の結晶粒径より十分に小さくしてお
くことにより、この効果はより明確になる。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１４】半導体装置の製造工程の断面図である図１
を参照すると、本発明の第１の実施例は、（１００）面
方位の単結晶シリコン基板表面に形成され，高融点金属
としてチタンが採用されたサリサイド構造のＭＯＳトラ
ンジスタの製造方法である。このＭＯＳトランジスタ
は、以下のように形成される。
【００１５】まず、（１００）面方位の単結晶からなる
シリコン基板１表面の素子分離領域にはフィールド酸化
膜２が選択的に形成され、この表面の素子形成領域には
ゲート酸化膜３が形成される。全面に多結晶シリコン膜
が堆積され、公知の製法によりこの多結晶シリコン膜が
パターニングされ、ゲート電極配線が形成される部分に
この多結晶シリコン膜が残置される。さらに低濃度のイ
オン注入が行なわれ、拡散層の一部が形成される。全面
に絶縁膜が堆積された後、異方性エッチングがこの絶縁
膜に施され、絶縁膜スペーサ５が形成される。高濃度の
イオン注入が行なわれ、上記多結晶シリコン膜が導電性
の多結晶シリコン膜４に変換され、ソース，ドレイン領
域となるＬＤＤ型の拡散層６がシリコン基板１表面に形
成される〔図１（ａ）〕。
【００１６】次に、拡散層６の露出面，および多結晶シ
リコン膜４の上面に所望のサイズを有した凹凸７が形成
される〔図１（ｂ）〕。この凹凸７の形成方法は、以下
のとおりである。第１の形成方法は、非晶質シリコンの
選択成長法を含んだ方法である。まず、例えば、温度５
００℃，圧力４０Ｐａのもとで流量５００ｓｃｃｍのシ
ランあるいはジシランを成長ガスとし、流量５００ｓｃ
ｃｍの水素または窒素またはヘリウムをキャリアガスと
したＣＶＤ法により、非晶質シリコンが拡散層６の露出
面および多結晶シリコン膜４の上面に堆積される。その
後、例えば、８００℃，３０分の熱処理が施されること
により、この非晶質シリコンは、主たる露出面が｛１１
１｝面である凹凸７の多結晶シリコンに変換される。第
２の形成方法は、多結晶シリコンの選択成長法である。
拡散層６の露出面および多結晶シリコン膜４の上面に多
結晶シリコンが直接に選択成長されることにより、これ
らの面に主たる露出面が｛１１１｝面である凹凸７の多
結晶シリコンが形成される。第３の方法は、ＨＳＧ（Ｈ
ｅｍｉ−Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎの略；半球形
状結晶粒）多結晶シリコンの選択成長である。この方法
は、まず、ＵＨＶ（Ｕｌｔｒａ−Ｈｉｇｈ Ｖａｃｕｕ
ｍの略；超高真空）ＣＶＤ法が行なえる成膜装置内で拡
散層６の露出面および多結晶シリコン膜４の上面の自然
酸化膜が除去された後、例えば温度５１０℃程度のもと
でのこの成膜装置により、非晶質シリコンが拡散層６の
露出面および多結晶シリコン膜４の上面に選択的に堆積
される。その後、この成膜装置内で温度を６００℃程度
に上昇させて、流量１３ｃｃ／分のジシランを数十秒流
すことにより、ＨＳＧ多結晶シリコン膜を形成する。こ
のＨＳＧ多結晶シリコン膜の露出面は、主に｛１１１｝
面からなる。なお、上記第１，および第２の形成方法で
は、非晶質シリコンもしくは多結晶シリコンな堆積の前
の拡散層６の露出面および多結晶シリコン膜４の上面に
は、多少の自然酸化膜が残されていることが望ましい。
【００１７】次に、全面に所定膜厚のチタン膜８がスパ
ッタリングされる〔図１（ｃ）〕。このスパッタリング
の条件は、圧力１．１Ｐａ，ＲＦパワー１ＫＷである。
本実施例では、チタン膜８の膜厚の値は、拡散層６の接
合の深さとチタンシリサイド膜に要求される層抵抗とか
ら決定される。一方、上記第２の従来の方法では、半導
体装置が微細化されて拡散層の接合の深さが浅くなった
場合、チタン膜の膜厚は本実施例のチタン膜の膜厚より
厚くすることは困難になり、チタンシリサイド膜の層抵
抗が大きなものとなる。
【００１８】次に、温度６００℃の窒素雰囲気で３０秒
程度の第１のＲＴＡ処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌｉｎｇの略）が行なわれ、多結晶シリコ
ン膜４の上面，拡散層６の露出面に堆積されたチタン膜
８のみが選択的にそれぞれチタンシリサイド膜９ａ，９
ｂに変換される。このとき、（図示はしないが）未反応
のチタン膜８およびチタンシリサイド膜９ａ，９ｂの表
面には窒化チタン膜が形成されてる。この段階でのチタ
ンシリサイド膜９ａ，９ｂは準安定相の結晶構造であ
り、Ｃ49型の空間群からなる結晶構造を有する。チタン
シリサイドの安定相の結晶構造の空間群はＣ54型であ
る。このＣ49型のチタンシリサイドの層抵抗は、Ｃ54型
のチタンシリサイドの層抵抗より大きいことが知られて
いる。窒化チタン膜と未反応のチタン膜８とが、ＲＩＥ
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇの略）に
より除去される〔図１（ｄ）〕。
【００１９】続いて、８５０℃で２秒ほどの第２のＲＴ
Ａ処理が施される。この第２のＲＴＡ処理により、上記
チタンシリサイド膜９ａ，９ｂは、空間群がＣ54型であ
る準安定相の結晶構造に変換され、低抵抗化される。な
お、本実施例では、チタン膜８の堆積，第１，および第
２のＲＴＡ処理において、チタン膜８，チタンシリサイ
ド膜９ａ，９ｂの下地は所望のサイズを有した凹凸７の
表面を有する多結晶シリコンからなり、この凹凸７の主
たる露出面がシリコンの最っとも緻密な｛１１１｝面か
らなるため、チタン膜８，チタンシリサイド膜９ａ，９
ｂのグレイン成長は、それぞれこの凹凸７のサイズ内に
限定される。
【００２０】次に、全面にＢＰＳＧ膜からなる層間絶縁
膜１０が堆積され、この層間絶縁膜１０が８００℃以上
１０００℃以下の温度でリフローされる〔図１
（ｅ）〕。前述の第１，および第２の従来の方法では、
このリフロー工程で凝集が起る。これは、導電性の多結
晶シリコン膜上（および拡散層上）に直接にチタンシリ
サイド膜を形成しているため、これらのチタンシリサイ
ド膜の結晶粒は粒径の大きな多結晶シリコン膜の結晶粒
（および単結晶シリコンの結晶粒）を転写することにな
るためである。これに対して本実施例では、上述したよ
うにグレイン成長が上記凹凸７のサイズ内に限定される
ため、このリフロー工程でもチタンシリサイドの凝集は
発生しない。
【００２１】次に、拡散層６等に達するコンタクト孔が
層間絶縁膜１０に形成され、さらにこれらのコンタクト
孔を介して拡散層６等に接続される金属配線１１が形成
され、ポリサイド構造のゲート電極配線を有したサリサ
イド構造のＭＯＳトランジスタが完成する〔図１
（ｆ）〕。
【００２２】なお、上記第１の実施例は、Ｎチャネル型
およびＰチャネル型のＭＯＳトランジスタに適用でき
る。また、本実施例のＭＯＳトランジスタは単結晶シリ
コン基板表面に形成されたものであるが、本実施例はＭ
ＯＳＦＥＴ型のＴＦＴ（ＴｈｉｎＦｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）にも適用することができる。さらに本実施
例は、ポリサイド構造のゲート電極配線の代りに高融点
金属ゲート電極配線からなるＭＯＳトランジスタに対し
ても、適用することが可能である。
【００２３】半導体装置の製造工程の断面図である図２
を参照すると、本発明の第２の実施例は、（１００）面
方位の単結晶シリコン基板表面に形成され，高融点金属
としてコバルトが採用されたサリサイド構造のＭＯＳト
ランジスタの製造方法である。
【００２４】まず、図１（ｂ）の段階までは上記第１の
実施例と同様に製造される。次に、スパッタリング等の
方法により、全面に所定膜厚のコバルト膜１２が堆積さ
れる〔図２（ａ）〕。スパッタリングに依るときは、こ
の条件は上記第１の実施例と概略同じである。
【００２５】次に、６００℃の窒素雰囲気で１５秒程度
の第１のＲＴＡ処理が施され、コバルトシリサイド膜１
３ａ，１３ｂが形成される。この段階でのコバルトシリ
サイド膜１３ａ，１３ｂは準安定相のＣｏ2 Ｓｉであ
り、安定相のＣｏＳｉ2 より層抵抗が大きい。窒化コバ
ルト膜と未反応のコバルト膜１２とがＲＩＥにより除去
される。続いて、８５０℃で５秒ほどの第２のＲＴＡ処
理が施され、コバルトシリサイド膜１３ａ，１３ｂは安
定相のＣｏＳｉ2 に変換されて低抵抗化される〔図２
（ｂ）〕。
【００２６】次に、全面にＢＰＳＧ膜からなる層間絶縁
膜１０が堆積され、この層間絶縁膜１０が８００℃以上
１０００℃以下の温度でリフローされる〔図２
（ｃ）〕。本実施例でもこのリフロー工程でのコバルト
シリサイド１３ａ，１３ｂの凝集は発生しない。
【００２７】次に、拡散層６等に達するコンタクト孔が
層間絶縁膜１０に形成され、さらにこれらのコンタクト
孔を介して拡散層６等に接続される金属配線が形成さ
れ、サリサイド構造のＭＯＳトランジスタが完成する
〔図２（ｄ）〕。
【００２８】上記第２の実施例では、コバルトシリサイ
ドとシリコンとのミスマッチが１．２％と小さいため、
｛１１１｝面のシリコンに対してのコバルトシリサイド
の成長はファセットのないエピタキシャル成長となり、
本実施例での凝集に対する抑制は上記第１の実施例での
凝集に対する抑制よりも優れたものになる。
【００２９】なお、上記第２の実施例も、Ｎチャネル型
およびＰチャネル型のＭＯＳトランジスタに適用でき
る。また本実施例のＭＯＳトランジスタは単結晶シリコ
ン基板表面に形成されたものであるが、本実施例もＭＯ
ＳＦＥＴ型のＴＦＴに適用することができる。さらに本
実施例も、ポリサイド構造のゲート電極配線の代りに高
融点金属ゲート電極配線からなるＭＯＳトランジスタに
対しても、適用することが可能である。
【００３０】
【発明の効果】以上説明したように本発明によれば、高
融点シリサイド膜の凝集に伴なう層抵抗の増大が抑制さ
れ、この高融点金属シリサイド膜の低抵抗性が確保さ
れ、微細化されたサイサイド構造のＭＯＳトランジスタ
の製造が容易になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の断面図であ
る。
【図２】本発明の第２の実施例の製造工程の断面図であ
る。
【図３】従来の半導体装置の断面図である。
【図４】従来の別の半導体装置の断面図である。
【符号の説明】
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ 多結晶シリコン膜 ５ 絶縁膜スペーサ ６ 拡散層 ７ 凹凸 ８ チタン膜 ９ａ，９ｂ，１９，２９ａ，２９ｂ チタンシリサイ
ド膜 １０ 層間絶縁膜 １１ 金属配線 １２ コバルト膜 １３ａ，１３ｂ コバルトシリサイド膜 １４ チタン酸化膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも表面がシリコン層からなる半
    導体基板の該シリコン層の表面に所定の素子分離領域と
    ゲート絶縁膜とをそれぞれ形成し、該シリコン層の表面
    上にゲート電極配線を形成し、該ゲート電極配線の側面
    に絶縁膜スペーサを形成する工程と、 前記シリコン層の表面の所定の領域にソース，ドレイン
    領域となる拡散層を形成する工程と、 少なくとも前記拡散層の表面を凹凸な面に変換する工程
    と、 全面に高融点金属膜を堆積し、熱処理を施して少なくと
    も前記拡散層の表面に選択的に高融点金属シリサイド膜
    を形成し、未反応の該高融点金属膜を選択的に除去する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 前記凹凸な面の主たる露出面が｛１１
    １｝面からなることを特徴とする請求項１記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記高融点金属膜がチタンもしくはコバ
    ルトからなることを特徴とする請求項１あるいは請求項
    ２記載の半導体装置。
  4. 【請求項４】 前記凹凸な面に変換する工程が、少なく
    とも前記拡散層の表面へ選択的に非晶質シリコン，もし
    くは多結晶シリコンを堆積する工程を少なくとも含むこ
    とを特徴とする請求項１，請求項２あるいは請求項３記
    載の半導体装置の製造方法。
  5. 【請求項５】 前記シリコン層が前記半導体基板表面に
    直接に載置され、シリコン層を含めて該半導体基板が所
    定の面方位を有する単結晶シリコン基板からなり、前記
    素子分離領域がフィールド酸化膜からなることを特徴と
    する請求項１，請求項２，請求項３あるいは請求項４記
    載の半導体装置の製造方法。
  6. 【請求項６】 前記シリコン層が多結晶シリコン膜から
    なり、前記半導体基板が単結晶シリコン基板と該単結晶
    シリコン基板表面を覆う絶縁膜と該絶縁膜を覆う該多結
    晶シリコン膜とからなることを特徴とする請求項１，請
    求項２，請求項３あるいは請求項４記載の半導体装置の
    製造方法。
JP5251265A 1993-10-07 1993-10-07 半導体装置の製造方法 Expired - Lifetime JP2611726B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5251265A JP2611726B2 (ja) 1993-10-07 1993-10-07 半導体装置の製造方法
KR1019940025505A KR0147241B1 (ko) 1993-10-07 1994-10-06 반도체 장치의 제조 방법
US08/736,784 US5915197A (en) 1993-10-07 1996-10-25 Fabrication process for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5251265A JP2611726B2 (ja) 1993-10-07 1993-10-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07106280A true JPH07106280A (ja) 1995-04-21
JP2611726B2 JP2611726B2 (ja) 1997-05-21

Family

ID=17220216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5251265A Expired - Lifetime JP2611726B2 (ja) 1993-10-07 1993-10-07 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5915197A (ja)
JP (1) JP2611726B2 (ja)
KR (1) KR0147241B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079508A (ja) * 1996-08-09 1998-03-24 United Microelectron Corp セルフ・アライン・ケイ化物の改良された製造方法
US6040629A (en) * 1997-02-05 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having silicided elements of short length
WO2000017939A1 (fr) * 1998-09-22 2000-03-30 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
US6239471B1 (en) 1996-12-10 2001-05-29 Mitsubishi Denki Kabushiki Kaisha MIS transistor and manufacturing method thereof
US6359321B2 (en) 1997-02-04 2002-03-19 Mitsubishi Denki Kabushiki Kaisha MIS transistor and method of fabricating the same
KR100377160B1 (ko) * 1998-12-03 2003-08-19 주식회사 하이닉스반도체 다층실리콘을이용한게이트전극형성방법
KR100443793B1 (ko) * 2001-12-11 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2008235888A (ja) * 2007-03-16 2008-10-02 Asm America Inc 安定したシリサイド膜及びその製造方法
KR100923763B1 (ko) * 2002-12-28 2009-10-27 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121120A (en) * 1997-08-07 2000-09-19 Nec Corporation Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer
TW357413B (en) * 1997-12-05 1999-05-01 United Microelectronics Corp Manufacturing process of transistors
US6040238A (en) * 1998-01-08 2000-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal annealing for preventing polycide void
JP3996286B2 (ja) * 1998-11-27 2007-10-24 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2000223670A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
US6235605B1 (en) * 1999-04-15 2001-05-22 Micron Technology, Inc. Selective silicon formation for semiconductor devices
US6797601B2 (en) * 1999-06-11 2004-09-28 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects
US6730584B2 (en) 1999-06-15 2004-05-04 Micron Technology, Inc. Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures
US7244996B2 (en) * 2000-04-06 2007-07-17 Oki Electric Industry Co., Ltd. Structure of a field effect transistor having metallic silicide and manufacturing method thereof
US6924691B2 (en) * 2000-11-28 2005-08-02 Precision Dynamics Corporation Rectifying charge storage device with sensor
US6924688B1 (en) 2000-11-28 2005-08-02 Precision Dynamics Corporation Rectifying charge storage device with antenna
US6414543B1 (en) * 2000-11-28 2002-07-02 Precision Dynamics Corporation Rectifying charge storage element
US6982452B2 (en) * 2000-11-28 2006-01-03 Precision Dynamics Corporation Rectifying charge storage element
US7031182B2 (en) * 2000-11-28 2006-04-18 Beigel Michael L Rectifying charge storage memory circuit
US6933774B2 (en) * 2000-11-28 2005-08-23 Precision Dynamics Corporation Rectifying charge storage element with transistor
KR100356482B1 (ko) * 2000-12-22 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US20030069480A1 (en) * 2001-04-28 2003-04-10 Baxter International Inc. A system and method for networking blood collection instruments within a blood collection facility
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
US6559018B1 (en) 2002-01-18 2003-05-06 Taiwan Semiconductor Manufacturing Company Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration
DE10248205B4 (de) * 2002-10-16 2007-03-08 Infineon Technologies Ag Ohmsche Kontaktanordnung und Herstellverfahren
EP2230684B1 (de) * 2003-07-08 2013-10-30 Infineon Technologies AG Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
KR100566675B1 (ko) * 2004-12-14 2006-03-31 삼성전자주식회사 반도체 장치와 그 제조 방법
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315613A (ja) * 1992-05-13 1993-11-26 Oki Electric Ind Co Ltd 半導体装置およびシリサイド層の形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
GB2214708A (en) * 1988-01-20 1989-09-06 Philips Nv A method of manufacturing a semiconductor device
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
US4966868A (en) * 1988-05-16 1990-10-30 Intel Corporation Process for selective contact hole filling including a silicide plug
JPH02290018A (ja) * 1989-02-02 1990-11-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0758773B2 (ja) * 1989-07-14 1995-06-21 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315613A (ja) * 1992-05-13 1993-11-26 Oki Electric Ind Co Ltd 半導体装置およびシリサイド層の形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079508A (ja) * 1996-08-09 1998-03-24 United Microelectron Corp セルフ・アライン・ケイ化物の改良された製造方法
US6239471B1 (en) 1996-12-10 2001-05-29 Mitsubishi Denki Kabushiki Kaisha MIS transistor and manufacturing method thereof
US6359321B2 (en) 1997-02-04 2002-03-19 Mitsubishi Denki Kabushiki Kaisha MIS transistor and method of fabricating the same
US6040629A (en) * 1997-02-05 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having silicided elements of short length
US6107156A (en) * 1997-02-05 2000-08-22 Mitsubishi Denki Kabushiki Kaisha Silicide layer forming method and semiconductor integrated circuit
KR100285978B1 (ko) * 1997-02-05 2001-04-16 다니구찌 이찌로오, 기타오카 다카시 실리사이드층형성방법및반도체집적회로
WO2000017939A1 (fr) * 1998-09-22 2000-03-30 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
US6960832B2 (en) 1998-09-22 2005-11-01 Renesas Technology Corp. Semiconductor device and its production process
KR100377160B1 (ko) * 1998-12-03 2003-08-19 주식회사 하이닉스반도체 다층실리콘을이용한게이트전극형성방법
KR100443793B1 (ko) * 2001-12-11 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100923763B1 (ko) * 2002-12-28 2009-10-27 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성 방법
JP2008235888A (ja) * 2007-03-16 2008-10-02 Asm America Inc 安定したシリサイド膜及びその製造方法

Also Published As

Publication number Publication date
JP2611726B2 (ja) 1997-05-21
US5915197A (en) 1999-06-22
KR0147241B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
JP2611726B2 (ja) 半導体装置の製造方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JP2820122B2 (ja) 半導体装置の製造方法
US20080176399A1 (en) Metallic silicide forming method and method of manufacturing semiconductor device
JP3009979B2 (ja) 半導体装置及びその製造方法
JPH0794731A (ja) 半導体装置及びその製造方法
JPH07254574A (ja) 電極形成方法
US7037371B1 (en) Method for fabricating semiconductor device
JP3486118B2 (ja) 半導体装置の製造方法
JP2930042B2 (ja) 半導体装置の製造方法
JP3168992B2 (ja) 半導体装置の製造方法
JP2848333B2 (ja) 半導体装置の製造方法
JPH05304108A (ja) 半導体装置及び半導体装置の製造方法
JP3394083B2 (ja) 半導体装置及びその製造方法
JP2658847B2 (ja) 半導体装置の製造方法
JP4730993B2 (ja) 半導体素子の電導性ライン形成方法
JPH10209291A (ja) Ｍｏｓ型半導体装置の製造方法
JP3044849B2 (ja) 半導体装置の製造方法
JP2004221115A (ja) 半導体装置およびその製造方法
JP3023189B2 (ja) 半導体装置の製造方法
JPH04137621A (ja) 半導体装置の製造方法
JPH06236994A (ja) 半導体装置およびその製造方法
JPH10229052A (ja) 半導体集積回路装置およびその製造方法
JPS63196075A (ja) Ｍｉｓ半導体装置の製造方法
JPH11186546A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970107