JPH04137621A

JPH04137621A - 半導体装置の製造方法

Info

Publication number: JPH04137621A
Application number: JP25903990A
Authority: JP
Inventors: Tomonori Aoyama; 知憲青山; Kyoichi Suguro; 恭一須黒
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-28
Filing date: 1990-09-28
Publication date: 1992-05-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、浅い不純物拡散層を必要とする半導体装置の
製造方法に係わり、特に拡散層上に金属−半導体の化合
物層を形成する半導体装置の製造方法に関する。

（従来の技術）従来、ＬＳＩを構成する基本素子としてＭＯＳ型の電界
効果トランジスタ（ＦＥＴ）が用いられており、ＬＳＩ
の性能向上のためＭＯＳトランジスタの高性能化が要求
されている。ＭＯＳトランジスタの高性能化のためには
、ソース・ドレイン領域の拡散層を浅く形成すると同時
に、配線と基板間の熱的安定性向上のため、バリアメタ
ルを介したオーミック電極を形成することが重要である
。

不純物拡散法を用いることによって、０．１μｍ程度の
浅いソース・ドレイン領域を形成することは可能である
が、この場合の拡散層の抵抗は高＜１００Ω／口以上の
シート抵抗となる。半導体素子の高速化のためには、拡
散層表面を金属化することによって低抵抗化する必要が
出てくる。

最近、サリサイドと呼ばれる自己整合的に拡散層表面の
シリサイド化を行う方法か検討されているが、この方法
によると、例えば５０ｎｓのシリサイドを形成すること
によって、シート抵抗を３〜５Ω／口に低減できる。ま
た、上の方法で形成されたシリサイド上に、例えばＴｉ
Ｎのようなバリアメタルの層を形成することにより、熱
的に安定な電極を得ることができる。

Ｔｉシリサイドを用いた従来のＭＯＳトランジスタの製
造方法について、第６図を参照して説明する。まず、第
６図（ａ）に示すように、ｐ型Ｓｉ基板１上にフィール
ド酸化膜２を形成し、この酸化膜２で囲まれた領域に、
ゲート酸化膜３、多結晶シリコン膜４及び側壁酸化膜５
からなるゲート電極部を形成する。このゲート電極部及
びフィールド酸化膜２をマスクにしてイオン注入を行い
、ｎ゛型不純物拡散層６ａ、６ｂを形成する。

次いで、第６図（ｂ）に示すように、全面にチタン（Ｔ
ｉ）膜７を堆積する。さらに、このＴｉ膜７をランプア
ニールし、拡ｆａ　Ｊｆｉ　　６　ａ　、　ｆｉ　ｂ上
のＴｉ膜７を下層のＳｔと反応させ、第６図（ｅ）に示
すように、導体層として５００人厚０チタンシリサイド
（ＴｉＳｉ２）層８ａ、８ｂ。

８Ｃを形成する。

その後、第６図（ｄ）に示すように、反応しなかったＴ
ｉを除去することにより、拡散層６ａ６ｂ及びＴ　ｉ　
Ｓ　ｉ　２層８ａ、８ｂからなるソース・ドレイン領域
を形成する。続いて、第６図（ｅ）に示すように、Ｔｉ
Ｓｉ２層８ａ、８ｂ。

８Ｃの表面を窒化して、チタンナイトライド（Ｔ　ｉ　
Ｎ）層９ａ、９ｂ、９ｃを形成する。これにより、拡散
層上にチタンシリサイドを有し、その上にチタンナイト
ライドを有する構造が実現される。

しかしながら、この種の方法にあっては次のような問題
があった。即ち、電極間分離のための側壁絶縁膜５の膜
厚が０．０５〜０．１μｍと狭い場合、ランプアニール
してチタンシリサイドを形成する際に、第６図（ｆ）に
示すようにチタンシリサイド８ａ、８ｂか８０とつなが
る、所謂ブリッジングが生じてしまう。また、バリアメ
タルとしてチタンナイトライドを形成する際にチタンシ
リサイド上のみチタンナイトライドを堆積する場合は工
程が複雑になるという問題点があり、自己整合的に形成
するためにはチタンシリサイドを窒化して表面にチタン
ナイトライドを形成する必要がある。しかし、Ｔ　ｉ　
Ｓ　ｉ　２はシリサイド中のチタンの割合が小さいため
窒化が起こり難く、また第６図（ｇ）のように窒化の際
に余ったシリコンがシリサイドと基板の界面にエピタキ
シャル成長して界面に凹凸を形成するという問題があっ
た。

（発明が解決しようとする課題）このように従来、不純物拡散層の低抵抗化をはかるため
にシリサイド等の金属−半導体の化合物層を形成する際
に、金属化合物層のブリッジングが生じたり、金属化合
物層の窒化の際に金属化合物層と基板の界面に半導体が
エピタキシャル成長して界面に凹凸を形成する等の問題
があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、金属化合物層のブリッジングを防止
することができ、且つ金属化合物層の窒化の際に金属化
合物層と基板との界面に半導体のエピタキシャル成長が
起こらない半導体装置の製造方法を提供することにある
。

［発明の構成コ（課題を解決するための手段）本発明の骨子は、半導体基板上に形成され、窒化処理す
る前の金属−半導体の化合物として、最終的に形成する
金属化合物（最終形成相）よりも金属の割合を多くする
ことにより、ブリッジング防止及び窒化の容易化をはが
ることにある。

即ち本発明は、基板の拡散層等上にシリサイド等の金属
化合物層を形成する半導体装置の製造方法において、絶
縁膜の開口に一部が露出した半導体基板上に金属膜を形
成したのち、この金属膜の基板との界面に該金属と該基
板を構成する半導体材料との組成比における金属の割合
か最終形成相よりも大きい第１の金属化合物層を形成し
、次いで未反応の金属膜をエツチングし、次いて第１の
金属化合物層の表面を窒化して金属窒化物層を形成する
と同時に、この金属窒化物層の下部に半導体材料の割合
か第１の金属化合物層よりも大きい最終形成相となる第
２の金属化合物層を形成するようにした方法である。

また本発明は、基板の拡散層等上にシリサイド等の金属
化合物層を形成する半導体装置の製造方法において、絶
縁膜を形成した半導体基板上の基板露出部に、該金属と
該基板を構成する半導体材料との組成比における金属の
割合が最終形成相よりも大きい第１の金属化合物層を選
択的に形成し、次いで第１の金属化合物層の表面を窒化
して金属窒化物層を形成すると同時に、この金属窒化物
層の下部に基板材料の割合が第１の金属化合物層よりも
大きい最終形成相となる第２の金属化合物層を形成する
ようにしだ方法である。

（作用）本発明によれば、半導体と金属との界面に形成する金属
−半導体の化合物層として、最終形成相よりも金属の割
合か多い第１の金属化合物層を形成しているが、この第
１の金属化合物層は一般に最終形成相よりも低い成長温
度で形成され、その成長速度も遅い。このため、成長膜
厚を制御するのが容易であり、ブリッジングの防止に有
効である。また、金属の割合が多いことから、窒化が起
こり易い。さらに、窒化の際に余った半導体は最終形成
相である第２の金属化合物の形成に寄与するため、金属
と基板の界面での半導体のエピタキシャル成長は起こり
難い。

ここで、半導体基板としてシリコンを用いた場合、パラ
ジウムや白金等では第１の金属化合物層がダイメタルシ
リサイド（Ｍ２Ｓｉ）となり、第２の金属化合物がモノ
シリサイド（ＭＳｊ）となる。また、チタンやコバルト
等では、第１の金属化合物層がモノシリサイド（ＭＳｉ
）となり、第２の金属化合物層かダイシリサイド（ＭＳ
ｉ２）となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の第１の実施例に係わる半導体装置の製
造工程を示す断面である。まず、第１図（ａ）に示す如
く、面方位（１００）、比抵抗４〜５ΩＣｆｆ１のｎ型
Ｓｉ基板１１上に厚さ０６μｍの素子分離用フィールド
酸化膜１２を形成する。続いて、酸化膜１２で囲まれた
素子形成領域に、厚さ　１００人のゲート酸化膜１３及
び厚さ３０００人のＡｓドープ多多結晶Ｓ模膜１４形成
し、反応性イオンエツチング（ＲＩ　Ｅ）で各層１３．
１４をゲート電極形状に加工する。そして、各層１３．
１４の側壁に厚さ０．１５μｍの５ｉｎ２膜（側壁絶縁
膜）１５を被着してゲート電極部を形成する。その後、
ゲート電極部及びフィールド酸化膜１２をマスクにして
加速電圧　１０ｋｅＶのＳｉ”イオンを１　ｘ　１０Ｉ
５ｃ＋ｗ−２注入した後、加速電圧１０ｋｅＶのＢＦ２
　イオンを５×１０”ｃｍ−２注入し、８５０℃３０分
の熱処理を行い、深さ　６００人のｐ＋型不純物拡散層
　１６ａ、１６ｂを形成する。

次いで、希弗酸処理でＳｉ表面上の自然酸化膜を除去し
、酸素濃度が１　ｐｐ１１以下の純水中で洗浄し、Ｎ２
中で乾燥させたのち、真空槽に入れる。続いて０．５〜
０．７ＰａのＡｒ中におけるＤＣスパッタ法で、全面に
厚さ　５００人のＴ１膜（金属膜）１７を形成する。

次いで、Ａｒ中４５０’Ｃで２４０秒のランプアニール
を行い、第１図（ｂ）に示すように、Ｔｉ膜１７と基板
表面のＳｉとを反応させて厚さ７００人のＴｉＳｉ層（
第１の金属化合物層）２０を形成する。このとき、成長
温度が４５０”Ｃと低いため成長するシリサイドはＴｉ
Ｓｉ２ではなくＴｉＳｉとなる。そして、成長速度も遅
いため、成長膜厚を制御することが容易であり、ブリッ
ジングを確実に防止することができる。

次いで、第１図（Ｃ）に示す如く、未反応のＴｉ膜１７
を過酸化水素水で除去する。これＩＳより、Ｓｔの露出
部のみにＴｉＳｉ層２０層表０整合的に形成することが
可能となる。なお、自己整合という利点はなくなるが、
１図（ａ）に示す工程ののち、絶縁膜上のＴ１膜をエッ
チ〉グ除去し、残ったＴｉ膜をＳｉと反応させるように
してもよい。

次いで、４５０℃の基板温度で１３．５８Ｍ）Ｉｚ、　
５０Ｗの高周波電力を導入し、Ｎ２をプラズマ族１し、
３０分間の窒化を行った。これにより、第１図（ｄ）に
示すように、ＴｉＳｉ層２０層表０にＴｉＮ層（金属窒
化物層）１９が形成され、またその下には厚さ　５００
人のＴｉＳｉ□層（第２の金属化合物層）１８か形成さ
れた。ここで、ＴｉＳｉはＴｉＳｉ□よりもＴｉリッチ
であることから、窒化が起こり易い。また、窒化の際に
ＴｉＳｉから余ったＳｉはＴ　ｉ　Ｓ　ｉ　２の形成に
使用されるので、Ｓｌが基板側にエピタキシャル成長す
ることもない。この後、Ｎ２中にて８００℃、１０〜６
０秒のランプアニールを行い、ＴｉＳｉ２層１８の比抵
抗を下げる。

このように本実施例では、基板１１の露出部に最初から
最終形成相であるＴｉ５１２層１８を形成するのではな
く、まずＴｉＳｉ層２ｏを形成し、その後にＴｉＳｉ層
２０層表０してＴｉＮ層１９と共にＴｉＳｉ２層１８を
形成しているので、シリサイド形成時に起こるブリッジ
ングを防止でき、また窒化の際にシリコン界面の凹凸の
ないＴ　ｉ　Ｓ　ｉ　２層１８を形成できる。

さらに、ＴｉＳｉ２層１８の比抵抗を下げる際に、Ｔｉ
Ｓｉ、層１８の表面にＴｉＮ層１９が形成されているた
め、９００℃という高温熱処理を行ってもＴｉＳｉ□層
１８のアグロメーションは起こらない。

第２図は、ＴｉＳｉ２／Ｓｉ　　（従来例）とＴｉＳｉ
／Ｓｉ（本実施例）を、４５０’ＣテＮ　２ガスプラズ
マ（０，１Ｔｏｒｒ、　５００ν）を用いて表面窒化し
た時の窒化時間の平方根に対するＴｉＮ膜厚の関係を示
している。Ｎ２の拡散律速のためＴｉＮの形成速度はＪ
ｔに比例する。

第２図から、ＴｉＮはＴ　ｉＳ　ｉ２上よりＴｉ１ｔ上
の方が成長速度か大きいことが分かる。また次式の反応
式からＴｉＮ形成時のＳｉ析出量がＴｉＳｉ上の方が少
ないことが分かる。

２ＴｉＳｉ　　＋　Ｎ２→２ＴｉＮ　＋　２Ｓｊ　　・
・・　（１）２ＴＩＳｉｚ　＋　Ｎ２呻２ＴｉＮ　＋　
４ＳＩ　・・・（２）従って、最終的に形成されるＴｊ
Ｓｊ２／Ｓｉ界面でのＳｉ中の不純物濃度はＳｉ析出に
よる低下が抑制されるため、オーミック接触か十分に取
れる程度の〜５　ｘ　ＩＯ”ｃｖ−３以上の濃度が保持
される。

第３図は、Ｎ２ガスを用いて１気圧から１０気圧の高圧
窒化を行った場合のＴｉＮ成長速度を示している。１気
圧た比べ高圧では、固体表面での窒素濃度が増加するた
めに窒化速度が増加することが分かる。従って、高圧の
方が同一のＴｉＮ膜厚を得るのに低温、短時間化が実現
できる。

ＴｉＮをＴ　ｉ　Ｓ　ｉ　２表面に形成した場合、高温
アニール後のシート抵抗上昇は著しく抑制される。第４
図は、初期Ｔ１膜厚２１（ｌλで形成したＴｊＳｉ２単
層、ＴｊＮ６０人／Ｔ　ｉ　Ｓ　Ｌ　４００人、ＴｉＮ
１００人／Ｔ　ｉ　Ｓ　ｉ　２　３００人のそれぞれに
ついて、シート抵抗変化を９００℃で測定したものであ
る。ＴｉＮ厚を厚くするとＴｉＳｉ２の凝集が抑制され
、抵抗増加が抑えられることが分かる。ＴｉＳｉ２の凝
集が抑制される理由は、次のように説明される。ＴｉＳ
ｉ２の粒成長に伴う表面エネルギー縮小化で８１表面拡
散及び粒界拡散が起こり、凝集するわけであるが、Ｔｉ
Ｓｉ２粒界２表面が自分自身より高融点のＴｉＮで固着
されて、表面拡散や粒界拡散が起こり難くなるためであ
る。

第５図は本発明の第２の実施例を説明するための工程断
面図である。なお、第１図と同一部分には同一符号を付
して、その詳しい説明は省略する。

この実施例が先に説明した第１の実施例と異なる点は、
ゲート電極部の構成にあり、それ以外は第１の実施例と
同様である。即ち本実施例では、第５図（ａ）に示すよ
うに、厚さ１００人のゲート酸化膜１３．厚さ１０００
人のＡｓドープした多結晶Ｓｉ層１４．厚さ１０００人
のＴｉＮ層２■厚さ２０００人のＷ層２２．厚さ１５０
０人の５ｉ０２層又はＳｉ３Ｎ４層２３を積層してゲー
ト電極形状に加工し、その側壁に５ｉｎ２膜１５を形成
したしたものをゲート電極部としている。そして、先の
実施例と同様にスパッタ法等により全面にＴｉ膜１７を
堆積する。

これ以降は、第５図（ｂ）〜（ｅ）に示すように、第１
の実施例と同様にして、ＴｉＳｉ層２０層形０、未反応
のＴｉ膜１７の除去、さらにＴｉＮ層１９及びＴｉＳｉ
２層１８の形成を行うことにより、シリサイド化造の電
極を実現することかできる。

次に、本発明の第３の実施例について説明する。この実
施例が先の第１の実施例と異なる点は、ＴｉＳｉ層２０
層形０方法にある。即ち本実施例では、Ｔ１膜を予め形
成してＳｉとの反応によりＴｉＳｉ層を形成するのでは
なく、選択ＣＶＤ法を利用してＳｌの露出部分のみにＴ
ｉＳｉ層を選択成長する。この場合、Ｔ１膜の形成及び
未反応のＴｉ膜の除去工程が不要となるので、工程をよ
り簡略化することか可能となる。

なお、本発明は上述した各実施例に限定されるものでは
ない。実施例では、Ｔｉのシリサイド化と窒化について
述べたが、Ｔ１の代わりにＺｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ
、Ｍｏ、Ｗ等を用いても同様に実施することができる。

ここで、Ｐｔ、Ｐｄ等の金属では、第１の金属化合物層
としてモノシリサイド（ＭＳｉ）の代わりにダイメタル
シリサイド（Ｍ２Ｓｉ）を、第２の金属化合物層として
ダイシリサイド（ＭＳｉ：＋）の代わりにモノシリサイ
ド（ＭＳｉ）を用いればよい。つまり、第１の金属化合
物層として最終形成相よりも金属の割合が大きい組成、
第２の金属化合物層として第１の金属化合物層よりも半
導体の割合か大きい組成（最終形成相）を用いればよい
。

また、実施例ではｎ型Ｓｉ基板を用いたが、ｐ型Ｓ１基
板でも同様に本発明を適用することかできる。さらに、
基板はＳｌに限るものではなく、他の半導体材料を用い
ることも可能である。また、実施例ではＭＯ５型トラン
ジスタについて述べたが、コンタクトホール等に金属半
導体の化合物層と金属窒化物層を形成する場合、にも、
本発明を適用することかできる。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。

Ｕ発明の効果コ以上詳述したように本発明によれば、窒化処理する前の
金属−半導体の化合物として、最終的に形成する金属化
合物（最終形成相）よりも金属の割合を多くしているの
で、金属化合物が絶縁体上でブリッジングすることを防
止でき、さらに基板と金属化合物層の界面の境界か凹凸
にならずに金属窒化物層を形成することができる。従っ
て、浅い不純物拡散層と熱的に安定な電極を有する高性
能の半導体装置を製造することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる半導体装置の製
造工程を示す断面図、第２図はプラズマ窒化時の窒化時
間と窒化膜厚との関係を示す特性図、第３図は高圧窒化
時の窒化時間と窒化膜厚との関係を示す特性図、第４図
はＴｉＮの厚みの違いによるＴ　ｉ　Ｎ　／　Ｔ　ｉ　
Ｓ　ｉ　２シート抵抗の熱処理時間依存性を示す特性図
、第５図は本発明の第２の実施例を説明するための工程
断面図、第６図は従来の問題点を説明するための工程断
面図である。１１・・・Ｓｉ基板、１２・・・フィールド酸化膜、１３・・ゲート酸化膜、１４・・・多結晶Ｓｉ膜、１５・・・５ｉ０２膜（側壁絶縁膜）、１６・・・不純
物拡散層、１７・・・Ｔｉ膜（金属膜）、１８・・・ＴｉＳｉ□層（第２の金属化合物層）、１９
・・・ＴｉＮ層（金属窒化物層）、２０・・・ＴｉＳｉ
層（第１の金属化合物層）。

Claims

【特許請求の範囲】

絶縁膜の開口に一部が露出した半導体基板上に金属膜を
形成する工程と、前記金属膜の前記基板との界面に該金
属と該基板を構成する半導体材料との組成比における金
属の割合が最終形成相よりも大きい第１の金属化合物層
を形成する工程と、未反応の前記金属膜をエッチングす
る工程と、第１の金属化合物層の表面を窒化して金属窒
化物層を形成すると同時に、この金属窒化物層の下部に
前記半導体材料の割合が第１の金属化合物層よりも大き
い最終形成相となる第２の金属化合物層を形成する工程
とを含むことを特徴とする半導体装置の製造方法。