JPH1079508A - セルフ・アライン・ケイ化物の改良された製造方法 - Google Patents
セルフ・アライン・ケイ化物の改良された製造方法Info
- Publication number
- JPH1079508A JPH1079508A JP9150474A JP15047497A JPH1079508A JP H1079508 A JPH1079508 A JP H1079508A JP 9150474 A JP9150474 A JP 9150474A JP 15047497 A JP15047497 A JP 15047497A JP H1079508 A JPH1079508 A JP H1079508A
- Authority
- JP
- Japan
- Prior art keywords
- self
- layer
- metal layer
- improved method
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 19
- 239000010936 titanium Substances 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 230000003746 surface roughness Effects 0.000 claims abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 16
- 239000003870 refractory metal Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000004381 surface treatment Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 claims 1
- 231100000647 material safety data sheet Toxicity 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 従来のセルフ・アライン・ケイ化物製造方法
を改良した製造方法を提供し、漏れ電流を減少させる。 【解決手段】 シリコン基板上に耐熱金属層を形成する
に先だって、ゲート端子(16)およびソース・ドレー
ン拡散領域(20)の露出面の処理を実行して表面粗さ
を増大させ、結晶核の数を増加させるとともに結晶化温
度を低下させることを可能にするセルフ・アライン・ケ
イ化物の改良された製造方法に関する。
を改良した製造方法を提供し、漏れ電流を減少させる。 【解決手段】 シリコン基板上に耐熱金属層を形成する
に先だって、ゲート端子(16)およびソース・ドレー
ン拡散領域(20)の露出面の処理を実行して表面粗さ
を増大させ、結晶核の数を増加させるとともに結晶化温
度を低下させることを可能にするセルフ・アライン・ケ
イ化物の改良された製造方法に関する。
Description
【0001】
【発明の属する技術分野】本発明は、一般的には半導体
の製造方法に関し、より具体的にはセルフ・アライン・
ケイ化物[self-aligned silicide(salicide:サリサイ
ド)]の製造方法に関する。
の製造方法に関し、より具体的にはセルフ・アライン・
ケイ化物[self-aligned silicide(salicide:サリサイ
ド)]の製造方法に関する。
【0002】
【従来の技術】半導体コンポーネントの集積度が増加す
るにつれて、コンポーネントの設計寸法も徐々に小さい
ものとなり、これによってMOSコンポーネントのソー
ス端子およびドレーン端子の抵抗がMOSチャネルの抵
抗と同等のレベルにまで上昇する。金属とMOS層間の
浅い接触をそのままにしておきながらも、ドレーンとソ
ース双方のシート抵抗を調節するために、いわゆるセル
フアライン・ケイ化物(サリサイド)製造処理が採用さ
れ、徐々に、0.5ミクロン以下の線幅でのVLSI製
造処理の一部となってきた。
るにつれて、コンポーネントの設計寸法も徐々に小さい
ものとなり、これによってMOSコンポーネントのソー
ス端子およびドレーン端子の抵抗がMOSチャネルの抵
抗と同等のレベルにまで上昇する。金属とMOS層間の
浅い接触をそのままにしておきながらも、ドレーンとソ
ース双方のシート抵抗を調節するために、いわゆるセル
フアライン・ケイ化物(サリサイド)製造処理が採用さ
れ、徐々に、0.5ミクロン以下の線幅でのVLSI製
造処理の一部となってきた。
【0003】チタンは、サリサイド処理で使用される耐
熱金属材料としては最も一般的に用いられるものの一つ
である(他の処理方法では、白金やコバルトのような金
属が用いられる。)。従来の製造プロセスには、ゲート
限定のシリコン・チップの上にスパッタリング法によっ
て薄いチタン層を形成し、高温でチタンを、ゲート端子
およびソース/ドレーン端子の上のポリシリコン(poly
silicon)層と反応させてケイ化チタンを形成する段階が
含まれる。未反応チタンをウエット・エッチング法によ
って除去した後には、三つのMOS端子(ゲート、ソー
ス、ドレーン)の各々の上に薄いケイ化チタン層が残さ
れる。セルフ・アライン・サリサイド製造プロセスで
は、シリコンおよびポリシリコンの表面上に、写真平板
(フォトリソグラフィ)処理を使用しないで形成される
低抵抗の金属ケイ化物(例えば、ケイ化チタン)を形成
できるので、ケイ化物処理における急速熱焼なましの操
作条件を注意深く監視する必要があることを別にすれ
ば、製造プロセスはむしろ単純である。
熱金属材料としては最も一般的に用いられるものの一つ
である(他の処理方法では、白金やコバルトのような金
属が用いられる。)。従来の製造プロセスには、ゲート
限定のシリコン・チップの上にスパッタリング法によっ
て薄いチタン層を形成し、高温でチタンを、ゲート端子
およびソース/ドレーン端子の上のポリシリコン(poly
silicon)層と反応させてケイ化チタンを形成する段階が
含まれる。未反応チタンをウエット・エッチング法によ
って除去した後には、三つのMOS端子(ゲート、ソー
ス、ドレーン)の各々の上に薄いケイ化チタン層が残さ
れる。セルフ・アライン・サリサイド製造プロセスで
は、シリコンおよびポリシリコンの表面上に、写真平板
(フォトリソグラフィ)処理を使用しないで形成される
低抵抗の金属ケイ化物(例えば、ケイ化チタン)を形成
できるので、ケイ化物処理における急速熱焼なましの操
作条件を注意深く監視する必要があることを別にすれ
ば、製造プロセスはむしろ単純である。
【0004】従来のセルフ・アライン・ケイ化物製造法
を例として、製造プロセスを説明する。図1(A)に示
すように、半導体シリコンの基板10があり、さらに、
フィールド酸化物層12および、ソース/ドレーン拡散
領域20とともに酸化物層14とポリシリコン・ゲート
端子電極16から成るゲートを持つトランジスタが基板
10の上に形成されている。側壁スペーサ18もまた、
ゲートの二つの側壁上に形成されている。
を例として、製造プロセスを説明する。図1(A)に示
すように、半導体シリコンの基板10があり、さらに、
フィールド酸化物層12および、ソース/ドレーン拡散
領域20とともに酸化物層14とポリシリコン・ゲート
端子電極16から成るゲートを持つトランジスタが基板
10の上に形成されている。側壁スペーサ18もまた、
ゲートの二つの側壁上に形成されている。
【0005】次に、図1(B)に示すように、耐熱金属
層22(例えば、チタン、コバルト、白金)が、DCス
パッタリング法によって基板10上に形成される。この
図では、チタン層22が形成されている。
層22(例えば、チタン、コバルト、白金)が、DCス
パッタリング法によって基板10上に形成される。この
図では、チタン層22が形成されている。
【0006】最後に、図1(C)に示すように、高温で
しかも急速熱処理を用いると、ゲートおよびソース/ド
レーン領域と接触しているチタンが反応して、それぞれ
ゲート端子およびソース/ドレーン端子の上に薄いケイ
化チタン層24および26を形成する。他の領域では、
チタン層22は未反応のままであり、その後のウエット
・エッチング法によって除去される。
しかも急速熱処理を用いると、ゲートおよびソース/ド
レーン領域と接触しているチタンが反応して、それぞれ
ゲート端子およびソース/ドレーン端子の上に薄いケイ
化チタン層24および26を形成する。他の領域では、
チタン層22は未反応のままであり、その後のウエット
・エッチング法によって除去される。
【0007】0.4ミクロン未満の線幅を持つコンポー
ネントの寸法を実現するためには、セルフ・アライン・
ケイ化チタン使用は処理における必須部分となってい
る。これは、本処理によってもたらされる低いシート抵
抗と接触抵抗が、高速/低エネルギーのコンポーネント
を達成するためには非常に重要であるからである。
ネントの寸法を実現するためには、セルフ・アライン・
ケイ化チタン使用は処理における必須部分となってい
る。これは、本処理によってもたらされる低いシート抵
抗と接触抵抗が、高速/低エネルギーのコンポーネント
を達成するためには非常に重要であるからである。
【0008】従来の処理方法においては、金属チタン層
を厚くめっきすればするほど、通常は、良好なシート抵
抗および接触抵抗を伴う良好なケイ化チタン層を形成す
ることができる。しかし、その結果もたらされる接合の
深さはより浅くなり、漏れ電流が増加するという不都合
な結果となる。その上、ケイ化物形成段階で必要とされ
る高温は、制御が困難である。急速熱焼なまし(RT
P:Rapid Thermal Processing)技術がこの処理段階に
広く応用されているとはいえ、RTPは比較的新規な方
法であるため、他の処理要因と相まって、セルフアライ
ン・ケイ化物処理の歩留まりは、従来処理におけるそれ
より未だかなり低いものである。
を厚くめっきすればするほど、通常は、良好なシート抵
抗および接触抵抗を伴う良好なケイ化チタン層を形成す
ることができる。しかし、その結果もたらされる接合の
深さはより浅くなり、漏れ電流が増加するという不都合
な結果となる。その上、ケイ化物形成段階で必要とされ
る高温は、制御が困難である。急速熱焼なまし(RT
P:Rapid Thermal Processing)技術がこの処理段階に
広く応用されているとはいえ、RTPは比較的新規な方
法であるため、他の処理要因と相まって、セルフアライ
ン・ケイ化物処理の歩留まりは、従来処理におけるそれ
より未だかなり低いものである。
【0009】
【発明が解決しようとする課題】したがって、本発明の
目的は、シリコンの基板上に耐熱金属層を形成する前
に、ゲート端子およびソース/ドレーン拡散領域の露出
面を処理して表面粗さを増大させ、それによって、結晶
核の数を増加させるとともに結晶化温度を低下させるセ
ルフアライン・ケイ化物の改良された製造方法を提供す
ることにある。このような処理によって、シート抵抗お
よび接触抵抗が低下させることが可能になるだけでな
く、漏れ電流を減少させることも可能となる。
目的は、シリコンの基板上に耐熱金属層を形成する前
に、ゲート端子およびソース/ドレーン拡散領域の露出
面を処理して表面粗さを増大させ、それによって、結晶
核の数を増加させるとともに結晶化温度を低下させるセ
ルフアライン・ケイ化物の改良された製造方法を提供す
ることにある。このような処理によって、シート抵抗お
よび接触抵抗が低下させることが可能になるだけでな
く、漏れ電流を減少させることも可能となる。
【0010】
【課題を解決するための手段】具体的な実施態様として
処理には次の段階が含まれる。 (a)シリコンの基板上に二つの側壁を持つゲート端子
およびソース/ドーレン拡散領域を含むトランジスタを
形成し、さらにゲート端子の二つの側壁上に側壁スペー
サを形成する。 (b)ゲート端子およびソース/ドレーン拡散領域の露
出面に表面処理をほどこして、表面粗さを増大させ、結
晶核の数を増加させるとともに結晶化温度を低下させ
る。 (c)シリコン基板上に耐熱金属層を形成する。 (d)最初の急速熱焼なましを実行して、ゲート端子お
よびソース/ドレーン拡散領域と接触している耐熱金属
層を反応させて、耐熱金属ケイ化物層を形成し、側壁ス
ペーサと接触している耐熱金属層は未反応のまま残す。 (e)未反応耐熱金属層を除去する。 (f)二回目の急速熱焼なましを実行して、耐熱金属ケ
イ化物層を再結晶化させ、これによってシート抵抗およ
び接触抵抗を低下させる。
処理には次の段階が含まれる。 (a)シリコンの基板上に二つの側壁を持つゲート端子
およびソース/ドーレン拡散領域を含むトランジスタを
形成し、さらにゲート端子の二つの側壁上に側壁スペー
サを形成する。 (b)ゲート端子およびソース/ドレーン拡散領域の露
出面に表面処理をほどこして、表面粗さを増大させ、結
晶核の数を増加させるとともに結晶化温度を低下させ
る。 (c)シリコン基板上に耐熱金属層を形成する。 (d)最初の急速熱焼なましを実行して、ゲート端子お
よびソース/ドレーン拡散領域と接触している耐熱金属
層を反応させて、耐熱金属ケイ化物層を形成し、側壁ス
ペーサと接触している耐熱金属層は未反応のまま残す。 (e)未反応耐熱金属層を除去する。 (f)二回目の急速熱焼なましを実行して、耐熱金属ケ
イ化物層を再結晶化させ、これによってシート抵抗およ
び接触抵抗を低下させる。
【0011】
【発明の実施の形態】本発明の他の目的、特徴および利
点は、具体例を以下に詳細に説明することによって明ら
かにするが、これに限定されない。添付図面を参照にし
て説明する。最初に、図2(A)に示すように、図1
(A)に示すような半導体コンポーネントであって、同
様の構成要素には同様の符号が付けられている。この半
導体コンポーネントには、半導体基板上に形成された、
フィールド酸化物領域12ならびに、ソース/ドレーン
拡散領域20とともに、酸化物層14およびポリシリコ
ンのゲート電極端子16から成るトランジスタが含まれ
る。側壁スペーサ18はゲートの二つの側壁上に形成さ
れる。
点は、具体例を以下に詳細に説明することによって明ら
かにするが、これに限定されない。添付図面を参照にし
て説明する。最初に、図2(A)に示すように、図1
(A)に示すような半導体コンポーネントであって、同
様の構成要素には同様の符号が付けられている。この半
導体コンポーネントには、半導体基板上に形成された、
フィールド酸化物領域12ならびに、ソース/ドレーン
拡散領域20とともに、酸化物層14およびポリシリコ
ンのゲート電極端子16から成るトランジスタが含まれ
る。側壁スペーサ18はゲートの二つの側壁上に形成さ
れる。
【0012】次に、図2(B)に示すように、ゲート端
子およびソース/ドレーン拡散領域の露出面に表面処理
を実行して拡大図に示すような粗面23を形成し、結晶
核の数を増加させ結晶化温度を低下させる。例えば、ア
ルゴン・プラズマ法またはウェット・エッチング法を1
回または連続して2回表面処理プロセスに用いて、ポリ
シリコン表面の粗さを増加させることができる。アルゴ
ン・プラズマ反応を、例えば、電極板の電力を約800
Wに設定し、60sccmのアルゴンガス流量と約10
0mTorr の下で実行でき、ウエット・エッチング法に用
いられるエッチング溶液は、例えば、アメリカの会社に
よって製造され、NH4 F/NH4 H2PO4 /H2 O
を含むMSDS−PMEが挙げられる。
子およびソース/ドレーン拡散領域の露出面に表面処理
を実行して拡大図に示すような粗面23を形成し、結晶
核の数を増加させ結晶化温度を低下させる。例えば、ア
ルゴン・プラズマ法またはウェット・エッチング法を1
回または連続して2回表面処理プロセスに用いて、ポリ
シリコン表面の粗さを増加させることができる。アルゴ
ン・プラズマ反応を、例えば、電極板の電力を約800
Wに設定し、60sccmのアルゴンガス流量と約10
0mTorr の下で実行でき、ウエット・エッチング法に用
いられるエッチング溶液は、例えば、アメリカの会社に
よって製造され、NH4 F/NH4 H2PO4 /H2 O
を含むMSDS−PMEが挙げられる。
【0013】次に、図3(A)に示すように、耐熱金属
層、例えば白金、コバルトまたはチタンをDCスパッタ
リング法によってシリコン・基板上に堆積させる。この
具体例では、約400〜500オングストロームの厚さ
のチタン層25が堆積される。次に、最初の急速熱焼な
ましを実行して、チタン層と接触しているゲート端子お
よびソース/ドレーン拡散領域を反応させてケイ化チタ
ンを形成する。焼なましは、例えば、最初は約650℃
の温度で窒素雰囲気中で約30秒にわたって実行し、次
に温度を約750℃に設定して、約30秒にわたっても
う1度焼なましを実行する。
層、例えば白金、コバルトまたはチタンをDCスパッタ
リング法によってシリコン・基板上に堆積させる。この
具体例では、約400〜500オングストロームの厚さ
のチタン層25が堆積される。次に、最初の急速熱焼な
ましを実行して、チタン層と接触しているゲート端子お
よびソース/ドレーン拡散領域を反応させてケイ化チタ
ンを形成する。焼なましは、例えば、最初は約650℃
の温度で窒素雰囲気中で約30秒にわたって実行し、次
に温度を約750℃に設定して、約30秒にわたっても
う1度焼なましを実行する。
【0014】最後に、図3(B)に示すように、最初の
焼なましの後、ケイ化チタン層27および29がゲート
端子およびソース/ドレーン拡散領域中に形成され、こ
れら以外の未反応金属チタン層を選択ウェット・エッチ
ング法によって除去する。選択ウエット・エッチングに
おいては、例えば、約75℃の温度で、容積比1:1:
5のアンモニア水/過酸化水素/DI水を最初に5分間
にわたって用いて未反応金属チタン層を除去し、次に、
例えば、容積比1:4の硫酸/水の溶液を用いて残留金
属チタン層を除去する。その後、二回目の急速熱焼なま
しを実行してケイ化チタン層を再結晶(相転移)させ、
そのシート抵抗および接触抵抗を低下させる。二回目の
焼なましは、例えば、約825℃の温度を有する窒素雰
囲気中で、20秒にわたって連続的に実行される。
焼なましの後、ケイ化チタン層27および29がゲート
端子およびソース/ドレーン拡散領域中に形成され、こ
れら以外の未反応金属チタン層を選択ウェット・エッチ
ング法によって除去する。選択ウエット・エッチングに
おいては、例えば、約75℃の温度で、容積比1:1:
5のアンモニア水/過酸化水素/DI水を最初に5分間
にわたって用いて未反応金属チタン層を除去し、次に、
例えば、容積比1:4の硫酸/水の溶液を用いて残留金
属チタン層を除去する。その後、二回目の急速熱焼なま
しを実行してケイ化チタン層を再結晶(相転移)させ、
そのシート抵抗および接触抵抗を低下させる。二回目の
焼なましは、例えば、約825℃の温度を有する窒素雰
囲気中で、20秒にわたって連続的に実行される。
【0015】このようにして、本発明の方法に従って製
造された低いシート抵抗および低い接触抵抗を有するセ
ルフアラインのケイ化チタン層が形成される。このケイ
化チタン層は、従来の製造方法における高い漏れ電流と
いう欠陥を克服し、小さな寸法および/または高速/低
電力特性を持つコンポーネントの設計に適する。本発明
を好ましい具体例を用いて説明したが、本発明はこれに
限られるものではないことを理解されたい。それどころ
か、本発明は、請求の範囲に含まれるさまざまな修正お
よび類似の装置をその範囲に有し、このような修正およ
び類似の装置の全てを範囲に含むとするような広い解釈
を与えられることが望ましい。
造された低いシート抵抗および低い接触抵抗を有するセ
ルフアラインのケイ化チタン層が形成される。このケイ
化チタン層は、従来の製造方法における高い漏れ電流と
いう欠陥を克服し、小さな寸法および/または高速/低
電力特性を持つコンポーネントの設計に適する。本発明
を好ましい具体例を用いて説明したが、本発明はこれに
限られるものではないことを理解されたい。それどころ
か、本発明は、請求の範囲に含まれるさまざまな修正お
よび類似の装置をその範囲に有し、このような修正およ
び類似の装置の全てを範囲に含むとするような広い解釈
を与えられることが望ましい。
【0016】
【発明の効果】本発明の改良された製造方法によれば、
従来の製造方法における高い漏れ電流という欠陥を克服
し、小さな寸法および/または高速/低電力特性を持つ
コンポーネントの設計に適する。
従来の製造方法における高い漏れ電流という欠陥を克服
し、小さな寸法および/または高速/低電力特性を持つ
コンポーネントの設計に適する。
【図1】(A)から(C)は、従来のセルフ・アライン
・ケイ化物処理における製造方法を示す断面図である。
・ケイ化物処理における製造方法を示す断面図である。
【図2】(A)から(B)は、本発明の具体例であるセ
ルフ・アライン・ケイ化物処理における製造プロセスを
示す断面図であって、表面処理段階までを示す。
ルフ・アライン・ケイ化物処理における製造プロセスを
示す断面図であって、表面処理段階までを示す。
【図3】(A)から(B)は、本発明の具体例であるセ
ルフ・アライン・ケイ化物処理における製造プロセスを
示す断面図であって、図2(B)に続く段階を示す。
ルフ・アライン・ケイ化物処理における製造プロセスを
示す断面図であって、図2(B)に続く段階を示す。
10 基板 12 フィールド酸化物層 14 酸化物層 16 ポリシリコン・ゲート端子電極 18 側壁スペーサ 20 ソース/ドレーン拡散領域 22 チタン層 23 粗面 24 ケイ化チタン層 25 チタン層 26 ケイ化チタン層 27 ケイ化チタン層 29 ケイ化チタン層
Claims (10)
- 【請求項1】 セルフ・アライン・金属ケイ化物の改良
された製造方法において、 (a)シリコン基板上に、二つの側壁を持つゲートおよ
びソース/ドレーン拡散領域を含むトランジスタを形成
し、該ゲートの二つの側壁上に側壁スペーサとを形成
し、 (b)上記ゲートおよび上記ソース/ドレーン拡散領域
の露出面を表面処理して表面粗さを増加させ、結晶核の
数を増加させるとともに結晶温度を低下させ、 (c)上記シリコン基板の上に耐熱金属層を形成し、 (d)最初の急速熱焼なましを実行して、上記ゲートお
よび上記ソース/ドレーン拡散領域と接触している耐熱
金属層を反応させて耐熱金属ケイ化物層を形成し、側壁
スペーサと接触している耐熱金属層は未反応のままにし
ておき、 (e)上記未反応耐熱金属層を除去し、 (f)二回目の急速熱焼なましを実行して、上記耐熱金
属ケイ化物層を再結晶させ、シート抵抗および接触抵抗
を低下させる、ことを含むセルフ・アライン・金属ケイ
化物の改良された製造方法。 - 【請求項2】 上記(b)における表面処理が、アルゴ
ン・プラズマを用い、反応条件として、約60sccm
のアルゴンガス流量、約100mTorr の圧力および約8
00Wの電極板電力を含む請求項1に記載のセルフ・ア
ライン・金属ケイ化物の改良された製造方法。 - 【請求項3】 上記(b)における表面処理が、MSD
S−PMEを含むウエット・エッチング溶液を使用する
ウエット・エッチング法を用いることを含む請求項1に
記載のセルフ・アライン・金属ケイ化物の改良された製
造方法。 - 【請求項4】 上記(b)における表面処理のために、
アルゴン・プラズマおよびウエット・エッチング法が二
度実行され、該アルゴン・プラズマを用いる反応条件
が、約60sccmのアルゴンガス流量、約100mTor
r の圧力および約800Wの電極板電力を含み、該ウエ
ット・エッチング法のためのエッチング溶液がMSDS
−PMEの溶液を含む請求項1に記載のセルフ・アライ
ン・金属ケイ化物の改良された製造方法。 - 【請求項5】 上記耐熱金属層の材料がチタンを含む請
求項1に記載のセルフ・アライン・金属ケイ化物の改良
された製造方法。 - 【請求項6】 上記耐熱金属ケイ化物がケイ化チタンを
含む請求項1に記載のセルフ・アライン・金属ケイ化物
の改良された製造方法。 - 【請求項7】 上記(d)の最初の急速熱焼なましが、
約650℃の温度で30秒間にわたる窒素雰囲気中の焼
なましと、その後の約750℃の温度で約30秒間にわ
たる焼なましとを含む請求項1に記載のセルフ・アライ
ン・金属ケイ化物の改良された製造方法。 - 【請求項8】 上記(f)の二回目の急速熱焼なまし
が、約825℃の温度で30秒間にわたる窒素雰囲気中
の連続焼なましを含む請求項1に記載のセルフ・アライ
ン・金属ケイ化物の改良された製造方法。 - 【請求項9】 上記(e)が、容積比1:1:5のアン
モニア水/過酸化水素/水の溶液を用いて約75℃の温
度の未反応耐熱金属層のエッチングと、その後の容積比
1:4の硫酸/水の溶液を使用する残留の耐熱金属層の
エッチングとを含む請求項1記載のセルフ・アライン・
金属ケイ化物の改良された製造方法。 - 【請求項10】 上記耐熱金属層の厚さが、約400〜
500オングストロームの範囲である請求項1または請
求項5に記載のセルフ・アライン・金属ケイ化物の改良
された製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85109703 | 1996-08-09 | ||
TW085109703A TW328153B (en) | 1996-08-09 | 1996-08-09 | The manufacturing method for improving property of salicide |
GB9625173A GB2320130B (en) | 1996-08-09 | 1996-12-04 | Improved self-ligned silicide manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079508A true JPH1079508A (ja) | 1998-03-24 |
JP3258934B2 JP3258934B2 (ja) | 2002-02-18 |
Family
ID=26310543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15047497A Expired - Fee Related JP3258934B2 (ja) | 1996-08-09 | 1997-05-23 | セルフ・アライン・ケイ化物の改良された製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3258934B2 (ja) |
DE (1) | DE19705342A1 (ja) |
FR (1) | FR2752331B1 (ja) |
GB (1) | GB2320130B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315662A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0024648D0 (en) | 2000-10-07 | 2000-11-22 | Bae Systems Plc | A method and apparatus for assembling an aircraft wheel or brake component on an axle of an undercarriage |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260126A (ja) * | 1988-08-26 | 1990-02-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH04107920A (ja) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07106280A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
JPH0848996A (ja) * | 1994-08-05 | 1996-02-20 | Nippon Steel Corp | シリコンウェハおよびシリコン酸化物の洗浄液 |
JPH08264483A (ja) * | 1995-03-28 | 1996-10-11 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3497407A (en) * | 1966-12-28 | 1970-02-24 | Ibm | Etching of semiconductor coatings of sio2 |
US4545116A (en) * | 1983-05-06 | 1985-10-08 | Texas Instruments Incorporated | Method of forming a titanium disilicide |
US4983544A (en) * | 1986-10-20 | 1991-01-08 | International Business Machines Corporation | Silicide bridge contact process |
GB2214708A (en) * | 1988-01-20 | 1989-09-06 | Philips Nv | A method of manufacturing a semiconductor device |
JPH02297939A (ja) * | 1989-05-12 | 1990-12-10 | Matsushita Electron Corp | 半導体集積回路装置の製造方法 |
JP3285934B2 (ja) * | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
US5344793A (en) * | 1993-03-05 | 1994-09-06 | Siemens Aktiengesellschaft | Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation |
-
1996
- 1996-12-04 GB GB9625173A patent/GB2320130B/en not_active Expired - Fee Related
- 1996-12-31 FR FR9616293A patent/FR2752331B1/fr not_active Expired - Fee Related
-
1997
- 1997-02-12 DE DE19705342A patent/DE19705342A1/de not_active Ceased
- 1997-05-23 JP JP15047497A patent/JP3258934B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260126A (ja) * | 1988-08-26 | 1990-02-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH04107920A (ja) * | 1990-08-29 | 1992-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07106280A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
JPH0848996A (ja) * | 1994-08-05 | 1996-02-20 | Nippon Steel Corp | シリコンウェハおよびシリコン酸化物の洗浄液 |
JPH08264483A (ja) * | 1995-03-28 | 1996-10-11 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315662A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2320130A (en) | 1998-06-10 |
FR2752331B1 (fr) | 1998-11-06 |
GB9625173D0 (en) | 1997-01-22 |
JP3258934B2 (ja) | 2002-02-18 |
DE19705342A1 (de) | 1998-02-12 |
FR2752331A1 (fr) | 1998-02-13 |
GB2320130B (en) | 2001-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2857006B2 (ja) | Mos集積回路上の自己整列珪化コバルト | |
US5953633A (en) | Method for manufacturing self-aligned titanium salicide using two two-step rapid thermal annealing steps | |
US5893751A (en) | Self-aligned silicide manufacturing method | |
KR100350600B1 (ko) | 반도체 장치의 제조 방법 | |
KR100407362B1 (ko) | 실리사이드층 형성 방법 | |
JP3258934B2 (ja) | セルフ・アライン・ケイ化物の改良された製造方法 | |
JP3400737B2 (ja) | 半導体装置の製造方法 | |
US6800553B2 (en) | Method for manufacturing a silicide layer of semiconductor device | |
TW425638B (en) | Method of forming gate electrode with titanium polycide structure | |
JPH11195619A (ja) | 半導体装置の製造方法 | |
CN113327888B (zh) | 半导体结构的制造方法 | |
KR100233879B1 (ko) | 개선된 셀프얼라인형 규소화합물의 제조방법 | |
JPH05166752A (ja) | チタンシリサイド層の形成方法 | |
EP0802563A2 (en) | Method of manufacturing a semi-conductor device having a low resistance metal silicide layer | |
JPH07142424A (ja) | 半導体装置の製造方法 | |
JPH113872A (ja) | 半導体装置の製造方法 | |
KR101024634B1 (ko) | 반도체 소자의 제조 방법 | |
JPH09186104A (ja) | 半導体装置の製造方法 | |
US20050092598A1 (en) | Sputtering process with temperature control for salicide application | |
NL1004812C2 (nl) | Verbeterde werkwijze voor het vervaardigen van autonoom uitgelijnd metaalsilicide. | |
JPH11135789A (ja) | 半導体装置およびその製造方法 | |
JP2636787B2 (ja) | 半導体装置の製造方法 | |
KR19980040673A (ko) | 반도체 장치의 실리사이드 형성방법 | |
KR19990039693A (ko) | 혼합비정질 박막을 이용한 반도체 제작방법 | |
JP2000036466A (ja) | 半導体薄膜の形成方法、半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |