DE102010001404B4 - Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation - Google Patents

Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation Download PDF

Info

Publication number
DE102010001404B4
DE102010001404B4 DE102010001404.4A DE102010001404A DE102010001404B4 DE 102010001404 B4 DE102010001404 B4 DE 102010001404B4 DE 102010001404 A DE102010001404 A DE 102010001404A DE 102010001404 B4 DE102010001404 B4 DE 102010001404B4
Authority
DE
Germany
Prior art keywords
gate
gate electrode
transistor
forming
electrode structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010001404.4A
Other languages
English (en)
Other versions
DE102010001404A1 (de
Inventor
Thilo Scheiper
Sven Beyer
Jan Hoentschel
Andy Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010001404.4A priority Critical patent/DE102010001404B4/de
Priority to US12/914,343 priority patent/US20110186937A1/en
Publication of DE102010001404A1 publication Critical patent/DE102010001404A1/de
Application granted granted Critical
Publication of DE102010001404B4 publication Critical patent/DE102010001404B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren mit: Bilden einer Gateelektrodenstruktur (160) eines Transistors (150) auf einem Halbleitergebiet (103a), wobei die Gateelektrodenstruktur (160) ein Platzhalterelektrodenmaterial (163) aufweist, welches in Form von Polysilizium, einer Silizium-Germanium-Mischung oder amorphem Silizium vorliegt; Bilden von Drain- und Sourcegebieten (151) in dem Halbleitergebiet (103a); Entfernen eines Teils des Platzhalterelektrodenmaterials (163), so dass eine Gateöffnung (164) in der Gateelektrodenstruktur (160) gebildet wird, wobei ein Rest des Platzhalterelektrodenmaterials (163r) in der Gateelektrodenstruktur (160) derart bewahrt wird, dass er darunter liegende Materialien der Gateelektrodenstruktur (160) bedeckt; Einführen einer Dotierstoffsorte (105) in das Halbleitergebiet (103a) durch die Gateöffnung (164) hindurch; Ausführen eines Ausheizprozesses (106) nach dem Einführen der Dotierstoffsorte (105), wobei der Rest des Platzhalterelektrodenmaterials (163r) zu einer höheren Integrität der darunter liegende Materialien der Gateelektrodenstruktur (160) führt; und Bilden eines Elektrodenmetalls (165, 166) in der Gateöffnung (164).

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein integrierte Schaltungen und betrifft insbesondere sehr komplexe integrierte Schaltungen mit Transistorstrukturen mit unterschiedlichen Schwellwertspannungen.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • Der Herstellungsprozess für integrierte Schaltungen wird ständig auf diverse Arten verbessert, wobei dies durch die ständigen Bestrebungen verursacht wird, die Strukturgrößen der einzelnen Schaltungselemente zu verringern. Ein wesentlicher Aspekt bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und besserem Leistungsverhalten ist die Größenreduzierung von Transistorelementen, etwa von MOS-Transistoren, um damit die Anzahl an Transistoren zu erhöhen, so dass das Leistungsverhalten moderner CPUs und dergleichen im Hinblick auf die Arbeitsgeschwindigkeit und Funktionsvielfalt verbessert wird. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren mit geringeren Abmessungen ist die Reduzierung der Länge der Gateelektrode, die die Ausbildung eines leitenden Kanals steuert, der das Sourcegebiet und das Draingebiet des Transistors voneinander trennt. Die Source- und Draingebiete des Transistors sind leitende Halbleitergebiete mit Dotierstoffen mit einer inversen Leitfähigkeitsart im Vergleich zu den Dotierstoffen in dem umgebenden kristallinen aktiven Gebiet, das auch als ein Substratgebiet oder Wannengebiet bezeichnet wird.
  • Obwohl die Verringerung der Gatelänge notwendig ist, um kleinere und schnellere Transistoren zu erhalten, zeigt es sich, dass eine Vielzahl von Problemen zusätzlich auftreten, um eine korrekte Transistorfunktion einer reduzierten Gatelänge beizubehalten. Beispielsweise können sogenannte Kurzkanaleffekte für kleinste Transistorelemente auftreten, was zu einer geringeren Steuerbarkeit des Kanalgebiets führt, was wiederum zu erhöhtem Leckströmen und im allgemeinen zu einem beeinträchtigten Transistorleistungsverhalten führen kann. Eine herausfordernde Aufgabe in dieser Hinsicht ist daher das Vorsehen geeignet gestalteter Übergangsgebiete in Form von flachen Übergängen zumindest im Bereich in der Nähe des Kanalgebiets, d. h. in Form von Source- und Drainerweiterungsgebieten, die dennoch eine moderate Leitfähigkeit besitzen, so dass der Widerstand bei der Leitung von Ladungsträgern vom Kanal in einen entsprechenden Kontaktbereich der Drain- und Sourcegebiete möglichst klein zu halten, wobei dennoch die parasitäre Drain-/Sourcekapazität und das elektrische Feld berücksichtigt sind. Das Erfordernis für flache Übergänge mit einer relativ hohen Leitfähigkeit bei gleichzeitiger Bereitstellung einer adäquaten Kanalsteuerbarkeit wird üblicherweise erfüllt, in dem eine Ionenimplantationssequenz auf der Grundlage einer Abstandshaltestruktur ausgeführt wird, um eine hohe Dotierstoffkonzentration mit einem Profil zu erhalten, das lateral und in der Tiefe variiert. Das Einbringen einer hohen Dosis an Dotierstoffen in einen kristallinen Substratbereich erzeugt jedoch schwere Schäden in der Kristallstruktur und daher sind typischerweise ein oder mehrere Ausheizprozesse zum Aktivieren der Dotiermittel, d. h. zum Anordnen der Dotierstoffe auf Kristallplätzen und zum Ausheilen der schweren Kristallschäden erforderlich. Jedoch ist die elektrisch wirksame Dotierstoffkonzentration durch die Fähigkeit des Ausheizprozesses begrenzt, die Dotiermittel elektrisch zu aktivieren. Diese Fähigkeit wiederum ist durch die Festkörperlöslichkeit der Dotierstoffe in dem Siliziumkristall und durch die Temperatur und Dauer des Ausheizprozesses begrenzt, die noch mit den Prozesserfordernissen verträglich sind. Neben der Dotierstoffaktivierung und dem Ausheilen von Kristallschäden kann auch eine Dotierstoffdiffusion während des Ausheizens auftreten, was zu einem „Verschmieren” des Dotierstoffprofils führen kann. Dieser Effekt kann in einigen Fällen vorteilhaft sein, um kritische Transistoreigenschaften festzulegen, etwa den Überlapp zwischen den Erweiterungsgebieten und der Gateelektrode und auch zum Verringern der gesamten Kapazität der PN-Übergänge, in dem die Tiefe der tiefen Drain- und Sourcebereiche vergrößert wird, beispielsweise in SOI-Bauelementen erstrecken sich die Drain- und Sourcebereiche mit einer gewünschten hohen Konzentration bis hinab zu der vergrabenen isolierenden Schicht. Daher sind für modernste Transistoren die Positionierung, die Formgebung und das Beibehalten eines gewünschten Dotierstoffprofils wichtige Eigenschaften, um das endgültige Leistungsverhalten des Bauelements festzulegen, da der gesamte Reihenwiderstand des leitenden Pfades zwischen dem Drain- und dem Sourcekontakt sowie die Steuerbarkeit des Kanalgebiets wesentliche Aspekte zum Festlegen des Transistorleistungsverhaltens repräsentieren.
  • Ferner werden auch andere Transistoreigenschaften gegenwärtig auf der Grundlage des komplexen Dotierstoffprofils in den aktiven Gebieten der Transistoren eingestellt. Beispielsweise ist die Schwellwertspannung eines Transistors, d. h. die Spannung, die zwischen der Gateelektrode und dem Sourceanschluss des Transistors angelegt wird und bei der sich ein leitender Kanal in dem Kanalgebiet ausbildet, eine wichtige Transistoreigenschaft, die wesentlich das gesamte Transistorleistungsverhalten beeinflusst. Typischerweise ist die heranschreitende Verringerung der kritischen Abmessungen von Transistoren auch mit einer kontinuierlichen Verringerung der Versorgungsspannung elektrischer Schaltungen verknüpft. Folglich muss für leistungsstarke Transistoren, die jeweilige Schwellwertspannung ebenfalls verringert werden, um einen gewünschten hohen Sättigungsstrom bei einer reduzierten Gatespannung zu erreichen, da die verringerte Versorgungsspannung auch dem verfügbaren Spannungshub zum Steuern des Kanals des Transistors beschränkt, Jedoch kann die Verringerung der Schwellwertspannung, waas typischerweise durch geeignetes Dotieren des Wannengebiets des Transistors in Verbindung mit komplexen Halo-Implantationsprozessen bewerkstelligt wird, die so gestaltet sind, dass der geeignete Dotierstoffgradient an den pn-Übergängen und für die gewünschte Gesamtleitfähigkeit des Kanalgebiets gesorgt ist, auch die statischen Leckströme der Transistoren beeinflussen. Das heißt, durch Absenken der Schwellwertspannung steigt typischerweise der Sperrstrom der Transistoren an, wodurch zur gesamten Leistungsaufnahme der integrierten Schaltung beigetragen wird, die Millionen entsprechender Transistoren aufweisen kann. Zusätzlich zu erhöhten Leckströmen, die durch extrem dünne Gate-Dielektrikumsmaterialien hervorgerufen werden, kann die statische Leistungsaufnahme zu einer unakzeptablen hohen Leistungsaufnahme führen, die nicht mehr mit den Wärmeabfuhrmöglichkeiten integrierter Schaltungen, die für Allgemeinzwecke gestaltet sind, verträglich sind. In dem Versuch, die gesamten statischen Leckströme auf einem akzeptablen Niveau zu halten, werden komplexe Schaltungen typischerweise so gestaltet, dass geschwindigkeitskritische Pfade ermittelt werden und so dass Transistoren der geschwindigkeitskritischen Pfade so gestellt werden, dass diese eine geringe Schwellwertspannung besitzen, während weniger kritische Signalpfade auf der Grundlage von Transistoren mit höheren Schwellwertspannungen realisiert werden, wodurch statische Leckströme verringert werden, wobei doch auch die Schaltgeschwindigkeit dieser Transistoren reduziert wird. Beispielsweise gibt es in modernen zentralen Recheneinheiten (CPU) diverse unterschiedliche „Versionen” von Transistoren, um die unterschiedliche Hierarchie im Hinblick auf die Signalverarbeitungsgeschwindigkeiten zu berücksichtigen.
  • In der US 2006/0148150 A1 wird ein Verfahren zum Ausbilden von Kanaldotierprofilen beschrieben, in dem ein Implantationsgebiet in einer Kanalregion nach dem Entfernen von Opfergateelektrodenmaterial ausgebildet wird. Das Verfahren wird insbesondere ausgeführt mit: Bilden einer Gateelektrodenstruktur eines Transistors auf einem Halbleitergebiet, wobei die Gateelektrodenstruktur eine Platzhalterelektrodenstruktur aufweist; Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet; Entfernen eines Teils der Platzhalterelektrodenstruktur in der Gateelektrodenstruktur, wobei ein (anderer) Teil der Platzhalterelektrodenstruktur bewahrt wird; Einführen einer Dotierstoffsorte in das Halbleitergebiet durch die Gateöffnung hindurch; Ausführen eines Ausheizprozesses nach dem Einführen der Dotierstoffsorte; und Bilden eines Elektrodenmetalls in der Gateöffnung. Dabei wird eine Gateisolationsschicht mit großer Dielektrizitätskonstante in einer frühen Fertigungsphase bereitgestellt.
  • In der US 2005/0170659 A1 wird ein Verfahren zur Herstellung eines Transistorbauteils beschrieben, in dem eine Kanal-/Körperimplantation in einer Öffnung eines Dielektrikums, die durch Entfernen eines Opfermaterials ausgebildet wird, vorgenommen wird.
  • In der US 6 143 593 A und US 2007/0128820 A1 wird ein Verfahren zur Herstellung eines Transistorbauteils beschrieben, in dem Opferelektrodenmaterial vor der Implantation eines Kanalgebietes vollständig entfernt wird.
  • Beispielsweise werden im allgemeinen Hochleistungstransistoren, d. h. Transistoren mit einem sehr dünnen Gate-Dielektrikumsamaterial, daher mit unterschiedlichen Transistoreigenschaften abhängig von dem gesamten Schaltungsaufbau und Entwurf implementiert. Zum Beispiel führen die unterschiedlichen Transistoreigenschaften zu Bauelementen, die sich im Leckstrom, im Sperrstrom, in der Schwellwertspannung und dergleichen unterscheiden. Typischerweise werden diese unterschiedlichen Eigenschaften auf der Grundlage eines geeigneten Implantationsschemas eingerichtet, wenn die Wannendotierstoffsorte vor den Strukturen der Gate-Elektrodenstrukturen eingebaut wird. Daher wird die Wannendotierimplantationssequenz für n-Kanaltransistoren und p-Kanaltransistoren so ausgeführt, dass eine Wannenimplantation eine grundlegende Basiswannendotierstoffkonzentration bereitstellt, die als ein reguläres Wannendotierstoffprofil betrachtet wird, während andere „Versionen” dann eingerichtet werden, in dem weitere Wannenimplantationsprozesse auf der Grundlage der gleichen Dotierstoffsorte oder einer Gegendotierstoffsorte ausgeführt werden, wodurch die Gesamtleitfähigkeit in den jeweiligen Wannengebieten erhöht oder verringert wird. Danach geht die Bearbeitung in der gleichen Weise für jegliche Art dieser unterschiedlichen Transistorversionen weiter, so dass dies mit den diversen Entwurfserfordernissen im Hinblick auf das Einrichten von Transistoren mit unterschiedlichen Eigenschaften verträglich ist. Die unterschiedlichen Wannendotierstoffprofile können jedoch auch eine negative Auswirkung auf die Transistoren ausüben, da beispielsweise jede Version des ansonsten grundsätzlich gleichen Transistoraufbaus darin eingereichtet eine andere Dotierstoffkonzentration besitzt, was somit zu einem Unterschied im Körperwiderstand führen kann. Das heißt, das Halbleitergebiet, das zwischen dem Drain- und dem Sourcegebiet und unter dem eigentlichen Kanalgebiet angeordnet ist, hat eine unterschiedliche Dotierstoffkonzentration für die unterschiedlichen Transistorversionen erhalten, was den Betrieb des Bauteils negativ beeinflussen kann. Jedoch sind die unterschiedlichen Wannendotierstoffkonzentrationen auch in den Bereichen vorgesehen, in denen nachfolgend die Drain- und Sourcegebiete bereitgestellt werden, und somit übt dies auch einen Einfluss auf die schließlich erreichten Transistoreigenschaften aus, insbesondere, wenn die Drain- und Source-Dotierstoffkonzentration aufgrund einer weiteren Verringerung der gesamten Tranistorabmessungen zu reduzieren ist, was typischerweise eine geringere Abstandshalterbreite und damit einen geringeren lateralen Abstand zu dem Kanalgebiet und dem Körpergebiet des Transistors erfordert. Insbesondere zeigen SOI-(Halbleiter-auf-Isolator-)Transistoren ein geringeres Leistungsvermögen, da die tiefen Drain- und Sourcebereiche nicht effizient an die vergrabene isolierende Schicht aufgrund der Anwesenheit der Wannendotierstoffsorte anschließen. Das heißt, beim implantieren der Drain- und Source-Implantationssubstanz und beim Ausheizen der Bauelemente zum Erzeugen eines gewissen Grades an Dotierstoffdiffusion schließt eine deutlich reduzierte Drain- und Source-Dotierstoffkonzentration an die vergrabene isolierende Schicht an, wodurch möglicherweise die gesamte Übergangskapazität des Transistors erhöht wird. Bei einer weiteren Verringerung der gesamten Drain- und Source-Dotierstoffkonzentration aufgrund einer weiteren Bauteilgrößenreduzierung kann dieser unerwünschte Effekt noch weiter ausgeprägt sein, da die Wannendotierstoffkonzentration nicht verringert werden kann, um die gewünschten Schwellwertspannungseigenschaften zu erreichen. Folglich ist das Vorsehen einer Vielzahl unterschiedlicher Versionen an Transistoren mit grundsätzlich der gleichen Struktur zunehmend schwierig in äußerst größenreduzierten Halbleiterbauelementen, insbesondere wenn komplexe Schaltungsgestaltungen eine noch höhere Anzahl an unterschiedlichen Transistorversionen erfordern.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Fertigungstechniken für Halbleiterbauelemente, in denen unterschiedliche Transistoreigenschaften eingestellt werden für grundsätzlich die gleiche Transistorkonfiguration, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird und gleichzeitig Teile einer Gateelektrode, die in einer frühen Fertigungsphase hergestellt wurden zuverlässig und einfach geschützt werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im allgemeinen stellt die vorliegende Erfindung Fertigungstechniken für Halbleiterbauelemente bereit, in denen Transistoreigenschaften auf der Grundlage eines späten Implantationsprozesses eingestellt werden, während welchen eine gewünschte Wannendotierstoffsorte in einer lokal beschränkten Weise eingebaut wird. Zu diesem Zweck werden die Drain- und Sourcebereiche des Transistors mittels eines geeigneten Materials abgedeckt, etwa mit einem Teil eines dielektrischen Zwischenschichtmaterials und dergleichen, während lediglich ein Bereich der Gateelektrode entfernt wird, um eine Gateöffnung oder einen Gategraben zu erzeugen, durch welchen die Wannendotierstoffsorte in einer sehr lokal begrenzten Weise eingebaut werden kann, ohne dass die tiefen Drain- und Sourcebereiche wesentlich beeinflusst werden. Durch Anwenden eines geeignetes Maskierungsschemas können Eigenschaften von Transistoren, die grundsätzlich den gleichen Aufbau besitzen, mit einem hohen Grad an Flexibilität eingestellt werden, beispielsweise durch Justieren der Schwellenspannung und des Körperwiderstands in einer höchst entkoppelten Weise, so dass komplexe Entwurfserfordernisse im Hinblick auf das Bereitstellen von Transistoren mit unterschiedlichen Eigenschaften erfüllt werden können. Das Konzept der späten selbstjustierenden Wannenimplantation wird mit sogenannten Austauschgateverfahren kombiniert, in denen ein Elektrodenmetall, möglicherweise in Verbindung mit einem Austrittsarbeitsmetall, vorgesehen wird, nachdem die grundlegende Transistorstruktur fertig gestellt ist. Auf diese Weise kann ein sehr effizienter Gesamtprozessablauf erreicht werden.
  • Ein erfindungsgemäßes Verfahren umfasst die Schritte:
    Bilden einer Gateelektrodenstruktur eines Transistors auf einem Halbleitergebiet, wobei die Gateelektrodenstruktur ein Platzhalterelektrodenmaterial aufweist, welches in Form von Polysilizium, einer Silizium-Germanium-Mischung oder amorphem Silizium vorliegt;
    Bilden von Drain- und Sourcegebieten in dem Halbleitergebiet;
    Entfernen eines Teils des Platzhalterelektrodenmaterials, so dass eine Gateöffnung in der Gateelektrodenstruktur gebildet wird, wobei ein Rest des Platzhalterelektrodenmaterials in der Gateelektrodenstruktur derart bewahrt wird, dass er darunter liegende Materialien der Gateelektrodenstruktur bedeckt;
    Einführen einer Dotierstoffsorte in das Halbleitergebiet durch die Gateöffnung hindurch;
    Ausführen eines Ausheizprozesses nach dem Einführen der Dotierstoffsorte, wobei der Rest des Platzhalterelektrodenmaterials zu einer höheren Integrität der darunter liegende Materialien der Gateelektrodenstruktur führt; und
    Bilden eines Elektrodenmetalls in der Gateöffnung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine späte selbstjustierte Wannenimplantation durch eine Gateöffnung gemäß anschaulicher Ausführungsformen durchgeführt wird;
  • 1e und 1f schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen ein Opfermaterial so entfernt wird, dass Drain- und Sourcebereiche nach dem Ausführen der späten Wannenimplantation freigelegt sind;
  • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, in denen Gateöffnungen oder Gräben in separaten Ätz-Prozessen hergestellt werden, wobei dazwischen eine Wannenimplantation gemäß einem Beispiel ausgeführt wird, das nicht alle erfindungswesentliche Merkmale zeigt; und
  • 3a bis 3e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen mehrere Gateöffnungen in einer gemeinsamen Ätz-Sequenz vorgesehen werden, woran sich eine maskierte späte Wannenimplantation gemäß einem Beispiel, das nicht alle erfindungswesentlichen Merkmale zeigt, anschließt.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen eine Wannendotierstoffsorte bzw. eine Potentialdotierstoffsorte beispielsweise für die Schwellwertspannungseinstellung und/oder für die Einstellung des Körperwiderstands in einer lokal beschränkten Weise durch eine Gateöffnung hindurch gebildet wird, die nach dem Entfernen lediglich eines Teils des Gatematerials, etwa von Polysilizium, Silzium/Germanium, und dergleichen, geschaffen wird. Auf diese Weise kann die Wannendotierstoffsorte in einer selbst justierten Weise unabhängig von den lateralen Abmessungen der Gateöffnung eingebaut werden, so dass Transistoreigenschaften, etwa die Schwellwertspannung, der Körperwiderstand, und dergleichen effizient eingestellt werden können, ohne dass im wesentlichen die Dotierstoffkonzentration in den Drain- und Sourcegebieten beeinflusst wird. Falls erforderlich, können die Schwellwertspannung und der Körperwiderstand in einer äußerst entkoppelten Weise eingestellt werden, da die Art der Dotierstoffsorte und die Implantationsenergie so ausgewählt werden können, dass eine gewünschte Art und Konzentration einer Wannendotierstoffsorte an einer geeigneten Tiefe innerhalb des Halbleitergebiets angeordnet wird. Der Einbau der Wannendotierstoffsorte in die Drain- und Sourcegebiet wird unterdrückt, indem ein geeignetes Material lateral benachbart zu der Gateelektrodenstruktur vorgesehen wird, etwa in Form eines Teils eines dielektrischen Zwischenschichtmaterials oder durch Vorsehen eines Opfermaterials, wenn die Drain- und Sourcegebiete in einer späteren Fertigungsphase zugänglich sein sollen, beispielsweise zum Einbau eines Metallsilizid-Materials, falls dies gewünscht ist.
  • Die Gateöffnungen werden dann mit einem geeigneten Metall enthaltenden Material gefüllt, beispielsweise, um ein Austrittsarbeitsmaterial in Verbindung mit einem eigentlichen Elektrodenmetall vorzusehen, wobei auch ein dielektrisches Material mit großem ε bereitgestellt werden kann, insbesondere vor dem Strukturieren der Gateelektrodenstrukturen. Folglich kann die späte Wannendotierstoffimplantation effizient mit dem Bereitstellen von komplexen Gateelektrodenstrukturen kombiniert werden, die etwa ein dielektrisches Material mit großem ε in Verbindung mit einem Metallelektrodenmaterial aufweisen, so dass die gesamte Prozesskomplexität derartige Austauschgateverfahren nicht in unerwünschter Weise durch die späte selbstjustierte Wannenimplantation erhöht wird.
  • Folglich kann eine Vielzahl an unterschiedlichen Transistoreigenschaften für Transistoren mit ansonsten im wesentlichen dem gleichen Aufbau eingerichtet werden, ohne dass die Drain- und Source-Dotierstoffprofile negativ beeinflusst werden, beispielsweise im Hinblick auf den Anschluss an eine vergrabene Isolierung der Materialschicht an der Unterseite des aktiven Gebiets, wobei auch der Grad an Gegendotierung in den Drain- und Sourcegebieten aufgrund des zusätzlichen Wannendotiermittels verringert werden kann.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine Halbleiterschicht 103 ausgebildet ist. In der gezeigten Ausführungsform ist eine vergrabene isolierende Schicht 102 zwischen der Halbleiterschicht 103 und dem Substrat 101 vorgesehen, wodurch eine SOI-Konfiguration erzeugt wird. Die Halbleiterschicht 103 repräsentiert anfänglich ein beliebiges Halbleitermaterial, um darin und darüber Transistoren, etwa einen Transistor 150, herzustellen. Gegenwärtig werden die meisten komplexen integrierten Schaltungen auf der Grundlage von Siliziummaterial hergestellt, und somit kann die Halbleiterschicht 103 ein Silizium-basiertes Material repräsentieren, in welchem auch andere Komponenten eingebaut sind, etwa Germanium, Kohlenstoff, und dergleichen, um die gewünschten elektronischen Eigenschaften zu erzeugen. Es sollte jedoch beachtet werden, dass die Halbleiterschicht 103 bei Bedarf auch aus einem anderen geeigneten Halbleitermaterial aufgebaut sein kann. In der gezeigten Fertigungsphase ist in die Hableiterschicht 103 eine Vielzahl von Isolationsstrukturen 103s ausgebildet, die etwa in Form flacher Grabenisolationen vorgesehen sind, wodurch aktive Gebiete lateral abgegrenzt werden, wobei der Einfachheit halber ein einzelnes aktives Gebiet 103a in 1a gezeigt ist. Somit ist eine Länge des aktiven Gebiets 103a, d. h. in 1a die horizontale Erstreckung des aktiven Gebiets 103a, durch die Isolationsstruktur 103s definiert und in ähnlicher Weise ist eine Breite des aktiven Gebiets 103a, d. h. in 1 die Richtung senkrecht zur Zeichenebene der 1a, ebenfalls durch die Isolationsstruktur 103s vorgegeben. Ein aktives Gebiet wird allgemein als ein Halbleitergebiet verstanden, in welchem pn-Übergänge für einen oder mehrere Transistoren zu erzeugen sind, wobei in dem in 1a gezeigten Beispiel ein einzelner Transistor in und über dem aktiven Gebiet 103a hergestellt wird, während in anderen Fällen zwei oder mehr Transistoren in dem gleichen aktiven Gebiet abhängig von den gesamten Entwurferfordernissen hergestellt werden. Der Transistor 150 umfasst eine Gateelektrodenstruktur 160 mit einem Gatedielektrikumsmaterial 161, möglicherweise in Verbindung mit einer geeigneten Deckschicht 162, woran sich ein Elektrodenmaterial 163 anschließt, das auch als ein Platzhalterelektrodenmaterial bezeichnet werden kann, da zumindest ein Teil des Materials 163 entfernt wird und durch ein Metall enthaltenes Elektrodenmaterial ersetzt wird. Beispielsweise wird das Material 163 in Form eines Polysiliziummaterials, einer Silizium/Germanium-Mischung, und dergleichen, vorgesehen. In einigen anschaulichen Ausführungsformen umfasst das Gate Dielektrikumsmaterial 161 ein dielektrisches Material mit großem ε, etwa in Form von Hafniumoxid, Zirkonoxid, Hafniumsiliziumoxid, und dergleichen, wobei dielektrisches Material mit großem ε generell als ein Material zu verstehen ist, das eine Dielektrizitätskonstante von 10,0 oder höher besitzt.
  • Im allgemeinen ist ein dielektrisches Material mit großem ε vorteilhaft zur Erhöhung der kapazitiven Kopplung zwischen der Gateelektrodenstruktur 160 und einem Kanalgebiet 153, was in dem aktiven Gebiet 103a unter dem Gatedielektrikumsmaterial 161 angeordnet ist. Es ist gut bekannt, dass beim Verringern der Kanallänge eines Feldeffekttransistors auch die kapazitive Kopplung zu erhöhen ist, was bewerkstelligen wird, indem eine Dicke des Gatedielektrikumsmaterials 161 reduziert wird. Bei Bereitstellen von Transistoren mit einer Gatelänge von ungefähr 80 Nanometer und weniger muss jedoch die resultierende Dicke eines Siliziumdioxid-basierten Materials, das als Gatedielektrikum aufgrund der guten Eigenschaften einer Silizium/Siliziumdioxid-Grenzfläche vorzugsweise verwendet wurde, so gewählt werden, dass diese kleiner als zwei Nanometer ist, was zu ausgeprägten Leckströmen führen kann, die nicht mehr für viele Arten von komplexen integrierten Schaltungen akzeptabel sind. Aus diesem Grund ersetzt ein dielektrisches Material mit großem ε zumindest einen Teil des konventionellen Siliziumdioxid-basierten dielektrischen Materials, wodurch eine gewünschte hohe kapazitive Kopplung auf der Grundlage einer physikalisch größeren Dicke im Vergleich zu einem Siliziumdioxidmaterial erreicht wird. Daher wird in einigen anschaulichen Ausführungsformen ein dielektrisches Material mit großem ε möglicherweise in Verbindung mit einem sehr dünnen konventionellen dielektrischen Material in dem Gatedielektrikumsmaterial 161 vorgesehen. In anderen Fällen ist das Gatedielektrikumsmaterial 161 jedoch ein konventionelles dielektrisches Material. Ferner wird in vielen Vorgehensweisen, in denen ein dielektrisches Material mit großem ε in einer frühen Fertigungsphase vorgesehen wird, ein Metall enthaltendes Deckmaterial, etwa die Deckschicht 162, beispielsweise in Form von Titannitrid und dergleichen bereitgestellt, wodurch das empfindliche dielektrische Material mit großem ε in der Gateisolationsschicht 161 geeignet eingeschlossen wird. In einigen anschaulichen Anschauungsformen weisen das Gatedielektrikumsmaterial 161 und/oder die leitende Deckschicht 162 eine zusätzliche Metallsorte auf, um in geeigneter Weise die Austrittsarbeit der Gateelektrodenstruktur 160 zumindest für gewissen Transistoren bei Bedarf in geeigneter Weise einzustellen.
  • Die Gateelektrodenstruktur 160 ist lateral von einer Abstandshaltestruktur 155 eingeschlossen, die einen geeigneten Aufbau besitzt, so dass die Integrität der Gateelektrodenstruktur 160 bewahrt wird und so dass die Abstandshaltestruktur als eine Implantationsmaske zum Definieren des lateralen und vertikalen Dotierstoffprofils von Drain- und Sourcegebieten 151 dient, die in dem aktiven Gebiet 103a gebildet sind. Desweiteren ist ein Körpergebiet 152 lateral zwischen dem Drain- und dem Sourcegebiet 151 angeordnet ist unter dem Kanalgebiet 153 positioniert, wobei das Körpergebiet 152 als ein Teil des aktiven Gebiets 103a zu verstehen ist, der eine inverse Dotierung im Vergleich zu den Drain- und Sourcegebieten 151 besitzt, wodurch entsprechende pn-Übergänge insbesondere an der Unterseite des aktiven Gebiets 103a erzeugt werden. Es sollte beachtet werden, dass zusätzliche gegendotierte Gebiete, sogenannte Halo-Gebiete, an einer beliebigen geeigneten Position in dem aktiven Gebiet 103a vorgesehen werden können, um damit die gewünschten Übergangseigenschaften beispielsweise im Hinblick auf den Dotierstoffgradienten und dergleichen, zu erhalten. Der Einfachheit halber sind derartige zusätzliche gegendotierte Gebiete in 1a nicht gezeigt. Ferner können in einigen anschaulichen Ausführungsformen, wie dies durch gestrichelte Linien angegeben ist, Metallsilizid-Gebiete 154 bereits in den Drain- und Souregebieten 151 ausgebildet sein, während in anderen Ausführungsformen, wie dies nachfolgend detaillierter erläutert ist, derartige Metallsilizid-Gebiete bei Bedarf in einer späteren Fertigungsphase hergestellt werden. Desweiteren umfasst das Halbleiterbauelement 100 in dieser Fertigungsphase eine Maskenschicht 102, die einen Teil eines dielektrischen Zwischenschichtmaterials einer Kontaktebene repräsentiert, die Kontaktelemente, die eine Verbindung zu einem Metallisierungssystem herstellen, in einer späteren Fertigungsphase erhält. In anderen anschaulichen Ausführungsformen ist die Maskenschicht 120 ein Opfermaterial, etwa ein Siliziumdioxid-Material und dergleichen, das in einer späteren Fertigungsphase entfernt wird, wenn etwa die Metallsilizid-Gebiete 154 noch in den Drain- und Sourcegebieten 151 herzustellen sind und/oder wenn ein oder mehrere weitere Implantationsprozesse auszuführen sind, um die gewünschte Dotierstoffkonzentration in den Drain- und Sourcegebieten 151 zu erzeugen.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Isolationsstruktur 103a wird auf der Grundlage einer beliebigen gut etablierten Fertigungstechnik aufgebaut, d. h. durch Herstellen von Gräben in der Halbleiterschicht 103 und durch Füllen dieser Gräben mit einem geeigneten Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen. Durch die Herstellung der Isolationsstruktur 103s, werden auch die lateralen Abmessungen des aktiven Gebiets 103a festgelegt. Vor oder nach dem Vorsehen der Isolationsstruktur 103s kann ein grundlegender Wannendotierprozess ausgeführt werden, um bei Bedarf, die Leitfähigkeitsart des Transistors 150, ein Basiskörperwiderstand des Gebiets 152, und dergleichen, einzustellen. Es sollte beachtet werden, dass eine entsprechende Wannenimplantation ausgeführt werden kann, derart, dass diese für mehrere unterschiedliche „Versionen” von Transistoren der gleichen Leitfähigkeitsart geeignet ist, da die gewünschten endgültigen Eigenschaften auf der Grundlage einer späten Wannenimplantation eingestellt werden können, wie dies nachfolgend detaillierter dargestellt ist. In einigen anschaulichen Ausführungsformen wird die grundlegende Wannendotierstoffimplantation in dieser Fertigungsphase weggelassen, wenn die gewünschten Eigenschaften ausschließlich durch einen oder mehrere späte Wannenimplantationsprozesse eingerichtet werden können. In diesem Fall wird eine sehr geringe Dotierstoffkonzentration in dem aktiven Gebiet 103a eingerichtet, oder das aktive Gebiet wird als ein im wesentlichen undotiertes Halbleitermaterial vorgesehen, wobei die gewünschte Dotierstoffkonzentration in dem Kanalgebiet 153 und dem Körpergebiet 152 auf der Grundlage der späten Wannenimplantation erzeugt wird, wodurch eine Gegendotierung der Drain- und Sourcegebiete 151 vermieden wird. Als nächstes wird die Gateelektrodenstruktur 160 mittels einer geeigneten Prozessstrategie hergestellt. Wie beispielsweise zuvor erläutert ist, kann das Gatedielektrikumsmaterial 161 so hergestellt werden, dass es ein dielektrisches Material mit großem ε aufweist, möglicherweise in Verbindung mit einem konventionellen Siliziumdioxid basierte Material, das für die besseren Grenzflächeneigenschaften bei Bedarf sorgt. Daraufhin wird die leitende Deckschicht 162, etwa in Form von Titanmnitrid und dergleichen, vorgesehen, möglicherweise in Verbindung mit einer Austrittsarbeitsmetallsorte, etwa Aluminium, Lanthan und dergleichen. Als nächstes wird das Platzhaltermaterial 163 aufgebracht, etwa in Form von amorphem Silizium und dergleichen, was bewerkstelligt werden kann durch Anwenden der etablierten Prozessrezepte. Ferner können weitere Materialien, etwa dielektrische Deckschichten, Hartmaskenmaterialien und dergleichen, gemäß Prozess- und Bauteilerfordernissen bereitgestellt werden. Anschließend werden aufwendige Lithografie- und Ätztechniken angewendet, um die Gateelektrodenstruktur 160 zu erzeugen. Daraufhin werden ihre Seitenwände mittels geeigneter Abschnittshalteelemente (nicht gezeigt) geschützt, woran sich ein Implantationsprozess zum Erzeugen eines ersten Teils der Drain- und Sourcegebiete 151 anschließt. Danach wird die Abstandshaltestruktur 155 gemäß einer geeigneten Prozesstechnik hergestellt, und nachfolgend wird ein weiterer Implantationsprozess ausgeführt, um die grundlegende Dotierstoffkonzentration der Drain- und Sourcegebiete 151 zu erzeugen. In einigen anschaulichen Ausführungsformen wird ein Ausheizprozess oder eine Prozesssequenz ausgeführt, um die Dotierstoffe zu aktivieren und auch um ein gewisses Maß an Dotierstoffdiffusion hervorzurufen, um damit das gewünschte laterale und vertikale Profil der Drain- und Sourcegebiete 151 zu erzeugen. Wie zuvor erläutert, wurde eine Konzentration einer Wannendotierstoffsorte in den Drain- und Sourcegebiete 151 vermieden und eine entsprechende geeignete Anbindung an eine vergrabene isolierende Schicht 102 bewerkstelligt, wodurch die gewünschten pn-Übergangseigenschaft erreicht werden. In anderen anschaulichen Ausführungsformen werden ein oder mehrere Ausheiz-prozesse in einer späteren Fertigungsphase ausgeführt, d. h. nach dem Einbau einer Wannendotierstoffsorte in sehr lokaler Weise.
  • Als nächstes wird die Maskenschicht 120 vorgesehen, beispielsweise durch Abscheiden eines oder mehrerer dielektrischer Materialien und durch Einebnen dieser Materialien, um eine Oberfläche 163s des Platzhaltermaterials 163 freizulegen. In anderen anschaulichen Ausführungsformen werden vor dem Abscheiden der Maskenschicht 120 die Metallsilizid-Gebiete 154 auf der Grundlage einer geeigneten Prozesstechnik hergestellt. In diesem Fall wird das Material 120 in Form eines dielektrischen Zwischenschichtmaterials bereitgestellt, dass ein geeignetes Materialsystem aufweisen kann, etwa Siliziumnitrid in Verbindung mit Siliziumdioxid, und dergleichen. Zu beachten ist ferner, dass in einigen anschaulichen Ausführungsformen das Material 120 oder zumindest ein Teil davon in Form eines stark verspannten Materials vorgesehen werden kann, wodurch eine gewünschte Art an Verformung in dem Kanalgebiet 153 hervorgerufen wird, die die Ladungsträgerbeweglichkeit in dem Kanalgebiet 153 erhöht, wodurch das Leistungsvermögen des Transistors 150 effizient verbessert wird. In anderen Fällen wird das Material 120 in Form eines Opfermaterials bereitgestellt, etwa als ein Siliziumdioxidmaterial und dergleichen, das ebenfalls eingegeben wird, um damit die Oberfläche 163s freizulegen. Als nächstes wird das Bauelement 100 der Einwirkung einer reaktiven Ätz-Umgebung 104 ausgesetzt, die auf der Grundlage einer geeigneten selektiven Ätz-Chemie eingerichtet wird, um das Material 162 oder zumindest einen Teil davon selektiv in Bezug auf die Abstandshaltestruktur 155 und das Maskenmaterial 120 zu empfangen. Beispielsweise ist eine Vielzahl an nass-chemischen Ätz-Rezepten, etwa auf der Grundlage von TMAH (Tetramethylammoniumhydroxid) und dergleichen, verfügbar, oder es können Plasma-unterstützte Ätz-Rezepte möglicherweise in Verbindung mit nass-chemischen Ätz-Rezepten angewendet werden. 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Gateöffnung oder ein Graben 164 in der Gateelekrodenstruktur 163 aufgrund des Entfernens lediglich eines Teils des Platzhaltermaterials 163, wie es in 1a gezeigt ist, vorgesehen ist. Erfindungsgemäß wird ein Teil 163r des Platzerhaltermaterials bewahrt, und zwar in Hinblick auf das Bewahren der Integrität der darunterliegenden Materialien, wobei der Bereich 163r bei Bedarf in einer späteren Fertigungsphase entfernt werden kann. Folglich repräsentiert die Gateöffnung 164 eine geeignete Implantationsmaske, um die gewünschte Wannendotierstoffsorte in einer lokal beschränkten Weise in das aktive Gebiet 103a einzubauen.
  • Während eines Implantationsprozesses 105 wird eine geeignete Dotierstoffsorte in Verbindung mit geeigneten Implantationsparametern ausgewählt, um ein Implantationsgebiet 156 in lokal beschränkter Weise zu erzeugen, wobei eine Tiefe der vertikalen Erstreckung und die Dotierstoffkonzentration des Implantationsgebiets 156 effizient auf der Grundlage von Prozessparametern des Prozesses 105 eingestellt werden können. Beispielsweise wird das Implantationsgebiet 155 unter dem elektrisch wirksamen Kanal angeordnet, der sich in dem Kanalgebiet 152 beim Betreiben des Bauelements 100 ausbildet, wodurch ein effizientes Einstellen der gewünschten Schwellwertspannung für eine ansonsten vorgegebene Konfiguration des Transistors 150 ermöglicht wird. Bei bedarf kann ein weiterer Implantationsprozess ausgeführt werden, um in geeigneter Weise die Leitfähigkeit und damit den Widerstand des Körpergebiets 152 durch Auswählen geeigneter Prozessparameter einzustellen. In anderen Fällen wird das Implantationsgebiet 156 an der Unterseite des aktiven Gebiets 103a angeordnet, wodurch ein gewünschter Körperwiderstand in dem Gebiet 152 geschaffen wird, ohne dass im wesentlichen die Schwellwertspannung des Transistors 150 beeinflusst wird, die auf der Grundlage einer grundlegenden Wannendotierung eingestellt werden kann, die in einer früheren Fertigungsphase ausgeführt wurde, wie dies auch zuvor erläutert ist. Andererseits kann ein ausgeprägtes Eindringen von Dotiermitteln des Implantationsgebiets 156 in die Drain- und Sourcegebiete 151 aufgrund der selbstjustierenden Natur des Implantationsprozesses 105 vermieden werden. Es sollte beachtet werden, dass das Implantationsgebiet 156 als lateral beschränkt in dem Sinne betrachtet werden kann, dass eine Höhe, an der eine maximale Konzentration einer speziellen Dotierstoffsorte, die das Gebiet 156 bildet, angeordnet ist, ein deutlicher Abfall der Konzentration in Richtung zur Isolationsstruktur 103s beobachtet wird. Das heißt, aufgrund der maskierenden Wirkung, die durch die Gateöffnung 164 erreicht wird, wird ein merkliches Eindringen in die Drain- und Sourcegebiete 151 während des Implantationsprozesses 105 vermieden, wodurch ein Dotierstoffprofil für das Gebiet 156 erzeugt wird, das zumindest lateral in dem Sinne beschränkt ist, dass eine entsprechende maximale Konzentration zumindest um ungefähr 50% innerhalb der Drain- und Sourcegebiete 151 abnimmt.
  • 1c zeigt schematisch das Halbleiterbauelement 100 gemäß einigen anschaulichen Ausführungsformen, in denen ein Ausheizprozess 106 so angewendet wird, dass die Effizienz des Implantationsgebiets 156 weiter verbessert wird. Es sollte beachtet werden, dass im allgemeinen der Einbau der Dotierstoffsorte für das Implantationsgebiet 156 auf der Grundlage einer moderat geringen Implantationsdosis erreicht wird, beispielsweise im Vergleich zu den Drain- und Sourcegebieten 151, da hier im allgemeinen eine deutlich geringere Dotierstoffkonzentration erforderlich ist, wobei das Gebiet 156 in einigen Fällen als ein Gebiet für die „Feineinstellung” der Transistoreigenschaften betrachtet wird, während eine grundlegende Wannendotierung bereits in einer früheren Fertigungsphase eingebaut wurde. Folglich ist ein entsprechender Kristallschaden gering und der Grad der Aktivierung der Dotierstoffsorte, wie er nach dem Implantieren erreicht wird, kann als ausreichend betrachtet werden. In anderen Fällen wird der Ausheizprozess 106 auf der Grundlage von Prozessparametern ausgeführt, die zu einem speziellen gewünschten Grad an Dotierstoffdiffusion führen, während in anderen Fällen die Dotierstoffaktivierung und die Rekristallisierung berücksichtigt werden, während die Dotierstoffdiffusion unterdrückt wird. Zu diesem Zweck ist eine Vielzahl an gut etablierten Ausheiztechniken verfügbar, etwa die schnelle thermische Ausheizung und dergleichen, während in anderen Fällen Blitzlicht-basierte oder Laser-gestützte Ausheiztechniken für extrem kurze Prozesszeiten sorgen, wodurch die Dotierstoffdiffusion bei Bedarf verringert wird. In einigen anschaulichen Ausführungsformen werden die Ausheizparameter so eingestellt, dass eine ausgeprägte Wirkung auf andere Bauteilbereiche, etwa Metallsilizid-Materialien, die in den Drain- und Sourcegebieten 151 ausgebildet sind, wie dies zuvor in 1a angegeben ist, gering gehalten wird. In noch anderen anteiligen Ausführungsformen wird der Ausheizprozess 106 so ausgeführt, dass gleichzeitig das gewünschte endgültige Dotierstoffprofil für die Drain- und Sourcegebiete 151 erreicht wird, die immer noch in einem im wesentlichen amorphisierten Zustand sein können, wenn die vorhergehenden Ausheizprozesse weggelassen wurden.
  • Es sollte beachtet werden, dass das restliche Material 163r zu einer höheren Integrität von darunterliegenden Materialien während der Behandlung 106 führt.
  • Daraufhin wird die Bearbeitung fortgesetzt, beispielsweise durch Entfernen von weiteren Materialien, etwa dem Restmaterial 163r, wenn dieses noch vorhanden ist, der Schicht 162 und ggf. eines Teils der Schicht 161, wobei dies von der gesamten Prozessstrategie abhängt. In anderen Fällen wird die Schicht 162 zumindest teilweise bewahrt, wenn das Material 161 ein dielektrisches Material mit großem ε repräsentiert, oder zumindest ein derartiges Material enthält, um damit den gewünschten Eigenschaften der Gateelektrodenstruktur 160 zu entsprechen. Als nächstes wird ein geeignetes Material oder ein Materialsystem aufgebracht, beispielsweise durch Vorsehen eines dielektrischen Materials mit großem ε, falls dies erforderlich ist, durch Vorsehen einer Austrittsarbeitsmetallsorte, etwa von nitrid, Aluminium, Lanthan, Tantal, und dergleichen, und durch Vorsehen eines Elektrodenmetalls, etwa in Form von Aluminium und dergleichen. Dazu werden geeignete Abscheidetechniken, etwa CVD, physikalische Dampfabscheidung, elektrochemische Abscheidung oder eine Kombination davon angewendet.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 160 ein Metallelektrodenmaterial 166, etwa Aluminium, und dergleichen, möglicherweise in Verbindung mit einer Austrittsarbeitsmetallsorte 165, etwa Lanthan, Aluminium, Titanmnitrid, Tantal, und dergleichen. In der gezeigten Ausführungsform ist die Austrittsarbeitsmetallsorte 165 auf dem Gatedielektrikumsmaterial 161 ausgebildet, das, wie zuvor erläutert ist, ein dielektrisches Material mit großem ε aufweisen kann. In anderen Fällen ist die Deckschicht 162 (siehe 1c) immer noch vorhanden, zumindest teilweise, wobei dies von der resultierenden Austrittsarbeit der Gateelektrodenstruktur 160 abhängt. Wie ferner gezeigt ist, sind die Metallsilizid-Gebiete 154, falls diese erforderlich sind, in den Drain- und Sourcegebieten 151 ausgebildet. Die Metallmaterialien oder Metall-enthaltenden Materialien 165 und 166 können auf der Grundlage einer beliebigen geeigneten Abscheidetechnik hergestellt werden, wie dies zuvor beschrieben ist, und danach wird überschüssiges Material etwa auf der Grundlage von CMP (chemisch mechanisches Polieren), und dergleichen, entfernt.
  • Folglich besitzt der Transistor 150 eine gewünschte grundlegende Konfiguration, d. h. eine Sollgatelänge und eine Solltransistorbreite in Verbindung mit einem spezifizierten Dotierstoffprofil für die Drain- und Sourcegebiete 151, wobei eine zusätzliche Einstellung von Transistoreigenschaften, etwa der Schwellwertspannung, des Körperwiderstands, und dergleichen, durch das Implantationsgebiet 156 erreicht wird, das in dem Körpergebiet 152 angeordnet ist und sich nicht über die gesamte Länge des aktiven Gebiets 103a aufgrund des vorhergehenden lokal beschränkten Implantationsprozesses erstreckt.
  • Mit Bezug zu den 1e und 1f werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen das Material 120 (siehe 1d) nach dem Einfüllen eines geeigneten Elektrodenmetalls entfernt wird.
  • 1e zeigt schematisch das Bauelement 100, wobei die Materialschichten 165 und 166 in der Gateelektrodenstruktur 160 und über der Maskenschicht 120 ausgebildet sind. In dieser Ausführungsform wurde die leitende Deckschicht 162 zumindest teilweise während des vorhergehenden Prozessablaufes beibehalten, wenn die Kombination der Materialien 165 und 162 für die geeignete Austrittsarbeit der Gateelektrodenstruktur 160 sorgt. In anderen Fällen wird das Material 162 entfernt, wie dies auch zuvor erläutert ist. Ferner sind in der gezeigten Ausführungsform Metallsilizid-Gebiete noch nicht in den Drain- und Sourcegebieten 151 ausgebildet, wenn jegliche Wärmebehandlungen, die nach dem Implantieren des Gebiets 156 ausgeführt werden, als ungeeignet diesbezüglich erachtet werden. Überschüssiges Material der Schichten 165 und 166 kann beispielsweise durch CMP, Ätzen und dergleichen, entfernt werden, wie dies auch zuvor erläutert ist.
  • 1f zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 106 unterzogen wird, in welchem das Maskenmaterial 120 selektiv in bezug auf die Gateelektrodenstruktur 160, die Abstandshaltestruktur 155 und die Drain- und Sourcegebiete 151 entfernt wird. Zu diesem Zweck ist eine Vielzahl selektiver Ätzrezepte verfügbar und diese können während des Ätzprozesses 106 angewendet werden. Beispielsweise kann Siliziumdioxid effizient selektiv in bezug auf viele Metallmaterialien und selektiv in Bezug auf Siliziummaterial und Siliziumnitrid entfernt werden, wobei diese Materialien in der Abstandshaltestruktur 155 verwendet sein können. In anderen Fällen wird, wenn höhere Temperaturen während der vorhergehenden Bearbeitung nicht erforderlich sind, das Material 120 in Form eines geeigneten Polymermaterials bereitgestellt, das auf der Grundlage eines Sauerstoffplasmas, nasschemische Ätzrezepte, und dergleichen, entfernt werden kann. In noch anderen anschaulichen Ausführungsformen wird das Material 120 in Form eines amorphen Kohlenstoffmaterials vorgesehen, wodurch mögliche erforderliche Wärmebehandlungen nach dem Implantieren des Gebiets 156 angewendet werden können, während andererseits das Entfernen des amorphen Kohlenstoffmaterials effizient auf der Grundlage von Sauerstoffplasmarezepten bewerkstelligt werden kann, wodurch im wesentlichen andere Bauteilbereiche nicht beeinflusst werden. Nach dem Entfernen der Maskenschicht 120 kann somit die weitere Bearbeitung fortgesetzt werden, in dem etwa Metallsilizid-Gebiete gemäß gut etablierter Fertigungstechniken hergestellt werden, woran sich das Abscheiden eines geeigneten dielektrischen Zwischenschichtmaterials anschließt, wie dies auch zuvor erläutert ist.
  • Mit Bezug zu den 2a und 2b werden nunmehr weitere vergleichende Beispiele beschrieben, die nicht Bestandteil der vorliegenden Erfindung sind und in denen Gateöffnungen oder Gräben in separaten Ätzprozessen hergestellt werden, so dass Dotierstoffe in ein aktives Gebiet eingebaut werden können, während das Platzhalterelektrodenmaterial in der anderen Gateelektrodenstruktur als eine Implantationsmaske dient.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 203. Im Hinblick auf diese Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Desweiteren sind aktive Gebiete 203a, 203b in der Halbleiterschicht 203 vorgesehen, etwa auf der Grundlage von Isolationsstrukturen, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Ein erster Transistor 250a ist in und über dem aktiven Gebiet 203a ausgebildet und ein zweiter Transistor 250b ist in und über dem aktiven Gebiet 203b ausgebildet. In dem gezeigten Beispiel besitzen die Transistoren 250a, 205b im wesentlichen den gleichen grundlegenden Aufbau, etwa die Länge, die Transistorbreite, die Leitfähigkeitsart und dergleichen, während andererseits diese Transistoren unterschiedliche Eigenschaften erhalten sollen, beispielsweise im Hinblick auf die Schwellwertspannung und/oder den Körperwiderstand auf der Grundlage einer selbstjustierenden Wannenimplantation, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. In der gezeigten Fertigungsphase umfassen die Transistoren 250a, 250b entsprechend Gateelektrodenstrukturen 260a, 260b mit einem Gatedielektrikumsmaterial 261 und einem Platzhaltermaterial 263, das jedoch bereits in der Gateelektrodenstrukturen 260a entfernt wurde, wodurch eine Gateöffnung oder ein Graben 264a darin erzeugt wird. Desweiteren sind Seitenwände der Gateelektrodenstrukturen 260a, 260b mit einer Abschnittshaltestruktur 255 geeigneten Aufbaus sehen, wie dies auch zuvor erläutert ist. Ferner sind Drain- und Sourcegebiete 251 in den aktiven Gebieten 203a, 203b ausgebildet und besitzen einen ähnlichen Aufbau im Hinblick auf Profil und Dotierstoffkonzentration. Bei Bedarf können Metallsilizidgebiete (nicht gezeigt) darin ausgebildet sein, wobei dies von der gesamten Prozessstrategie abhängt. Zudem ist ein Maskenmaterial 220, etwa ein Teil eines dielektrischen Zwischenschichtmaterials, materialbenachbart zu den Gateelektrodenstrukturen 260a, 260b ausgebildet. Beispielsweise enthält die Maskenschicht 220 zwei oder mehr unterschiedliche Materialien, etwa Materialien 221, 222, wovon eines oder beide mit einer hohen inneren Verspannung vorgesehen sein können, um damit eine gewisse Art an Verformung in den Kanalgebieten 203a, 203b hervorzurufen. Ferner ist eine zusätzliche Maskenschicht 223 so gebildet, dass der Transistor 250b abgedeckt ist.
  • Das Halbleiterbauelement 200 kann auf der Grundlage einer geeigneten Prozesstechnik hergestellt werden, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist. Beispielsweise werden die aktiven Gebiete 203a, 203b auf der Grundlage einer gemeinsamen Wannenimplantation erzeugt, um damit die grundlegenden Transistoreigenschaften festzulegen, während in anderen Fällen eine im wesentlichen nicht dotiertes Material verwendet wird, wenn geeignete Dotierstoffprofile auf der Grundlage eines späten Wannenimplantationsprozesses oder einer Prozesssequenz erzeugt werden können. Im allgemeinen werden die Gateelektrodenstrukturen 260a, 260b auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt, wobei bei Bedarf ein dieelektrisches Material mit großem ε in die Gateisolationsschicht 261 eingebaut wird. Nach der Fertigstellung der grundlegenden Transistorstruktur, was ebenfalls die Ausbildung von Metallsilizid-Gebieten beinhalten kann, wie dies auch beispielsweise zuvor beschrieben ist, wird das Material 220 hergestellt mittels einer geeigneten Abschneidetechnik, und daraufhin wird die Schicht 220 eingeebnet, wodurch eine Oberfläche des Platzhaltermaterials 263 freigelegt wird, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Danach wird die Maskenschicht 223 gebildet, beispielsweise durch Abscheiden eines Siliziumdioxidmaterials oder eines anderen geeigneten Maskenmaterials und durch Strukturieren dieses Materials auf der Grundlage eines Lithographieprozesses. Als nächstes wird das Platzhaltermaterial 263 von der Gateelektrodenstruktur 260a entfernt, wodurch die Gateöffnung 264a erzeugt wird. Nachfolgend wird ein Implantationsprozess 205a ausgeführt, um eine Wannendotierstoffsorte einzubauen, wodurch ein lokal beschränktes Implantationsgebiet 256a in dem aktiven Gebiet 203a erzeugt wird, um damit die gesamten Transistoreigenschaften, etwa Schwellwertspannung, und dergleichen, einzustellen. Im Hinblick auf den Implantationsprozess 205a gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Andererseits verhindert das Platzhaltermaterial 263 effizient das Eindringen in das aktive Gebiet 203b und nach dem Implantationsprozess 205 geht die Bearbeitung weiter, indem geeignete Materialien für die Gateelektrodenstruktur 260a aufgebracht werden, etwa in Form eines Auftrittsarbeitsmetalls und eines eigentlichen Elektrodenmetalls, und entsprechende überschüssige Materialien werden effizient entfernt, etwa durch CMP, und dergleichen. Ferner wird das Maskenmaterial 223 ebenfalls entfernt, wodurch das Platzhaltematerial 263 der Gateelektrodenstruktur 260b freigelegt wird. Als nächstes wird das Material 263 unter Anwendung einer geeigneten Ätz-Chemie entfernt, während die Schicht 220 und Metallmaterialien in der Gateelektrodenstruktur 260a als effiziente Ätz-Stopp-Materialien dienen. Es sollte beachtet werden, dass viele Metalle einen hohen Ätzwiderstand im Hinblick auf naßchemische Ätzrezepte besitzen, die für effizientes Entfernen von Silizium-basierten Materialien geeignet sind.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der Metall enthaltene Materialien 265a, 266a in der Gateelektrodenstruktur 260a vorgesehen sind, beispielsweise in Form einer Austrittsarbeitsmetallsorte und eines Füll-Metalls, während die Gateelektrodenstruktur 260a darin ausgebildet, die Gateöffnung 264b aufweist. Ferner wird ein Implantationsprozess 205b ausgeführt, um eine geeignete Sorte in das aktive Gebiet 203b zum Einstellen der Transistoreigenschaften gemäß den Entwurferfordernissen einzubauen. In dem gezeigten Beispiel wird ein Implantationsgebiet 265b in geeigneter Tiefe erzeugt, beispielsweise, um den Gesamtwiderstand eines Körpergebiets 252 zu verringern, wie dies auch zuvor erläutert ist. Dazu werden die Prozessparameter des Implantationsprozesses 205b in geeigneter Weise so eingestellt, dass die Lage des Konzentrationsmaximums des Gebiets 256b an der gewünschten Tiefe liegt. Andererseits dient die Gateelektrodenstruktur 260a als eine effiziente Implantationsmaske, wodurch ein unerwünschtes Einbauen der Implantationssorte in das aktive Gebiet 203a vermieden wird. Daraufhin wird die Bearbeitung fortgesetzt, indem geeignete Metall enthaltende Materialien abgeschieden werden, um die Gateöffnung 264b zu füllen, und bei Bedarf werden weitere Wärmebehandlungen ausgeführt, die verträglich mit dem Zustand des Bauelements 200 sind. Es sollte beachtet werden, dass wenn unterschiedliche Materialien für die Gateelektrodenstrukturen 260a, 260b erforderlich sind, etwa für das Einstellen einer unterschiedlichen Austrittsarbeit, und dergleichen, die zuvor beschriebene Strategie deutliche Vorteile im Hinblick auf bessere Abscheidebedingungen bietet, da ein einzelnes Austrittsarbeitsmetall in jeder der Gateelektrodenstrukturen 260a, 260b bereitgestellt wird, wodurch nicht in unerwünschter Weise die Breite der entsprechenden Gateöffnungen eingeschränkt wird, während nachfolgend ein gemeinsames Füllelektrodenmaterial vorgesehen wird, wodurch unnötige durch Abscheidung hervorgerufene Unregelmäßigkeiten vermieden werden.
  • Mit Bezug zu den 3a bis 3e werden nunmehr weitere Beispiele beschrieben, die nicht Bestandteil der vorliegenden Erfindung sind und in denen mehrere Gateöffnungen gleichzeitig hergestellt werden, wodurch für einen sehr effizienten Prozessablauf gesorgt wird, wobei dennoch unterschiedliche Implantationsgebiete für die diversen Gateelektrodenstrukturen vorgesehen werden.
  • 3a zeigt schematisch ein Halbleiterbauelement 300 mit einem Substrat 301 und einer Halbleiterschicht 303, in der mehrere aktive Gebiete 303a, 303b und 303c vorgesehen sind. In und über den aktiven Gebieten 303, ..., 303c sind Transistoren 350a, 350b und 350c ausgebildet, die Transistoren repräsentieren, die den gleichen Grundaufbau besitzen, während gleichzeitig unterschiedliche Eigenschaften, etwa im Hinblick auf die Schwellwertspannung, den Körperwiderstand und dergleichen, erforderlich sind. In der gezeigten Fertigungsphase umfassen die Transistoren Drain- und Sourcegebiete 351 möglicherweise in Verbindung mit Metallsilizid-Gebieten 354 und weisen auch Gateelektrodenstrukturen 360a, 360b, 360c auf, die in der gezeigten Fertigungsphase entsprechende Gateöffnungen oder Gräben 364a, ..., 364c enthalten. Desweiteren sind Abstandshalterstrukturen 355 und ein Maskenmaterial 320 in dieser Fertigungsphase vorgesehen. Zu beachten ist, dass für jede dieser Komponenten die gleichen Kriterien gelten, wie sie zuvor mit Bezug zu den Halbleiterbauelementen 100 und 200 beschrieben sind. Beispielsweise enthalten die Gateelektrodenstrukturen 360a, ... 360c ein Gatedielektrikumsmaterial 361, das etwa ein dielektrisches Material mit großem ε enthält, und eine leitende Deckschicht 363, während in anderen Fällen eine oder beide dieser Schichten durch ein anderes geeignetes Material ersetzt sind, wie dies auch zuvor erläutert ist.
  • Das in 3a gezeigte Halbleiterbauelement 390 kann gemäß einer beliebigen geeigneten Prozesssequenz zur Herstellung der Transistoren 350a, ... 350c gebildet werden, so dass diese in dem Maskenmaterial 320 lateral eingebettet sind, das dann eingeebnet wird, um eine obere Fläche eines Platzhalterelektrodenmaterials freizulegen, wie dies auch zuvor erläutert ist. Daraufhin wird ein Ätz-Prozess ausgeführt, wodurch gleichzeitig die Gateöffnung 364a, ... 364c erzeugt werden.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einer Fertigungsphase, in der eine Maske 323a so vorgesehen ist, dass die Transistoren 350b, 350c abgedeckt sind und der Transistor 350a freiliegt, und somit auch die Gateöffnung 364a freiliegt. Die Maske 323a kann in Form eines Lackmaterials, eines Polymermaterials, oder eines anderen geeigneten Maskenmaterials bereitgestellt werden, das in effizienter Weise abgeschieden und entfernt werden kann, ohne dass andere Bauteile unnötig beeinflusst werden. Das Bauelement 300 wird ferner einem Ionenimplantationsprozess 305a unterzogen, in welchem eine Dotierstoffsorte in das aktive Gebiet 303a durch die Öffnung 364a hindurch eingebaut wird, wodurch ein Implantationsgebiet 356a erzeugt wird, um in geeigneter Weise die Eigenschaften des Transistors 350a einzustellen. Beispielsweise ist durch Anordnen des Implantationsgebietes 356a mit einer geeigneten Dotierstoffkonzentration an einer moderaten Tiefe die Schwellwertspannung effizient auf der Grundlage des Implantationsprozesses 305a eingestellt.
  • 3c zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Implantationsmaske 323b so vorgesehen ist, dass die Transistoren 350a, 350c abgedeckt sind, während der Transistor 350b freiliegt und somit auch die Gateöffnung 364b offen liegt. Ferner wird ein weiterer Implantationsprozess 305b so ausgeführt, dass ein Implantationsgebiet 356b eingebaut wird, um damit die Eigenschaften des Transistors 350e geeignet einzustellen. Beispielsweise unterscheidet sich der Implantationsprozess 305b in zumindest einem Prozessparameter, etwa in der Art der Dotierstoffsorte, der Implantationsenergie, der Dosis und dergleichen, von dem Implantationsprozess 305 (siehe 3b).
  • 3d zeigt schematisch das Halbleiterbauelement 300 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Implantationsmaske 323c die Transistoren 350a, 350b abdeckt und den Transistor 350e und damit die Gateöffnung 364c freilässt. Ferner wird ein Implantationsprozess 305c angewendet, um ein Implantationsgebiet 356c an einer gewünschten Tiefe und mit einer gewünschten Dotierstoffkonzentration zu erzeugen, um damit die Eigenschaften des Transistors 350c gemäß den Entwurfserfordernissen einzustellen. Daraufhin wird die Implantationsmaske 323c entfernt und die weitere Bearbeitung geht weiter, in dem geeignete Materialsysteme in die Öffnungen der Gateelektrodenstrukturen 360a, ... 360c eingefüllt werden.
  • 3e zeigt schematisch das Halbleiterbauelement 300, wobei die Gateelektrodenstrukturen 360a, ... 360c ein Elektrodenmetall 366 aufweisen, etwa Aluminium, und dergleichen, in Kombination mit einem Austrittsarbeitsmetall 365. In dem gezeigten Beispiel besitzen die Gateelektrodenstrukturen 360a, ... 306c den gleichen Aufbau im Hinblick auf Metall enthaltende Materialien, die darin ausgebildet sind, wodurch im wesentlichen die gleiche Austrittsarbeit für jede der Gateelektrodestrukturen 306a, ... 306c erhalten wird. Andererseits werden die Transistoreigenschaften auch durch die diversen Implantationsgebiete 356a, ... 356c beeinflusst, wodurch die gewünschten „Versionen” an Transistoren der gleichen Leitfähigkeitsart und des gleichen Aufbaus erhalten werden. Es sollte beachtet werden, dass die zuvor beschriebene Prozesssequenz auch auf Transistoren der inversen Leitfähigkeitsart angewendet werden kann, wenn ebenfalls unterschiedliche Versionen erforderlich sind. Desweiteren können, wenn eine zusätzliche Änderung der Transistoreigenschaften als notwendig erachtet wird, unterschiedliche Metallsorten in die diversen Gateelektrodenstrukturen 360a, ... 360c eingebaut werden, beispielsweise im Hinblick auf die Art und/oder die Dicke der austrittsarbeitseinstellenden Sorte, wodurch ebenfalls die resultierende Schwellwertspannung beeinflusst wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken für Halbleiterbauelemente bereit, in denen Transistoreigenschaften, etwa die Schwellwertspannung, der Körperwiderstand und dergleichen, mit einem hohen Grad an Flexibilität eingestellt werden können, indem eine geeignete Wannendotierstoffsorte in lokal beschränkter Weise implantiert wird, wodurch Wirkungen in den Drain- und Sourcegebieten reduziert oder vermieden werden, und wodurch somit ein besseres Dotierstoffprofil für die Drain- und Sourcegebiete erreicht wird, indem beispielsweise eine größere Tiefe in SOI-Bauelementen und dergleichen, bereitgestellt wird. Die lokal beschränkten Implantationsgebiete werden geschaffen, indem ein Implantationsprozess durch eine Gateöffnung hindurch ausgeführt wird, die somit einen selbst justierenden Implantationsprozess sicherstellt, wobei ein Rest eine Platzhalterelektrodenmaterials beim Öffnen des Gates beibehalten wird. Die Gateöffnung wird dann mit einem geeigneten Material wieder aufgefüllt, etwa einem Austrittsarbeitsmetall, einem gut leitenden Metall. Ein dielektrisches Material mit großem ε kann in einer frühen Fertigungsphase bereitgestellt werden, möglicherweise in Verbindung mit einer austrittsarbeitseinstellenden Substanz, und ein gut leitendes Elektrodenmetall kann nach dem Ausführen des späten Wannenimplantationsprozesses vorgesehen werden, wobei auch eine geeignete Aussetzarbeitsmetallsorte vor dem Bereitstellen des Elektrodenmetalls eingebaut werden kann.

Claims (8)

  1. Verfahren mit: Bilden einer Gateelektrodenstruktur (160) eines Transistors (150) auf einem Halbleitergebiet (103a), wobei die Gateelektrodenstruktur (160) ein Platzhalterelektrodenmaterial (163) aufweist, welches in Form von Polysilizium, einer Silizium-Germanium-Mischung oder amorphem Silizium vorliegt; Bilden von Drain- und Sourcegebieten (151) in dem Halbleitergebiet (103a); Entfernen eines Teils des Platzhalterelektrodenmaterials (163), so dass eine Gateöffnung (164) in der Gateelektrodenstruktur (160) gebildet wird, wobei ein Rest des Platzhalterelektrodenmaterials (163r) in der Gateelektrodenstruktur (160) derart bewahrt wird, dass er darunter liegende Materialien der Gateelektrodenstruktur (160) bedeckt; Einführen einer Dotierstoffsorte (105) in das Halbleitergebiet (103a) durch die Gateöffnung (164) hindurch; Ausführen eines Ausheizprozesses (106) nach dem Einführen der Dotierstoffsorte (105), wobei der Rest des Platzhalterelektrodenmaterials (163r) zu einer höheren Integrität der darunter liegende Materialien der Gateelektrodenstruktur (160) führt; und Bilden eines Elektrodenmetalls (165, 166) in der Gateöffnung (164).
  2. Verfahren nach Anspruch 1, wobei die Drain- und Sourcegebiete (151) vor dem Entfernen zumindest eines Teil des Platzhalterelektrodenmaterials (163) gebildet werden.
  3. Verfahren nach Anspruch 1, wobei Bilden der Gateelektrodenstruktur (160) umfasst: Bilden eines dieelektrischen Materials mit großem ε (161) in der Gateelektrodenstruktur (160).
  4. Verfahren nach Anspruch 1, wobei Bilden eines Elektrodenmetalls in der Gateöffnung (164) umfasst: Entfernen des Platzhalterelektrodenmaterials (163), Bilden eines Austrittsarbeitsmetalls (165) in der Gateöffnung (164) und Bilden eines Füllmaterials (166) in der Gateöffnung.
  5. Verfahren nach Anspruch 1, wobei Einführen der Dotierstoffsorte (105) durch die Gateöffnung (164) hindurch umfasst: Bilden eines flachen Implantationsgebietes unter einem Kanalgebiets des Transistors (150).
  6. Verfahren nach Anspruch 1, wobei Einführen der Dotierstoffsorte (105) durch die Gateöffnung (164) hindurch umfasst: Bilden eines tiefen Implantationsgebietes derart, dass ein Körperwiderstand des Transistors (150) verringert wird.
  7. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Metallsilizid-Gebieten (154) in den Drain- und Sourcegebieten (151) vor dem Entfernen zumindest des Teils des Platzhalterelektrodenmaterials (163).
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bilden von Metallsilizid-Gebieten (154) in den Drain- und Sourcegebieten (151) nach dem Entfernen zumindest des Teils des Platzhalterelektrodenmaterials (163).
DE102010001404.4A 2010-01-29 2010-01-29 Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation Expired - Fee Related DE102010001404B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010001404.4A DE102010001404B4 (de) 2010-01-29 2010-01-29 Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
US12/914,343 US20110186937A1 (en) 2010-01-29 2010-10-28 Adjustment of transistor characteristics based on a late well implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010001404.4A DE102010001404B4 (de) 2010-01-29 2010-01-29 Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation

Publications (2)

Publication Number Publication Date
DE102010001404A1 DE102010001404A1 (de) 2011-08-04
DE102010001404B4 true DE102010001404B4 (de) 2015-03-19

Family

ID=44315836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010001404.4A Expired - Fee Related DE102010001404B4 (de) 2010-01-29 2010-01-29 Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation

Country Status (2)

Country Link
US (1) US20110186937A1 (de)
DE (1) DE102010001404B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5351274B2 (ja) * 2009-08-25 2013-11-27 株式会社東芝 不揮発性半導体記憶装置
US8569128B2 (en) * 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US9236379B2 (en) 2011-09-28 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
US9911550B2 (en) * 2012-03-05 2018-03-06 Apple Inc. Touch sensitive device with multiple ablation fluence values
CN103426754B (zh) * 2012-05-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
US9240357B2 (en) * 2013-04-25 2016-01-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion
KR102045872B1 (ko) * 2013-04-25 2019-11-18 삼성전자주식회사 반도체 소자의 제조 방법
KR102271003B1 (ko) * 2014-07-11 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
US10515969B2 (en) 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
US20030235990A1 (en) * 2002-06-20 2003-12-25 Intelligent Sources Development Corp. Method of forming a nanometer-gate mosfet device
US20050170659A1 (en) * 2002-11-08 2005-08-04 International Business Machines Corporation Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch
US20060148150A1 (en) * 2005-01-03 2006-07-06 Kavalieros Jack T Tailoring channel dopant profiles
US20070128820A1 (en) * 2005-12-05 2007-06-07 Intel Corporation Apparatus and method of fabricating a MOSFET transistor having a self-aligned implant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143593A (en) * 1998-09-29 2000-11-07 Conexant Systems, Inc. Elevated channel MOSFET
US20030235990A1 (en) * 2002-06-20 2003-12-25 Intelligent Sources Development Corp. Method of forming a nanometer-gate mosfet device
US20050170659A1 (en) * 2002-11-08 2005-08-04 International Business Machines Corporation Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch
US20060148150A1 (en) * 2005-01-03 2006-07-06 Kavalieros Jack T Tailoring channel dopant profiles
US20070128820A1 (en) * 2005-12-05 2007-06-07 Intel Corporation Apparatus and method of fabricating a MOSFET transistor having a self-aligned implant

Also Published As

Publication number Publication date
US20110186937A1 (en) 2011-08-04
DE102010001404A1 (de) 2011-08-04

Similar Documents

Publication Publication Date Title
DE102010001404B4 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102010063781B4 (de) Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102010001406B4 (de) Austausch-Gate-Verfahren auf der Grundlage eines früh aufgebrachten Austrittsarbeitsmetalls
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102011003232B4 (de) Herstellverfahren für Metallgateelektrodenstrukturen mit großem ε, die durch ein Austauschgateverfahren auf der Grundlage einer verbesserten Ebenheit von Platzhaltermaterialien hergestellt sind
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102006040764A1 (de) Tranistor mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung des Transistors
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010003559B4 (de) Halbleiterbauelement mit Metallgatestrukturen, die durch ein Austauschgateverfahren hergestellt sind, und E-Sicherung mit einem Silizid
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102010064288A1 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee