DE102004016700A1 - Verfahren zur Bildung von Saliziden - Google Patents

Verfahren zur Bildung von Saliziden Download PDF

Info

Publication number
DE102004016700A1
DE102004016700A1 DE102004016700A DE102004016700A DE102004016700A1 DE 102004016700 A1 DE102004016700 A1 DE 102004016700A1 DE 102004016700 A DE102004016700 A DE 102004016700A DE 102004016700 A DE102004016700 A DE 102004016700A DE 102004016700 A1 DE102004016700 A1 DE 102004016700A1
Authority
DE
Germany
Prior art keywords
layer
application
baking
titanium
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004016700A
Other languages
English (en)
Inventor
Patrick W. Dehaven
Paul D. Agnello
Keith Kwong Hon Wong
Hsiang-Jen Huang
Richard J. Murphy
Chet Dziobkowski
Lawrence Dr. Clevenger
Christian Lavoie
Nivo Rovedo
Sunfei Fang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004016700A1 publication Critical patent/DE102004016700A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Bildung eines Salizids auf einem Halbleiterbauelement umfasst Abscheiden einer ersten Schicht hochschmelzenden Metalls über ein Siliziumgebiet eines Substrats, Abscheiden einer Schicht aus Fastedelmetall über der ersten Schicht hochschmelzenden Metalls und Abscheiden einer zweiten Schicht hochschmelzenden Metalls über der Schicht aus Fastedelmetall. Das Halbleiterelement wird in einem ersten Ausheizprozess ausgeheizt, um eine Silizidschicht zu bilden, die an das Dotierungsgebiet des Halbleiterbauelements angrenzt. Abschnitte der Schicht aus Fastedelmetall, die nicht reagiert haben, und die zweite Schicht hochschmelzenden Metalls werden entfernt. Das Bauelement kann in einem optionalen zweiten Ausheizprozess ausgeheizt werden, um die Silizidschicht in ein Silizidmaterial mit einer Phase niedrigen Widerstands umzuwandeln. Übergangsverlust und Überbrückung werden durch Ausführungsformen der vorliegenden Erfindung auf ein Minimum herabgesetzt oder ausgeschaltet, und es wird eine glattere silizidierte Oberfläche erreicht.

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen die Anfertigung von Halbleiterbauelementen und insbesondere die Bildung einer Salizidstruktur in Halbleiterbauelementen.
  • Bei der Herstellung von Halbleiterbauelementen werden häufig Silizide verwendet, welche Legierungen von Silizium und Metallen sind. Silizide können durch die Reaktion eines hochschmelzenden Metalls oder eines Fastedelmetalls mit Silizium gebildet werden, und sie werden in einer Vielfalt von Anwendungen verwendet. Zum Beispiel kann Silizid im Source/Drain- und/oder Gate-Gebiet verwendet werden, oder es kann verwendet werden, um zum Beispiel eine Gate-Leitung oder lokale Verbindungsleitungen aufzubauen.
  • Ein Salizid ist ein selbstjustiertes Silizid; der Begriff Salizid bezieht sich auf ein Silizid, das durch ein Verfahren zur Selbstjustierung gebildet wird. Ein Salizid wird normalerweise durch Abscheiden einer Metallschicht über einer Siliziumschicht und anschließendes Ausheizen der Halbleiterstruktur gebildet. Wo das Metall mit dem Silizium in Kontakt ist, wird ein Silizid gebildet. Metall, das nicht reagiert hat, wird dann selektiv weggeätzt, wobei das Silizid automatisch zu der darunter liegenden Polysiliziumschicht ausgerichtet bleibt; daher wird es als "Salizid" bezeichnet. Die Begriffe "Silizid" und "Salizid" werden hierin austauschbar verwendet.
  • Salizidmaterialien werden gemeinhin für moderne Feldeffekt-Transistoren in CMOS-Technologie (CMOS = complementary metal oxide semiconductor) verwendet. Salizide verringern den Schichtwiderstand und den Kontaktwiderstand, was besonders vorteilhaft ist, wenn ein Salizid zum Beispiel über den Source-, Drain- und Gate-Gebieten eines Transistors aufgebracht wird. In der Vergangenheit wurde in CMOS-Technologien weitgehend Titansalizid (TiSi2) verwendet. TiSi2 weist jedoch für die Bildung einer niederohmigen Phase (C54) eine starke Abhängigkeit von der Leitungsbreite und eine verhältnismäßig hohe Temperatur für die Bildung auf. Es besteht daher die Tendenz, Kobaltsalizid (CoSi2) anstelle von TiSi2 als ein Salizidmaterial zu verwenden, insbesondere in CMOS-Technologien für kleinere Strukturabmessungen, wie beispielsweise Strukturgrößen von weniger als 0,25 Mikrometer.
  • Die Bildung von CoSi2 ist jedoch eine Herausforderung. Da Kobalt im Gegensatz zu Titan die Menge an Oxid an der Siliziumoberfläche nicht abbaut, reagiert der Prozess der Bildung von CoSi2 empfindlich auf den Zustand der darunter liegenden Siliziumoberfläche. Die Bildung von CoSi2 wird behindert oder gehemmt, wenn eine dicke Oxidschicht über der Siliziumoberfläche aufgebracht ist. Obwohl epitaxiales CoSi2 auf einer oxidfreien Siliziumoberfläche gebildet werden kann, neigt solch ein CoSi2-Material außerdem dazu, {111} Kristallflächen auszubilden (faceting), wodurch der Übergangsverlust zunimmt. Die Ausbildung der Kristallflächen tritt während des epitaxialen Wachstums auf und ist verursacht durch den Reinigungsprozess zur Vorbereitung der Oberfläche, beispielsweise eine Reinigung durch Sputtern mit Argon oder eine Reinigung durch Eintauchen in HF ohne Spülung mit Wasser.
  • Ein anderes Problem bei der Bildung von CoSi2, die auf den Zustand der Siliziumoberfläche empfindlich reagiert, liegt darin, dass das Prozessfenster für die Bildung von CoSi2 begrenzt ist. Beispielsweise beginnt das Oxid nachzuwachsen, sobald die Siliziumoberfläche von jeglichem Oxid frei ist. Wenn das Oxidwachstum zu stark ist, kann kein Silizid gebildet werden, da auf der Oberfläche kein Silizium vorhanden ist, um mit dem Metall zu reagieren. Dies lässt ein sehr begrenztes Zeitfenster zwischen der Reinigung der Oberfläche und dem Abscheiden von Co zur Bildung von CoSi2 übrig.
  • Daher besteht auf dem Fachgebiet ein Bedarf an einem verbesserten Verfahren zur Bildung eines CoSi2-Salizids für Halbleiterbauelemente.
  • Kurzdarstellung der Erfindung
  • Durch bevorzugte Ausführungsformen der vorliegenden Erfindung, welche Verfahren zur Bildung von Salizid umfassen, die eine Ti/Co/Ti-Dreifachschicht verwenden, werden diese und andere Probleme im Allgemeinen gelöst oder umgangen und im Allgemeinen technische Vorteile erreicht. Die dünne untere Titanschicht baut das Oxid an der Oberfläche der darunter liegenden Halbleiterschicht ab, verringert die Empfindlichkeit der Halbleiteroberfläche und verbessert oder verringert die Rauhigkeit des Salizids. Die dünne obere Titanschicht diffundiert durch das Kobalt, um das Oxid auf der Oberfläche der darunter liegenden Halbleiterschicht abzubauen, und verringert die Möglichkeiten für Überbrückung.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Bildung eines Salizids Bereitstellen eines Halbleitersubstrats mit zumindest einem Si liziumgebiet auf einer Oberseite davon, Aufbringen einer ersten Schicht hochschmelzenden Metalls über der Oberseite des zumindest einen Siliziumgebietes und Aufbringen einer Schicht aus Fastedelmetall über der ersten Schicht hochschmelzenden Metalls. Das Verfahren umfasst Aufbringen einer zweiten Schicht hochschmelzenden Metalls über der Schicht aus Fastedelmetall, Ausheizen des Halbleitersubstrats in einem ersten Ausheizprozess, um ein Silizid, das an das zumindest eine Siliziumgebiet angrenzt, zu bilden, wobei ein Abschnitt der Schicht aus Fastedelmetall, der nicht reagiert hat, zurückbleibt. Metalle, die nicht reagiert haben, werden dann selektiv entfernt.
  • Gemäß einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Bildung eines Silizids Bereitstellen eines Halbleitersubstrats mit zumindest einem Siliziumgebiet auf einer Oberseite davon, Aufbringen einer ersten Titanschicht über der Oberseite des zumindest einen Siliziumgebietes und Aufbringen einer Kobaltschicht über der ersten Titanschicht. Eine zweite Titanschicht wird über der Kobaltschicht aufgebracht, und das Halbleitersubstrat wird in einem ersten Ausheizprozess ausgeheizt, um ein CoSi-Monosilizid, das an das Siliziumgebiet angrenzt, zu bilden.
  • Vorteile der vorliegenden Erfindung umfassen zum Beispiel Verringern des Übergangsverlusts und Verhindern einer Überbrückung über die Abstandsschichten eines Transistors. Die Ausführungsformen der vorliegenden Erfindung stellen Verfahren zur Bildung eines Salizids bereit, welche weniger empfindlich auf den Zustand der zu silizidierenden Siliziumoberfläche reagieren und zu einem glatteren Salizid führen. Die erste Schicht hochschmelzenden Metalls baut die Oxidschicht auf dem Siliziumgebiet ab und verringert die Rauhigkeit der Oberfläche des Siliziumgebietes. Da die erste Schicht hochschmelzenden Metalls das Oxid auf der Oberfläche der silizidierten Gebiets abbaut, wird das Prozessfenster vergrößert.
  • Im Vorangehenden wurden die Merkmale und die technischen Vorteile von Ausführungsformen der vorliegenden Erfindung ziemlich allgemein umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verständlich ist. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im Folgenden beschrieben, welche den Gegenstand der Ansprüche der Erfindung bilden. Für Fachleute ist zu erkennen, dass die Konzeption und spezifische Ausführungsformen, welche hierin offenbart werden, leicht als eine Basis zur Modifikation oder Entwicklung anderer Strukturen oder Prozesse zur Ausführung derselben Zwecke der vorliegenden Erfindung verwendet werden können. Für die Fachleute ist auch zu erkennen, dass sich derartige gleichwertige Entwürfe nicht vom Geist und Rahmen der Erfindung, wie in den angehängten Ansprüchen dargelegt, entfernen.
  • Kurze Beschreibung der Zeichnungen
  • Zum besseren Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen:
  • Die 1 und 2 stellen Querschnittsansichten eines Salizidprozesses des Standes der Technik dar, bei welchem rauhe Oberflächen des zu salizidierenden Materials zu facettierten Strukturen führen, welche während des Salizidierungsprozesses gebildet wurden;
  • 3 stellt eine Querschnittsansicht eines Salizidierungsprozesses des Standes der Technik dar, bei welchem auf den Abstandsschichten, die an die Gate-Elektrode des Transistors angrenzen, Überbrückungsgebiete gebildet werden;
  • 4a bis 4c veranschaulichen einen Abbau einer Oxidschicht über einem silizidierten Siliziumgebiet gemäß einem Verfahren des Standes der Technik;
  • 5a bis 5c veranschaulichen einen Abbau einer Oxidschicht über einem silizidierten Siliziumgebiet gemäß einem anderen Verfahren des Standes der Technik;
  • 6 ist ein Graph, welcher den verschlechterten Übergangsverlust in einem Silizidierungsverfahren nach dem Stand der Technik darstellt;
  • 7a bis 7c stellen Querschnittansichten des Prozesses der Bildung von Salizid gemäß einer Ausführungsform der vorliegenden Erfindung dar;
  • 8a und 8b veranschaulichen Querschnittsansichten eines Prozesses der Bildung von Salizid gemäß einer anderen Ausführungsform der vorliegenden Erfindung; und
  • 9a bis 9c stellen den Abbau von Oxid gemäß Versuchsergebnissen einer Ausführungsform der vorliegenden Erfindung dar.
  • Entsprechende Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf entsprechende Teile, sofern nicht anders angegeben. Die Figuren sind zur Veranschaulichung der relevanten Aspekte der bevorzugten Ausfüh rungsformen gezeichnet, und sie sind nicht unbedingt maßstabsgetreu gezeichnet.
  • Ausführliche Beschreibung von erläuternden Ausführungsformen
  • Die Herstellung und Verwendung der zurzeit bevorzugten Ausführungsformen werden im Folgenden ausführlich erläutert. Es ist jedoch zu erwähnen, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, welche in einer großen Vielfalt von konkreten Zusammenhängen verwirklicht werden können. Die konkreten Ausführungsformen, welche erläutert werden, dienen lediglich der Veranschaulichung von bestimmten Arten und Weisen der Herstellung und Verwendung der Erfindung und schränken den Rahmen der Erfindung nicht ein.
  • Es werden die Probleme bei der Bildung von Kobaltsilizid nach dem Stand der Technik beschrieben, gefolgt von einer Beschreibung von bevorzugten Ausführungsformen der vorliegenden Erfindung und einigen Vorteilen davon. Die vorliegende Erfindung wird in Bezug auf bevorzugte Ausführungsformen in einem konkreten Zusammenhang, nämlich einem CMOS-Transistor, beschrieben. Die Ausführungsformen der Erfindung können jedoch auch in anderen Anwendungen von Halbleiterbauelementen, bei welchen gewünscht wird, ein Silizid zu bilden, angewendet werden.
  • Als Nächstes werden Verfahren zur Bildung von Kobaltsilizid nach dem Stand der Technik erläutert. In 1 wurde eine Halbleiterscheibe oder ein Halbleitersubstrat 110, welches zum Beispiel Silizium oder andere Halbleitermaterialien umfasst, in einem Dotierungsgebiet 112 in der Nähe der Oberfläche der Scheibe 110 mit Dotierstoffen implantiert. Das Dotierungsgebiet 112 kann zum Beispiel ein Source- oder Drain- Gebiet eines Transistors umfassen. Die Oberseite des Dotierungsgebietes 112 ist infolge des Schadens, der durch den Implantationsprozess verursacht wird, rauh (z.B. nicht glatt). Um ein Kobaltsilizid über dem Dotierungsgebiet 112 zu bilden, wird zunächst das Oxid (nicht dargestellt), das sich auf der Oberfläche des Dotierungsgebietes 112 befindet, entfernt. Das Oxid kann von der Oberfläche des Dotierungsgebietes 112 durch eine Reinigung durch Sputtern mit Argon oder Ätzen mit verdünnter HF entfernt werden.
  • Als Nächstes wird eine Schicht von Kobalt 114 über dem Dotierungsgebiet 112 abgeschieden. Die Kobaltschicht 114 kann zum Beispiel unter Verwendung von physikalischer Gasphasenabscheidung (PVD für engl. physical vapor deposition) abgeschieden werden. Die Scheibe 110 wird dann ausgeheizt, um eine Reaktion des Kobalts 114 mit dem oberen Abschnitt des Siliziums in dem Dotierungsgebiet 112 zu bewirken, um CoSi2 116 zu bilden, wie in 2 dargestellt.
  • Wenn das Kobalt 114 nach unten in das Dotierungsgebiet 112 eindiffundiert, diffundiert auch Silizium in dem Dotierungsgebiet 112 nach oben. Auf diese Weise wird das CoSi2 116 gebildet.
  • Die Bildung von Kobaltsilizid 116 reagiert empfindlich auf den Zustand der darunter liegenden Oberfläche des Siliziums 112. Wenn über dem Silizium in dem Gebiet 112 ein Oxid an der Oberfläche vorhanden ist, das zu dick ist, dann kann kein Salizid 116 gebildet werden, da keine Siliziumatome vorhanden sind, um mit den Kobaltatomen zu reagieren. Wenn die Oberfläche jedoch frei von Oxid ist, liegt ein Nachteil bei diesem epitaxialen Verfahren zur Bildung von CoSi2 darin, dass Kristallflächen (Facetten) 118 in einer {111} Richtung gebildet werden, wenn das Kobaltsilizid 116 gebildet wird, wie dargestellt. Diese Kristallflächen (Facetten) 118 sind unerwünscht und können in aktiven Bauelementen einen Übergangsverlust verursachen.
  • 3 stellt ein anderes Problem dar, welches bei der Salizidbildung nach dem Stand der Technik auftreten kann. Das Halbleiterbauelement 200 umfasst ein Substrat 210 und Dotierungsgebiete 212, welche innerhalb des Substrats 210 gebildet wurden. Ein Abschnitt der Dotierungsgebiete 212 kann ein Source-Gebiet 220 und ein Drain-Gebiet 222 umfassen. Ein Kanal 230 befindet sich zwischen dem Source-Gebiet 220 und dem Drain-Gebiet 222. Ein Gate-Dielektrikum 224 wurde über dem Kanal 230 und Abschnitten des Source-Gebietes 220 und des Drain-Gebietes 222 gebildet. Ein Gate-Leiter 226 wurde über dem Gate-Dielektrikum 224 gebildet, wie dargestellt. Eine Abstandsschicht 228 ist auf jeder Seite der Gate-Elektrode 226 ausgebildet.
  • Ein Problem bei dem Halbleiterbauelement 200, welches in 3 dargestellt ist, liegt darin, dass, wenn ein Salizid auf der Gate-Elektrode 226 gebildet wird, Überbrückungsgebiete 232 gebildet werden können, welche an die Abstandsschicht 228 auf jeder Seite der Gate-Elektrode 226 angrenzen. Diese Überbrückungsgebiete 232 werden dadurch verursacht, dass sich das Silizium 112 entlang der Seite der Abstandsschicht 228 aufwärts bewegt. Die Überbrückungsgebiete 232 können Ausfälle von Bauelementen verursachen, da die Gate-Elektrode 226 gegen das Source-Gebiet 220 und/oder das Drain-Gebiet 222 oder andere Komponenten und Leiter innerhalb des Halbleiterbauelements 200, die nicht dargestellt sind, kurzgeschlossen werden kann.
  • Das am 09.10.1991 an Wei et al. erteilte US-Patent Nr. 5,047,367, welches durch Bezugnahme hierin aufgenommen wird, offenbart die Bildung von Kobaltsilizid durch Verwenden einer Schicht von Titan, welche zwischen einer Kobaltschicht und einer Siliziumoberfläche angeordnet wird. Die Ti-Schicht, welche 50 bis 300 Å dick ist, entfernt natives Oxid auf der Oberfläche des Siliziumsubstrats. In 4a sind Testergebnisse für die Messungen der relativen Konzentration, die für eine Halbleiterscheibe mit einer 30 Å dicken Titanschicht (Ti1), welche dünner als die von Wei et al. gelehrte Dicke ist und welche über n+ Silizium (Si2) abgeschieden ist, und 80 Å von Kobalt (Co1), welche über der Titanschicht Ti1 abgeschieden sind, vorgenommen wurden, und eine Messung des Oxids (O1) auf der Oberfläche des Siliziumsubstrats Si2 unmittelbar nach der Abscheidung, dargestellt. Die relativen Konzentrationen dieser Materialien sind nach dem ersten Ausheizen in 4b und nach dem zweiten Ausheizen in 4c dargestellt. Die Messwerte sind als relative Atomkonzentrationen dargestellt und wurden unter Verwendung der Auger-Elektronenspektroskopie gemessen. Es ist zu erkennen, dass die Titanschicht zum Abbau des Oxids führt, z.B. bei 202. Jedoch zeigen Versuchsergebnisse, dass die Verwendung solch einer Titanschicht unterhalb der Kobaltschicht gemäß diesem Entwurf Überbrückungen verstärken kann, welche auf den Abstandsschichten 228, erzeugt werden, indem sich während des Ausheizens Kobalt auf den Abstandsschichten 228 bildet, wie in 3 dargestellt.
  • In dem am 06.04.2002 an Erhardt et al. erteilten US-Patent Nr. 6,399,467 B1, welches ebenfalls durch Bezugnahme hierin aufgenommen wird, wird eine Titan-Kappenschicht über einer Kobaltschicht, welche über Silizium aufgebracht ist, angeordnet, bevor die Scheibe ausgeheizt wird, um Kobaltsilizid zu bilden,. Solch eine Titan-Kappenschicht führt ebenfalls zu geringem Oxid, wie in 5a bis 5c dargestellt. In 5a sind Testergebnisse für die Messungen der relativen Konzentration, welche für eine Halbleiterscheibe mit Kobalt (Co1), welches über n+ Silizium (Si2) abgeschieden ist, und einer 30 Å dicken Titanschicht (Ti1), welche über der Schicht von Kobalt (Co1) abgeschieden ist, vorgenommen wurden, und eine Messung des Oxids (O1) auf der Oberfläche des Siliziumsubstrats Si2 unmittelbar nach der Abscheidung, dargestellt. Die relativen Konzentrationen dieser Materialien sind nach dem ersten Ausheizen in 5b und nach dem zweiten Ausheizen in 5c dargestellt. Die Titan-Kappenschicht baut das Oxid O1 ab, wie in 5c bei 204 zu sehen ist.
  • Versuchsergebnisse einer derartigen Ti-Kappenschicht zeigten jedoch eine Zunahme des Übergangsverlustes, wie in 6 dargestellt. 6 ist eine Grafik, welche schlechtere Eigenschaften hinsichtlich des Übergangsverlustes bei einer Ausführung, welche eine Titan-Kappenschicht über der Kobaltschicht umfasst, veranschaulicht. Die Linie bei 205 stellt den Übergangsverlust 205 dar, welcher für eine Scheibe mit 13,5 nm Kobalt, das über n+ Silizium abgeschieden ist, und einer Titan-Kappenschicht von 15 nm Dicke, welche über dem Kobalt abgeschieden ist, gemessen wurde. Die Linie bei 206 stellt den Übergangsverlust 206 dar, welcher für eine Scheibe mit 15 nm Kobalt, das über n+ Silizium abgeschieden ist, und einer Titan-Kappenschicht von 15 nm Dicke, welche über dem Kobalt abgeschieden ist, gemessen wurde. Es erfolgt ein Vergleich mit der Linie bei 207, welche den Übergangsverlust 207 eines Bauelements darstellt, bei welchem 12 nm Kobalt über n+ Silizium abgeschieden wurden und 25 nm TiN über dem Kobalt abgeschieden wurden. Es ist zu erkennen, dass sich der Übergangsverlust 205 und 206 in Bauelementen, welcher unter Ver wendung einer Titan-Kappenschicht gebildet wurden, im Vergleich zum Übergangsverlust 207 für ein Bauelement ohne eine obere Titan-Kappenschicht verschlimmert.
  • Ausführungsformen der vorliegenden Erfindung lösen diese Probleme des Standes der Technik durch Bereitstellen eines Verfahrens zur Bildung eines Salizids, welches weniger empfindlich auf den Zustand der zu silizidierenden Siliziumoberfläche reagiert, keine Überbrückungsgebiete bildet und keinen erhöhten oder verschlechterten Übergangsverlust zulässt.
  • 7a bis 7c veranschaulichen Querschnittsansichten eines Verfahrens zur Bildung eines Salizids gemäß einer Ausführungsform der vorliegenden Erfindung. Zunächst unter Bezugnahme auf 7a wird ein Halbleitersubstrat 310 bereitgestellt, wobei das Substrat 310 zum Beispiel ein Siliziumsubstrat umfasst. Zumindest ein Dotierungsgebiet 312 ist in einem oberen Gebiet des Substrats 310 ausgebildet. Das Dotierungsgebiet 312 kann durch Diffusion oder Implantation von Dotierstoffen, wie beispielsweise Bor, Phosphor oder Arsen, gebildet werden.
  • Gemäß einer Ausführungsform der Erfindung wird zuerst die Oberseite des Dotierungsgebietes 312 von nativem Oxid oder jeglichen anderen Oxiden, welche vorher auf der Oberfläche des Dotierungsgebietes 312 abgeschieden worden sein können, gereinigt. Der Prozess der Reinigung von Oxid umfasst vorzugsweise zum Beispiel einen Schritt des Nassreinigens mit HF, gefolgt von einer Spülung mit Wasser, und umfasst alternativ andere Reinigungsverfahren, um das native Oxid auf der Oberfläche des Dotierungsgebietes 312 zu entfernen.
  • Eine erste Schicht hochschmelzenden Metalls 340 wird dann über dem Dotierungsgebiet 312 des Substrats 310 aufgebracht. Die erste Schicht hochschmelzenden Metalls 340 umfasst vorzugsweise Titan und kann alternativ zum Beispiel Zr, Hf oder andere hochschmelzende Metalle umfassen. Ein hochschmelzendes Metall ist hierin als ein Metall definiert, das wärmebeständig ist, eine verhältnismäßig hohe Schmelztemperatur aufweist und geeignet ist, Oxide abzubauen. Die erste hochschmelzende Schicht 340 kann zum Beispiel durch PVD oder andere Abscheidungsverfahren abgeschieden werden. Vorzugsweise wird die erste hochschmelzende Schicht 340 unter Verwendung eines steuerbaren Abscheidungsverfahrens, wie beispielsweise Abscheiden von Atomschichten (ALD = atomic layer deposition), abgeschieden. Wenn die erste Schicht hochschmelzenden Metalls 340 Titan umfasst, ist die erste Schicht hochschmelzenden Metalls vorzugsweise weniger als 50 Å dick, und insbesondere wird die erste Schicht hochschmelzenden Metalls 340 zum Beispiel in einer Dicke von 10 bis 15 Å aufgebracht. Vorzugsweise umfasst das erste hochschmelzende Metall 340 eine sehr dünne Schicht, z.B. nur ein paar Atomschichten dick.
  • Eine Schicht aus Fastedelmetall 342 wird dann über der ersten hochschmelzenden Metallschicht 340 aufgebracht. Die Schicht aus Fastedelmetall 342 umfasst vorzugsweise Kobalt und kann alternativ Nickel oder andere Fastedelmetalle, wie beispielsweise Pd oder Pt, umfassen. Ein Fastedelmetall ist hierin als ein Metall definiert, das einem Edelmetall gleicht, welches ein Metall ist, das nicht leicht eine chemische Verbindung mit Nichtmetallen eingeht. Die Schicht aus Fastedelmetall 342 kann unter Verwendung von PVD oder anderen Abscheidungsprozessen, wie beispielsweise ALD, abgeschieden werden. Wenn die Schicht aus Fastedelmetall 342 Kobalt umfasst, wird die Schicht aus Fastedelmetall 342 vorzugsweise in einer Dicke von weniger als 150 Å abgeschieden, und insbesondere umfasst sie eine Dicke von 50 bis 100 Å. Zum Beispiel kann die Schicht aus Fastedelmetall 342 eine Dicke von 80 Å umfassen.
  • Eine zweite Schicht hochschmelzenden Metalls 344 wird über der Kobaltschicht 342 aufgebracht. Die zweite Schicht hochschmelzenden Metalls 344 umfasst vorzugsweise eine Dicke von weniger als 50 Å und wird auf eine ähnliche Weise abgeschieden, wie die erste Schicht hochschmelzenden Metalls 340 abgeschieden wird. Die zweite Schicht hochschmelzenden Metalls 344 umfasst vorzugsweise Titan und kann alternativ zum Beispiel Zr, Hf oder andere hochschmelzende Metalle umfassen. Die zweite hochschmelzende Schicht 344 kann zum Beispiel durch PVD oder andere Abscheidungsverfahren abgeschieden werden. Vorzugsweise wird die zweite hochschmelzende Schicht 344 unter Verwendung eines steuerbaren Abscheidungsverfahrens, wie beispielsweise ALD, abgeschieden. Die zweite hochschmelzende Schicht 344 kann zum Beispiel dasselbe Material wie das erste hochschmelzende Metall 340 umfassen. Zum Beispiel kann die zweite Titanschicht 344 eine Dicke von 10 bis 15 Å umfassen. Vorzugsweise umfassen das erste hochschmelzende Metall 340 und das zweite hochschmelzende Metall 344 eine sehr dünne Schicht, z.B. sind sie vorzugsweise nur ein paar Atomschichten dick. Alternativ kann die zweite Schicht hochschmelzenden Metalls 344 insbesondere, wenn keine wahlweise, hierin noch näher zu beschreibende TiN-Kappenschicht 352 verwendet wird, eine Dicke im Gebiet von 50 bis 150 Å aufweisen.
  • Das Halbleiterbauelement 300 wird dann in einem ersten Schritt des Ausheizens ausgeheizt, wie in 7b dargestellt. Die Temperatur des ersten Schrittes des Ausheizens hängt von der Art von Material ab, welches für die Schicht aus Fastedelmetall 342 verwendet wird. Wenn die Schicht aus Fastedelmetall 342 zum Beispiel Kobalt umfasst, umfasst der erste Schritt des Ausheizens vorzugsweise schnelles thermisches Ausheizen (RTA für engl. rapid thermal anneal) bei 450 bis 600 °C, und insbesondere umfasst der erste Schritt des Ausheizens eine Temperatur von 575 °C. Der erste Schritt des Ausheizens kann 60 Sekunden oder weniger umfassen, und insbesondere kann er zum Beispiel 10 bis 20 Sekunden umfassen.
  • Während des ersten Schritts des Ausheizens diffundieren die Atome der Schicht aus Fastedelmetall 342, wie beispielsweise Kobalt, nach unten zum Dotierungsgebiet 312 des Substrats 310. Das diffundierende Kobalt oder Fastedelmetall reagiert mit dem Silizium auf der Oberseite des Dotierstoffgebietes 312, um eine Silizidschicht zu bilden, welche an das Dotierstoffgebiet 312 des Substrats 310 angrenzt, wie in 5 dargestellt. Wenn zum Beispiel Kobalt für die Schicht aus Fastedelmetall 342 verwendet wird, wird eine Schicht aus Monosilizid 346 gebildet. Die Schicht aus Monosilizid 346 kann zum Beispiel CoSi umfassen, welches einen verhältnismäßig hohen Widerstand für ein leitfähiges Material aufweist. Daher wird später ein zweiter Schritt des Ausheizens an dem Halbleiterbauelement 300 durchgeführt, um den Widerstand zu verringern. Die gebildete Silizidschicht 346, welche im Falle einer Schicht aus Fastedelmetall aus Kobalt ein Monosilizid umfasst, kann zum Beispiel eine Dicke von 100 bis 160 Å umfassen.
  • Nach dem ersten Ausheizprozess bleibt das Kobalt, das nicht reagiert hat, 348 über der Schicht aus Monosilizid 346 angeordnet, welche das Kobalt, das reagiert hat, enthält, wie in 7b dargestellt, und die zweite Titanschicht 344 bleibt über der Schicht aus Kobalt, das nicht reagiert hat 348 angeordnet. Ein Teil der ersten Schicht hochschmelzenden Metalls 340 diffundiert während des ersten Ausheizens oder ersten Schrittes des Ausheizens zur zweiten Schicht hochschmelzenden Metalls 344 nach oben. Ein kleiner Teil oder Prozentsatz der ersten Schicht hochschmelzenden Metalls 340 kann mit der Schicht aus Monosilizid 346 reagieren und zu der Schicht aus Monosilizid 346 führen, welche einen kleinen Prozentsatz von Titan, z.B. 10 Gewichts-% oder weniger, umfasst. Demnach kann das resultierende Disilizid, das während des zweiten Schrittes des Ausheizens gebildet wird, eine Legierung umfassen, welche einen kleinen Prozentsatz des Materials der ersten Schicht hochschmelzenden Metalls enthält.
  • Die zweite Schicht hochschmelzenden Metalls 344 wird dann entfernt und hinterlässt die Struktur, welche in 7c dargestellt ist. Die Schicht aus Fastedelmetall, die nicht reagiert hat 348, und welche z.B. Kobalt umfasst, wird ebenfalls entfernt. Die Entfernung der zweiten Schicht hochschmelzenden Metalls 344 und der Schicht aus Fastedelmetall, die nicht reagiert hat 348, kann zum Beispiel zwei getrennte Verfahrensschritte zum Ätzen oder Entfernen erfordern. Die zweite Schicht hochschmelzenden Metalls 344 und die Schicht aus Fastedelmetall, die nicht reagiert hat 348, können unter Verwendung eines hochselektiven nasschemischen Ätzprozesses, zum Beispiel mit einer H2SO4:H2O2-Lösung, entfernt werden. Die Entfernung der Schicht aus Fastedelmetall, die nicht reagiert hat 348, verhindert die Überbrückung während eines wahlweisen nachfolgenden zweiten Schrittes des Ausheizens, der als Nächstes beschrieben wird.
  • Das Halbleiterbauelement 300 kann dann ausgeheizt oder einem wahlweisen zweiten Schritt des Ausheizens ausgesetzt werden und zur Struktur führen, welche in 7c dargestellt ist. Im zweiten Schritt des Ausheizens wird, wenn Kobalt für die Schicht aus Fastedelmetall 342 verwendet wird, das Monosilizid 346 in ein Disilizid 350 umgewandelt, welches zum Beispiel CoSi2 umfasst, einen niedrigen Widerstand aufweist und daher als ein Leiter über dem Dotierungsgebiet 312 wünschenswert ist. Der zweite Schritt des Ausheizens umfasst vorzugsweise Ausheizen bei einer Temperatur, welche höher ist als die des ersten Schrittes des Ausheizens. Wenn Kobalt für die Schicht aus Fastedelmetall 342 verwendet wird, umfasst der zweite Schritt des Ausheizens vorzugsweise eine Temperatur von 600 bis 800 °C, und insbesondere umfasst er zum Beispiel RTA bei 750 °C. Der zweite Schritt des Ausheizens kann 60 Sekunden oder weniger umfassen, und insbesondere umfasst er zum Beispiel 10 bis 30 Sekunden.
  • Sowohl die Temperatur des ersten Schrittes des Ausheizens als auch die Temperatur des zweiten Schrittes des Ausheizens hängen vom Material der Schicht aus Fastedelmetall ab. Außerdem hängt die Notwendigkeit eines zweiten Schritts des Ausheizens vom Material der Schicht aus Fastedelmetall 342 ab. Wenn die Schicht aus Fastedelmetall 342 zum Beispiel Nickel umfasst, dann erfolgt der erste Schritt des Ausheizens bei einer niedrigeren Temperatur, als wenn Kobalt für das Material der Schicht aus Fastedelmetall 342 verwendet würde. Zum Beispiel kann der erste Schritt des Ausheizens im Gebiet von 200 bis 400 °C liegen. Der erste Schritt des Ausheizens kann zu einem Silizid 346 führen, das ein Silizidmaterial einer Phase mit niedrigem Widerstand aufweist. Das Silizid 346 kann zum Beispiel ein Monosilizid 346 umfassen. In diesem Fall werden der Abschnitt der Schicht aus Fastedelmetall, der nicht reagiert hat und die zweite Schicht hochschmelzenden Metalls entfernt, und es erfolgt die Weiterverarbeitung des Halbleiterbauelements.
  • Ein zweiter Schritt des Ausheizens kann jedoch auch vorteilhaft ein, wenn Nickel als Material für die Schicht aus Fastedelmetall 342 verwendet wird. Zum Beispiel kann ein zweiter Schritt des Ausheizens den Widerstand der Phase des Silizids 346 senken und/oder das Prozessfenster erweitern. Zum Beispiel kann das Silizid 346 nach dem ersten Ausheizprozess ein metallreiches Silizid umfassen, und nachdem der Abschnitt der Schicht aus Fastedelmetall, das nicht reagiert hat, entfernt worden ist, um Überbrückung zu verhindern, kann ein zweiter Ausheizprozess den Widerstand des Silizids 346 verbessern oder Drain. Wenn die Schicht aus Fastedelmetall 342 Nickel umfasst, kann ein zweiter Ausheizprozess im Gebiet von 400 bis 550 °C liegen, um ein Nickelmonosilizid mit einer Phase mit niedrigem Widerstand voll auszubilden: zum Beispiel NiSi. Vorzugsweise erfolgt der zweite Ausheizprozess bei einer höheren Temperatur als der erste Ausheizprozess.
  • Die zu silizidierenden Dotierungsgebiete 312 können viele Arten von Komponenten umfassen, zum Beispiel Transistoren, Dioden, Kondensatoren, Leiter und andere Arten von elektronischen Schaltungskomponenten. Eine konkrete Anwendung des hierin beschriebenen Salizidprozesses ist in 8a und 8b dargestellt. In 8a wird ein Substrat 410 bereitgestellt, wobei das Substrat 410 Dotierungsgebiete 412 aufweist, die darin ausgebildet sind. Die Dotierungsgebiete 412 umfassen ein Source-Gebiet 420 und ein Drain-Gebiet 422, wobei ein Kanalgebiet 430 zwischen dem Source- und dem Drain-Gebiet 420 und 422 angeordnet ist. Ein Gate-Dielektrikum 424 ist zumindest über dem Kanalgebiet 430 angeordnet, und eine Gate-Elektrode 426 ist über dem Gate-Dielektrikum 424 ausgebildet. Eine Abstandsschicht 428 kann auf jeder Seite der Gate-Elektrode 426 ausgebildet sein, wie dargestellt.
  • Gemäß einer Ausführungsform der Erfindung wird eine erste Schicht hochschmelzenden Metalls 440 zumindest über den Dotierungsgebieten 412 und der Gate-Elektrode 426 aufgebracht, wie dargestellt. In einer bevorzugten Ausführungsform umfasst die erste Schicht hochschmelzenden Metalls 440 Titan, obwohl die erste Schicht hochschmelzenden Metalls 440 alternativ zum Beispiel andere hochschmelzende Metalle umfassen kann. Eine Schicht aus Fastedelmetall 442 wird über der ersten Titanschicht 440 aufgebracht. In einer bevorzugten Ausführungsform umfasst die Schicht aus Fastedelmetall 442 Kobalt, obwohl die Schicht aus Fastedelmetall 442 alternativ zum Beispiel andere Fastedelmetalle umfassen kann. Eine zweite Schicht hochschmelzenden Metalls 444 wird über der Kobaltschicht 442 aufgebracht. In einer bevorzugten Ausführungsform umfasst die zweite Schicht hochschmelzenden Metalls 444 Titan, obwohl die zweite Schicht hochschmelzenden Metalls 444 alternativ zum Beispiel andere hochschmelzende Metalle umfassen kann.
  • Wie unter Bezugnahme auf 7a bis 7c beschrieben, wird das Halbleiterbauelement 400 einem ersten Schritt des Ausheizens ausgesetzt, um eine Monosilizid-CoSi-Schicht auf der Oberfläche der Dotierungsgebiete 412 des Substrats 410 zu bilden. Die zweite Schicht hochschmelzenden Metalls 444 in Abschnitten der Schicht aus Fastedelmetall, die nicht reagiert haben, 442 wird dann entfernt, und anschließend wird das Bauelement 400 einem zweiten Schritt des Ausheizens ausgesetzt, um das einen hohen Widerstand aufweisende Monosilizid CoSi in ein einen niederen Widerstand aufweisendes Disilizid CoSi2 450 umzuwandeln, wie in 8b dargestellt. Der resultierende Widerstand des Disilizids CoSi2 450 kann zum Beispiel 15 bis 25 μΩcm betragen.
  • Es ist zu erwähnen, dass in der in 8a und 8b dargestellten Ausführungsform, wenn die Gate-Elektrode 426 Silizium umfasst, eine Schicht von Monosilizid 454 vorteilhafterweise auch über der Gate-Elektrode 426 gebildet werden kann, wenn die Oberseite der Gate-Elektrode 426 während des ersten Schritt des Ausheizens der ersten Schicht hochschmelzenden Metalls 440, der Schicht aus Fastedelmetall 442, der zweiten hochschmelzenden Metallschicht 444 und der optionalen Kappenschicht 452 ausgesetzt wird. Das Monosilizid 454 wird während des zweiten Schrittes des Ausheizens in ein Disilizid umgewandelt. Die Salizidgebiete 450 und 454 über dem Source-Gebiet 420 und dem Drain-Gebiet 422 beziehungsweise der Gate-Elektrode 426 stellen einen niedrigeren Widerstand und eine bessere Leitfähigkeit des Source-Gebietes 420 und des Drain-Gebietes 422, sowie der Gate-Elektrode 426 bereit und verbessern die Arbeitsgeschwindigkeit und die Eigenschaften des Bauelements.
  • In einer Ausführungsform der vorliegenden Erfindung kann eine optionale, Oxidation verhindernde Kappenschicht 352 oder 452 über der zweiten Schicht hochschmelzenden Metalls 344 oder 444 aufgebracht werden, wie in 7a, 7b und 8a in Durchsicht dargestellt. Die Oxidation verhindernde Kappenschicht 352 oder 452 umfasst vorzugsweise Titannitrid, obwohl die Oxidation verhindernde Kappenschicht 352 oder 452 andere Passivierungsmaterialien, wie beispielsweise Tantalnitrid oder Siliziumnitrid, umfassen kann. Die Oxidation verhindernde Kappenschicht 352 oder 452 kann 250 Å oder weniger dick sein, und insbesondere kann sie zwischen etwa 50 und 150 Å dick sein. In einer Ausführungsform umfasst die Oxidation verhindernde Kappenschicht 352 oder 452 zum Beispiel 150 bis 300 Å Titannitrid. Die Titannitrid-Kappenschicht wird vor dem zweiten Schritt des Ausheizens entfernt, ebenso wie die zweite Titanschicht 344 und 444 und die Schicht aus Kobalt, die nicht reagiert hat, 348 und 442, wie in den 7b und 8a dargestellt.
  • Die optionale Titannitrid-Kappenschicht 352 und 452 ist vorteilhaft, da sie die Oxidation der Schicht hochschmelzenden Metalls 344 und 444 und der Schicht aus Fastedelmetall 342 und 442 verhindert. Die Titannitrid-Kappenschicht 352 und 452 stellt auch die Fähigkeit bereit, eine dünnere Schicht für die hochschmelzende Metallschicht 344 und 444 abzuscheiden.
  • Wenn keine optionale, Oxidation verhindernde Kappenschicht 352 und 452 verwendet wird, verhindert die zweite Schicht hochschmelzenden Metalls 344 und 444, dass die darunter liegende Schicht aus Fastedelmetall 342 und 344 oxidiert, und trägt zur Bildung eines niederohmigen Silizids während der Schritte des Ausheizens bei. Wenn die optionale, Oxidation verhindernde Kappenschicht 352 und 452 nicht verwendet wird, ist die zweite Schicht hochschmelzenden Metalls 344 und 444 vorzugsweise dicker als die erste Schicht hochschmelzenden Metalls 340 und 440.
  • Ein kleiner Prozentsatz von Titan kann in der CoSi2-Schicht 350 und 450, welche zum Beispiel gemäß Ausführungsformen der vorliegenden Erfindung ausgebildet ist, verbleiben. Ausführungsformen der vorliegenden Erfindung umfassen auch ein Halbleiterbauelement und ein Transistorbauelement, welche zum Beispiel gemäß den hierin beschriebenen Verfahren hergestellt werden.
  • Die CoSi2-Bildung reagiert sehr empfindlich auf den Zustand der darunter liegenden Oberfläche 312 und 412. Vorteilhafterweise führt die neuartige Verwendung einer dünnen Schicht ei nes hochschmelzenden Metalls wie Titan 340 und 440, welche über der Oberfläche des Substrats 312 und 412 aufgebracht ist und daran angrenzt, zusammen mit einer dünnen Schicht eines hochschmelzenden Metalls wie Titan 344 und 444, welche über der Kobaltschicht oder Schicht aus Fastedelmetall 342 und 442 aufgebracht ist, dazu, dass die Oxidation der Oberfläche des Substrats 312/412 wesentlich herabgesetzt wird. Dies führt zur Bildung einer Salizidschicht mit einer glatten Oberfläche und insbesondere einer verminderten Rauhigkeit der Oberfläche.
  • 9a bis 9c veranschaulichen Versuchsergebnisse für ein Bauelement, welches gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wurde. In 9a sind Testergebnisse für die Messungen der relativen Konzentration, die für eine Halbleiterscheibe mit einer ersten 15 Å dicken Titanschicht (Ti2), welche über n+ Silizium (Si2) abgeschieden ist, einer 80 Å dicken Kobaltschicht (Co1), welche über der ersten Titanschicht abgeschieden ist, und einer 15 Å dicken Titanschicht (Ti2), welche über der Kobaltschicht (Co1) abgeschieden ist, vorgenommen wurden, und eine Messung des Oxids (O1) auf der Oberfläche des Siliziumsubstrats Si2 unmittelbar nach der Abscheidung dargestellt. Eine 200 Å dicken Titannitrid-Kappenschicht wurde über der zweiten Titanschicht abgeschieden. Die relativen Konzentrationen dieser Materialien sind nach dem ersten Ausheizen in 9b und nach dem zweiten Ausheizen in 9c dargestellt. Die dünnen ersten und zweiten 15 Å dicken Titanschichten, welche mit der Kobaltschicht (Co1) eine Mehrschichtstruktur bilden, verringerten die Dicke des Oxids O1 unerwarteterweise wesentlich, wie in 9c bei 456 zu erkennen ist.
  • Ein anderes unerwartetes Ergebnis von Ausführungsformen der vorliegenden Erfindung umfasst eine wesentliche Verringerung der resultierenden Rauhigkeit der Salizidoberfläche. Tabelle 1 veranschaulicht die Rauhigkeit der Oberfläche, welche für dieselbe Ausführungsform, die für 9a bis 9c beschrieben ist, in einem Rasterkraftmikroskop (AFM für engl. atomic force microscope) gemessen wurde. Die Rauhigkeit der Silizidoberfläche wurde für jedes Bauelement in einem Gebiet von 5 μm × 5 μm gemessen. Der gemessene Bereich für die Rauhigkeit ist in nm dargestellt. Die getestete Ausführungsform der vorliegenden Erfindung führte zu einer um mehr als die Hälfte verminderten Rauhigkeit im Vergleich zu einem Salizidbauelement, welches unter Verwendung einer Ti-Schicht gebildet wurde, die über einer Kobaltschicht ausgebildet war, wie zum Beispiel von Erhardt et al. gelehrt. Ähnlich wurde die Rauhigkeit der Salizidoberfläche im Vergleich zu einem Salizidbauelement, welches unter Verwendung einer Ti-Schicht gebildet wurde, die zwischen der Kobaltschicht und dem Si ausgebildet war, wie von Wei et al. gelehrt, um 28 % verringert (obwohl in dem Versuch eine dünnere Ti-Schicht verwendet wurde, als von Wie et al. gelehrt wird).
  • Figure 00240001
    Tabelle 1
  • Demnach umfassen Vorteile von Ausführungsformen der vorliegenden Erfindung Abbauen des Oxids auf der Siliziumoberfläche bei gleichzeitigem Verbessern oder Verringern der Rauhigkeit der Oberfläche des Silizids 350/450 und Verringern der Möglichkeit für Überbrückung (wie in 3 dargestellt). Die Verringerung der Rauhigkeit der Oberfläche des Silizids 350/450 führt zur Reduktion des Übergangsverlusts. Da die Schicht aus Fastedelmetall 342 und 442 zwischen den beiden Schichten hochschmelzenden Metalls 340/440 und 344/444 gemäß der vorliegenden Erfindung in eine Mehrschichtstruktur eingebettet ist, kann das Substratoxid abgebaut werden, und die Rauhigkeit der Oberfläche des Silizids 350/450 kann verbessert werden, ohne Überbrückung durch Silizid zu erzeugen oder den Übergangsverlust zu verschlechtern. Da die erste Schicht hochschmelzenden Metalls 340/440 jegliches Oxid auf der Oberseite des silizidierten Gebietes 312/412 abbaut, wird das Prozessfenster vergrößert. Außerdem führen die hierin beschriebenen Verfahren auf Grund der Verhinderung von Überbrückung durch Silizid zu besseren Ergebnissen.
  • Obwohl Ausführungsformen der vorliegenden Erfindung und einige Vorteile davon ausführlich beschrieben wurden, versteht es sich von selbst, dass verschiedene Änderungen, Ersetzungen und Umstellungen hierin vorgenommen werden können, ohne sich vom Geist und Rahmen der Erfindung, wie durch die angehängten Ansprüchen definiert, zu entfernen. Es ist zum Beispiel für Fachleute leicht zu erkennen, dass die Verfahren, Materialien und Reihenfolge der Verfahrensschritte variiert werden können, solange sie im Rahmen der vorliegenden Erfindung bleiben.
  • Außerdem ist nicht beabsichtigt, dass sich der Rahmen der vorliegenden Erfindung auf die konkreten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der stofflichen Zusammensetzung, der Mittel, Verfahren und Schritte, welche in der Spezifikation beschrieben werden, beschränkt. Wie für einen Durchschnittsfachmann aus der Offenbarung der vorliegenden Erfindung leicht zu erkennen ist, können Prozesse, Maschinen, Herstellung, stoffliche Zusammensetzungen, Mittel, Verfahren oder Schritte, welche gegenwärtig vorhanden sind oder später entwickelt werden und im Wesentlichen dieselben Funktionen ausführen oder im Wesentlichen dasselbe Ergebnis erzielen wie die entsprechenden, hierin beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden. Dem gemäß ist beabsichtigt, dass die angehängten Ansprü che diese Prozesse, Maschinen, Herstellung, stofflichen Zusammensetzungen, Mittel, Verfahren oder Schritte umfassen.

Claims (31)

  1. Verfahren zur Bildung eines Silizids, umfassend: Bereitstellen eines Halbleitersubstrats mit zumindest einem Siliziumgebiet auf einer Oberseite davon; Aufbringen einer ersten Schicht hochschmelzenden Metalls über der Oberseite des zumindest einen Siliziumgebietes; Aufbringen einer Schicht aus Fastedelmetall über der ersten Schicht hochschmelzenden Metalls; Aufbringen einer zweiten Schicht hochschmelzenden Metalls über der Schicht aus Fastedelmetall; Ausheizen des Halbleitersubstrats in einem ersten Ausheizprozess, um ein Silizid zu bilden, das an das zumindest eine Siliziumgebiet angrenzt, wobei ein Abschnitt der Schicht aus Fastedelmetall nicht reagiert; und Entfernen der zweiten Schicht hochschmelzenden Metalls und des Abschnitts der Schicht aus Fastedelmetall, der nicht reagiert hat.
  2. Verfahren nach Anspruch 1, welches ferner Ausheizen des Halbleitersubstrats in einem zweiten Ausheizprozess, um das Silizid in ein Silizidmaterial mit einer Phase niedrigen Widerstands umzuwandeln, umfasst.
  3. Verfahren nach Anspruch 2, wobei der zweite Ausheizprozess eine höhere Temperatur als der erste Ausheizprozess umfasst.
  4. Verfahren nach Anspruch 2 oder 3, welches zusätzlich Aufbringen einer Oxidation verhindernden Kappenschicht über der zweiten Schicht hochschmelzenden Metalls vor dem ersten Ausheizprozess und Entfernen der Oxidation verhindernden Kappenschicht vor dem zweiten Ausheizprozess umfasst.
  5. Verfahren nach Anspruch 4, wobei das Aufbringen einer Oxidation verhindernden Kappenschicht Aufbringen von TiN umfasst.
  6. Verfahren nach Anspruch 5, wobei das Aufbringen von TiN Aufbringen von 250 Å oder weniger TiN umfasst.
  7. Verfahren nach Anspruch 1 bis 6, wobei das Aufbringen der ersten Schicht hochschmelzenden Metalls Aufbringen von Ti umfasst, wobei das Aufbringen einer Schicht aus Fastedelmetall Aufbringen von Ni oder Co umfasst, und wobei das Aufbringen der zweiten Schicht hochschmelzenden Metalls Aufbringen von Ti umfasst.
  8. Verfahren nach Anspruch 7, wobei das Aufbringen einer Schicht aus Fastedelmetall Aufbringen von Co umfasst, und wobei das Ausheizen des Halbleitersubstrats in einem ersten Ausheizprozess, um ein Silizid zu bilden, das an das zumindest eine Silizium-Gebiet angrenzt, ein Bilden eines Monosilizids umfasst.
  9. Verfahren nach Anspruch 8, welches ferner Ausheizen des Halbleitersubstrats in einem zweiten Ausheizprozess, um die Monosilizidschicht in ein Disilizid umzuwandeln, umfasst, wobei der zweite Ausheizprozess bei einer höheren Temperatur als der erste Ausheizprozess erfolgt.
  10. Verfahren nach Anspruch 9, wobei das Aufbringen der ersten Schicht hochschmelzenden Metalls Aufbringen von Titan in einer Dicke von weniger als 50 Å umfasst, wobei das Aufbringen der Schicht aus Fastedelmetall Aufbringen von Kobalt in einer Dicke von 100 Å oder weniger umfasst, und wobei das Aufbringen der zweiten Schicht hochschmelzenden Metalls Aufbringen von Titan in einer Dicke von weniger als 50 Å umfasst.
  11. Verfahren nach Anspruch 10, wobei der erste Ausheizprozess bei 450 bis 600 °C für 10 bis 20 Sekunden erfolgt, und wobei der zweite Ausheizprozess bei 600 bis 800 °C für 10 bis 30 Sekunden erfolgt.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Aufbringen einer Schicht aus Fastedelmetall Aufbringen von Ni umfasst, und wobei der erste Ausheizprozess bei 200 bis 400 °C erfolgt.
  13. Verfahren nach Anspruch 12, welches ferner Ausheizen des Halbleitersubstrats in einem zweiten Ausheizprozess, um das Silizid in ein Silizidmaterial mit einer Phase niedrigen Widerstands umzuwandeln, umfasst, wobei der zweite Ausheizprozess bei 400 bis 550 °C erfolgt.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei Aufbringen der ersten Schicht hochschmelzenden Metalls, Aufbringen einer Schicht aus Fastedelmetall und Aufbringen der zweiten Schicht hochschmelzenden Metalls eine physikalische Gasphasenabscheidung oder das Abscheiden von Atomschichten umfassen.
  15. Halbleiterbauelement, welches gemäß dem Verfahren nach einem der Ansprüche 1 bis 14 hergestellt ist.
  16. Verfahren nach einem der Ansprüche 1 bis 14, wobei das Bereitstellen eines Halbleitersubstrats Bereitstellen eines Halbleitersubstrats mit zumindest einem Transistor, der darin ausgebildet ist, umfasst, wobei der Transistor umfasst: ein Source-Gebiet, welches in dem Substrat ausgebildet ist; ein Drain-Gebiet, welches in dem Substrat ausgebildet ist, wobei ein Kanalgebiet zwischen dem Source-Gebiet und dem Drain-Gebiet festgelegt ist; ein Gate-Dielektrikum, welches zumindest über dem Kanalgebiet ausgebildet ist; eine Gate-Elektrode, welche über dem Gate-Dielektrikum ausgebildet ist, wobei das Source- oder das Drain-Gebiet das zumindest eine Silizium-Gebiet umfassen.
  17. Transistor, welcher gemäß dem Verfahren nach Anspruch 16 hergestellt ist.
  18. Verfahren zur Bildung von Silizid, umfassend: Bereitstellen eines Halbleitersubstrats mit zumindest einem Silizium-Gebiet auf einer Oberseite davon; Aufbringen einer ersten Titanschicht über der Oberseite des zumindest einen Silizium-Gebietes; Aufbringen einer Kobaltschicht über der ersten Titanschicht; Aufbringen einer zweiten Titanschicht über der Kobaltschicht; und Ausheizen des Halbleitersubstrats in einem ersten Ausheizprozess, um ein CoSi-Monosilizid, das an das zumindest eine Silizium-Gebiet angrenzt, zu bilden.
  19. Verfahren nach Anspruch 18, welches zusätzlich Entfernen zumindest des Kobalts, das nicht reagiert hat, von über dem Halbleitersubstrat nach dem ersten Ausheizprozess umfasst.
  20. Verfahren nach Anspruch 19, welches ferner Ausheizen des Halbleitersubstrats in einem zweiten Ausheizprozess, um das CoSi-Monosilizid in ein CoSi2-Disilizid umzuwandeln, umfasst.
  21. Verfahren nach Anspruch 20, wobei das Disilizid einen Prozentsatz von Titan enthält.
  22. Verfahren nach einem der Ansprüche 19 bis 21, welches ferner Aufbringen einer Titannitrid-Kappenschicht vor dem Ausheizen des Halbleitersubstrats umfasst, und ferner Entfernen des Titannitrids nach dem ersten Ausheizprozess umfasst.
  23. Verfahren nach Anspruch 22, wobei das Aufbringen einer Titannitrid-Kappenschicht Aufbringen von 250 Å oder weniger Titannitrid umfasst.
  24. Verfahren nach Anspruch 20 oder 21, wobei der erste Ausheizprozess bei 450 bis 600 °C für 10 bis 20 Sekunden er folgt, und wobei der zweite Ausheizprozess bei 600 bis 800 °C für 10 bis 30 Sekunden erfolgt.
  25. Verfahren nach einem der Ansprüche 18 bis 24, wobei das Aufbringen der ersten Titanschicht Aufbringen von Titan in einer Dicke von weniger als 50 Å umfasst.
  26. Verfahren nach einem der Ansprüche 18 bis 25, wobei das Aufbringen der ersten Kobaltschicht Aufbringen von Kobalt in einer Dicke von 100 Å oder weniger als umfasst.
  27. Verfahren nach einem der Ansprüche 18 bis 26, wobei das Aufbringen der zweiten Titanschicht Aufbringen von Titan in einer Dicke von weniger als 50 Å umfasst.
  28. Halbleiterbauelement, welches gemäß dem Verfahren nach einem der Ansprüche 18 bis 27 hergestellt ist.
  29. Verfahren nach einem der Ansprüche 18 bis 27, wobei das Bereitstellen eines Halbleitersubstrats Bereitstellen eines Halbleitersubstrats mit zumindest einem Transistor, der darin ausgebildet ist, umfasst, wobei der Transistor umfasst: ein Source-Gebiet, welches in dem Substrat ausgebildet ist; ein Drain-Gebiet, welches in dem Substrat ausgebildet ist, wobei ein Kanalgebiet zwischen dem Source-Gebiet und dem Drain-Gebiet festgelegt ist; ein Gate-Dielektrikum, welches zumindest über dem Kanalgebiet ausgebildet ist; eine Gate-Elektrode, welche über dem Gate-Dielektrikum ausgebildet ist, wobei das Source-Gebiet und das Drain-Gebiet des Transistors das zumindest eine Siliziumgebiet umfassen.
  30. Verfahren nach Anspruch 29, wobei die Gate-Elektrode Silizium umfasst, und wobei ein CoSi-Monosilizid während des ersten Ausheizprozesses auf der Gate-Elektrode gebildet wird.
  31. Transistor, welcher gemäß dem Verfahren nach Anspruch 30 hergestellt ist.
DE102004016700A 2003-04-08 2004-04-05 Verfahren zur Bildung von Saliziden Ceased DE102004016700A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/409,516 US6916729B2 (en) 2003-04-08 2003-04-08 Salicide formation method
US10/409516 2003-04-08

Publications (1)

Publication Number Publication Date
DE102004016700A1 true DE102004016700A1 (de) 2004-11-18

Family

ID=33130613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004016700A Ceased DE102004016700A1 (de) 2003-04-08 2004-04-05 Verfahren zur Bildung von Saliziden

Country Status (3)

Country Link
US (1) US6916729B2 (de)
CN (1) CN100364068C (de)
DE (1) DE102004016700A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US7205234B2 (en) * 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
US7129169B2 (en) * 2004-05-12 2006-10-31 International Business Machines Corporation Method for controlling voiding and bridging in silicide formation
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
KR100679224B1 (ko) 2005-11-04 2007-02-05 한국전자통신연구원 반도체 소자 및 그 제조방법
US7341950B2 (en) * 2005-12-07 2008-03-11 Infineon Technologies Ag Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
US20070221993A1 (en) * 2006-03-27 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a thermally stable silicide
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
TW200910526A (en) 2007-07-03 2009-03-01 Renesas Tech Corp Method of manufacturing semiconductor device
US8377556B2 (en) * 2008-11-26 2013-02-19 Stmicroelectronics Asia Pacific Pte., Ltd. Material for growth of carbon nanotubes
JP5721952B2 (ja) 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
US8728930B2 (en) 2011-06-30 2014-05-20 Micron Technology, Inc. Methods of forming metal silicide-comprising material and methods of forming metal silicide-comprising contacts
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
US6121139A (en) * 1998-06-29 2000-09-19 Taiwan Semiconductor Manufacturing Company Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US6399467B1 (en) 2000-12-08 2002-06-04 Advanced Micro Devices Method of salicide formation
US6410429B1 (en) * 2001-03-01 2002-06-25 Chartered Semiconductor Manufacturing Inc. Method for fabricating void-free epitaxial-CoSi2 with ultra-shallow junctions

Also Published As

Publication number Publication date
CN100364068C (zh) 2008-01-23
US6916729B2 (en) 2005-07-12
US20040203229A1 (en) 2004-10-14
CN1591796A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE19950708C2 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE102004019199B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004016700A1 (de) Verfahren zur Bildung von Saliziden
DE112010004400B4 (de) Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3743591A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE19741891A1 (de) Verfahren zur gleichzeitigen Bildung von Metallsalicid und einer lokalen Verbindungsstruktur in einer IC-Struktur
DE112004002401B4 (de) Herstellung abrupter Übergänge in Bauelementen unter Anwendung des "Dotierstoffschneepflugeffektes" ("Dopant Snowplow Effect") beim Silizidwachstum
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102005015789A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19857037B4 (de) Verfahren zum Bilden selbstjustierender Metall-Silizid-Schichten auf einer MOS-Transistorstruktur und MOS-Transistorstruktur
DE60037337T2 (de) Herstellung einer wolfram-gateelektrode
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE10240422A1 (de) Halbleiterelement mit einer Polysilizium-Linienstruktur mit vergrößertem Metallsilizidbereichen und ein Verfahren zur Herstellung der Polysilizium-Linienstruktur eines Halbleiterelementes
DE10208751A1 (de) Ein Halbleiterelement mit vergrößerten Metallsilizidbereichen und ein Verfahren zur Herstellung des Halbleiters
DE69013962T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit Silizid.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection