CN1591796A - 自我对准金属硅化形成方法 - Google Patents

自我对准金属硅化形成方法 Download PDF

Info

Publication number
CN1591796A
CN1591796A CNA2004100342062A CN200410034206A CN1591796A CN 1591796 A CN1591796 A CN 1591796A CN A2004100342062 A CNA2004100342062 A CN A2004100342062A CN 200410034206 A CN200410034206 A CN 200410034206A CN 1591796 A CN1591796 A CN 1591796A
Authority
CN
China
Prior art keywords
silicide
layer
described methods
titanium
annealing steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100342062A
Other languages
English (en)
Other versions
CN100364068C (zh
Inventor
R·J·默菲
P·D·阿格内洛
C·T·德兹科维斯基
L·克莱文格
N·罗维多
C·拉沃伊
王光瀚
方孙斐
黄翔仁
P·W·德哈文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of CN1591796A publication Critical patent/CN1591796A/zh
Application granted granted Critical
Publication of CN100364068C publication Critical patent/CN100364068C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种在一半导体装置上形成一自我对准金属硅化物的方法，其包括覆盖一第一耐火性金属层于一基板之硅区域之上，沉积一近贵金属层而覆盖于该第一耐火性金属层之上，以及沉积一第二耐火性金属层而覆盖于该近贵金属层之上。该半导体装置系在一第一退火步骤中进行退火，以形成邻接该半导体装置之已掺杂区域的硅化层，该近贵金属层未反应的部分以及该第二耐火性金属层系被移除，该装置可在一随意的第二退火步骤中进行退火，而将该硅化物层转变为一低电阻相硅化材料。接面漏电流及桥接系藉由本发明之实施例而被最小化或消除，并且，亦可以达成较平滑之硅化表面。

Description

自我对准金属硅化形成方法
技术领域
本发明系一般而言相关于半导体装置制造，更特别相关于半导体装置中自我对准金属硅化结构(salicide structure)的形成方法。
背景技术
于半导体装置制造中，常常使用为硅及金属之掺杂物(alloy)的自我对准金属硅化物。自我对准金属硅化物可藉由耐火性金属或近乎贵金属与硅的反应而加以形成，并且，其可用于各式各样的应用之中。举例而言，硅化物可以被用于源极/漏极及/或栅极区域，或者其可用于建立栅极或局部互联机(local interconnect lines)，作为例子。
自我对准金属硅化物(salicide)系为一种自行对准硅化物(self-aligned silicide)，而名词自我对准金属硅化物系表示藉由自我对准方法形成之硅化物。一自我对准金属硅化物系典型地藉由在一硅化层上沉积一金属层并且接着将半导体结构退火(anneal)而形成，在此，该金属与该硅接触，因而自我对准金属硅化物形成。然后，未反应之金属选择性地被蚀刻移除，而留下该硅化物自动地与在其下之多晶硅层对准，因此，这代表一“自我对准金属硅化物(salicide)”。该名词“silicide(硅化物)”以及“salicide(自我对准金属硅化物)”于此系可互换地加以使用。
自我对准金属硅化物材料系常见地用于先进的互补性金属氧化物半导体(complementary metal oxide semicondcutor，CMOS)技术中。自我对准金属硅化物会减少薄膜电阻(sheet resistance)以及接触电阻(contact resistance)，而在该自我对准金属硅化物配置于，举例而言，一晶体管之源极、漏极以与门极区域之上时特别有利。在过去，硅化钛(TiSi2)已经广泛地被用于CMOS技术中，然而，由于硅化钛(TiSi2)具有对低电阻相(low resistance phase，C54)形成之强烈线宽依附性(line-width dependency)，因此，有使用硅化钴(CoSi2)胜于使用硅化钛(TiSi2)的倾向，特别是在较小规模的CMOS技术中，例如，次四分之一微米(sub-quarter-micron)特征尺寸。
然而，硅化钴(CoSi2)的形成是有异议的。因为钴并不像钛一样，其不会减少氧化表面硅(silicon surface oxide)的量，所以，硅化钴(CoSi2)的形成过程系易受在其下之硅表面的状态的影响，若在该硅表面上配置有一厚氧化层时，则硅化钴(CoSi2)会受到阻碍或抑制，而且，当磊晶硅化钴(CoSi2)可形成于一无氧化物之硅表面上的同时，如此之硅化钴(CoSi2)材料形成倾向于具有增加接面漏电流(junction leaka ge)的{111}端面(faceting)，而由于清洗过程以未使用水冲洗的如氩溅镀清洗(Argon sputter clean)或氟氢酸浸泡清洗(HF dip clean)准备表面，因此该端面在磊晶成长期间发生。
硅化钴(CoSi2)形成易受硅表面影响的另一个问题是，硅化钴(CoSi2)形成的制程范围(processwindow)系为受限。只要硅表面一被清洗掉任何氧化物，该氧化物即开始，举例而言，重新成长(regrow)。若氧化物成长太厚时，则硅化物会因为在表面没有硅与金属反应而无法形成，这使得形成硅化钴(CoSi2)的表面清洗与钴沉积间的时间范围非常受限。
在已知技术中所需的是，形成半导体装置之硅化钴(CoSi2)自我对准金属硅化物的改善方法。
发明内容
这些及其它问题系可加以解决或避免，并且，技术优势系可藉由本发明之较佳实施例而加以达成，而本发明系为使用Ti/Co/Ti三层之自我对准金属硅化物形成方法。该薄底部钛层系降低在其下半导体层的表面氧化物，降低该半导体基板的敏感度，以及改善或降低自我对准金属硅化物之粗糙度。该薄上部钛层系会扩散通过该钴层，以降低位于该其下半导体层之表面的氧化物，并且降低桥接的机会。
根据本发明的一较佳实施例，一种形成一自我对准金属硅化物的方法，其包括提供一半导体基板，其中该半导体基板系于其一顶部表面上具有至少一硅区域，沉积一第一耐火性金属层而覆盖于该至少一硅区域之顶部表面之上，以及沉积一近贵金属层而覆盖于该第一耐火性金属层之上。该方法包括沉积一第二耐火性金属层而覆盖于该近贵金属层之上，在一第一退火步骤中退火该半导体基板，以形成邻接该至少一硅区域之一硅化物，并留下一部份之该近贵金属层未反应。未反应的金属则接着被选择性地移除。
根据本发明的另一较佳实施例，一种形成一自我对准金属硅化物之方法，其包括提供一半导体基板，其中该半导体基板系于其一顶部表面上具有至少一硅区域，沉积一第一钛层而覆盖于该至少一硅区域之顶部表面之上，以及沉积一钴层而覆盖于该第一钛层之上。一第二钛层系加以沉积而覆盖于该钴层之上，以及该半导体基板系在一第一退火步骤中进行退火，以形成邻接该硅区域之一CoSi(硅化钴)单硅化物。
本发明之优点包括，降低将面漏电流以及避免覆盖于，举例而言，晶体管之间隙壁上之桥接。本发明之实施例系提供形成较不易受其下将被硅化之硅区域的状况影响的自我对准金属硅化物之方法，而得出一较平滑的自我对准金属硅化物。该第一耐火性金属层系降低覆盖于该硅区域之上之氧化物，以及降低该硅区域表面之粗糙度。因为该第一耐火性金属层系降低该硅化区域之表面的氧化物，制程范围因此可被增加。
前述已经概略描绘出但非扩张本案实施例之特征及技术优点，以使得接下来本发明的详细叙述可以更容易被了解。本发明实施例之额外特征及优点将于之后进行叙述，其系形成本发明权利要求之标题。应该注意的是，对熟习此技艺之人而言，所揭露之概念及特殊的实施例可以很快的加以利用，以作为修饰或设计其它结构或制程的基础，进而实现与本发明相同之目的。其亦应注意的是，对熟习此技艺之人而言，如此等同之架构并不脱于正如所附权利要求所提出者之本发明之精神及范畴。
附图说明
为了更完整的了解本发明以及其优点，将以接下来的叙述以及其与伴随图式的结合作为参考，其中：
第1图及第2图：其系显示已知技术中自我对准金属硅化物制程的剖面图，其中，将被自我对准金属硅化的材料的粗糙表面会造成在自我对准金属硅化制程期间形成之端面结构；
第3图：其系显示已知自我对准金属硅化制程的剖面图，其中，桥接区域系形成于邻接晶体管之栅极电极的间隙壁之上；
第4A图～第4C图：其系显示根据已知方法之在自我对准金属硅化的硅区域上的氧化物减少；
第5A图～第5C图：其系显示根据另一已知方法之在自我对准金属硅化的硅区域上的氧化物减少；
第6图：其系显示在已知自我对准金属硅化方法中已降级之接面漏电流的曲线图；
第7A图～第7C图：其系显示根据本发明之一较佳实施例中，自我对准金属硅化物形成制程之剖面图；
第8A图～第8B图：其系显示根据本发明之另一较佳实施例中，自我对准金属硅化物形成制程之剖面图；以及
第9A图～第9C图：其系显示根据本发明之一较佳实施例中，氧化物减少的实验结果。
除非有特别提到，在不同图式中之相对应号码及符号通常代表相对应的部分，而图式系为了清楚举例说明与较佳实施例有关的观点而绘制，并不需要依比例进行绘制。
具体实施方式
现在，较佳实施例的制造及使用将于之后有详细的讨论。然而，需要注意的是，本发明提供许多可实施之具发明性概念，而其可被具体实施为特定前后关系之广泛变化，而所讨论之特定实施例仅系为了制造及使用本发明而加以举例的特定方式，因此，并不限制本发明之范围。
有关已知硅化钴形成的问题将会进行讨论，接着，将会是本发明较佳实施例以及其一些优点的叙述。本发明将以有关于特定前后关系之较佳实施例，亦即CMOS晶体管，而进行讨论，然而，根据本发明之实施例亦可以被应用于其它意欲于形成硅化物之半导体装置应用之中。
接着，将讨论形成已知技术形成硅化钴的方法。在第1图中，一包括硅或其它半导体材料之半导体晶圆或基板系，举例而言，已被在靠近该晶圆110表面的已掺杂区域中植入掺质，该已掺杂区域112可包括，举例而言，一晶体管之一源极或漏极区域，该已掺杂区域112之顶面系由于植入程序所造成之损害而为粗糙。为了在该已掺杂区域112之上形成一硅化钴，留驻于该已掺杂区域112表面的氧化物(未显示)系加以移除，而该氧化物系可藉由一氩溅镀清洗(argon sputtercleaning)或一稀释氟氢酸蚀刻(diluted HF etch)而自该已掺杂区域112表面被移除。
然后，一钴层114系沉积于该已掺杂区域112之上，该钴层114，举例而言，可使用物理气相沉积(physical vapordeposition，PVD)而加以沉积，该晶圆接着进行退火，以造成该钴层114与在该已掺杂区域112中硅之顶部间的反应，进而形成硅化钴(CoSi2)116，正如第2图所示。
当该钴114向下扩散进入该已掺杂区域112，在该已掺杂区域112中之硅亦会向下扩散，以此方法，即可形成该硅化钴(CoSi2)116。
硅化钴116的形成系容易受位于其下之硅112表面条件的影响，若在区域112之硅之上存在有太厚的表面氧化物，则将不会有自我对准金属硅化物116会形成，因为没有硅原子会与钴原子进行反应。然而，若在此形成硅化钴(CoSi2)的磊晶方法中，该表面是没有氧化物的，则其所具有的一个缺点会是，当硅化钴116形成时，端面118会以{111}的方向形成，如图所示。但这些端面118是不需要的，并且可能在活性装置(active device)中造成接面漏电流。
第3图显示在已知自我对准金属硅化物形成中会面临的另一个问题。半导体装置200包括形成在基板210范围内之一基板210以及已掺杂区域212，该已掺杂区域212的部分可包括一源极区域220以及一漏极区域222，而一信道230系留驻于该源极区域220以及该漏极区域222之间，一栅极介电质层224则被形成为覆盖于该信道230、该源极区域220以及该漏极区域230的部分之上，一栅极导体226系被形成为覆盖于该栅极介电质层224之上，如图所示，一间隙壁28则形成在该栅极电极226之每一侧之上。
显示于第3图中之该半导体200所面临的问题是，当一自我对准金属硅化物形成在该栅极电极226之上时，桥接区域(bridgingregions)232可加以形成而邻接至在该栅极电极226之其中一侧上的该间隙壁228，这些桥接区域232系由于沿着该间隙壁228之侧边向上之移动的硅112所造成。但因为该栅极电极226可能会与该源极区域220及/或该漏极区域222形成短路、或与在该半导体装置200中的其它构件及导体形成短路，未显示，所以该桥接区域232可能会造成装置故障。
于此并入做为参考之1991年9月10日获证之Wei et al.的美国专利第5,047,367号，其揭示藉由使用置于一钴层以及硅表面之间的钛层而形成硅化钴，该钛层系具有50至300的厚度，并会移除在该硅基板之表面上的原生氧化物。在第4A图中系显示对具有沉积于n+硅(Si2)上之较Wei et al.所教导之厚度为薄的30钛层(Ti1)，沉积于钛层Ti1之上之80钴层(Co1)，以及当沉积时、在该硅基板Si2表面上之氧化物(01)之测量的半导体晶圆之相关浓度的测量结果。这些材料在一第一退火后的相关浓度系显示于第4B图中，以及在一第二退火后的相关浓度系显示于第4C图中。这些测量系以一相关原子浓度而加以显示，并且系利用欧杰电子光谱分析仪(AugerElectron Spectroscopy)而加以测量。由其中可见，钛层造成氧化物之减少，例如，在202，然而，在此设计之中，该钴层于退火期间可以藉由形成于该间隙壁228之上的钴层而增加形成于该间隙壁228之上的桥接，如第3图所示。
于此并入做为参考之2002年6月4日获证之Erhardt et al.的美国专利第6,399,467号，其揭示一钛顶盖层(cap layer)，其系在退火该晶圆之前，被置于沉积于硅之上之一钴层之上，以形成硅化钴。如此之钛顶盖层议会造成氧化物之减少，如第5A图至第5C图所示。在第5A图中，其系显示具有沉积于n+硅(Si2)上之钴层(Co1)，沉积于该钴层Co1之上之30钛层(Ti1)，以及当沉积时、在该硅基板Si2表面上之氧化物(01)之测量的半导体晶圆之相关浓度的测量结果。这些材料在一第一退火后的相关浓度系显示于第5B图中，以及在一第二退火后的相关浓度系显示于第5C图中，由其中可见，该钛顶盖层造成氧化物01之减少，正如在第5C图中204所见。
然而，如此之一钛顶盖层之实验结果却显示接面漏电流的增加，如第6图所示。第6图系为举例说明包括覆盖于该钴层之上之钛顶盖层的一种使用方法之已降级接面漏电流特征的图例。在205的线代表具有沈积于n+硅上之13.5nm钴层以及沉积于该钴层上之厚度15nm之一钛顶盖层之晶圆的接面漏电流205的测量结果，在206的线代表具有沈积于n+硅上之15nm钴层以及沉积于该钴层上之厚度15nm之一钛顶盖层之晶圆的接面漏电流206的测量结果，而在207的线则显示具有沉积于n+硅上之12nm钴层以及沉积于该钴层上之25nm氮化钛TiN的装置的接面漏电流207的比较结果。值得注意的是，在利用钛顶盖层所形成之装置中的接面漏电流205以及206，其与没有使用钛顶盖层之装置之接面漏电流207相较之下，系被降级。
根据本发明之实施例系藉由提供形成较不易受被硅化之硅表面的条件影响的自我对准金属硅化物的方法而解决在已知技术中的这些问题。首先请参阅第7A图，系提供有一半导体基板310，其中该基板310系为一硅基板，举例而言。而至少一已掺杂区域312系形成于该基板310之顶部区域之中，该已掺杂区域312系可藉由扩散或植入，举例而言，如硼、磷、或砷的掺质而加以形成。
依照本发明之一实施例，首先，该已掺杂区域312之顶部表面上之原生氧化物或任何其它先前已沉积于该已掺杂区域312之表面上的氧化物皆被加以清除，该氧化物清除程序，举例而言，系较佳地是在一HF湿式清洗步骤之后再以水冲洗，或者，亦可以以其它清洗方法去除该已掺杂区域312表面的原生氧化物。
接着，一第一耐火性金属层340系沉积于该基板310之该已掺杂区域312之上，该第一耐火性金属层340系较佳地包括钛，或亦可以包括，举例而言，锆(Zr)、铪(Hf)、或其它耐火性金属。一耐火性金属系在此定义为具热抗性，具有相对而言较高融点温度，以及系加以适应以降低氧化物的金属。该第一耐火性金属层340可藉由，举例而言，物理气相沉积法(PVD)或其它沉积法而沉积，较佳地，该第一耐火性金属层340系使用如原子层沉积(ALD)之可控制沉积程序而加以沉积。当该第一耐火性金属层340包括钛时，该第一耐火性金属较佳地具有少于50之厚度，并且，更进一步，该第一耐火性金属层，举例而言，更较佳地是实施以厚度10至15。较佳地，该第一耐火性金属340为一非常薄的层，例如，几个原子层的厚度。
一近贵金属层(near-noble metal layer)342则接着沉积于该第一耐火性金属层340之上。该近贵金属层342较佳地是包括钴，或者可包括镍、或其它，举例而言，如钯或铂之近贵金属。在此，一近贵金属系定义为类似一贵金属的金属，而该贵金属系为不会很快地与非金属进入化学结合状态的金属。该近贵金属层342可藉由，举例而言，使用物理气相沉积法(PVD)或其它沉积法，如原子层沉积(ALD)而沉积。当该近贵金属层342包括钴时，该近贵金属342较佳地具有少于150之厚度，并且，更进一步，举例而言，更较佳地是具有厚度50至100。举例而言，该近贵金属342可具有80之厚度。
一第二耐火性金属层344系沉积于该钴层342之上。该第二耐火性金属层344较佳地是具有少于50之厚度，并以类似于该第一耐火性金属层340之方式加以沉积，该第二耐火性金属层344系较佳地包括钛，或亦可以包括，举例而言，锆(Zr)、铪(Hf)、或其它耐火性金属。该第二耐火性金属层344可藉由，举例而言，物理气相沉积法(PVD)或其它沉积法而沉积，较佳地，该第二耐火性金属层344系使用如原子层沉积(ALD)之可控制沉积程序而加以沉积。该第二耐火性金属层344，举例而言，包括与该第一耐火性金属层340相同的材料，举例而言，该第二钛层344可以具有10至15的厚度，较佳地，该第一耐火性金属层340以及该第二耐火性金属层344可以是非常薄的层，例如，它们较佳地仅为几个原子层的厚度。或者，特别是当未使用非必须的TiN顶盖层352时，此将会有更进一步之叙述，该第二耐火性金属层344可以具有介于50至150之间的厚度。
该半导体装置300接着在一第一退火步骤中进行退火，如第7B图所示。该第一退火步骤之温度系取决于该近贵金属层342所使用之材料的型态，举例而言，若该近贵金属层342包括钴，则该第一退火步骤较佳地是温度介于450至600℃之间的快速热退火(rapid thermalannealing，RTA)，并且，更较佳地，该第一退火步骤具有575℃的温度。该第一退火步骤可执行60秒或更少时间，并且，更较佳地是，可执行，举例而言，10至20秒。
在该第一退火步骤期间，该近贵金属层342原子，如钴，会向下扩散至该基板310之该已掺杂区域312，该扩散之钴或近贵金属会与在该已掺杂区域312顶部表面之硅进行反应，以形成邻接该基板310之该已掺杂区域312之一硅化物层，如第5图所示。举例而言，若钴系使用于该近贵金属层中，则会形成一单硅化物层346。该单硅化物层346，举例而言，可包括硅化钴(CoSi)，而其系相对而言比起导电金属具有较高的电阻。因此，一第二退火步骤将于稍后执行于该半导体装置300之上，以减少电阻。在钴近贵金属层的例子中，该硅化物层346，举例而言，可形成为厚度100至160。
在该第一退火程序之后，未反应的钴层348仍然留驻于包含已反应钴之该单硅化物层346之上，如第7B图所示，并且，该第二钛层344仍然留驻于该未反应钴层348之上。该第一耐火性金属层340之部分系会于该第一退火步骤期间，向下扩散至该第二耐火性金属层344，该第一耐火性金属层340的一小部分或比例会与该单硅化物层346进行反应，造成该单硅化物层346包含小部分比例的钛，例如，重量百分比10％，或更少。因此，所得出在该第退火步骤期间形成之双硅化物(bi-silicide)系为一混杂物，其包括小部分比例的该第一耐火性金属层之材料。
该第二耐火性金属层344则接着被移除，而留下如第7C图所示之结构，而包括如钴之该未反应之近贵金属层348系亦被移除。对该第二耐火性金属层以及该未反应之近贵金属层的移除，举例而言，系需要两个分开的蚀刻或移除处理程序。该第二耐火性金属层344以及该未反应之近贵金属层可利用高选择型之湿式蚀刻程序，如，H2SO4∶H2O2溶液，而加以移除。该未反应之近贵金属层348之移除系可避免在一随意之接续第二退火步骤期间桥接之形成，将于之后进行叙述。
该半导体装置300接着进行退火或暴露至一随意的第二退火步骤，而得出如第7C图所示的结果结构。在该第二退火步骤中，当故被用于该近贵金属层342时，该单硅化物346系被转变成，举例而言，包括硅化钴CoSi之一双硅化物350，其系具有低电阻，并且因此在该已掺杂区域312上较易成为一导体。该第二退火步骤较佳地是包括比该第一退火步骤为高的退火温度，如果钴系用于该近贵金属层342，则该第二退火步骤较佳的包括介于600至800℃的温度，更较佳地是，举例而言，在750℃的快速热退火(RTA)。该第二退火步骤可执行60秒或更少时间，并且，更较佳地是，可执行，举例而言，10至30秒。
该第一退火步骤以及该第二退火步骤两者的温度皆取决于该近贵金属层所使用之材料。而且，该第二退火步骤所需系取决于该近贵金属层342之材料。举例而言，若该近贵金属层342系包括镍，则该第一退火步骤的温度会比钴用作为该近贵金属之材料时的温度低，举例而言，该第一退火步骤可具有200至400℃之范围。该第一退火步骤会造成具有低电阻相硅化物材料(low resistance phase silicidematerial)的硅化物346，该硅化物346，举例而言，系可为一单硅化物346。在此例子中，该未反应部分之该近贵金属层以及该第二耐火性金属层系加以移除，并且，对该半导体装置之接续处理接着进行。
然而，一第二退火步骤系于镍系用作为该近贵金属层342之材料时亦是有帮助的。举例而言，一第二退火步骤可以降低该硅化物346之电阻相，及/或扩展制程范围。举例而言，在该第一退火步骤之后，该硅化物346会包括一富含金属之硅化物(metal-rich silicide)，并且，在移除该近贵金属层之未反应部分以避免桥接之后，一第二队火步骤可以改善或降低该硅化物346之电阻。举例而言，若该近贵金属层342包括镍时，则一第二退火步骤可为介于400至500℃之范围，以完全形成低电阻相镍单硅化物(nickel monosilicide)：硅化镍NiSi，较佳地是，该第二退火步骤较该第一退火步骤的温度高。
被硅化之该已掺杂区域312系包括许多型态的组件，举例而言，晶体管、二极管、垫容、导体、以及其它型态的电子电路组件，于此，该自我对准金属硅化程序之一较特殊的应用系显示于第8A图以及第8B图中。在第8A图中，系提供一基板40，其中，该基板40系具有已掺杂区域412形成于其中，该已掺杂区域412系包括一源极区域420以及一漏极区域422，以及信道区域430置于该源极以及漏极区域420、422之间，一栅极介电质层424系覆盖于至少该信道区域430之上，一栅极电极426则形成覆盖于该栅极介电质层424之上，一间隙壁428可形成于该栅极电极428之其中一侧之上，如图所示。
根据本发明之实施例，一第一耐火性金属层440系覆盖于至少该已掺杂区域412以及该栅极电极426之上，如图所示。在一较佳实施例中，该第一耐火性金属层440系包括钛，虽然，亦可以该第一耐火性金属层440包括其它耐火性金属，举例而言。一近贵金属层422系覆盖于该第一钛层440之上，在一较佳实施例中，该近贵金属层422系包括钴，虽然，亦可以该近贵金属层422包括其它近贵金属，举例而言。一第二耐火性金属层442系覆盖于该钴层422之上，在一较佳实施例中，该第二耐火性金属层442系包括钛，虽然，亦可以该第二耐火性金属层442包括其它耐火性金属，举例而言。
以第7图至第7C图做为参考而加以叙述，该半导体装置4004系暴露于一第一退火步骤，以在该基板410之该已暴露之已掺杂区域412表面之上形成一单硅化物CoSi层，在该近贵金属层442之未反应部分的该第二耐火性金属层444系接着被移除，然后，该装置4004被暴露至一第二退火步骤，以将高电阻单硅化物CoSi转变为一第电阻双硅化物CoSi2 450，如第8B图所示，所得之双硅化物CoSi2 450之电阻，举例而言，可介于15至25μΩcm之间。
值得注意的是，在第8图以及第8B图所示的实施例中，较有利的是，若栅极电极425包括硅时，一层单硅化物454亦可形成而覆盖于该栅极电极426之上，若该栅极电极426的顶部表面系于该第一退火步骤期间暴露至该第一耐火性金属层440、该近贵金属层442、该第二耐火性金属层444、以及随意之顶盖层452时。该单硅化物454接着于该第二退火步骤期间被转变成一双硅化物。覆盖于该源极区域420及该漏极区域422以及该栅极电极426之上之该自我对准金属硅化物之区域450、454分别提供该源极区域420及该漏极区域422以及该栅极电极426降低之电阻及改善之导电性，进而改善装置速度及效能。
在本发明之一实施例中，一随意之氧化避免顶盖层352或452可被放置而覆盖于该第二耐火性金属层344或444之上，如第7A图、第7B图、以及第8A图中的虚线部分。该氧化避免顶盖层352或452系较佳地包括氮化钛，虽然该氧化避免顶盖层352或452亦可包括其它钝态金属，如氮化钽或氮化硅，举例而言。该氧化避免顶盖层352或452之厚度可为250或更少，而更较佳地的是，介于50至150之厚度范围。在一实施例中，该氧化避免顶盖层352或452系为，举例而言，介于150至200之间的氮化钛。该氮化钛层系在该第二退火步骤之前被移除，正如该第二钛层344及444以及该未反应之钴层348及442一样，如第7B图以及第8A图所示。
该随意氧化避免顶盖层352或452系由于可避免该耐火性金属层344及444以及该近贵金属层342及442之氧化而为有帮助，氮化钛层352及452亦提供沈积较薄之第二耐火性金属层344及444之能力。
当未使用一随意之氧化避免顶盖层352或452时，该第二耐火性金属层344及444会避免在其下之近贵金属层342及442进行氧化，并且以低电阻硅化物之形式在该退火步骤中有所帮助协助。较佳地是，当未使用该随意之氧化避免顶盖层352或452时，该第二耐火性金属层344及444之厚度较该第一耐火性金属层340及440为厚。
依照本发明之实施例而形成之该硅化钴CoSi2层350及450中，举例而言，仍然可留有小部分比例之钛。根据本发明之实施例系亦包括根据于此所叙述之方法所制造之一半导体装置以及一晶体管装置。
CoSi2之形成非常容易受到在其下之表面312及412状况之影响。较佳地，薄钛或耐火性金属层340及440覆盖并邻接该基板表面312及412结合薄钛或耐火性金属层344及444覆盖于该钴层或近贵金属层342及442上的新颖使用方法，可得出该基板312/412的表面氧化具体的被降低的结果，而此则造成一自我对准金属硅化物层形成具有一平滑的表面，特别是，减少的表面粗糙度。
第9A到第9C图系举例说明根据本发明之一实施例所制造之装置的实验结果。在第9A图中，测试结果系为具有沉积于n+硅(Si2)上的一15第一钛层(Ti2)，沉积于该第一钛层之上之一80钴层(Co1)，沉积于该钴Col层之上之一15钛层(Ti2)，以及当沉积时、在该硅基板Si2表面上之氧化物(01)之测量的半导体晶圆之相关浓度的测量结果。一200TiN顶盖层系沉积于该第二钛层之上，这些材料在一第一退火后的相关浓度系显示于第9B图中，以及在一第二退火后的相关浓度系显示于第9C图中。将该钴Co1层夹在中间之该薄15第一及第二钛层系意料外地具体地降低氧化物01的厚度，正如在第9C图中456所见。
根据本发明实施例的另一个意料外的结果是，所得出之自我对准金属硅化物表面粗糙度的具体降低。表一举例说明与在第9图至第9C图中所述之实施例一样的表面粗糙度，其系藉由原子力显微镜(AtomicForce Microscope，AFM)而加以测量。每个装置之硅化物表面粗糙度系在一5μm×5μm的区域中进行测量。所测量之粗糙度之范围系以nm表示。当本发明实施例所测得之结果与使用形成而覆盖于钴层之上之Ti层所形成之自我对准金属硅化物装置(如Erhard et al.所教示)相较，粗糙度的降低多于一半。类似地，该自我对准金属硅化物表面粗糙度当与使用形成于该钴层以及该Si之间之Ti层所形成之自我对准金属硅化物装置(如Wei et al.所教示)相较时，系降低28％(，虽然在此实验中所使用之较薄钛层系为Wei et al.所教示)。
表一
最初结构     RMS(nm)
n+硅层，沉积于该硅之上之80钴层，以及沉积于该钴层之上之200氮化钛     2.461至2.545
n+硅层，沉积于该硅之上之30钛层，沉积于该钛层之上之80钴层，以及沉积于该钴层之上之200TiN     2.101至2.163
n+硅层，沉积于该硅之上之80钴层，沉积于该钴层之上之30钛层，以及沉积于该钛层上之200氮化钛(已知技术—Erhardt et al.)     3.792至4.141
n+硅层，沉积于该硅之上之80钴层，沉积于该钴层之上之30钛层，以及沉积于该钛层上之200氮化钛(根据本发明之一实施例)     1.492至1.609
因此，根据本发明之实施例的优点包括，降低硅表面之氧化物，并同时改善或降低桥接机会(如第3图所示)，而降低硅化物350/450表面之粗糙度会造成接面漏电流的降低。因为该近贵金属层342及442系被夹于两耐火性金属层340/440及344/444之间，根据本发明之实施例，该基板氧化物可被降低，并且，该硅化物350/450的粗糙度可获得改善，再不产生硅化物桥接或接面漏电流降级的情形下。因为该第一耐火性金属层340/440可降低任何在该硅化区域312/412顶部表面上氧化物，因此制程范围被增加，更甚者，因为硅化桥接被改善，所以于此所叙述之方法造成产率的改善。
虽然根据本发明之实施例以及其一些优点已经有详细的叙述，但必须要了解的是，各式的改变、取代、以及变化都将不脱由权利要求所定义之本发明之精神及范围，举例而言，熟习此技艺之人将能很快的了解，制程、材料、以及程序步骤的顺序都可被改变却仍然同时落在本发明之范围之内。
更甚者，本发明之范围系并不意欲于被限制在说明书所述之制程、机器、制造、物质组成、装置、方法及步骤之特定实施例，正如熟习此技艺之人能很快的能自本发明所揭示之制程、机器、制造、物质组成、装置、方法、步骤、现存或未来之发展而获得了解，与在此所叙述之相对应实施例一样的执行实质上相同功能或达成实质上相同结果者，系都可根据本发明而加以利用。据此，所附之权利要求系意欲于包含在其范围内之如此之制程、机器、制造、物质组成、装置、方法、或步骤。

Claims (31)

1.一种形成一硅化物的方法，其包括下列步骤：
提供一半导体基板，其中该半导体基板系于其一顶部表面上具有至少一硅区域；
设置一第一耐火性金属层而覆盖于该至少一硅区域之顶部表面之上；
设置一近贵金属层而覆盖于该第一耐火性金属层之上；
设置一第二耐火性金属层而覆盖于该近贵金属层之上；
在一第一退火步骤中退火该半导体基板，以形成邻接该至少一硅区域之一硅化物，并留下该近贵金属层未反应之一部份；以及
移除该第二耐火性金属层以及该未反应部分之该近贵金属层。
2.根据权利要求第1项所述之方法，其更包括在一第二退火步骤中退火该半导体基板，以将该硅化物转变成一低电阻相硅化材料(lowresistance phase silicide material)。
3.根据权利要求第2项所述之方法，其中该第二退火步骤之温度系较该第一退火步骤为高。
4.根据权利要求第2项所述之方法，其更包括在该第一退火步骤之前，设置一氧化避免顶盖层而覆盖于该第二耐火性金属层之上，并且在该第二退火步骤之前移除该氧化避免顶盖层。
5.根据权利要求第4项所述之方法，其中设置一氧化避免顶盖层系包括设置氮化钛(TiN)。
6.根据权利要求第5项所述之方法，其中设置氮化钛系包括设置厚度250或更少之氮化钛。
7.根据权利要求第1项所述之方法，其中设置该第一耐火性金属层系包括设置钛，其中设置该近贵金属层系包括设置镍或钴，以及其中设置该第二耐火性金属层系包括设置钛。
8.根据权利要求第7项所述之方法，其中设置该近贵金属层系包括设置钴，以及其中在该第一退火步骤中退火该半导体基板以形成邻接该至少一硅区域之一硅化物系包括形成一单硅化物(mono-silicide)。
9.根据权利要求第8项所述之方法，其更包括在一第二退火步骤中退火该半导体基板，以将该单硅化物转变成一双硅化物(bi-silicide)，其中该第二退火步骤之温度系较该第一退火步骤为高。
10.根据权利要求第9项所述之方法，其中设置该第一耐火性金属层系包括设置厚度少于50的钛，其中设置该近贵金属层系包括设置厚度100或更少的钴，以及其中设置该第二耐火性金属层系包括设置厚度少于50的钛。
11.根据权利要求第9项所述之方法，其中该第一退火步骤系于450至600℃之间执行10至20秒，以及其中第二退火步骤系于600至800℃之间执行10至30秒。
12.根据权利要求第7项所述之方法，其中设置该近贵金属层系包括设置镍，以及其中该第一退火步骤系于200至400℃之间执行。
13.根据权利要求第12项所述之方法，其更包括在一第二退火步骤中退火该半导体基板，以将该硅化物转变成一低电阻相硅化材料，其中该第二退火步骤系于400至500℃之间执行。
14.根据权利要求第1项所述之方法，其中设置该第一耐火性金属层，设置该近贵金属层，或设置该第二耐火性金属层系包括一物理气相沉积(physical vapor deposition)或一原子层沉积(atomiclayer deposition)。
15.一种半导体装置，其系由根据权利要求第1项所述之方法所制成。
16.根据权利要求第1项所述之方法，其中提供一半导体基板包括提供一具有至少一晶体管形成于其中之半导体基板，该晶体管包括：
一源极区域，其系形成于该基板中；
一漏极区域，其系形成于该基板中，其中一信道区域系定义于该源极区域以及该漏极区域之间；
一栅极介电质层，其系至少形成而覆盖于该信道区域之上；以及
一栅极电极，其系形成而覆盖于该栅极介电质层之上，其中该源极或漏极区域系包括该至少一硅区域。
17.一种晶体管，其系由根据权利要求第16项所述之方法所制成。
18.一种形成一硅化物之方法，其包括下列步骤：
提供一半导体基板，其中该半导体基板系于其一顶部表面上具有至少一硅区域；
设置一第一钛层而覆盖于该至少一硅区域之项部表面之上；
设置一钴层而覆盖于该第一钛层之上；
设置一第二钛层而覆盖于该钴层之上；以及
在一第一退火步骤中退火该半导体基板，以形成邻接该硅区域之一CoSi(硅化钴)单硅化物。
19.根据权利要求第18项所述之方法，其更包括在该第一退火步骤之后，自该半导体基板至少移除未反应之钴。
20.根据权利要求第19项所述之方法，其更包括在一第二退火步骤中退火该半导体基板，以将该CoSi单硅化物转变成一CoSi2双硅化物(bi-silicide)。
21.根据权利要求第20项所述之方法，其中该双硅化物系包括一百分比之钛。
22.根据权利要求第19项所述之方法，其更包括在退火该半导体基板之前设置一氮化钛层，更包括在该第一退火步骤之后移除该氮化钛层。
23.根据权利要求第22项所述之方法，其中设置该氮化钛层系包括设置厚度为250或更少的氮化钛层。
24.根据权利要求第20项所述之方法，该第一退火步骤系于450至600℃之间执行10至20秒，以及其中第二退火步骤系于600至800℃之间执行10至30秒。
25.根据权利要求第18项所述之方法，其中设置该第一钛层系包括设置厚度少于50之钛。
26.根据权利要求第18项所述之方法，其中设置该第钴层系包括设置厚度为100或更少之钴。
27.根据权利要求第18项所述之方法，其中设置该第二钛层系包括设置厚度少于50之钛。
28.一种半导体装置，其系由根据权利要求第18项所述之方法所制成。
29.根据权利要求第18项所述之方法，其中提供一半导体基板包括提供一具有至少一晶体管形成于其中之半导体基板，该晶体管包括：
一源极区域，其系形成于该基板中；
一漏极区域，其系形成于该基板中，其中一信道区域系定义于该源极区域以及该漏极区域之间；
一栅极介电质层，其系至少形成而覆盖于该信道区域之上；以及
一栅极电极，其系形成而覆盖于该栅极介电质层之上，其中该晶体管之该源极区域及漏极区域系包括该至少一硅区域。
30.根据权利要求第29项所述之方法，其中该栅极电极系包括硅，其中一CoSi单硅化物系在该第一退火步骤期间形成于该栅极电极之上。
31.一种晶体管，其系由根据权利要求第30项所述之方法所制成。
CNB2004100342062A 2003-04-08 2004-04-08 自我对准金属硅化形成方法 Expired - Fee Related CN100364068C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/409,516 US6916729B2 (en) 2003-04-08 2003-04-08 Salicide formation method
US10/409516 2003-04-08

Publications (2)

Publication Number Publication Date
CN1591796A true CN1591796A (zh) 2005-03-09
CN100364068C CN100364068C (zh) 2008-01-23

Family

ID=33130613

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100342062A Expired - Fee Related CN100364068C (zh) 2003-04-08 2004-04-08 自我对准金属硅化形成方法

Country Status (3)

Country Link
US (1) US6916729B2 (zh)
CN (1) CN100364068C (zh)
DE (1) DE102004016700A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955925B2 (en) 2007-07-03 2011-06-07 Renesas Electronics Corporation Method of manufacturing semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US7205234B2 (en) * 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
US7129169B2 (en) * 2004-05-12 2006-10-31 International Business Machines Corporation Method for controlling voiding and bridging in silicide formation
US7238611B2 (en) * 2005-04-13 2007-07-03 United Microelectronics Corp. Salicide process
KR100679224B1 (ko) 2005-11-04 2007-02-05 한국전자통신연구원 반도체 소자 및 그 제조방법
US7341950B2 (en) * 2005-12-07 2008-03-11 Infineon Technologies Ag Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
US20070221993A1 (en) * 2006-03-27 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a thermally stable silicide
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US8377556B2 (en) * 2008-11-26 2013-02-19 Stmicroelectronics Asia Pacific Pte., Ltd. Material for growth of carbon nanotubes
US9472637B2 (en) 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP5721952B2 (ja) 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
US8728930B2 (en) 2011-06-30 2014-05-20 Micron Technology, Inc. Methods of forming metal silicide-comprising material and methods of forming metal silicide-comprising contacts
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
KR100276388B1 (ko) * 1997-10-30 2001-01-15 윤종용 코발트/니오븀 이중 금속층 구조를 이용한 실리사이드 형성 방법
US6121139A (en) * 1998-06-29 2000-09-19 Taiwan Semiconductor Manufacturing Company Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US6399467B1 (en) 2000-12-08 2002-06-04 Advanced Micro Devices Method of salicide formation
US6410429B1 (en) * 2001-03-01 2002-06-25 Chartered Semiconductor Manufacturing Inc. Method for fabricating void-free epitaxial-CoSi2 with ultra-shallow junctions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7955925B2 (en) 2007-07-03 2011-06-07 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN102263033A (zh) * 2007-07-03 2011-11-30 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
US20040203229A1 (en) 2004-10-14
US6916729B2 (en) 2005-07-12
DE102004016700A1 (de) 2004-11-18
CN100364068C (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
US5624869A (en) Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
CN100505168C (zh) 半导体器件中金属硅化物的单向扩散
US6180469B1 (en) Low resistance salicide technology with reduced silicon consumption
CN1591796A (zh) 自我对准金属硅化形成方法
CN101069282A (zh) 用于在cmos器件中形成自对准双重全硅化栅极的方法
CN1976006A (zh) 形成半导体结构的方法
CN1705084A (zh) 形成场效应晶体管的金属硅化栅极的方法
CN1514473A (zh) 使用Ni合金阻滞一硅化镍的结块作用
US20020151158A1 (en) Method and structure for retarding high temperature agglomeration of silicides using alloys
CN1269223C (zh) 半导体器件及其制造方法
JP2005116693A (ja) 半導体装置及びその製造方法
US6150249A (en) Methods of forming niobium-near noble metal contact structures for integrated circuits
US6083817A (en) Cobalt silicidation using tungsten nitride capping layer
CN1784774A (zh) 多厚度硅化物器件的cmos集成
CN1610096A (zh) 利用自行对准金属硅化物制程形成多晶硅电容器的方法
KR100679224B1 (ko) 반도체 소자 및 그 제조방법
JP5186701B2 (ja) 半導体装置の製造方法
JPH1197389A (ja) 半導体デバイスの製造方法
JPH07321069A (ja) 半導体集積回路装置の製造方法
US6140232A (en) Method for reducing silicide resistance
EP0407202A2 (en) Manufacturing semiconductor devices
CN102468150B (zh) 半导体器件的形成方法
KR100628219B1 (ko) 반도체 소자의 실리사이드 형성방법
US7399702B2 (en) Methods of forming silicide
JP4102709B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20170408

CF01 Termination of patent right due to non-payment of annual fee