CN1976006A - 形成半导体结构的方法 - Google Patents

形成半导体结构的方法 Download PDF

Info

Publication number
CN1976006A
CN1976006A CNA2006101470175A CN200610147017A CN1976006A CN 1976006 A CN1976006 A CN 1976006A CN A2006101470175 A CNA2006101470175 A CN A2006101470175A CN 200610147017 A CN200610147017 A CN 200610147017A CN 1976006 A CN1976006 A CN 1976006A
Authority
CN
China
Prior art keywords
metal
silicide
germanide
alloy
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101470175A
Other languages
English (en)
Inventor
K·里姆
C·H·沃恩
J·J·埃利斯-莫纳甘
W·K·汉森
R·J·珀特尔
H·S·韦德曼
B·J·格林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1976006A publication Critical patent/CN1976006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供制造一种半导体结构的方法，所述半导体结构在其不同区域包括异质硅化物或锗化物。异质硅化物或锗化物形成在半导体层、导电层或二者中。根据本发明，本发明方法使用顺序沉积不同金属和构图的组合，以在半导体芯片不同区域中形成不同硅化物或锗化物。该方法包括：提供含Si层或Ge层，其具有至少第一区域和第二区域；在所述第一或第二区域中的一个上形成第一硅化物或锗化物；以及在所述不包括所述第一硅化物或锗化物的另一个区域上形成第二硅化物或锗化物，其在组成上不同于所述述第一硅化物或锗化物，其中所述形成所述第一和第二硅化物或锗化物的步骤顺序进行或在单个步骤中进行。

Description

形成半导体结构的方法
技术领域
本发明涉及半导体制造，尤其涉及制造包括位于半导体结构的不同区域的异质硅化物或锗化物的半导体结构的方法。
背景技术
为了制造比现有技术性能增强的集成电路(ICs)，必须开发器件接触，其能够减小到IC的含Si体或其中形成的集成电子器件的电接触电阻。接触为通常在含Si或锗(Ge)表面、在含Si层或Ge材料中的器件之间以及作为互连的金属层上的电连接。互连用作金属布线，其承载通过芯片的电信号。
硅化物接触以及次要的锗化物接触对于包括互补金属氧化物半导体(CMOS)器件的IC尤其重要，因为需要减小在源/漏和栅极区的接触电阻。硅化物是通常热稳定并提供Si/金属界面处的低电阻率的金属化合物。锗化物是通常热稳定并提供Ge/金属界面处的低电阻率的金属化合物。硅化物/锗化物通常具有较低阻碍度，从而改善了接触电阻。减小从硅化物到Si扩散或从锗化物到Ge扩散的接触电阻，改善了器件速度，从而增进了器件性能。
在目前制造的CMOS器件中，通常使用CoSi2(即，二硅化钴)和NiSi(即，硅化镍)来用于硅化物化形成。硅化物化工艺(其指自对准硅化物化工艺)通常包括在含Si材料表面沉积可与含Si材料反应的金属。在特定温度下进行第一退火使金属和含Si材料之间发生反应并形成金属硅化物。从含Si材料的表面移除任何剩余的未反应的金属。可以进行可选的第二退火，以将硅化物膜转变成不同的第二相，并进一步降低硅化物的电阻。当在Ge表面上形成金属或金属合金时，也可以利用上述自对准硅化物化工艺形成锗化物。
原理上，分别减小对nFET和pFET的n+或p+扩散的Schottky阻碍度，增大了对另一扩散类型的阻碍度。从而，选择对p+扩散具有较低接触电阻的硅化物(或锗化物)材料，例如PtSi(或PtGe)，将增大对n+扩散的接触电阻。这样，需要提供一种方法，用于提供一种半导体结构，所述结构在nFET和pFET上包含异质硅化物(或锗化物)，以可以独立地优化硅化物(或锗化物)的接触电阻。
发明内容
本发明提供一种制造半导体结构的方法，所述半导体结构在其不同区域包括异质硅化物或锗化物。异质硅化物或锗化物形成在半导体层、导电层或二者中。包括硅化物和锗化物的半导体层可以包括扩散区域。根据本发明，本发明方法使用顺序沉积不同金属和构图的组合，以在半导体芯片不同区域中形成不同硅化物或锗化物。使用自对准硅化物化工艺来提供硅化物或锗化物。本发明考虑单个硅化物或锗化物形成工艺或二次硅化物或锗化物形成工艺。
更广泛地说，本发明方法包括：
提供含Si层或Ge层，其具有至少第一区域和第二区域；
在所述第一或第二区域中的一个上形成第一硅化物或锗化物；以及
在所述不包括所述第一硅化物或锗化物的另一个区域上形成第二硅化物或锗化物，其在组成上不同于所述述第一硅化物或锗化物，其中所述形成所述第一和第二硅化物或锗化物的步骤顺序进行或在单个步骤中进行。
在本发明一个实施例中，第一和第二硅化物或锗化物在单个步骤中形成。在该单次形成方案中，在一个区域中的含Si层或Ge层上形成构图的第一金属，然后形成第二金属，使得其的部分与所述不包括构图的第一金属的另一个区域中的含Si层或Ge层接触。然后对结构进行单个硅化物化工艺，其将第一和第二金属分别转变成第一和第二硅化物和锗化物。根据本发明，第一和第二金属和从而第一和第二硅化物和锗化物在组成上彼此不同。
还考虑本发明单次形成方案的变化。在一个变化中，部分第二金属扩散进入构图的第一金属形成同时包括所述第一和第二金属的硅化物或锗化物。在单次形成方案的另一个变化中，第一金属未被构图，而在一个区域上形成构图的硬掩模，然后在两个区域上形成第二金属并进行单个硅化物化工艺。该变化可以用于，例如，形成包括PtSi的第一区域和包括NiPtSi的第二区域。在该实施例中，PtSi位于包含p+扩散的区域中，而NiPtSi位于包含n+扩散的区域中。
在本发明另一个实施例中，提供二次形成方案。在二次形成方案中，首先在两个区域中的一个上提供构图的硬掩模，形成未构图的第一金属然后进行第一硅化物化工艺。在硅化之后，从结构移除任何未反应的第一金属和构图的硬掩模并形成第二金属。然后进行第二硅化物化工艺。
上述方法提供一种半导体结构，其在不同区域中包括异质硅化物或锗化物，以允许独立地优化硅化物和锗化物接触电阻。
附图说明
图1A-1B示意示出(通过截面图)本发明一个实施例；
图2A-2D示意示出(通过截面图)本发明另一个实施例；
图3A-3B示意示出(通过截面图)图1A-1B所示实施例的第一变化；
图4A-4G示意示出(通过截面图)本发明的优选实施例。
具体实施方式
下面将参考本发明所附的讨论和附图详细描述本发明，其中提供了形成了在不同区域具有异质硅化物/锗化物的半导体结构的方法。注意，本申请的附图被提供用于说明的目的，因此没有按比例绘制。另外，在附图所示的各个实施例中，类似或相同的元件由相同的标号表示。
首先参考图1A-1B，示出了本发明实施例，其中使用单次形成方案形成异质硅化物/锗化物。图1A示出初始结构10，其包括含Si层或Ge层12，其具有第一区域14和第二区域16。如图所示，初始结构10包括位于第一区域14中的层12的表面上的构图的第一金属18和位于区域14和16中的第二金属20。第二金属20位于第一区域14中的构图的第一金属18的上面，且位于第二区域16中的层12的表面上。虽然该实施例被具体示出，但是本发明还考虑当构图的第一金属18位于第二区域16中和第二金属20位于区域14和16中的情况。
如图1A所示，含Si层或Ge层12可以共面或不共面。当使用不共面层时，区域的其中之一的层12的高度不同于另一个区域中的层12的高度。层12可以是半导电材料、导电材料或同时二者。层12可以是掺杂的(即，其中具有扩散区域)、未掺杂的或可以具有掺杂的区域和未掺杂的区域。层12可以是应变的、未应变的或其中包含应变的和未应变的区域。层12可以具有单个晶体取向或层12可以具有不同表面晶体取向。当使用不同表面晶体取向时，区域14和16的其中之一可以具有第一晶体取向且区域14或16中的另一个具有不同于第一晶体取向的第二晶体取向。
这里的术语“含Si”表示包括硅Si的材料。该含Si材料的实例包括，但是不限于：Si、SiGe、SiGeC、SiC、绝缘体上硅以及绝缘体上硅锗。这里还考虑了分层含Si材料。
构图的第一金属18通过如下形成，对层12的上表面施加第一金属覆层，然后通过光刻和蚀刻构图第一金属覆层18。可以利用常规沉积工艺对层12的上表面施加第一金属覆层18，例如，化学气相沉积(CVD)、等离子体加强化学气相沉积(PECVD)、蒸发、溅射、镀敷、化学溶液沉积、有机金属沉积和其它类似沉积工艺。光刻步骤包括，首先对第一金属沉积层施加光致抗蚀剂(未示出)，将光致抗蚀剂暴露到辐射图形并利用常规抗蚀剂显影剂显影光致抗蚀剂。蚀刻步骤可以包括干蚀刻工艺，例如，反应离子蚀刻、等离子体蚀刻、离子束蚀刻或激光烧蚀。蚀刻工艺还可以包括化学湿蚀刻工艺，其中使用化学蚀刻剂来移除第一金属层18的暴露部分。可以在该步骤用于本发明的化学蚀刻剂的实例包括王水和具有过氧化氢的硫酸。
第一金属18包括可分别与含Si材料或Ge反应以形成硅化物或锗化物的金属或金属合金。第一金属18可以包括Ti、Ta、W、Co、Ni、Pt、Pd或其合金。通常，第一金属包括Ti、Co、Ni、Pt或其合金的其中之一，在本发明一个实施例中，Ni或Pt合金尤其优选。
第一金属18还可以包括一个或多个合金添加剂，包括，例如，C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Sn、Hf、Ta、W、Re、Ir或Pt，其中限制为，所述一个或多个合金添加剂与用于形成硅化物或锗化物的金属不同。当包括时，所述一个或多个合金添加剂的量为大约0.1至大约50原子％。在沉积第一金属18期间，可以将合金添加剂添加到位，或者可以在沉积第一金属之后，通过离子注入、等离子体浸没或气相掺杂将其引入。
沉积第一金属18的厚度可以根据层12的整个厚度变化。通常，第一金属18的厚度为大约2至大约20nm，厚度更通常为大约5至大约10nm。
在构图第一金属覆层18后，利用常规剥离工艺从结构移除构图的光致抗蚀剂，然后利用常规清洁工艺清洁构图的第一金属18，以从构图的第一金属移除氧化物和/或残留抗蚀剂。
然后，在初始结构10的构图的第一金属18上面和含Si层或Ge层12的暴露表面上形成第二金属覆层20(其在组成上不同于第一金属18)。这样，第二金属覆层20位于第一区域14和第二区域16中。利用与形成第一金属相同或不同的沉积工艺形成第二金属20。如上所述，第二金属20在组成上不同于第一金属18。例如，如果第一金属18是Pt，则第二金属20可以是PtNi。
本发明中形成的第二金属20的厚度处于上述第一金属18的厚度范围中。
在一些实施例(未示出)中，在第二金属20上形成氧扩散障碍如TiN或TaN。通过常规沉积工艺形成可选的氧扩散障碍，其厚度通常为大约5至大约50nm。
在形成图1A所示的初始结构10之后，利用单个自对准硅化物化工艺对初始结构10退火，其在例如第一区域14形成第一硅化物或锗化物22，并在例如第二区域16中形成第二硅化物或锗化物24，其中所述第一和第二硅化物或锗化物在组成上彼此不同。例如，图1B中示出在进行单步骤自对准硅化物化工艺之后所获的结构。
单个自对准硅化物化工艺包括第一退火、从结构以及可选氧扩散障碍移除任何未反应的第一和第二金属、和可选的第二退火。第一退火通常以低于第二退火步骤中的温度进行。通常，第一退火，其中可以或不能以其最低电阻相形成硅化物或锗化物，通常在大于等于大约300℃的温度进行，大约350℃至大约650℃的温度更常用。第一退火可以在连续加热下进行或者可以使用升温和保温循环。第一退火通常在气体气氛中进行，例如，He、Ar、N2或形成气体退火。退火时间可以根据用于形成硅化物或锗化物的金属或金属合金而变化。通常，退火进行大约5秒至大约2小时的时间。退火工艺可以为炉内退火、快速热退火、激光退火、尖峰退火或微波退火。
可使用选择性湿蚀刻工艺来从结构移除任何未反应的第一和第二金属以及可选氧扩散障碍。
如果进行第二退火步骤，其通常在大于等于大约550℃的温度进行，大约600°至大约800℃的温度更加常用。第二退火可以在与第一退火相同或不同气体的气氛中进行。
在该特定情况中，在第一和第二金属层之间不发生扩散，这是因为第一金属充当扩散障碍。在一些实施例中，例如镍和钴，可能发生扩散(见例如图3A-3B)。
再次强调，第二退火是可选的，且如果在第一退火后以最低电阻相形成硅化物或锗化物，则第二退火是不需要的。例如，当使用Co，需要两步退火以形成CoSi2。当使用Ni或Pt时，使用单个退火来形成NiSi或PtSi。
图2A-2D示出本发明另一个实施例，其中使用二次形成方案。在这些图中，与图1A和1B中类似的元件和/或组件使用类似的标号表示。
在图2A-2D中示出的二次形成方案中，利用第一自对准硅化物化工艺在一个区域上形成第一硅化物或锗化物，然后利用第二自对准硅化物化工艺在剩下的区域上形成在组成上不同于第一硅化物或锗化物的第二硅化物或锗化物。
图2A示出在本发明该实施例使用的初始结构50。如图所示，初始结构50包括构图的硬掩模52，其位于第一区域14中的含Si层或Ge层12的表面上。虽然构图的硬掩模52示出为在第一区域14中，但是本发明还考虑了构图的硬掩模52位于第二区域16中的情况。初始结构50还包括位于第一区域14和第二区域16中的第一金属层18。如图所示，第一金属层18位于第一区域14中的构图的硬掩模52的上面和第二区域16中的层12的表面上。
构图的硬掩模52通过如下形成，首先在区域14和16中的层12上形成硬掩模材料(氧化物，氮化物或氧氮化物)覆层。通过常规沉积工艺形成硬掩模覆层形，例如，CVD、PECVD、蒸发、溅射、化学溶液沉积和其它类似沉积工艺。在一些实施例中，硬掩模覆层可以通过热技术形成，例如，氧化或氮化。硬掩模覆层的沉积厚度可以根据使用的硬掩模材料的类型及其形成技术而变化。通常，硬掩模的沉积厚度为大约5至大约50nm。
在沉积硬掩模材料覆层之后，如上所述，使用光刻和蚀刻来构图硬掩模材料。
如同在第一实施例中形成构图的第一金属18所述，使用沉积工艺形成第一金属层18，其厚度在上述范围内。
在提供图2A中示出的结构之后，可进行第一自对准硅化物化工艺以提供例如图2B所示的结构。在该结构中，通过第一自对准硅化物化工艺形成第一硅化物或锗化物22。第一硅化物化工艺包括第一退火，移除可在硅化前形成的未反应的第一金属层和可选氧扩散障碍，以及可选的第二退火。以上述形成图1B所示结构的条件进行第一和可选第二退火。
在第一自对准硅化物化工艺之后，利用常规剥离工艺从结构移除构图的硬掩模52，所述工艺选择性地移除硬掩模材料，然后，在包括第一硅化物或锗化物22a的整个结构形成第二金属层20。如本发明第一实施例中所述形成第二金属层20。包括第二金属层20的所获结构如例如图2C中所示。
在对包括第一硅化物或锗化物22的结构提供第二金属层20之后，进行第二自对准硅化物化工艺，其形成在组成上不同于第一硅化物或锗化物的第二硅化物或锗化物24。第二自对准硅化物化工艺包括与用于形成图2B中所示结构的第一自对准硅化物化工艺相同或不同的条件。在第二自对准硅化物化工艺之后形成的结构在例如图2D中示出
图3A-3B示出图1A-1B所示实施例的第一变化。即，本发明的这些附图示出在图1A-1B中示出的单次形成方案的变化。在这些附图中，与图1A和1B类似的元件和/或组件使用类似的标号表示。
类似于图1A，图3A示出初始结构10。初始结构10包括具有第一区域14和第二区域16的含Si层或Ge层12。如图所示，初始结构10包括位于第一区域14中的层12的表面上的构图的第一金属18和位于区域14和16中的第二金属20。第二金属20位于第一区域14中的第一金属18的上面并位于第二区域16中的层12的表面上。虽然具体示出该实施例，本发明还考虑了当构图的第一金属18位于第二区域16中和第二金属20位于区域14和16中的情况。
上述制造图1A所示结构的条件和技术可用于提供图3A中示出的结构。图3B示出在单个自对准硅化物化工艺期间的结构。如图所示，分别使用单个同时自对准硅化物化工艺来形成第一和第二硅化物或锗化物22和24。在该变化中，来自第一区域14中的层20的第二金属的一部分如实线箭头所示扩散进入第一金属层18，导致在第一区域14中形成的硅化物或锗化物22为由第一和第二金属构成的合金或金属合金。如本发明第一实施例中所述进行单个自对准硅化物化工艺。
图4A-4G示意示出本发明优选实施例，其中使用单次形成方案形成具有在组成上不同的硅化物或锗化物的区域。在这些附图中，与上述类似的元件和/或组件用类似的标号表示。注意，提供用于优选实施例的附图示出本发明处理步骤的更多细节。这些细节可用于上述各个实施例。另外，虽然使用Pt作为第一金属18，并使用Ni或NiPt作为第二金属20，但是上述其它金属或合金也是可用的。
图4A示出用于本发明该优选实施例的初始结构70。初始结构70包括具有第一区域14和第二区域16的含Si层或Ge层12。第一区域14是其中随后将形成nFET的区域，而第二区域16是其中随后将形成pFET的区域。虽然未示出，含Si层或Ge层12包括器件隔离区域，其中将两个区域彼此隔开。器件隔离区域可以包括槽隔离区域或场氧化物隔离区域，其利用本领域熟知的技术形成。
初始结构70还包括作为第一金属18的Pt的覆层。Pt覆层通常通过溅射或其它物理沉积技术形成，其厚度通常为大约3至大约30nm，优选为大约10至大约20nm。
图4B示出当在结构上形成硬掩模52之后的结构。虽然可以使用上述任何硬掩模材料，但是优选使用氮化物材料。利用上述任何技术形成硬掩模52，尤其优选PECVD(在小于300℃的温度)。硬掩模52的厚度通常为大约5至大约50nm。
接着，通过沉积和光刻形成构图的光致抗蚀剂(未示出)以保护第一区域14或第二区域16。在所示具体实施例中，构图的光致抗蚀剂保护第二区域16中的材料层。然后对第一区域14中的暴露的硬掩模52进行选择性蚀刻，并将构图的光致抗蚀剂剥离。当使用氮化物作为硬掩模52时，可以使用利用氧和例如CH3F的烃基的反应离子蚀刻步骤。还可以使用其它上述蚀刻工艺来选择性移除硬掩模52的暴露部分。图4C中示出包括构图的硬掩模52的所获结构。
图4D示出在图4C所示的整个结构上形成第二金属20之后的结构。在优选实施例中，第二金属20包括Ni或NiPt合金。可以使用溅射或其它物理沉积技术。Ni或NiPt合金应具有大约3至大约30nm的厚度，厚度优选为大约10至大约20nm。
接着，对在图4D中提供的结构进行单个自对准硅化物化工艺，其同时形成不同的硅化物或锗化物。也就是说，使用单个自对准硅化物化工艺形成在组成上彼此不同的第一硅化物或锗化物22和第二硅化物或锗化物24。在其中使用Pt和Ni或NiPt的该实施例中，在氮气或氩气中在大约350°至大约500℃的温度进行大约30秒至大约30分钟的退火。退火可以在单个步骤或多个步骤中进行。
在该步骤中，Ni扩散通过第一区域14中的Pt层以形成Ni硅化物(或锗化物)或NiPt硅化物(或锗化物)24，而Pt硅化物(或锗化物)2在第二区域16中形成。图4E示出在进行单个自对准硅化步骤之后形成的所获结构。
图4F示出从所述结构蚀刻任何未反应的金属之后的结构。该蚀刻步骤使用湿化学蚀刻剂，例如，王水。注意，该结构仍包括在第二硅化物或锗化物24上面的第二区域16中的构图的硬掩模52。然后使用反应离子蚀刻工艺蚀刻硬掩模52。可以使用在H2SO4:H2O2或王水中的第二蚀刻来移除可能存在的、尤其在第一硅化物或锗化物22上面的任何剩余金属。例如图4G示出所获结构。
注意，虽然上述实施例使用在区域12和14中包括含Si材料或Ge的层12，本发明还考虑其中区域12和14包括不同材料的情况。也就是说，区域12可以包括，例如，含Si材料，而区域14可以包括，例如，Ge。同样，区域12可以包括Ge，而区域14可以包括含Si材料。
尽管针对本发明优选实施例具体示出和描述了本发明，但是本领域技术人员可以理解，在不脱离本发明精神和范围的情况下可以进行形式和细节的上述和其它修改。因此，本发明旨在不限于所述和示出的具体形式和细节，而落入所附权利要求书的范围中。

Claims (20)

1.一种制造半导体结构的方法，包括：
提供含Si层或Ge层，其具有至少第一区域和第二区域；
在所述第一或第二区域中的一个上形成第一硅化物或锗化物；以及
在所述不包括所述第一硅化物或锗化物的另一个区域上形成第二硅化物或锗化物，其在组成上不同于所述述第一硅化物或锗化物，其中所述形成所述第一和第二硅化物或锗化物的步骤顺序进行或在单个步骤中进行。
2.根据权利要求1的方法，其中提供含Si层，且所述含Si层选自于Si、SiGe、SiGeC、SiC，绝缘体上硅和绝缘体上硅锗。
3.根据权利要求1的方法，其中所述第一和第二区域中的每个包括扩散区域。
4.根据权利要求1的方法，其中所述第一硅化物或锗化物包括选自于如下的金属或金属合金：Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
5.根据权利要求4的方法，其中所述第一硅化物或锗化物还包括至少一种合金添加剂。
6.根据权利要求5的方法，其中所述至少一种合金添加剂选自于C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制为，所述一种或多种合金添加剂不同于所述金属或金属合金。
7.根据权利要求1的方法，其中所述第二硅化物或锗化物包括选自于如下的金属或金属合金：Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
8.根据权利要求7的方法，其中所述第一硅化物或锗化物还包括至少一种合金添加剂。
9.根据权利要求8的方法，其中所述至少一种合金添加剂选自于C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制为，所述一种或多种合金添加剂不同于所述金属或金属合金。
10.根据权利要求1的方法，其中在使用单个自对准硅化物化工艺的单个步骤中进行所述形成步骤。
11.根据权利要求10的方法，其中所述单个自对准硅化物化工艺包括第一退火和可选的第二退火，所述第一退火除去任何未转变成所述硅化物或锗化物的未反应金属或金属合金。
12.根据权利要求1的方法，其中使用第一自对准硅化物化工艺和第二自对准硅化物化工艺顺序进行所述形成步骤。
13.一种形成半导体结构的方法，包括：
提供具有至少第一区域和第二区域的含Si层或Ge层；
在所述第一或第二区域中的一个上形成构图的第一金属或金属合金；
在两个所述区域中都形成第二金属或金属合金，其在组成上不同于所述第一金属或金属合金；以及
进行单个自对准硅化物化工艺，其中在一个所述区域形成第一硅化物或锗化物，在不包括所述第一硅化物或锗化物的另一个区域上形成第二硅化物或锗化物，其在组成上不同于所述第一硅化物或锗化物。
14.根据权利要求13的方法，其中在所述自对准硅化物化工艺中，所述第二金属或金属合金扩散进入所述第一金属或金属合金，从而形成同时包括所述第一和第二金属或金属合金的硅化物或锗化物。
15.根据权利要求13的方法，其中在所述包括所述第一金属或金属合金的区域的一个区域中形成构图的硬掩模。
16.根据权利要求13的方法，其中所述第一和第二金属或金属合金选自于：Ti、Ta、W、Co、Ni、Pt、Pd和其合金。
17.根据权利要求16的方法，其中所述第一和第二金属或金属合金还包括选自于如下的至少一种合金添加剂：C、Al、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Ag、In、Hf、Ta、W、Re、Ir、以及Pt，其中的限制为，所述一种或多种合金添加剂不同于所述金属或金属合金。
18.一种制造半导体结构的方法，包括：
提供含Si层或Ge层，其具有至少第一区域和第二区域；
在所述第一或第二区域中的一个上形成第一硅化物或锗化物；以及
在所述不包括所述第一硅化物或锗化物的另一个区域上形成第二硅化物或锗化物，其在组成上不同于所述第一硅化物或锗化物，其中所述形成所述第一和第二硅化物或锗化物步骤顺序进行。
19.根据权利要求18的方法，其中所述第一硅化物或锗化物通过如下形成：对所述区域中的一个提供构图的硬掩模，在所述构图的硬掩模和所述含Si层或Ge层的暴露表面上沉积第一金属或金属合金，以及进行第一自对准硅化物化工艺。
20.根据权利要求19的方法，其中所述第二硅化物或锗化物通过如下形成：移除所述构图的硬掩模，在含Si层和Ge层上沉积第二金属或金属合金，以及进行第二自对准硅化物化工艺。
CNA2006101470175A 2005-11-28 2006-11-13 形成半导体结构的方法 Pending CN1976006A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/164,511 US20070123042A1 (en) 2005-11-28 2005-11-28 Methods to form heterogeneous silicides/germanides in cmos technology
US11/164,511 2005-11-28

Publications (1)

Publication Number Publication Date
CN1976006A true CN1976006A (zh) 2007-06-06

Family

ID=38088086

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101470175A Pending CN1976006A (zh) 2005-11-28 2006-11-13 形成半导体结构的方法

Country Status (3)

Country Link
US (1) US20070123042A1 (zh)
JP (1) JP2007150293A (zh)
CN (1) CN1976006A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184946A (zh) * 2011-03-17 2011-09-14 复旦大学 金属半导体化合物薄膜和dram存储单元及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2896339A1 (fr) * 2006-01-18 2007-07-20 St Microelectronics Crolles 2 Procede de retrait selectif d'un metal non-siliciure
JP5653577B2 (ja) * 2007-08-31 2015-01-14 アイメックＩｍｅｃ ゲルマナイド成長の改良方法およびそれにより得られたデバイス
US8354344B2 (en) * 2007-08-31 2013-01-15 Imec Methods for forming metal-germanide layers and devices obtained thereby
JP5243762B2 (ja) * 2007-09-25 2013-07-24 国立大学法人名古屋大学 ジャーマナイド薄膜、ジャーマナイド薄膜の作成方法、ジャーマナイド薄膜を備えたゲルマニウム構造体
KR101082096B1 (ko) 2008-01-21 2011-11-10 주식회사 하이닉스반도체 샐리사이드 공정을 이용한 반도체 소자의 제조방법
TWI475602B (zh) * 2011-01-26 2015-03-01 Nat Applied Res Laboratoires 一種雙重矽、鍺化物結構的製作方法
FR2989517B1 (fr) 2012-04-12 2015-01-16 Commissariat Energie Atomique Reprise de contact sur substrat semi-conducteur heterogene
TWI492285B (zh) * 2012-07-26 2015-07-11 Nat Applied Res Laboratories 金屬半導體化合物形成方法
EP2763159A1 (en) * 2013-01-30 2014-08-06 University College Cork Improved low resistance contacts for semiconductor devices
US20140210011A1 (en) * 2013-01-31 2014-07-31 Globalfoundries Inc Dual Silicide Process
US8999799B2 (en) 2013-08-29 2015-04-07 International Business Machines Corporation Maskless dual silicide contact formation
US9093424B2 (en) 2013-12-18 2015-07-28 International Business Machines Corporation Dual silicide integration with laser annealing
CN103700620A (zh) * 2013-12-26 2014-04-02 中国科学院微电子研究所 一种制作金属与n型半导体锗源漏接触的方法
US9564372B2 (en) 2015-06-16 2017-02-07 International Business Machines Corporation Dual liner silicide
US9484251B1 (en) * 2015-10-30 2016-11-01 Lam Research Corporation Contact integration for reduced interface and series contact resistance
US10388576B2 (en) 2016-06-30 2019-08-20 International Business Machines Corporation Semiconductor device including dual trench epitaxial dual-liner contacts
US10453935B2 (en) 2017-04-20 2019-10-22 International Business Machines Corporation Thermally stable salicide formation for salicide first contacts
US11152568B2 (en) 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM
US11348839B2 (en) 2019-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with multiple silicide regions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380024B1 (en) * 2000-02-07 2002-04-30 Taiwan Semiconductor Manufacturing Company Method of fabricating an SRAM cell featuring dual silicide gates and four buried contact regions
US6391767B1 (en) * 2000-02-11 2002-05-21 Advanced Micro Devices, Inc. Dual silicide process to reduce gate resistance
KR100465876B1 (ko) * 2002-07-25 2005-01-13 삼성전자주식회사 반도체 소자 실리사이드 배선 형성방법
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US20050156208A1 (en) * 2003-09-30 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Device having multiple silicide types and a method for its fabrication
US6927117B2 (en) * 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184946A (zh) * 2011-03-17 2011-09-14 复旦大学 金属半导体化合物薄膜和dram存储单元及其制备方法

Also Published As

Publication number Publication date
JP2007150293A (ja) 2007-06-14
US20070123042A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
CN1976006A (zh) 形成半导体结构的方法
US10068850B2 (en) Trench silicide with self-aligned contact vias
US7217603B2 (en) Methods of forming reacted conductive gate electrodes
JP5186486B2 (ja) 自己整合型金属シリサイド・コンタクトを形成するための方法
KR100966384B1 (ko) 니켈 실리사이드 접촉 영역을 포함한 집적 회로 및 그 제조방법
CN1320637C (zh) 硅化物接触和硅化物栅金属集成的方法
US20060163670A1 (en) Dual silicide process to improve device performance
CN101069282A (zh) 用于在cmos器件中形成自对准双重全硅化栅极的方法
US7960237B2 (en) Structure and method for mosfet with reduced extension resistance
JPH0845875A (ja) 半導体デバイスおよびその形成方法
JP2005150752A (ja) ニッケルシリサイド膜の形成方法及びこれを利用した半導体素子の製造方法
US7344978B2 (en) Fabrication method of semiconductor device
CN1860591A (zh) 精密多晶硅电阻器工艺
US7569482B2 (en) Method for the selective removal of an unsilicided metal
JP2009135435A (ja) 半導体材料及び金属材料を含む化合物のゲルマニウム酸化物層を介した基板内における選択的形成
JP2008527743A (ja) Ｃｍｏｓデバイスの自己形成金属シリサイド化ゲート
US6255181B1 (en) Method for fabricating MOS semiconductor device having salicide region and LDD structure
JP6376736B2 (ja) 半導体デバイスおよびその製造方法
JP2006352127A (ja) 複数の熱処理によって自己整列されたシリサイド膜を形成する方法
US6780742B1 (en) Undulated moat for reducing contact resistance
WO2009139264A1 (ja) コンタクト形成方法、半導体装置の製造方法および半導体装置
US7399702B2 (en) Methods of forming silicide
KR100431311B1 (ko) 반도체소자의제조방법
KR101012241B1 (ko) 반도체 소자의 실리사이드 형성 방법
JP2004221114A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication