CN1269223C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1269223C
CN1269223C CNB2003101003418A CN200310100341A CN1269223C CN 1269223 C CN1269223 C CN 1269223C CN B2003101003418 A CNB2003101003418 A CN B2003101003418A CN 200310100341 A CN200310100341 A CN 200310100341A CN 1269223 C CN1269223 C CN 1269223C
Authority
CN
China
Prior art keywords
semiconductor device
silicon nitride
nitride film
carbon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101003418A
Other languages
English (en)
Other versions
CN1497737A (zh
Inventor
田中正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1497737A publication Critical patent/CN1497737A/zh
Application granted granted Critical
Publication of CN1269223C publication Critical patent/CN1269223C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，该半导体器件具有含有不使金属硅化物构成的导电层劣化的硅氮化膜的绝缘膜。在硅化镍等金属硅化物的导电层9上均匀形成有以含碳的硅氮化膜为主成分的绝缘膜10。含碳的硅氮化膜通过氮化源和硅源的反应而成膜。作为硅源使用的六甲基乙硅烷具有甲基，所以在通过反应而形成的硅氮化膜中含有碳和氢。因此，如果含有甲基则膜本体变得稀疏，从而比介电常数下降，抑制了被称为RC延迟的晶体管的速度下降。通过使用含碳的硅氮化膜，在工序中金属硅化物的导电层不劣化。作为硅源，举出具有氨基、在自由基中具有碳化物的氨基等的物质。

Description

半导体器件及其制造方法
技术领域
本发明涉及使用硅氮化膜的半导体器件，特别是涉及具有硅氮化膜从而实现高性能化的半导体器件及其制造方法，所述硅氮化膜不使作为导电层使用的金属硅化物的特性劣化。
背景技术
在第二代半导体器件中，使用用于降低电极电阻的硅化镍等金属硅化物。图8是在电极等导电层中使用以往的金属硅化物的半导体器件的剖面图。硅半导体衬底101例如是P型，该图是在该衬底上形成的NMOSFET的结构剖面图。图中所示MOSFET例如用于在同一芯片内形成了NMOS和PMOS两者的CMOS结构中。
在半导体衬底101上，在以STI(浅沟槽隔离)等元件分离区113划分的元件区中形成有MOSFET。在半导体衬底101的表面区域中，形成有由浅扩散区(扩展区)102和深扩散区103构成的源/漏区。在源/漏区间的沟道区上形成有硅氧化膜等栅绝缘膜104。并且在栅绝缘膜104上形成有栅结构。在栅绝缘膜104上形成有由多晶硅构成的栅电极107，在其表面施加硅氧化膜等绝缘膜105，并且在栅电极107的侧壁上形成有硅氮化膜等构成的侧壁绝缘膜106。侧壁绝缘膜106被栅绝缘膜104和绝缘膜105包围。此外，在栅电极107的上表面形成有硅化镍等金属硅化物的导电层109。为使栅电极107的电阻降低而施加该导电层109。同样，为降低源/漏区的电阻，在其上也形成有导电层109。
在半导体衬底101上形成有硅氮化膜110，以便覆盖该栅结构以及源/漏区。在半导体衬底101上形成有用CVD等形成的硅氧化膜等层间绝缘膜111，以便覆盖这一结构。层间绝缘膜111，表面被平坦化，形成有埋入用于将在其上形成的布线(未图示)和源、漏区电连接的接触部112的接触孔。接触孔在底面与源/漏区上的导电层109相接，其中埋入的钨等的接触部112将所述布线和导电层109电连接。接触孔通过RIE等各向异性腐蚀而形成，但硅氮化膜110被作为此时的腐蚀停止层使用。
由于所述金属硅化物特别是硅化镍与以往的电极材料相比没有耐热性，所以需要将硅化镍形成后的热处理工艺降低到500℃或以下。其他构成硅化物的金属有Co、Mo、W、Ti、Ta、Hf、Pt等，但任意一种金属的硅化物耐热性也都较低，例如Co的硅化物的耐热性为550℃，Mo的硅化物的耐热性为650℃，W的硅化物的耐热性为500℃或以上左右。
为了形成半导体器件，使用氮化硅膜(SiN)作为前述的加工方面的腐蚀停止层，但如前所述，由于硅化镍等的金属硅化物的耐热性问题，必须以700℃或以下，优选是500℃或以下的成膜温度来形成。
在半导体衬底上形成氮化硅膜(SiN)的情况下，由含硅烷的硅源成膜的方法例如象专利文献1中记载的那样，是公知的。此外，在氮化硅膜(SiN)中添加碳的成膜方法记载在专利文献2中。
[专利文献1]
特开平11-172439号公报(记载了在形成氮化硅膜(SiN)情况下由含碳的硅源成膜的方法)。
[专利文献2]
特愿平11-359463号(记载了在氮化硅膜(SiN)中添加碳的成膜方法)。
发明内容
以往，作为形成低温氮化硅膜(SiN)的技术，可举出使用六氯乙硅烷(Si2Cl6:HCD)作为硅源的成膜方法。但是在硅化镍上如果使用含有氯的硅源形成SiN膜，则存在由于成膜中产生的盐酸，使得添加砷或添加磷的电极上的硅化镍被腐蚀的问题。
本发明是鉴于这样的情况而做出的，提供一种具有绝缘膜特别是硅氮化膜的半导体器件及其制造方法，所述绝缘膜不使由金属硅化物构成的电极等的导电层劣化。
本发明特征在于，在硅化镍等金属硅化物的导电层上均匀地形成了绝缘膜的半导体器件，所述绝缘膜以含有碳的硅氮化膜为主要成分。含碳的硅氮化膜通过氮化源和硅源的反应而成膜。由于作为硅源使用的六甲基乙硅烷具有甲基，所以在通过反应形成的硅氮化膜中含有碳和氢。从而在含有甲基时，膜自身变得稀疏，比介电常数下降，抑制了被称为RC延迟的晶体管的速度降低。结果，晶体管的高性能化成为可能。此外，在硅源中可以同时使用以往形成低温硅氮化膜的技术中所使用的六氯乙硅烷。这种情况下，被成膜的硅氮化膜中含有氯。通过使用该含碳的硅氮化膜，不使半导体器件中使用的金属硅化物的导电层劣化。如上所述，为形成含碳的硅氮化膜，作为硅源，说明了具有甲基的六甲基乙硅烷，但在本发明中，作为硅源，可举出具有其他碳基，例如氨基，在自由基中具有碳化物的氨基等的物质。作为这些的例子，有乙基(C2H5)、丙基(C3H7)、丁基(C4H9)、叔-丁基(C(CH3)3)等。
此外，作为其他硅源，假设R＝烷基，有SiCl2(R)2、SiCl(R)3、乙硅烷(SiClx(R)6-x)(x＝6除外)、SiClxR3-xNHSiCiyR3-y(代替Cl，其他卤素也可以)等。
本发明的半导体器件，特征在于，包括：半导体衬底，在所述半导体衬底上形成的源/漏区，在所述半导体衬底的所述源/漏区间的沟道区上形成的栅绝缘膜，在所述栅绝缘膜上形成的栅电极，在所述栅电极上，或所述栅电极以及源/漏区上形成的金属硅化物的导电层，为了至少与所述导电层相接而在所述半导体衬底上形成的含有碳的绝缘膜，以及为了覆盖所述含有碳的绝缘膜而在所述半导体衬底上形成的层间绝缘膜。所述含有碳的绝缘膜可以以硅氮化膜为主成分。也可以使所述碳的含有量为1e20cm-3或以上。晶体管半导体器件的特性在此范围内充分提高。也可以使所述金属硅化物的金属为镍。也可以使所述金属硅化物的金属为选自钽、钴、钛、钼、铪、钨、铂和钯中的至少一种。也可以使所述金属硅化物的金属为层叠成多层的结构。也可以使所述含有碳的绝缘膜的氯浓度为4e21cm-3或以下。在硅源中也可以同时使用HCD。也可以使所述含有碳的绝缘膜含氢1e20cm-3或以上。
本发明的半导体器件的制造方法的特征在于，包括：在硅半导体衬底上形成源/漏区的工序，在所述半导体衬底的所述源/漏区间的沟道区上形成栅绝缘膜的工序，在所述栅绝缘膜上形成由多晶硅构成的栅电极的工序，在所述半导体衬底上形成由金属构成的导电层以便覆盖所述栅电极和源/漏区的工序，热处理所述导电层，从而在所述源/漏区上以及所述栅电极上形成所述硅和所述多晶硅与所述金属反应而成的金属硅化物的导电层的工序，将未与所述硅和多晶硅反应的所述金属除去的工序，在所述半导体衬底上形成含有碳的绝缘膜以便履盖所述金属硅化物的导电层的工序，以及在所述半导体衬底上形成层间绝缘膜以便覆盖所述含有碳的绝缘膜的工序。也可以使所述含有碳的绝缘膜主成分为硅氮化膜。也可以使所述碳的含有量为1e20cm-3或以上。所述金属也可以是镍。也可以使所述金属为选自钽、钴、钛、钼、铪、钨、铂和钯中的至少一种。也可以使所述金属硅化物的金属为层叠成多层的结构。
也可以使所述含有碳的绝缘膜的氯浓度为4e21cm-3或以下。所述含有碳的绝缘膜也可以含有1e20cm-3或以上的氢。所述以硅氮化膜为主成分的绝缘膜也可以通过具有甲基或氨基的硅烷和氨的反应而形成。所述以硅氮化膜为主成分的绝缘膜也可以通过六甲基乙硅烷与氨的反应而形成。所述以硅氮化膜为主成分的绝缘膜也可以通过六甲基乙硅烷以及六氯乙硅烷与氨的反应而形成。所述反应时的成膜温度可以在700℃或以下。在本发明中所述含有碳的绝缘膜也可以含有氯以外的卤素。
本发明通过以上的结构，没有使硅化镍等的金属硅化物劣化，可以在金属硅化物上均匀地形成含碳硅氮化膜。此外，通过在硅氮化膜中添加碳，使半导体器件的高性能化成为可能。
附图说明
图1是本发明第1实施例的半导体器件的剖面图。
图2是图1的半导体器件的制造工艺的剖面图。
图3是图1的半导体器件的制造工艺的剖面图。
图4是图1的半导体器件的制造工艺的剖面图。
图5是图1的半导体器件的制造工艺的剖面图。
图6是展示用本发明方法形成的硅氮化膜的膜中杂质的SIMS分析结果的特性图。
图7是本发明第2实施例的半导体器件的剖面图。
图8是以往的半导体器件的剖面图。
符号说明
1、21、101...半导体衬底
2、102...源、漏区的浅扩散区
3、103...源、漏区的深扩散区
4、24、104...栅绝缘膜  5、25、105...绝缘膜
6、106...侧壁绝缘膜  7、107...栅电极
8...镍膜  9...金属硅化物的导电层(硅化镍膜)
10、29...含碳的硅氮化膜
11、28、111...层间绝缘膜
12、30、112...接触部  22、113...元件分离区
23...源、漏区
26、109...金属硅化物的导电层  31...布线
110...硅氮化膜
具体实施方式
以下参照图面说明本发明的实施方式。
首先参照图1至图6说明第1实施例。
图1是半导体器件的剖面图，图2至图5是半导体器件的制造工艺剖面图，图6是展示用该实施例的方法形成的氮化硅膜(SiN)的膜中杂质的SIMS分析结果的特性图。
硅半导体衬底1例如是P型，该图是在该衬底上形成的NMOSFET的结构剖面图。图1中所示MOSFET例如用于在同一芯片内形成了NMOS和PMOS两者的CMOS结构中。与图8同样，在半导体衬底1上，在由STI等元件分离区(未图示)划分的元件区中形成有MOSFET。在半导体衬底1的表面区域中，形成有由浅扩散区(扩展区)2和深扩散区3构成的源/漏区。在源/漏区间的沟道区上形成有硅氧化膜等栅绝缘膜4。并且，在栅绝缘膜4上形成有栅结构。
在栅绝缘膜4上形成有由多晶硅构成的栅电极7，在其表面施加硅氧化膜等绝缘膜5，并且在栅电极7的侧壁上形成有硅氮化等构成的侧壁绝缘膜6。侧壁绝缘膜6被栅绝缘膜4和绝缘膜5包围。此外，在栅电极7的上表面形成有硅化镍等金属硅化物的导电层9。为使栅电极7的电阻降低而施加该导电层9。同样，为降低源/漏区的电阻，在其上也形成导电层9。为了覆盖该栅结构以及源/漏区在半导体衬底1上形成有含碳的硅氮化膜10。为了覆盖这一结构在半导体衬底1上形成有硅氧化膜等层间绝缘膜11。将层间绝缘膜11表面平坦化，形成埋入用于将在其上形成的铝或铜等的布线14和源、漏区电连接的接触部12的接触孔。接触孔在底面与源/漏区上的导电层9相接，其中埋入的钨等接触部12将所述布线和导电层9电连接。接触孔通过RIE等各向异性腐蚀而形成，但含碳硅氮化膜10被作为此时的腐蚀停止层使用。
在该实施例中使用的含碳硅氮化膜的比介电常数下降，称为RC延迟的晶体管的速度下降受到抑制。
下面一边参照图1至图5一边说明该实施例的半导体器件的制造方法。首先，在半导体衬底1上形成由浅扩散区2和深扩散区3构成的源、漏区，在源、漏区间的上面通过栅绝缘膜4形成栅结构。在这种状态下栅电极7和源/漏区的硅露出来(图2)。接着，用稀氢氟酸对半导体衬底1的表面进行预处理，之后在半导体衬底1上，利用溅射法成膜镍膜8，以便覆盖所露出的硅(图3)。镍膜8的膜厚为1-30nm。接着，通过高速热处理RTA(Rapid Thermal Anneal)，例如在250℃-500℃左右的温度，在氮或稀有气体气氛中进行1秒-10分钟以内时间的热处理。在这一时刻硅上的镍膜8变为硅化镍膜9，在硅以外的部位残存有未反应的镍膜。接着，通过在过氧化氢水和硫酸的混合药液中除去未反应的镍膜8(图4)。
接着，在半导体衬底1上通过硅源和氮化源的反应将含碳硅氮化膜10成膜为1nm-150nm左右膜厚。作为硅源，例如使用六甲基乙硅烷(Si2(CH3)6:HMD)，作为氮化源使用氨。成膜温度为250℃-550℃，成膜压力为0.01托-50托。在使用这样的成膜条件时，添加了砷或磷的硅电极7上的硅化镍膜9不被腐蚀，就可形成含碳的氮化硅膜(SiN)。接着，形成膜厚100-10000nm左右的硅氧化膜等层间绝缘膜11，通过RIE等的通常的加工形成接触孔。在该接触孔中埋入W(通过阻挡层Ti/TiN)等的接触部12。接着，在层间绝缘膜11的表面上形成铝或铜等的布线14。接触部12将布线14以及源、漏区上的硅化镍膜9电连接。
图6中展示了在前述成膜条件下成膜的氮化硅膜(SiN)中的杂质分析结果。图6的纵轴表示杂质浓度，横轴表示距半导体衬底表面的深度(nm)。如图所示，表明通过在硅源中使用HMD，在硅氮化膜中导入1e21cm-3的碳。此外，膜中氯(Cl)的浓度为1e15cm-3数量级。借助膜中存在碳，可以提高半导体器件的性能以及抑制加工偏差。例如，通过在硅氮化膜中添加碳，可使膜密度变得稀疏，比介电常数下降。结果通过比介电常数下降，可以抑制被称为RC延迟的晶体管的速度降低。此外，通过在硅氮化膜中添加碳，对药液的耐腐蚀性提高，通过提高耐腐蚀性，例如可以减少接触孔开口时的预处理时的硅氮化膜的消减量的偏差。
在本发明的硅氮化膜形成中使用的硅源中，作为一个例子使用了HMD，但也可以代替甲基使用其他碳基、氨基、以及在自由基中具有碳化物的氨基等许多硅源。此外，作为电极材料描述了硅化镍，但作为其他金属，有Ta、Co、Ti、Mo、Hf、W、Pt、Pd等，此外，这些的单体金属或这些的层叠结构的电极也有同样的效果。
下面参照图7说明第2实施例。
图7是半导体器件(闪存)的剖面图。该实施例是将本发明适用于闪存中的例子。以降低电阻为目的，该半导体器件也在栅电极表面和源/漏区表面形成金属硅化物的导电层，在半导体衬底表面形成含碳硅氮化膜。
在例如P型半导体衬底21上，在由STI等元件分离区22划分的元件区中形成有MOSFET。在半导体衬底21的表面区域中，例如形成有n型的源/漏区23。在源/漏区23间的沟道区上形成有硅氧化膜等栅绝缘膜24。然后，在栅绝缘膜24上形成栅结构。即在栅绝缘膜24上形成有由多晶硅构成的浮动栅27a，在其上通过绝缘膜(ONO(氧化物-氮化物-氧化物))25层叠有控制栅27b。
在控制栅27b的上表面形成有硅化镍等金属硅化物的导电层26。为使控制栅27b的电阻降低而施加该导电层26。同样，为降低源/漏区23的电阻，在其上也形成导电层26。为了覆盖该栅结构以及源/漏区上的导电层在半导体衬底21上形成有含有碳的硅氮化膜29。为了包含含有碳的硅氮化膜29，在半导体衬底21上形成有通过CVD等形成的硅氧化膜等层间绝缘膜28。将层间绝缘膜28表面平坦化后，形成埋入用于将在其上形成的与位线相连的铝或铜等的布线31和源/漏区23中的漏区上的导电层26电连接的接触部30的接触孔。接触孔在底面与源/漏区上的导电层26相接，其中埋入的钨等接触部30将所述布线31和导电层26电连接。接触孔通过RIE等各向异性腐蚀而形成，但含碳硅氮化膜29成为此时的腐蚀停止层。
在半导体衬底21上通过硅源和氮化源的反应将含碳硅氮化膜29成膜为1nm-150nm左右膜厚。作为硅源，例如使用六甲基乙硅烷(Si2(CH3)6:HMD)，作为氮化源使用氨。成膜温度为250℃-550℃，成膜压力为0.01托-50托。在使用这样的成膜条件时，添加了砷或磷的控制栅上的金属硅化物的导电层不被腐蚀，就可形成含碳的硅氮化膜。
在该实施例中使用的含碳硅氮化膜的比介电常数下降，可以期待晶体管特性的提高，即抑制被称为RC延迟的晶体管的速度降低。

Claims (18)

1.一种半导体器件，包括：
半导体衬底，
在所述半导体衬底上形成的源和漏区，
在所述半导体衬底的所述源和漏区间的沟道区上形成的栅绝缘膜，
在所述栅绝缘膜上形成的栅电极，
在所述栅电极上，或所述栅电极以及源和漏区上形成的金属硅化物的导电层，
其特征在于，还包括，为了至少与所述导电层相接而在所述半导体衬底上形成的含有碳的氮化硅膜，以及
为了覆盖所述含有碳的氮化硅膜而在所述半导体衬底上形成的层间绝缘膜。
2.如权利要求1所述的半导体器件，其特征在于，所述碳的含有量为1e20cm-3或以上。
3.如权利要求1所述的半导体器件，其特征在于，所述金属硅化物的金属为镍。
4.如权利要求1所述的半导体器件，其特征在于，所述金属硅化物的金属为选自钽、钴、钛、钼、铪、钨、铂和钯中的至少一种。
5.如权利要求4所述的半导体器件，其特征在于，所述金属硅化物为层叠成多层的结构。
6.如权利要求1所述的半导体器件，其特征在于，所述含有碳的氮化硅膜的氯浓度为4e21cm-3或以下。
7.如权利要求1所述的半导体器件，其特征在于，所述含有碳的氮化硅膜含氢1e20cm-3或以上。
8.一种半导体器件的制造方法，其特征在于，包括：
在硅半导体衬底上形成源和漏区的工序，
在所述半导体衬底的所述源和漏区间的沟道区上形成栅绝缘膜的工序，
在所述栅绝缘膜上形成由多晶硅构成的栅电极的工序，
在所述半导体衬底上形成由金属构成的导电层以便覆盖所述栅电极以及源和漏区的工序，
热处理所述导电层，从而在所述源和漏区上以及所述栅电极上形成所述硅和所述多晶硅与所述金属反应而成的金属硅化物的导电层的工序，
将未与所述硅和多晶硅反应的所述金属除去的工序，
在所述半导体衬底上形成含有碳的氮化硅膜以便覆盖所述金属硅化物的导电层的工序，以及
在所述半导体衬底上形成层间绝缘膜以便覆盖所述含有碳的氮化硅膜的工序。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，所述碳的含有量为1e20cm-3或以上。
10.如权利要求8所述的半导体器件的制造方法，其特征在于，所述金属为镍。
11.如权利要求8所述的半导体器件的制造方法，其特征在于，所述金属为选自钽、钴、钛、钼、铪、钨、铂和钯中的至少一种。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述金属为层叠成多层的结构。
13.如权利要求8所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜的氯浓度为4e21cm-3或以下。
14.如权利要求8所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜含氢1e20cm-3或以上。
15.如权利要求8所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜通过具有甲基或氨基的硅烷与氨的反应而形成。
16.如权利要求15所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜通过六甲基乙硅烷与氨的反应而形成。
17.如权利要求8所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜通过六甲基乙硅烷以及六氯乙硅烷与氨的反应而形成。
18.如权利要求8所述的半导体器件的制造方法，其特征在于，所述含有碳的氮化硅膜的成膜温度在250℃～700℃。
CNB2003101003418A 2002-10-15 2003-10-14 半导体器件及其制造方法 Expired - Fee Related CN1269223C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP299918/2002 2002-10-15
JP2002299918A JP2004134687A (ja) 2002-10-15 2002-10-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1497737A CN1497737A (zh) 2004-05-19
CN1269223C true CN1269223C (zh) 2006-08-09

Family

ID=32288916

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101003418A Expired - Fee Related CN1269223C (zh) 2002-10-15 2003-10-14 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US20050118838A1 (zh)
JP (1) JP2004134687A (zh)
CN (1) CN1269223C (zh)
TW (1) TWI232576B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
US7306995B2 (en) * 2003-12-17 2007-12-11 Texas Instruments Incorporated Reduced hydrogen sidewall spacer oxide
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
KR100652427B1 (ko) * 2005-08-22 2006-12-01 삼성전자주식회사 Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
US20080293192A1 (en) * 2007-05-22 2008-11-27 Stefan Zollner Semiconductor device with stressors and methods thereof
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
WO2010061754A1 (ja) * 2008-11-28 2010-06-03 学校法人 東海大学 不揮発性半導体記憶装置及びその製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP2014514757A (ja) * 2011-03-28 2014-06-19 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路
CN102790008A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 形成接触插栓的方法
US9355910B2 (en) * 2011-12-13 2016-05-31 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
CN103489787B (zh) * 2013-09-22 2016-04-13 上海华力微电子有限公司 提高源漏接触和氮化硅薄膜黏附力的方法
JP6529956B2 (ja) * 2016-12-28 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN110233106B (zh) * 2018-03-05 2022-10-25 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
JP3050165B2 (ja) * 1997-05-29 2000-06-12 日本電気株式会社 半導体装置およびその製造方法
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
TW495887B (en) * 1999-11-15 2002-07-21 Hitachi Ltd Semiconductor device and manufacturing method of the same
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3586268B2 (ja) * 2002-07-09 2004-11-10 株式会社東芝 半導体装置及びその製造方法
JP2004134687A (ja) * 2002-10-15 2004-04-30 Toshiba Corp 半導体装置及びその製造方法
US7105439B2 (en) * 2003-06-26 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt/nickel bi-layer silicide process for very narrow line polysilicon gate technology
US7148546B2 (en) * 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same

Also Published As

Publication number Publication date
US20050118838A1 (en) 2005-06-02
JP2004134687A (ja) 2004-04-30
US20060249800A1 (en) 2006-11-09
TW200409341A (en) 2004-06-01
CN1497737A (zh) 2004-05-19
TWI232576B (en) 2005-05-11

Similar Documents

Publication Publication Date Title
CN1269223C (zh) 半导体器件及其制造方法
CN1309052C (zh) 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件
US7923322B2 (en) Method of forming a capacitor
CN1274018C (zh) 半导体器件的制造方法
KR100881716B1 (ko) 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
CN1574395A (zh) 用于提高mos性能的引入栅极的应变
CN1218283A (zh) 利用有选择的外延生长方法的半导体器件制造方法
KR100669141B1 (ko) 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
CN1783477A (zh) 半导体装置及其制造方法
CN1514473A (zh) 使用Ni合金阻滞一硅化镍的结块作用
CN1310339C (zh) 薄膜晶体管及其生产方法
CN1144273C (zh) 半导体器件及其制造方法
KR20040024501A (ko) 살리사이드 프로세스를 이용하여 형성된 ｍｏｓｆｅｔ 및그 제조 방법
CN1591796A (zh) 自我对准金属硅化形成方法
CN1201393C (zh) 半导体装置及其制造方法
CN1228616A (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1885546A (zh) 半导体器件及其制造方法
CN1897280A (zh) 半导体结构及其形成方法
CN1130758C (zh) 半导体器件的制造方法
KR100290781B1 (ko) 반도체 소자 및 그 제조방법
KR100558037B1 (ko) 실리콘나노와이어를 이용한 반도체 소자의 콘택 형성 방법
CN1181521C (zh) 一种制作半导体器件的工艺方法
CN1153280C (zh) 嵌入式动态随机存储器的制造方法
CN1855392A (zh) 半导体元件的制造方法及调整元件沟道区晶格距离的方法
CN1242457C (zh) 形成凹陷式源极/漏极接面的半导体元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20171014

CF01 Termination of patent right due to non-payment of annual fee