CN1855392A

CN1855392A - 半导体元件的制造方法及调整元件沟道区晶格距离的方法

Info

Publication number: CN1855392A
Application number: CN 200510067250
Authority: CN
Inventors: 刘毅成; 黄正同; 萧维沧; 廖宽仰
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 2005-04-20
Filing date: 2005-04-20
Publication date: 2006-11-01

Abstract

一种半导体元件的制造方法，其是先于衬底上形成数个栅极结构。然后，于各个栅极结构侧边的衬底中形成对应的源极区与漏极区。之后，于衬底上形成自对准金属硅化物阻挡层，覆盖栅极结构与裸露的衬底表面。接着，进行退火工艺，且在进行退火工艺时，自对准金属硅化物阻挡层会产生张应力，而使得位于栅极结构下方的衬底受到张应力。继之，移除部分的自对准金属硅化物阻挡层，而裸露出一部分的栅极结构与部分的衬底表面。随后，进行自对准金属硅化物工艺。

Description

半导体元件的制造方法及调整元件沟道区晶格距离的方法

技术领域

本发明涉及一种半导体工艺，尤其涉及一种半导体元件的制造方法及用于调整元件沟道区的晶格距离的方法。

背景技术

早期的金属氧化物半导体(Metal-Oxide Semiconductor，MOS)元件是由金属栅极层、氧化硅栅介电层与半导体硅衬底所组成的。但是，因为大多数的金属对于氧化硅的附着力不佳，所以现在的栅极层大多以多晶硅来制作。不过，使用多晶硅却衍生出其他的问题，例如元件效能因多晶硅的阻值太高而变差。所以，目前所采用的方式是在元件形成之后进行硅化(Silicide)工艺，以于栅极层与源极/漏极区上形成一层金属硅化物，从而降低元件的阻值。

另一方面，在一晶片上通常可区分为主元件区与周边电路区，其中位于主元件区中的元件例如包括有存储器元件、静电放电(Electro-StaticDischarge，ESD)保护电路等，而位于周边电路区中的元件例如是逻辑元件等。由于位于主元件区中的元件，相较于周边电路区中的元件需要较高的阻值。因此，在进行上述的硅化工艺时，需藉由一阻挡层将不需形成金属硅化物的部分覆盖起来。特别是，由于阻挡层所覆盖的区域，因不需再额外覆盖其他的膜层，即可以避免硅化反应的发生，因此此阻挡层又称为自对准金属硅化物阻挡层(Salicide Block Layer，SAB Layer)。

图1A至图1E是绘示现有一种半导体元件的制造流程的剖面示意图。请参照图1A，提供衬底100，且此衬底100具有主元件区102与周边电路区104。然后，分别于主元件区102及周边电路区104的衬底100上形成栅极结构106与108。之后，于栅极结构106与108侧边的衬底100中形成轻掺杂漏极区110与112。

接着，请参照图1B，在于栅极结构106与108的侧壁形成间隙壁114后，于间隙壁114侧边的衬底100中形成源极区116a及118a与漏极区116b及118b。继之，对源极区116a及118a与漏极区116b及118b进行退火(Anneal)工艺120。

然后，请参照图1C，于衬底100上形成自对准金属硅化物阻挡层(Salicide Block Layer，SAB Layer)122，覆盖栅极结构106与108与裸露的衬底100表面。

之后，请参照图1D，移除周边电路区104的自对准金属硅化物阻挡层122，并保留下主元件区102的自对准金属硅化物阻挡层122a。接着，于衬底100上形成金属层124，覆盖自对准金属硅化物阻挡层122a、栅极结构108与裸露的衬底100表面。

继之，请参照图1E，进行热工艺，以使部分的金属层124与其底下的硅反应成金属硅化物层126。之后，将未反应的金属层124移除。

在上述的工艺中，藉由金属硅化物的形成虽然可以解决元件阻值过高的问题。但是，在另一方面，当元件尺寸越来越小时，沟道区128中的晶格距离对于电荷迁移率的影响却越来越显著，而这将成为影响元件效能的关键因素。

发明内容

有鉴于此，本发明的目的就是在提供一种半导体元件的制造方法，以改善元件效能。

本发明的又一目的是提供一种用于调整元件沟道区的晶格距离的方法，以提高沟道区的电荷迁移率。

本发明提出一种半导体元件的制造方法，其是先于衬底上形成数个栅极结构。然后，于各个栅极结构侧边的衬底中形成对应的源极区与漏极区。之后，于衬底上形成自对准金属硅化物阻挡层，覆盖栅极结构与裸露的衬底表面。接着，进行退火工艺，其中当进行退火工艺时，自对准金属硅化物阻挡层会产生张应力(Tension Stress)，而使得位于栅极结构下方的衬底受到张应力。继之，移除部分的自对准金属硅化物阻挡层，而裸露出一部分的栅极结构与部分的衬底表面。随后，进行自对准金属硅化物工艺。

依照本发明的优选实施例所述的半导体元件的制造方法，其中自对准金属硅化物阻挡层的材质例如是受热后会产生张应力的材料，其例如是氧化硅或氮化硅。此外，自对准金属硅化物阻挡层的厚度例如是介于500～5000埃。

依照本发明的优选实施例所述的半导体元件的制造方法，其中于栅极结构侧边的衬底形成对应的源极区与漏极区的方法例如是进行离子注入步骤。

依照本发明的优选实施例所述的半导体元件的制造方法，其中退火工艺例如是快速热退火工艺(RTP)。

依照本发明的优选实施例所述的半导体元件的制造方法，其中自对准金属硅化物工艺例如是先于衬底上形成金属层，覆盖保留下来的自对准金属硅化物阻挡层与裸露的栅极结构及衬底表面。接着，进行热工艺，以使部分的金属层反应成金属硅化物层。然后，移除未反应的金属层。

由于本发明所形成的自对准金属硅化物阻挡层，在进行退火工艺时会产生张应力，使得位于栅极结构下方的衬底受到张应力，因而改变此处的晶格距离。因此，栅极结构下方的衬底(沟道区)的电荷迁移率可以获得改善，从而改善元件效能。此外，利用本发明的方法可以一边进行半导体元件工艺，一边调整晶格距离，因此不需增加额外的工艺步骤，从而不会增加工艺成本。

本发明提出一种用于调整元件沟道区的晶格距离的方法，其是先提供衬底，此衬底上已形成有元件，且此元件至少包括一栅极结构与一沟道区。之后，于衬底上形成晶格调整层，覆盖元件。接着，进行热工艺，在进行热工艺时，晶格调整层会产生张应力，而使得沟道区受到张应力而改变其晶格距离。

依照本发明的优选实施例所述的用于调整元件沟道区的晶格距离的方法，其中晶格调整层的材质包括受热后会产生张应力的材料，其例如是氧化硅或氮化硅，而其厚度例如是介于500～5000埃。

依照本发明的优选实施例所述的用于调整元件沟道区的晶格距离的方法，其中热工艺例如是快速热退火工艺。

由于本发明所形成的晶格调整层，在进行热工艺时会产生张应力，而使得沟道区受到张应力从而改变其晶格距离。因此，沟道区的电荷迁移率可以获得改善，从而改善元件效能。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1E是现有一种半导体元件的制造流程的剖面示意图；

图2A至图2F是依照本发明的一优选实施例的一种半导体元件的制造流程的剖面示意图。

主要元件符号说明

100、200：衬底

102、202：主元件区

104、204：周边电路区

106、108、206、208：栅极结构

110、112、210、212：轻掺杂漏极区

114、214：间隙壁

116a、118a、216a、218a：源极区

116b、118b、216b、218b：漏极区

120、222：退火工艺

122、122a、220、220a：自对准金属硅化物阻挡层

124、224：金属层

126、226：金属硅化物层

128、221：沟道区

206a、208a：栅介电层

206b、208b：栅极层

具体实施方式

图2A至图2F是绘示依照本发明一优选实施例的一种半导体元件的制造流程的剖面示意图。请参照图2A，提供衬底200，此衬底200例如是具有主元件区202与周边电路区204。然后，分别于主元件区202及周边电路区204的衬底200上形成栅极结构206与208。其中，栅极结构206例如是存储器元件或静电放电保护电路的一部分，其是由位于下层的栅介电层206a与位于上层的栅极层206b所构成。此外，栅极结构208例如是逻辑元件的一部分，其是由位于下层的栅介电层208a与位于上层的栅极层208b所构成。另外，上述的栅介电层206a及208a的材质例如是氧化硅，栅极层206b及208b的材质例如是多晶硅。

之后，于栅极结构206与208侧边的衬底200中形成轻掺杂漏极区210与212。其中，轻掺杂漏极区210与212的形成方法例如是进行离子注入工艺。特别是，在形成轻掺杂漏极区210的过程中，栅极结构206与208的结晶状态可能会因采取离子注入工艺而改变。例如，部分栅极层206b与208b的结晶型态可能会因掺杂剂的注入而遭受破坏，而由多晶硅变成非晶硅。

接着，请参照图2B，于栅极结构206与208的侧壁形成间隙壁214。间隙壁214的材质例如是氮化硅、氧化硅、氮氧化硅或是其他合适的材料。此外，间隙壁214的形成方法例如是先于衬底200上形成间隙壁材料层(未绘示)覆盖栅极结构206与208以及裸露的衬底200表面，然后进行非等向性蚀刻，以移除栅极结构206与208顶部以及衬底200表面上的间隙壁材料层。

继之，于各个栅极结构206与208的间隙壁214侧边的衬底100中形成对应的源极区216a及218a与漏极区216b及218b。其中，源极区216a及218a与漏极区216b及218b的形成方法例如是进行离子注入工艺。特别是，在形成源极区216a及218a与漏极区216b及218b的过程中，栅极结构206与208的结晶状态可能会因采取离子注入工艺而改变。例如，部分栅极层206b与208b的结晶型态可能会因掺杂剂的注入而遭受破坏，而由多晶硅变成非晶硅。

此外，在另一实施例中，则可以省略上述的轻掺杂漏极区210与212的形成步骤，而直接于各个栅极结构206与208的侧边的衬底100中形成对应的源极区216a及218a与漏极区216b及218b。之后，再于栅极结构206与208的侧壁形成间隙壁214。

然后，请继续参照图2B，于衬底200上形成自对准金属硅化物阻挡层220，覆盖栅极结构206、208、间隙壁214与裸露的衬底200表面。其中，自对准金属硅化物阻挡层220的材质例如是受热后会产生张应力的材料，其例如是氧化硅、氮化硅等。此外，自对准金属硅化物阻挡层220的厚度例如是介于500～5000埃，其形成方法例如是进行化学气相淀积工艺。

接着，请参照图2C，进行退火工艺222。此退火工艺222可以修补在上述源极区216a及218a与漏极区216b及218b的形成过程中，该些区域中的晶格所受到的损伤，并且修复栅极层206b与208b的结晶，而使变成非晶硅的部分恢复成多晶硅。其中，退火工艺例如是快速热退火工艺。

值得一提的是，在进行退火工艺222时，由于自对准金属硅化物阻挡层220会产生张应力，所以位于栅极结构206与208下方的衬底200会受到此张应力的影响，而改变该处的晶格距离。更详细的说明是，在形成自对准金属硅化物阻挡层220之后，所进行的退火工艺222可使得自对准金属硅化物阻挡层220产生张应力，此张应力会透过栅极结构206与208而影响沟道区221的晶格距离。以氧化硅或氮化硅等在受热后可产生高张应力的自对准金属硅化物阻挡层220来说，在退火工艺222之后，因为张应力作用的缘故，所以沟道区221中的晶格之间的距离会变大，因而能使得电荷于沟道区221中的迁移率变高，如此元件将具有更好的效能。

继之，请参照图2D，移除周边电路区204中的自对准金属硅化物阻挡层220，而裸露出栅极结构208与部分的衬底200表面，并且保留下主元件区202中的自对准金属硅化物阻挡层220a。值得一提的是，在此步骤中将周边电路区204中的自对准金属硅化物阻挡层220移除是因为周边电路区204中的元件需要较低的电阻。换言之，后续进行的自对准金属硅化物工艺将可使周边电路区204中的元件的阻值下降。不过，在另一方面，由于主元件区202中的元件不需要那么低的电阻，因此利用自对准金属硅化物阻挡层220a将其覆盖，从而避免后续的自对准金属硅化物工艺于该区域进行。

随后，进行自对准金属硅化物工艺。请参照图2E，于衬底200上形成金属层224，覆盖自对准金属硅化物阻挡层220a、栅极结构208与裸露的衬底200表面。其中，金属层224的材质例如是钨、钛或是其他合适的材料，而其形成方法例如是进行化学气相淀积工艺、物理气相淀积工艺或是其他合适的工艺。

继之，请参照图2F，进行热工艺，以使部分的金属层224与其底下的硅反应成金属硅化物层226。在上述热工艺中，金属层224会和与其接触的膜层中的硅成分反应而生成金属硅化物层226，这些膜层例如是栅极层208a、衬底200中的源极区218a与漏极区218b。另一方面，由于主元件区202覆盖有自对准金属硅化物阻挡层220a，因此金属层224不会与其反应而生成金属硅化层。所以，自对准金属硅化物阻挡层220a上的膜层仍为金属层224。

之后，将未反应的金属层224移除。移除的方法例如是进行蚀刻工艺，且此蚀刻工艺是对自对准金属硅化物阻挡层220a与金属层224具有不同的蚀刻选择性。

综上所述，本发明至少具有下面的优点：

1.由于本发明所形成的自对准金属硅化物阻挡层，在进行退火工艺时会产生张应力，使得位于栅极结构下方的衬底受到张应力，因而改变此处的晶格距离。因此，栅极结构下方的衬底(沟道区)的电荷迁移率可以获得改善，从而改善元件效能。

2.利用本发明的方法可以一边进行半导体元件工艺，一边调整晶格距离，因此不需增加额外的工艺步骤，从而不会增加工艺成本。

3.上述实施例是本发明的用于调整元件沟道区的晶格距离的方法的其中一种应用，并非用以限定其应用范围。在本发明的用于调整元件沟道区的晶格距离的方法中，只要在元件上覆盖一层晶格调整层，并对其进行热工艺，就可使晶格调整层产生张应力，从而改变元件沟道区的晶格距离。因此，沟道区的电荷迁移率可以提高，从而改善元件效能。

虽然本发明已经以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可进行各种修改和变化，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims

1.一种半导体元件的制造方法，包括：

于一衬底上形成多个栅极结构；

于各该栅极结构侧边的该衬底中形成对应的一源极区与一漏极区；

于该衬底上形成一自对准金属硅化物阻挡层，覆盖该些栅极结构与裸露的该衬底表面；

进行一退火工艺，且在进行该退火工艺时，该自对准金属硅化物阻挡层会产生张应力，而使得位于该些栅极结构下方的该衬底受到张应力；

移除部分该自对准金属硅化物阻挡层，而裸露出一部分的该些栅极结构与部分的该衬底表面；以及

进行一自对准金属硅化物工艺。

2.如权利要求1所述的半导体元件的制造方法，其中该自对准金属硅化物阻挡层的材质包括受热后会产生张应力的一材料。

3.如权利要求2所述的半导体元件的制造方法，其中该材料包括氧化硅或氮化硅。

4.如权利要求1所述的半导体元件的制造方法，其中该自对准金属硅化物阻挡层的厚度介于500～5000埃。

5.如权利要求1所述的半导体元件的制造方法，其中于各该栅极结构侧边的该衬底形成对应的该源极区与该漏极区的方法包括进行一离子注入步骤。

6.如权利要求1所述的半导体元件的制造方法，其中该退火工艺包括快速热退火工艺。

7.如权利要求1所述的半导体元件的制造方法，其中该自对准金属硅化物工艺包括：

于该衬底上形成一金属层，覆盖保留下来的该自对准金属硅化物阻挡层与裸露的该些栅极结构及该衬底表面；

进行一热工艺，以使部分的该金属层反应成一金属硅化物层；以及

移除未反应的该金属层。

8.一种用于调整元件沟道区的晶格距离的方法，包括：

提供一衬底，该衬底上已形成有一元件，且该元件至少包括一栅极结构与一沟道区；

于该衬底上形成一晶格调整层，覆盖该元件；以及

进行一热工艺，在进行该热工艺时，该晶格调整层会产生张应力，而使得该沟道区受到张应力而改变其晶格距离。

9.如权利要求8所述的用于调整元件沟道区的晶格距离的方法，其中该晶格调整层的材质包括受热后会产生张应力的一材料。

10.如权利要求9所述的用于调整元件沟道区的晶格距离的方法，其中该材料包括氧化硅或氮化硅。

11.如权利要求8所述的用于调整元件沟道区的晶格距离的方法，其中该晶格调整层的膜层的厚度介于500～5000埃。

12.如权利要求8所述的用于调整元件沟道区的晶格距离的方法，其中该热工艺包括快速热退火工艺。