CN1449002A - 金氧半晶体管的自对准硅化物的制备方法 - Google Patents

金氧半晶体管的自对准硅化物的制备方法 Download PDF

Info

Publication number
CN1449002A
CN1449002A CN 02108180 CN02108180A CN1449002A CN 1449002 A CN1449002 A CN 1449002A CN 02108180 CN02108180 CN 02108180 CN 02108180 A CN02108180 A CN 02108180A CN 1449002 A CN1449002 A CN 1449002A
Authority
CN
China
Prior art keywords
metal
cobalt
carry out
grid
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 02108180
Other languages
English (en)
Other versions
CN1206711C (zh
Inventor
陈伟梵
廖文翔
张明伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN 02108180 priority Critical patent/CN1206711C/zh
Publication of CN1449002A publication Critical patent/CN1449002A/zh
Application granted granted Critical
Publication of CN1206711C publication Critical patent/CN1206711C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种金氧半(MOS)晶体管的自对准硅化物的制备方法,本发明是在金氧半晶体管进行自对准硅化处理之前先进行一离子植入步骤,其植入的离子(例如:氟、氯、溴、碘、硼及三氟化硼)会先与硅基底及栅极表面反应,而在硅化过程中产生一阻障效应(barrier effect),可避免硅金属或是硅化钴渗入栅极或源极/漏极区内部而产生尖峰现象,避免造成金氧半晶体管产生接面漏电或降低其崩溃电压。

Description

金氧半晶体管的自对准硅化物的制备方法
技术领域
本发明涉及一种金氧半晶体管的自对准硅化物的制备方法,特别涉及一种可降低漏电流(1eakage current)且不会降低崩溃电压(breakdownvoltage)的硅化钴(CoSi2)的制备方法。
背景技术
随着半导体元件集成度(integrity)的增加,为避免栅极与源极/漏极间产生漏电接面(Leaky Junction),一种自对准硅化处理(self-aligned silicification,又称为salicification)被引入半导体过程中,其是在源极/漏极区及栅极区表面利用硅化处理而形成一硅化层,以避免产生漏电流现象。
常见用以制备硅化层最常见的材料为钛(Ti)金属,其制备流程如图1(a)至1(d)所示。首先,提供一具有金氧半晶体管的硅基底101,如图1(a)所示。该金氧半晶体管包括一栅极(gate structure)103、位于该栅极103的侧壁的间隙壁(spacer)104、位于该栅极二旁的源极/漏极区105以及一场氧化层(field oxide)102。其次,沉积一钛金属层106于该栅极103、间隙壁104、源极/漏极区105以及场氧化层表面上,如图1(b)所示。之后,进行第一阶段的回火过程(thermal annealing process),使钛金属与栅极103表面的多晶硅(polysilicon)及源极/漏极区105的硅(silicon)进行硅化反应而形成硅化钛(TiSi2)层108,而在间隙壁104及场氧化层102表面上的钛金属则不会进行反应,如图1(c)所示。之后,将位于间隙壁104及场氧化层102表面上的钛金属106以湿式或干式蚀刻的方式加以移除,而形成如图1(d)所示的结构。由于钛金属层106与栅极103的多晶硅及源极/漏极区105的硅反应形成的硅化钛层(TiSi2)108为C49相(C49 phase),具有较高的片电阻(sheet resistance),所以一般金属硅化处理会进一步进行一第二阶段回火过程,使硅化钛层108由C49相转换为片电阻值较低的C54相。
然而,由于目前半导体对线宽的要求愈来愈严格,相对地,以硅化钛作为金属硅化层所产生的片电阻及接面漏电流也愈来愈高。由于硅化钴(CoSi2)具有更低的片电阻等特性,所以,针对0.25um以下的半导体制作方法,利用钴金属作为硅化层的材料的做法也愈来愈普遍。
一般而言,硅化钴的形成方法与硅化钛相似,但是由于其先天的材料特性而造成以下的缺点。第一,钴金属极易与氧气反应而造成电阻增加。第二,钴金属在沉积之前需将其表面的自然氧化物(native oxide)去除。第三,由于钴-硅相较于钛-硅更接近中间能阶区(mid-bandgap level),而导致在硅化反应中,钴金属或是硅化钴会渗入硅基底内部而产生尖峰(spike)现象,在浅接面(shallow junction)结构中易造成接面漏电流及崩溃电压下降,因此,硅化钴的制备方法也较硅化钛的制备方法更为复杂。
美国第5,047,367号专利公开一利用双层(bilayer)方式制备金属硅化层的方法,其是将钛金属沉积于硅基底上,再覆盖一层钴金属层,于氮气下进行高温回火步骤。在回火过程中,钴金属会转移至硅基底表面而形成硅化钴,而钛金属则会转移至金属硅化层的表面上而形成氮化硅,并且保护该硅化钴层。虽然,这种形成氮化硅层的方式可省略将沉积表面的自然氧化物去除等步骤,却会在钛/钴金属的界面上形成钛化钴(CoTl2)而抑制硅化钴的形成,且会造成接面漏电等问题。另外,因钴为铁磁性金属,易造成在溅镀时均匀性及再现性不佳等问题。
美国专利第4,923,822号及第5,911,114号揭示一硅化钴层的制备方法是在沉积的钴金属表面上再沉积一氮化钛(TiN)作为一覆盖层(capping layer),可避免钴金属在硅化过程中产生钛化钴而抑制硅化钴的生成。然而,所形成的硅化钴层仍不能解决接面漏电流以及尖峰现象等问题。另外,美国专利第5,736,461号揭示一制备硅化钴层的方法是以钛金属作为覆盖层,由于钛金属具有将硅基底表面的天然氧化物吸附(gettering)的特性,所以在钴金属沉积之前不需先进行一清除步骤以移除硅基底表面的天然氧化物。然而,上述方法仍不能避免钛化钴的形成以及硅化钴尖峰现象。
发明内容
本发明的第一目的是提供一种利用离子植入方式产生阻障效应(barrier effect)的硅化钴层的制备方法,避免钴金属在硅化过程中渗入硅基底内部。本发明可使硅化,钴成长更为快速,且不会形成漏电流及降低崩溃电压。
本发明的第二目的是提供一种不需覆盖层的硅化钴层的制备方法,以避免钴金属与覆盖层进行反应而抑制硅化钴的形成,
为达成上述目的并避免现有技术的缺点,本发明提供一种金氧半晶体管的自对准硅化物的制备方法,包括下列步骤:
提供一硅基底,该硅基底上具有一栅极、位于该栅极的二侧的一轻掺杂的区域、位于该栅极侧壁的一间隙壁以及一场气化层;
进行重掺杂(heavy doping),以形成源极/漏极区;
沉积一钴金属层,以覆盖于该场氧化层、源极/漏极区、间隙壁及栅极的表面上;
进行离子植入步骤;及
进行一回火过程,使位于源极/漏极区及栅极结构表面上的钴金属进行反应而形成硅化钴,且去除场气化层及间隙壁表面上未反应的钴金属。
本发明是在金氧半晶体管进行自对准硅化处理之前先进行一离子植入步骤,其植入的离子(例如:氟、氟、溴、碘、硼及三氟化硼)会先与硅基底及栅极表面反应,而在硅化过程中产生一阻障效应(barriereffect),可避免硅金属或是硅化钴渗入栅极或源极/漏极区内部而产生尖峰现象,避免造成金氧半晶体管产生接面漏电或降低其崩溃电压。
具体地讲,本发明提供一种金氧半晶体管的自对准硅化物的制备方法,其特征在于,包括下列步骤:
提供一硅基底,该硅基底上具有一栅极、位于该栅极二侧方的轻掺杂区域、位于该栅极结构侧壁的间隙壁及场氧化层;
进行重掺杂以形成源极/漏极区;
沉积一钴金属层以覆盖于该场氧化层、源极/漏极区、间隙壁及栅极的表面上;
进行离子植入步骤;及
进行一回火过程,使位于源极/漏极区及栅极表面上的钴金属进行反应而形成硅化钴,且去除场氧化层及间隙壁表面上未反应的钴金属。
所述的在该钴金属层沉积之前,可进一步包括一清除步骤,以移除硅基底表面上的杂质。
所述的离子植入步骤所使用的离子是选自:氟、氯、溴、碘、硼及三氟化硼。
所述的离子植入步骤所使用的剂量是介于1E13至2E15之间。
所述的回火过程的温度是介于400℃至1000℃之间。
所述的回火过程包括下列步骤:
进行第一阶段回火,使栅极与源极/漏极区表面的钴金属进行初步硅化反应而形成砂化钴中间物,而间隙壁及场氧化层表面的钴金属则不会进行硅化反应;
移除间隙壁及场氧化层表面上未反应的钴金属;及
进行第二阶段回火,使栅极与源极/漏极区表面所形成的硅化钴中间物进一步反应形成硅化钴。
本发明还公开一种金氧半晶体管的自对准硅化物的制备方法,其特征在于,包括下列步骤:
提供一硅基底,其中该硅基底上具有一栅极、一轻掺杂的区域位于该栅极的二侧、一间隙壁位于该栅极的侧壁上以及一场氧化层;
进行离子植入步骤;
进行重掺杂以形成源极/漏极区;
沉积一钴金属层以覆盖于该场氧化层、源极/漏极区、间隙壁及栅极的表面上;及
一进行一回火过程,使位于源极/漏极区及栅极表面上的钴金属进行反应形成硅化钴,且去除场氧化层及间隙壁表面上未反应的硅金属。
所述的离子植入步骤所使用的离子是选自:氟、氯、溴、碘、硼及三气化硼。
所述的离子植入步骤所使用的剂量是介于1E13至2E15之间。
所述的钴金属层沉积之前,可进一步包括一清除步骤,以移除硅基底表面上的杂质。
所述的回火过程的温度是介于400℃至1000℃之间。
所述的回火过程包括下列步骤:
进行第一阶段回火,使栅极与源极/漏极区表面的钴金属进行初步硅化反应而形成硅化钴中间物,而间隙壁及场氧化层表面的钴金属则不会进行硅化反应;
移除间隙壁及场氧化层表面上未反应的钴金属;及
进行第二阶段回火,使栅极与源极/漏极区表面所形成的硅化钴中间物进一步反应形成硅化钴。
附图说明
图1(a)至1(d)是根据现有技术的自对准硅化处理的流程图;
图2(a)的至2(e)是根据本发明的自对准硅化物的制备方法的第一实施例的流程图;
图3(a)的至3(e)是根据本发明的自对准硅化物的第二实施例的流程图;
图4(a)的至4(e)是根据本发明的自对准硅化物的第三实施例的流程图;
图5(a)的至5(e)是根据本发明的自对准硅化物的第四实施例的流程图;
图6是分别利用现有技术及本发明的方法在N金氧半晶体管上形成硅化钴层的接面漏电流的比较图;及
图7是根据本发明的方法分别利用硼离子及三氟化硼离子进行离子植入时所形成的硅化钴层的接面漏电流的比较图。
具体实施方式
图2(a)的至2(e)是根据本发明的第一较佳具体实施例的流程图。首先,提供一硅基底201,该硅基底201表面上具有一栅极203、轻掺杂的区域206位于该栅极203的二侧下方的硅基底内、间隙壁204位于该栅极203的侧壁,及场氧化层202,如图2(a)所示。接着,以间隙壁204和栅极203为罩幕进行一重掺杂(heavy doping)步骤,使该轻掺杂的区域206仅保留位于间隙壁204下方的区域,其馀区域则形成源极/漏极区205,称为轻掺杂漏极(lightly doped drain:LDD)的设计,如图2(b)所示。
之后,利用化学沉积法(CVD)或是物理气相沉积法(PVD)沉积一钴金属层207于该场氧化层202、源极/漏极区205、间隙壁204及栅极203表面上,如图2(c)所示。为使该钴金属层207沉积更完全,在沉积之前可先进行一清洗步骤,以清除表面的杂质(例如自然氧化物或光阻的残馀物)。在钴金属层207形成之后则进行一离子植入步骤,所植入的离子会与硅基底表面进行反应而产生一阻障效应(barrier effect),使钴金属或硅化钴不致在硅化反应中渗入硅基底201内部。该离子植入步骤所使用的离子,例如:氟、氯、溴、碘、硼及三氟化硼等,较佳者为氟离子、硼离子及三氟化硼离子,且该离子植入步骤所使用的剂量是介于1E13至2E15之间。之后,进行一回火过程,使钴金属层207与栅极203表面的多晶硅及源极/漏极区205的硅进行一硅化反应而形成一硅化钴层208,而在间隙壁204及场气化层202表面的钴金属层207则不会进行反应,如图2(d)所示。其中,回火过程的温度是介于400℃至1000℃之间。最后,将间隙壁204及场氧化层202表面上未进行硅化反应的钴金属层207加以移除,形成如图2(e)所示的结构。
但是,随着晶体管积集度的增加,栅极203的尺寸也愈来愈小,若仅利用上述一阶段回火过程进行硅化反应时,易导致在栅极203及源极/漏极区205表面上的硅化钴层208急速反应,而覆盖至间隙壁204与栅极203的交界处及间隙壁204与源极/液汲区205的交界处,而使在栅极203及源极/漏极区205的硅化钴层208互相接触而造成短路,所以,本发明的方法也可利用二阶段回火过程进行硅化反应,以避免造成上述短路现象。所谓二阶段回火过程是先进行第一阶段回火步骤,使钴金属层207与栅极203表面的多晶硅及源极/漏极205表面的硅进行硅化反应而形成硅化钴中间物(CoSi CoSix),且在间隙壁204及场氧化层202表面的钴金属层则不会进行硅化反应。如图2(d)所示,第一阶段回火温度是介于400℃至600℃之间。之后,如图2(e)所示,利用湿式蚀刻或干式蚀刻,将间隙壁204及场氧化层202表面上未进行硅化反应的钴金属移除,再进行第二阶段回火步骤,第二阶段回火过程所使用的温度是高于第一阶段回火过程(例如温度介于600℃至800℃之间)。如此,可使栅极203与源极/漏极区205表面的硅化钴中间物进一步反应形成硅化钴。
本发明是在进行回火过程之前先进行一离子植入步骤,使硅金属或硅化钴在进行硅化反应时不会渗入硅基底或栅极表面,避免钴金属层及源极/漏极与栅极间的界面形成尖峰现象,造成接面漏电或降低崩溃电压的缺点。本发明所揭示的离子植入步骤只要在钴金属进行硅化反应之前进行即可,也即,离子植入步骤可在钴金属沉积之前或之后,或是在重掺杂步骤之前或之后进行,对此,本发明并不加以限制。
图3(a)至3(e)根据本发明的自对准硅化处理的第二实施例的流程图,其是在钴金属层沉积之前进行离子植入步骤。首先,如前所述,提供一硅基底301,该硅基底301表面上具有一栅极303、轻掺杂的区域306位于该栅极303的二侧下方的硅基底内、间隙壁304位于该栅极303的侧壁,及场氧化层302,如图3(a)所示。之后,以该栅极303和间隙壁304为罩幂而进行重掺杂步骤,并形成一源极/漏极区305;接着再进行一离子植入步骤,如图3(b)所示。之后,进行一清洗步骤以清除硅基底表面上的杂质,并沉积一钴金属层307于该场氧化层302、源极/漏极305、间隙壁304及栅极303表面上,如图3(c)所示。接着,再进行上述一阶段或是二阶段回火过程,使硅金属层进行硅化反应,如图3(d)所示。最后,将未进行硅化反应的硅金属移除,而形成一具有金属硅化层的金氧半晶体管的结构,如图3(e)所示。
图4(a)至4(e)是根据本发明的自对准硅化处理的第三实施例的流程围,其是在进行重掺杂步骤以形成源极/漏极区之前进行离子植入步骤。首先,如上所述,先提供一硅基底401,该硅基底401上具有场氧化层402、一栅极403、间隙壁404以及轻掺杂的区域406。之后,沉积一钴金属层407于该场氧化层402、轻掺杂的区域406、间隙壁404及栅极403表面上,如图4(b)所示。接着,进行一离子植入步骤。之后,再进行一重掺杂步骤以形成源极/漏极区405,如图4例叫所示。然后,如上述步骤,进行一阶段或是二阶段回火过程,使硅金属进行硅化反应,并且将未进行硅化反应的硅金属移除。
图5(a)至5(e)是根据本发明的自对准硅化处理的第四实施例的流程图,其是在钴金属沉积及源极/漏极区形成之前进行一离子植入步骤。同样地,先提供具有场氧化层502、一栅极503、间隙壁504及轻掺杂的区域506的硅基底501,并且进行一离子植入步骤,如图5(a)所示。之后,沉积钴金属层507于该场气化层502、轻掺杂的区域506、间隙壁504及栅极503表面上,如图5(b)所示。接着,进行一重掺杂步骤以形成源极/漏极区505,如图5(c)所示。然后,进行一阶段或是二阶段回火过程,使硅金属进行硅化反应,并且将未进行硅化反应的硅金属移除。
图6是利用现有技术及本发明的方法在N金氧半晶体管上形成硅化钴的接面漏电流的比较图,其中横轴坐标表示进行回火过程的温度,而纵轴坐标表示所产生的接面漏电流。曲线a表示以现有技术的金属硅化方法所制备的NMOS晶体管,而曲线b则表示以本发明的金属硅化方法所制备的NMOS晶体管,也即,再进行硅化反应之前,先进行一氟离子植入步骤。由图中可知,以本发明的方法所形成的硅化钴所产生的接面漏电流较以现有技术的方法所形成的硅化钴为低。
图7是利用本发明的方法于PMOS晶体管上且以不同离子进行离子植入步骤所形成的硅化钴所产生的接面漏电流的比较图,其中,曲线c是以三氟化硼进行离子植入,而曲线d是以硼离子进行离子植入。由图中可知,以硼离子植入所产生的接面漏电流较三气化硼所产生的低,并且,利用比较图6及图7可知,利用本发明所揭示的方法确实可降低硅化钴层的接面漏电流。
本发明的技术内容及技术特点已揭示如上,然而本领域普通技术人员仍可能基于本发明的教导和启事而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示者,而应包括各种不背离本发明的替换及修饰,并为本发明的权利要求所涵盖。

Claims (12)

1.一种金氧半晶体管的自对准硅化物的制备方法,其特征在于,包括下列步骤:
提供一硅基底,该硅基底上具有一栅极、位于该栅极二侧方的轻掺杂区域、位于该栅极结构侧壁的间隙壁及场氧化层;
进行重掺杂以形成源极/漏极区;
沉积一钴金属层以覆盖于该场氧化层、源极/漏极区、间隙壁及栅极的表面上;
进行离子植入步骤;及
进行一回火过程,使位于源极/漏极区及栅极表面上的钴金属进行反应而形成硅化钴,且去除场氧化层及间隙壁表面上未反应的钴金属。
2.如权利要求1所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于,在该钴金属层沉积之前,可进一步包括一清除步骤,以移除硅基底表面上的杂质。
3.如权利要求1所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的离子植入步骤所使用的离子是选自:氟、氯、溴、碘、硼及三氟化硼。
4.如权利要求1所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的离子植入步骤所使用的剂量是介于1E13至2E15之间。
5.如权利要求1所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的回火过程的温度是介于400℃至1000℃之间。
6.如权利要求1所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的回火过程包括下列步骤:
进行第一阶段回火,使栅极与源极/漏极区表面的钴金属进行初步硅化反应而形成砂化钴中间物,而间隙壁及场氧化层表面的钴金属则不会进行硅化反应;
移除间隙壁及场氧化层表面上未反应的钴金属;及
进行第二阶段回火,使栅极与源极/漏极区表面所形成的硅化钴中间物进一步反应形成硅化钴。
7.一种金氧半晶体管的自对准硅化物的制备方法,其特征在于,包括下列步骤:
提供一硅基底,其中该硅基底上具有一栅极、一轻掺杂的区域位于该栅极的二侧、一间隙壁位于该栅极的侧壁上以及一场氧化层;
进行离子植入步骤;
进行重掺杂以形成源极/漏极区;
沉积一钴金属层以覆盖于该场氧化层、源极/漏极区、间隙壁及栅极的表面上;及
进行一回火过程,使位于源极/漏极区及栅极表面上的钴金属进行反应形成硅化钴,且去除场氧化层及间隙壁表面上未反应的硅金属。
8.如权利要求7所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的离子植入步骤所使用的离子是选自:氟、氯、溴、碘、硼及三氟化硼。
9.如权利要求7所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的离子植入步骤所使用的剂量是介于1E13至2E15之间。
10.如权利要求7所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的钴金属层沉积之前,可进一步包括一清除步骤,以移除硅基底表面上的杂质。
11.如权利要求7所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的回火过程的温度是介于400℃至1000℃之间。
12.如权利要求7所述的金氧半晶体管的自对准硅化物的制备方法,其特征在于所述的回火过程包括下列步骤:
进行第一阶段回火,使栅极与源极/漏极区表面的钴金属进行初步硅化反应而形成硅化钴中间物,而间隙壁及场氧化层表面的钴金属则不会进行硅化反应;
移除间隙壁及场氧化层表面上未反应的钴金属;及
进行第二阶段回火,使栅极与源极/漏极区表面所形成的硅化钴中间物进一步反应形成硅化钴。
CN 02108180 2002-03-28 2002-03-28 金属-氧化物-半导体晶体管的自对准硅化物的制备方法 Expired - Fee Related CN1206711C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02108180 CN1206711C (zh) 2002-03-28 2002-03-28 金属-氧化物-半导体晶体管的自对准硅化物的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02108180 CN1206711C (zh) 2002-03-28 2002-03-28 金属-氧化物-半导体晶体管的自对准硅化物的制备方法

Publications (2)

Publication Number Publication Date
CN1449002A true CN1449002A (zh) 2003-10-15
CN1206711C CN1206711C (zh) 2005-06-15

Family

ID=28680226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02108180 Expired - Fee Related CN1206711C (zh) 2002-03-28 2002-03-28 金属-氧化物-半导体晶体管的自对准硅化物的制备方法

Country Status (1)

Country Link
CN (1) CN1206711C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304630C (zh) * 2004-09-23 2007-03-14 上海交通大学 合金靶材磁控溅射法制备CoSi2薄膜的方法
CN101317253B (zh) * 2005-11-28 2010-10-27 Nxp股份有限公司 用于半导体器件的自对准肖特基结的制造方法
CN101593683B (zh) * 2008-05-29 2011-03-23 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法
CN1885557B (zh) * 2005-06-21 2011-07-06 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
CN103972285A (zh) * 2013-01-24 2014-08-06 联华电子股份有限公司 半导体元件及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304630C (zh) * 2004-09-23 2007-03-14 上海交通大学 合金靶材磁控溅射法制备CoSi2薄膜的方法
CN1885557B (zh) * 2005-06-21 2011-07-06 台湾积体电路制造股份有限公司 半导体元件及形成半导体元件的方法
CN101317253B (zh) * 2005-11-28 2010-10-27 Nxp股份有限公司 用于半导体器件的自对准肖特基结的制造方法
CN101593683B (zh) * 2008-05-29 2011-03-23 中芯国际集成电路制造(北京)有限公司 栅极及其形成方法
CN103972285A (zh) * 2013-01-24 2014-08-06 联华电子股份有限公司 半导体元件及其制作方法
CN103972285B (zh) * 2013-01-24 2019-05-07 联华电子股份有限公司 半导体元件及其制作方法

Also Published As

Publication number Publication date
CN1206711C (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
US6180476B1 (en) Dual amorphization implant process for ultra-shallow drain and source extensions
US20040038468A1 (en) Forming strained source drain junction field effect transistors
CN1203445A (zh) 能减小寄生电容的半导体器件的制造方法
CN1913112A (zh) 半导体元件的制造方法
KR19990027358A (ko) 반도체 소자의 제조방법
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
US6096647A (en) Method to form CoSi2 on shallow junction by Si implantation
CN1638145A (zh) 具有高介电常数栅极介电层的半导体组件及其制造方法
US6313505B2 (en) Method for forming shallow source/drain extension for MOS transistor
CN1227967A (zh) 半导体器件及其制造方法
US5395780A (en) Process for fabricating MOS transistor
CN1206711C (zh) 金属-氧化物-半导体晶体管的自对准硅化物的制备方法
US6740570B2 (en) Method for forming a self-aligned silicide of a metal oxide semiconductor
CN101068028A (zh) 半导体结构及金属氧化物半导体元件的制作方法
CN2742580Y (zh) 半导体装置
US20030170969A1 (en) Semiconductor processing employing a semiconducting spacer
CN1753183A (zh) 半导体器件及半导体器件的制造方法
JPH09172176A (ja) Mosデバイス製造方法
US6939770B1 (en) Method of fabricating semiconductor device having triple LDD structure and lower gate resistance formed with a single implant process
CN1855392A (zh) 半导体元件的制造方法及调整元件沟道区晶格距离的方法
CN1905138A (zh) 半导体器件及其制造方法
CN1862779A (zh) 金属硅化物的制造方法
CN1153280C (zh) 嵌入式动态随机存储器的制造方法
CN1285102C (zh) 金属硅化双层结构及其形成方法
CN1612308A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050615

Termination date: 20210328